[go: up one dir, main page]

JP6615075B2 - 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法 - Google Patents

半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法 Download PDF

Info

Publication number
JP6615075B2
JP6615075B2 JP2016180857A JP2016180857A JP6615075B2 JP 6615075 B2 JP6615075 B2 JP 6615075B2 JP 2016180857 A JP2016180857 A JP 2016180857A JP 2016180857 A JP2016180857 A JP 2016180857A JP 6615075 B2 JP6615075 B2 JP 6615075B2
Authority
JP
Japan
Prior art keywords
region
concentration
average
iron
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016180857A
Other languages
English (en)
Other versions
JP2018046207A (ja
Inventor
憲 佐藤
洋志 鹿内
勝 篠宮
慶太郎 土屋
和徳 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2016180857A priority Critical patent/JP6615075B2/ja
Priority to US16/330,884 priority patent/US10833184B2/en
Priority to CN201780054582.3A priority patent/CN109716492B/zh
Priority to PCT/JP2017/007113 priority patent/WO2018051532A1/ja
Priority to TW106107195A priority patent/TWI794160B/zh
Publication of JP2018046207A publication Critical patent/JP2018046207A/ja
Application granted granted Critical
Publication of JP6615075B2 publication Critical patent/JP6615075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/472—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having lower bandgap active layer formed on top of wider bandgap layer, e.g. inverted HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法に関する。
窒化物半導体を用いた半導体デバイス用基板は、高周波かつ高出力で動作するパワー素子等に用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適したものとして、例えば高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）等が知られている。
このようなＨＥＭＴ等で用いられる半導体デバイス用基板が、例えば、特許文献１に開示されている。特許文献１において、半導体デバイス用基板は、図１２に示すように、シリコン基板１１１上に形成され、ＡｌＮから構成される第１の半導体層１１２と、ＧａＮから構成されＦｅがドーピングされた第２の半導体層１１３とを交互に積層して形成されるバッファ層１１４と、バッファ層１１４上に形成され、ＧａＮから構成されるチャネル層１１５と、チャネル層１１５上に形成され、ＡｌＧａＮから構成されるバリア層１１６を有している。
なお、半導体デバイス用基板上にソース電極Ｓ、ドレイン電極Ｄ、ゲート電極Ｇを設けることにより、半導体デバイスが得られる。
特許文献１に開示されている半導体デバイス用基板は、バッファ層１１４に鉄をドープすることにより、縦方向の耐圧を向上させている。
しかしながら、Ｆｅのドーピングにおいては、表面偏析等により急峻な制御ができないため、上部の層（すなわち、チャネル層）へのＦｅの混入が起こることが知られている（特許文献２参照）。このＦｅは、チャネル層に入ってしまうと移動度の低下等の順方向特性に悪影響が及ぶことが知られており、チャネル層に混入させないような構造、製法を用いることが好ましい。
高抵抗化に用いたＦｅが上部のチャネル層に導入されないようにする構造が、例えば、特許文献２−４に開示されている。
特開２０１０−１２３７２５号公報 特開２０１３−０７４２１１号公報 特開２０１０−２３２２９７号公報 特開２０１０−１８２８７２号公報
Ｆｅをドープしたバッファ層を備える半導体デバイス用基板上に電極を設けた半導体デバイスにおいて、ソース電極Ｓをシリコン基板１１１と電気的に接続してＯＦＦ状態で所定の電圧をソース・ドレイン間に印加した場合、縦方向リークは抑制できる。しかし、高温動作時には、バッファ層１１４を介して流れる横方向（ドレイン電極Ｄとソース電極Ｓとの間）のリークが増加することが、本発明者らによって見出された。
また、上記の問題を解決するために、バッファ層に炭素を含有させることで、高温動作時の横方向のリーク電流を抑制できるが、炭素の平均濃度を上げ過ぎると、バッファ層の結晶性が低下し、電流コラプス現象が悪化しやすくなるという問題があった。
本発明は、上記問題点に鑑みてなされたものであって、縦方向リーク電流を抑制しつつデバイスの高温動作時の横方向リーク電流を抑制できるとともに、電流コラプス現象を抑制することができる半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、基板と、該基板上に設けられ、窒化物半導体からなるバッファ層と、前記バッファ層上に設けられた窒化物半導体層からなるデバイス能動層とを有する半導体デバイス用基板であって、前記バッファ層は炭素と鉄を含む第１の領域と、前記第１の領域上にあって、前記第１の領域よりも鉄の平均濃度が低く、前記第１の領域よりも炭素の平均濃度が高い第２の領域とを有し、前記第２の領域の炭素の平均濃度は前記第１の領域の鉄の平均濃度より低いことを特徴とする半導体デバイス用基板を提供する。
このようにすることで、縦方向のリーク電流を抑制しつつ、バッファ層を介してソース・ドレイン間を流れるデバイスの高温動作時の横方向のリーク電流を抑制できる。また、電流コラプス現象を抑制することができる。
このとき、前記第１の領域は前記バッファ層の下面を含み、前記第２の領域は前記バッファ層の上面を含むことが好ましい。
第１の領域と第２の領域の鉄と炭素の平均濃度プロファイルがこのようになっていることにより、縦方向のリーク電流を抑制しつつ、高温動作時の横方向のリーク電流をより効率よく抑制することができる。
このとき、前記第１の領域における炭素の平均濃度と鉄の平均濃度の和は、前記第２の領域における炭素の平均濃度と鉄の平均濃度の和よりも大きいことが好ましい。
第１の領域および第２の領域の炭素及び鉄の濃度プロファイルがこのようになっていれば、縦方向のリーク電流を抑制しつつ、電流コラプス現象をより確実に抑制することができる。
このとき、前記第１の領域は前記第２の領域よりも厚いことが好ましい。
このように鉄を高濃度で含む第１の領域を第２の領域よりも厚くすることで、縦方向のリーク電流をより効果的に抑制することができる。
このとき、前記第１の領域は組成の異なる複数の窒化物半導体層を含むことができる。
バッファ層を構成する第１の領域として、このような積層構造を好適に用いることができる。
また、前記第２の領域は組成の異なる複数の窒化物半導体層を含むことができる。
バッファ層を構成する第２の領域として、このような積層構造を好適に用いることができる。
このとき、前記第１の領域及び前記第２の領域はＡｌ又はＧａ又はその両方を含み、前記第１の領域の平均Ａｌ濃度は、前記第２の領域の平均Ａｌ濃度より低いことが好ましい。
このようにバッファ層の上部領域の平均Ａｌ濃度を、バッファ層の下部領域の平均Ａｌ濃度より高くすることで、基板の反りを低減させることができ、外周クラックを低減させつつ、内部クラックの発生を抑制することができる。
このとき、前記第２の領域の炭素の平均濃度と鉄の平均濃度の和、及び、前記第１の領域の炭素の平均濃度と鉄の平均濃度の和より小さい炭素の平均濃度と鉄の平均濃度の和を有する第３の領域を前記第１の領域と前記第２の領域との間に備えることが好ましい。
このような第３の領域を備えることで、半導体層の結晶性を高めつつ、バッファ層の上面の平坦性をより改善させることができる。
このとき、前記第１の領域及び前記第２の領域の厚さは、それぞれ４００ｎｍ以上であることが好ましい。
鉄を高濃度で含んでいる第１の領域が４００ｎｍ以上であれば、縦方向のリーク電流をより効果的に抑制することができる。また、第１の領域より鉄の平均濃度が低く、炭素の平均濃度が高い第２の領域が４００ｎｍ以上であれば、デバイス能動層へのＦｅの混入をより効果的に抑制でき、電流コラプス現象もより効果的に抑制できる。
このとき、前記第２の領域における鉄の平均濃度は１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、前記第１の領域における鉄の平均濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
第２の領域における鉄の平均濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以下であれば、デバイス能動層へのＦｅの混入をより確実に抑制できる。また、第１の領域における鉄の平均濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上であれば、確実に縦方向のリーク電流をより効果的に抑制することができる。
このとき、前記デバイス能動層は、前記第２の領域よりも炭素の平均濃度が低く、前記第１の領域よりも鉄の平均濃度が低い窒化物半導体からなるチャネル層を含み、前記デバイス能動層と前記バッファ層との間に、炭素の平均濃度が前記第２の領域以上であり、前記第１の領域よりも鉄の平均濃度が低い窒化物半導体からなる高抵抗層を備えることが好ましい。
半導体デバイス用基板のデバイス能動層として、このようなチャネル層を好適に含むことができる。また、このような高抵抗層をデバイス能動層とバッファ層との間に設けることで、電流コラプス現象の悪化と高温時の横方向リーク電流をより確実に抑制することができるとともに、チャネル層へのＦｅの混入をより確実に抑制できるので、移動度の低下等の順方向特性の劣化をより確実に防止することができる。
また、本発明は、上記の半導体デバイス用基板を有し、前記デバイス能動層は、前記チャネル層とバンドギャップの異なる窒化物半導体からなるバリア層を前記チャネル層上に含み、前記チャネル層と、前記バリア層との間の境界面の近傍に形成される２次元電子ガス層に電気的に接続される電極をさらに有することを特徴とする半導体デバイスを提供する。
このような半導体デバイスであれば、縦方向リーク電流を抑制しつつデバイスの高温動作時の横方向リーク電流を抑制できるとともに、電流コラプス現象を抑制することができる半導体デバイスを供給することができる。
また、本発明は、基板上に窒化物半導体からなるバッファ層を形成する工程と、前記バッファ層上に窒化物半導体からなるデバイス能動層を形成する工程とを有する半導体デバイス用基板の製造方法であって、前記バッファ層を形成する工程は、炭素と鉄を含む第１の領域を形成する工程と、前記第１の領域上に、前記第１の領域よりも鉄の平均濃度が低く、前記第１の領域よりも炭素の平均濃度が高い第２の領域を形成する工程とを含み、前記第２の領域の炭素の平均濃度を、前記第１の領域の鉄の平均濃度より低くすることを特徴とする半導体デバイス用基板の製造方法を提供する。
このような半導体デバイス用基板の製造方法を用いれば、縦方向リーク電流を抑制しつつデバイスの高温動作時の横方向リーク電流を抑制できるとともに、電流コラプス現象を抑制することができる半導体デバイス用基板を製造することができる。
このとき、前記第２の領域の成長温度を、前期第１の領域の成長温度よりも低くすることができる。
第２の領域の炭素の平均濃度を第１の領域の炭素の平均濃度より高くするために、第２の領域の成長温度を好適な範囲で第１の領域の成長温度よりも低くすることができる。
以上のように、本発明の半導体デバイス用基板であれば、縦方向リーク電流を抑制しつつデバイスの高温動作時の横方向リーク電流を抑制できるとともに、電流コラプス現象を抑制することができる。また、本発明の半導体デバイスであれば、縦方向リーク電流を抑制しつつデバイスの高温動作時の横方向リーク電流を抑制できるとともに、電流コラプス現象を抑制することができる半導体デバイスとすることができる。さらに、本発明の半導体デバイス用基板の製造方法を用いれば、縦方向リーク電流を抑制しつつデバイスの高温動作時の横方向リーク電流を抑制できるとともに、電流コラプス現象を抑制することができる半導体デバイス用基板を製造することができる。
本発明の半導体デバイス用基板の実施形態の一例を示す断面図である。 本発明の半導体デバイス用基板を構成するバッファ層の一例及び他の例を示す断面図である。 本発明の半導体デバイス用基板の実施形態の他の例を示す断面図である。 本発明の半導体デバイスの実施形態の一例を示す断面図である。 本発明の半導体デバイス用基板の製造方法の実施形態の一例を示す工程断面図である。 本発明の半導体デバイス用基板の製造方法の実施形態の一例を示す工程断面図（図５の続き）である。 実施例の半導体デバイス用基板の深さ方向の不純物プロファイルを示す図である。 縦方向のリーク電流のバッファ層中の鉄濃度依存性を示す図である。 表面の結晶性のバッファ層中の鉄濃度依存性を示す図である。 表面荒さのバッファ層中の鉄濃度依存性を示す図である。 電流コラプス及び高温動作時の横方向のリーク電流のバッファ層中の炭素濃度依存性を示す図である。 従来の半導体基板を示す断面図である。
前述したように、Ｆｅをドープしたバッファ層構造において、縦方向のリーク電流は抑制できるものの、高温動作時には、横方向のリーク電流が増加することが、本発明者らによって見出された。
そこで、本発明者らは、縦方向のリーク電流を抑制しながら、高温動作時の横方向のリーク電流を低減させることができる半導体デバイス用基板について鋭意検討した。その結果、高温動作時の横方向のリーク電流については鉄よりも炭素の濃度を高めた方がよいことを見出し、バッファ層の上部領域の炭素の平均濃度をバッファ層の下部領域の炭素の平均濃度より高くした。さらに、鉄の縦方向のリーク電流抑制効果は炭素より室温動作時及び高温動作時ともに高いので、バッファ層の下部領域の鉄の平均濃度をバッファ層の上部領域の鉄の平均濃度より高くした。その結果、室温動作時や高温動作時の縦方向のリーク電流の上昇を抑制しながら、高温動作時の横方向のリーク電流を低減させることができることを見出した。
ところで、炭素は鉄よりも急峻に濃度変化させることができるが、バッファ層の上部領域で炭素濃度を上げるために、例えば、バッファ層の上部領域の膜形成の際に成長温度を下げる。すると、半導体層中の炭素濃度が温度によってバラツキが大きくなり、基板の反りが大きくなり、又、クラックが発生しやすくなる。さらに、バッファ層の上部領域で炭素濃度を上げ過ぎると、バッファ層の上面近傍の結晶性が低下し、電流コラプス現象が悪化しやすくなる。
そこで、本発明者らは縦方向のリーク電流を抑制しつつ、高温時の横方向リーク電流を抑制できるとともに、電流コラプス現象を抑制することができる半導体デバイス用基板についてさらに鋭意検討した。その結果、バッファ層の上側となる第２の領域の炭素の平均濃度を第１の領域の鉄の平均濃度より低くする本発明をなすに至った。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
まず、図１−３を参照しながら、本発明の半導体デバイス用基板の実施態様の一例を説明する。
図１に示す半導体デバイス用基板１０は、基板（例えば、シリコン系基板）１２と、シリコン系基板１２上に設けられた窒化物半導体からなるバッファ層１５と、バッファ層１５上に設けられた窒化物半導体からなるデバイス能動層２９を有している。デバイス能動層２９は、例えば、チャネル層２６とチャネル層２６とバンドギャップの異なるバリア層２７で構成される。
ここで、シリコン系基板１２は、例えば、Ｓｉ又はＳｉＣからなる基板である。
シリコン系基板１２と、バッファ層１５の間にＡｌＮからなる初期層１３を設けてもよい。
バッファ層１５は、図２（ａ）に示すように、第１の層１７と、第１の層１７と格子定数が異なっている第２の層１８とが交互に積層されたバッファ層１５’とすることができ、各層の厚さは異なっていてもよい。
また、バッファ層１５は、図２（ｂ）に示すように、第１の層１７と、第１の層１７と格子定数が異なっている第２の層１８とが交互に積層された積層体１９と、ＧａＮ挿入層２０とが交互に積層されたバッファ層１５”とすることができる。なお、第１の層１７、第２の層１８、ＧａＮ挿入層２０で濃度が異なる場合があるが、繰り返し積層する場合の平均濃度は、繰り返される積層体１９とＧａＮ挿入層２０を合わせた平均濃度とする。
バッファ層１５は、不純物として炭素及び鉄を含む第１の領域１５ａと、第１の領域１５ａ上にあって、第１の領域１５ａより鉄の平均濃度が低く、第１の領域１５ａより炭素の平均濃度が高い第２の領域１５ｂを有し、第２の領域１５ｂの炭素の平均濃度は第１の領域１５ａの鉄の平均濃度より低い。
ここで、第１の領域１５ａを、鉄がガスドーピングされた領域とすることができる。
このように、バッファ層１５の第２の領域１５ｂの鉄の平均濃度をバッファ層１５の第１の領域１５ａの鉄の平均濃度より低くし、バッファ層１５の第２の領域１５ｂの炭素の平均濃度をバッファ層１５の第１の領域１５ａの炭素の平均濃度より高くする。これにより、デバイスの高温動作時の横方向リーク電流を抑制できる。また、バッファ層１５の第２の領域１５ｂの炭素の平均濃度を５×１０１７ａｔｏｍｓ／ｃｍ３以上、より好ましくは、１×１０１８ａｔｏｍｓ／ｃｍ３以上であって２×１０１９ａｔｏｍｓ／ｃｍ３以下とし、バッファ層１５の第１の領域１５ａの鉄の平均濃度より低くすることで、バッファ層１５の上面近傍の結晶性の悪化を抑制し、電流コラプス現象を抑制することができる。
バッファ層１５を高耐圧化するためには、炭素よりも鉄を混入させた方がよい。しかしながら、鉄濃度は炭素濃度よりも急峻に降下させることはできない。そこで、バッファ層１５の上面での鉄濃度を十分低下させるため、第１の領域の鉄濃度を第２の領域の鉄濃度より高くする。一方、炭素濃度は比較的急峻に濃度変化させることができるので、第２の領域の炭素濃度を第１の領域の炭素濃度より高くする。これにより、第２の領域で鉄の濃度を下げたことによって耐圧の低下を抑制できる。
本発明の実施態様の一例の半導体デバイス用基板において、第１の領域１５ａはバッファ層１５の下面を含み、第２の領域１５ｂはバッファ層１５の上面を含むことが好ましい。第１の領域と第２の領域の鉄と炭素の平均濃度プロファイルがこのようになっていることにより、縦方向のリーク電流を抑制しつつ、高温動作時の横方向のリーク電流をより効率よく抑制することができる。
本発明の実施態様の一例の半導体デバイス用基板において、第１の領域１５ａは組成の異なる複数の窒化物半導体層を含むことができる。バッファ層を構成する第１の領域として、このような積層構造を好適に用いることができる。
本発明の実施態様の一例の半導体デバイス用基板において、第２の領域１５ｂは組成の異なる複数の窒化物半導体層を含むことができる。バッファ層を構成する第２の領域として、このような積層構造を好適に用いることができる。
本発明の実施態様の一例の半導体デバイス用基板において、第１の領域１５ａ及び第２の領域１５ｂは、Ａｌ又はＧａ又はその両方を含み、第１の領域１５ａの平均Ａｌ濃度は、第２の領域１５ｂの平均Ａｌ濃度より低いことが好ましい。このようにバッファ層の上部領域の平均Ａｌ濃度を、バッファ層の下部領域の平均Ａｌ濃度より高くすることで、基板の反りを低減させることができ、外周クラックを抑制することができる。
本発明の実施態様の一例の半導体デバイス用基板において、第２の領域１５ｂの炭素の平均濃度と鉄の平均濃度の和、及び、第１の領域１５ａの炭素の平均濃度と鉄の平均濃度の和より小さい炭素の平均濃度と鉄の平均濃度の和を有する第３の領域１５ｃを第１の領域１５ａと第２の領域１５ｂとの間に備えることが好ましい（図３を参照）。このような第３の領域を備えることで、バッファ層の平坦性を改善させることができる。これは、以下の理由によるものである。半導体層内の炭素が高いと、半導体層の結晶性が低下する。鉄濃度を高くすると、高抵抗、高結晶性になる一方で凹凸が生じやすい。このような炭素濃度及び鉄濃度の低い第３の領域を第１の領域と第２の領域の間に挿入することで結晶性と平坦性が回復するからである。
本発明の実施態様の一例の半導体デバイス用基板において、第１の領域１５ａ及び第２の領域１５ｂの厚さは、それぞれ４００ｎｍ以上であることが好ましい。
鉄を高濃度で含んでいる第１の領域が４００ｎｍ以上であれば、縦方向のリーク電流をより効果的に抑制することができる。また、第１の領域より鉄の平均濃度が低く、炭素の平均濃度が高い第２の領域が４００ｎｍ以上であれば、デバイス能動層へのＦｅの混入をより効果的に抑制でき、電流コラプス現象もより効果的に抑制できる。
さらに第２の領域１５ｂの厚さは１．５μｍ以下とすることで、クラックを抑制しつつ、結晶性が高く、高温動作時の横方向リーク電流を良好に抑制できる。
本発明の実施態様の一例の半導体デバイス用基板において、第２の領域１５ｂにおける鉄の平均濃度は１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、第１の領域１５ａにおける鉄の平均濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上であることが好ましい。第２の領域における鉄の平均濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以下であれば、デバイス能動層へのＦｅの混入をより確実に抑制できる。また、第１の領域における鉄の平均濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上であれば、縦方向のリーク電流をより効果的に抑制することができる。
本発明の実施態様の一例の半導体デバイス用基板において、デバイス能動層２９は、第２の領域１５ｂよりも炭素の平均濃度が低く、第１の領域１５ａよりも鉄の平均濃度が低い窒化物半導体からなるチャネル層２６を含み、デバイス能動層２９とバッファ層１５との間に、第２の領域１５ｂよりも炭素の平均濃度が高いか又は同等の炭素濃度であって、第１の領域１５ａよりも鉄の平均濃度が低い窒化物半導体からなる高抵抗層１６を備えることが好ましい。半導体デバイス用基板のデバイス能動層として、このようなチャネル層を好適に含むことができる。また、このような高抵抗層をデバイス能動層とバッファ層との間に設けることで、電流コラプス現象の悪化と高温時の横方向リーク電流をより確実に抑制することができるとともに、チャネル層へのＦｅの混入をより確実に抑制できるので、チャネル層内の電子の移動度の低下等の順方向特性の劣化をより確実に防止することができる。
次に、図４を参照しながら、本発明の半導体デバイスの実施態様の一例を説明する。
図４に示す半導体デバイス１１は、図１を用いて上記で説明した半導体デバイス用基板１０の上に、ソース電極３０、ドレイン電極３１、及び、ゲート電極３２を設けたものである。半導体デバイス１１は、例えば、高電子移動度トランジスタ（ＨＥＭＴ）である。
ソース電極３０及びドレイン電極３１は、チャネル層２６とバリア層２７との間の境界面の近傍に形成される二次元電子ガス層２８に電気的に接続され、ソース電極３０から、二次元電子ガス層２８を介して、ドレイン電極３１に電流が流れるように配置されている。ソース電極３０とドレイン電極３１との間に流れる電流は、ゲート電極３２に印加される電位によってコントロールすることができる。
このような半導体デバイスであれば、縦方向リーク電流を抑制しつつデバイスの高温動作時の横方向リーク電流を抑制できるとともに、電流コラプス現象を抑制することができる半導体デバイスを供給することができる。
なお、本発明は、ＨＥＭＴ以外の横型デバイス（ＭＯＳＦＥＴ等）にも適用することができる。
次に、図５、６を参照しながら、本発明の半導体デバイス用基板の製造方法の実施態様の一例を説明する。
まず、シリコン系基板（基板）１２を準備する（図５（ａ）を参照）。
具体的には、シリコン系基板１２として、シリコン基板又はＳｉＣ基板を準備する。シリコン基板又はＳｉＣ基板は、窒化物半導体層の成長基板として一般的に用いられている。
次に、シリコン系基板１２上に、窒化物半導体層からなるバッファ層１５を形成する（図５（ｂ）参照）。
このバッファ層１５を形成する工程は、炭素と鉄を含む第１の領域１５ａを形成する工程と、第１の領域１５ａ上に、第１の領域１５ａよりも鉄の平均濃度が低く、第１の領域１５ａよりも炭素の平均濃度が高い第２の領域１５ｂを形成する工程とを含んでいる。
また、バッファ層１５を形成する工程において、第２の領域１５ｂの炭素の平均濃度を、前記第１の領域の鉄の平均濃度より低くする。
ここで、第１の領域１５ａの形成が終了した時点で、鉄のドーピングを止めて、これ以降に形成される膜中の鉄濃度を基板１２側からデバイス能動層２９側に向かって減少させることができる。鉄のドーピングを止めた後、成長温度を下げて炭素の平均濃度が高い第２の領域を形成する。なお、鉄のドーピングを止めてしばらく窒化物半導体層を形成した後に成長温度を下げて第２の領域を形成することで、図３の第３の領域１５ｃを、第１の領域１５ａと第２の領域１５ｂの間に設けることができる。
なお、Ｆｅの濃度の制御は、偏析やオートドープの効果に加え、Ｃｐ２Ｆｅ（ビスクロペンタジエニル鉄）の流量制御により行うことができる。
また、炭素の添加は、窒化物系半導体層をＭＯＶＰＥ（有機金属気相成長）法によって成長させるときに、原料ガス（ＴＭＧ（トリメチルガリウム）等）に含まれる炭素が膜中に取り込まれることによって行われるものであるが、プロパン等のドーピングガスによって行うこともできる。
なお、バッファ層１５を形成する前に、ＡｌＮ初期層１３を形成してもよい（図５（ｂ）を参照）。
次に、バッファ層１５上に、高抵抗層１６をエピタキシャル成長により形成する（図５（ｃ）を参照）。高抵抗層１６は例えば、炭素濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以上とすることができ、厚さを２μｍ以上とすることができる。なお、高抵抗層１６を形成する工程は省略することができる。
次に、高抵抗層１６上に、窒化物半導体からなるデバイス能動層２９をエピタキシャル成長により形成する（図６を参照）。
具体的には、高抵抗層１６上に、ＧａＮからなるチャネル層２６と、ＡｌＧａＮからなるバリア層２７をこの順にＭＯＶＰＥ法により形成する。チャネル層２６の膜厚は例えば、５０〜４０００ｎｍであり、バリア層２７の膜厚は例えば、１０〜５０ｎｍである。
このようにして、図１の半導体デバイス用基板１０が得られる。
バッファ層１５の第２の領域１５ｂの鉄の平均濃度をバッファ層１５の第１の領域１５ａの鉄の平均濃度より低くし、バッファ層１５の第２の領域１５ｂの炭素の平均濃度をバッファ層１５の第１の領域１５ａの炭素の平均濃度より高くすることで、デバイスの高温動作時の横方向リーク電流を抑制できる。また、バッファ層１５の第２の領域１５ｂの炭素の平均濃度をバッファ層１５の第１の領域１５ａの鉄の平均濃度より低くすることで、バッファ層１５の上面近傍の結晶性が向上し、電流コラプス現象を抑制することができる。
本発明の実施態様の一例の半導体デバイス用基板の製造方法において、第２の領域１５ｂの成長温度を、第１の領域１５ａの成長温度よりも低くする。これにより、容易に第２の領域の炭素の平均濃度を第１の領域の炭素の平均濃度より高くすることができる。
また、バッファ層１５は、図２（ａ）に示すように、第１の層（例えば、ＡｌＮ層）１７と、第２の層（例えば、ＧａＮ層）１８とが交互に積層された積層構造とすることができる。その場合に、第２の領域１５ｂの形成時に炭素濃度を高くする目的で成長温度を下げている。ＡｌＮは成長温度を下げると成長レートは大きくなり、一方ＧａＮは成長温度を下げると成長レートは減少する。その結果、ＡｌＮとＧａＮの膜厚を第１の領域と第２の領域で同じ膜厚比とする場合、第１の領域と第２の領域で同じ成長時間とすると、所望の膜厚からのずれが発生する。これによりエピタキシャル成長中に発生するクラックやプロセス中に発生するクラックの発生が起こりやすくなるが、成長温度に合わせて成長レート変動を補正し、第２の領域１５ｂにおける膜厚比率を第１の領域１５ａにおける膜厚比率と同じになるように調整することにより、クラックの発生を抑制することができる。なお、成長レート変動の補正は、成長時間を補正することにより行うことができる。
また、バッファ層１５は、図２（ｂ）に示すように、第１の層（例えば、ＡｌＮ層）１７と、第２の層（例えば、ＧａＮ層）１８とが交互に積層された積層体１９と、ＧａＮ挿入層２０とが交互に積層された積層構造とすることができる。その場合に、第２の領域１５ｂにおいて、平均Ａｌ濃度を第１の領域１５ａと同じ（又は、上げた）状態で、積層体１９とＧａＮ挿入層２０のペア数を減らして、ＧａＮ挿入層２０を薄くすることで、エピタキシャル成長中のクラック及びデバイス形成プロセス中のクラックの発生をより効果的に抑制することができる。
上記で説明した半導体デバイス用基板の製造方法を用いれば、縦方向リーク電流を抑制しつつデバイスの高温動作時の横方向リーク電流を抑制できるとともに、クラックの発生を抑制でき、電流コラプス現象を抑制することができる半導体デバイス用基板を製造することができる。
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
図５、６で説明した半導体デバイス用基板の製造方法を用いて、半導体デバイス用基板を作製した。ただし、初期層として基板１２上にＡｌＮからなる初期層１３を形成し、初期層１３上に第１の領域１５ａとして、Ｆｅドープした層（鉄濃度：１×１０１８ａｔｏｍｓ／ｃｍ３以上）を形成した。第１の領域１５ａは、図２（ｂ）に示すような積層構造とし、ＡｌＮ層１７とＧａＮ層１８とが８ペア交互に積層された積層体１９と、ＧａＮ挿入層２０が６ペア交互に積層された積層構造とした。
第１の領域１５ａの上にＦｅアンドープ（ｕｎｄｏｐｅ）層（Ｃｐ２Ｆｅを導入しないで形成した層：第３の領域１５ｃ及び第２の領域１５ｂ）を形成した。Ｆｅアンドープ層の上部の層（第２の領域１５ｂ）は、炭素濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以上とし、かつ、第１の領域１５ａの鉄濃度より小さくした。また、図２（ｂ）に示すような積層構造とし、ＡｌＮ層１７とＧａＮ層１８とが８ペア交互に積層された積層体１９と、ＧａＮ挿入層２０が５ペア交互に積層された積層構造とした。Ｆｅアンドープ層の下部の層（第３の領域１５ｃ）は、炭素濃度を第２の領域１５ｂの炭素鉄濃度より小さくし、図２（ｂ）に示すような積層構造とし、ＡｌＮ層１７とＧａＮ層１８とが８ペア交互に積層された積層体１９と、ＧａＮ挿入層２０が４ペア交互に積層された積層構造とした。
Ｆｅアンドープ層の上に高抵抗層１６として、炭素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上の層を２．７μｍの厚さで形成し、その上に低炭素濃度の層、及びチャネル層２６を形成し、その上にＡｌＧａＮからなるバリア層２７及びＧａＮからなるキャップ層を形成した。
なお、第２の領域１５ｂの炭素濃度を高くするために、第２の領域１５ｂの成長温度を第１の領域１５ａの成長温度より５０度低くした。このとき、第２の領域１５ｂの成長温度に合わせて成長レート変動を補正し、第２の領域１５ｂにおける膜厚比率を第１の領域１５ａにおける膜厚比率と同じになるように調整した。
作製した半導体デバイス用基板の深さ方向の不純物プロファイルをＳＩＭＳ分析により測定した。その結果を図７に示す。図７において、第２の領域の炭素の平均濃度は第１の領域の炭素の平均濃度より高くなっており、第２の領域の鉄の平均濃度は第１の領域の鉄の平均濃度より低くなっており、第２の領域の炭素の平均濃度は、第１の領域の鉄の平均濃度より小さくなっていた。また、第３の領域の炭素の平均濃度と鉄の平均濃度の和は、第２の領域の炭素の平均濃度と鉄の平均濃度の和、及び、第１の領域の炭素の平均濃度と鉄の平均濃度の和より小さくなっていた。また、第３の領域で炭素の平均濃度の立ち上がり勾配が鉄の平均濃度の立ち下り勾配よりも急峻になっている。
図８に縦方向のリーク電流のバッファ層中の鉄濃度依存性を示す。図８においてバッファ層中の鉄濃度を高くすると、縦方向のリーク電流が減っている。実施例では、第１の領域１５ａにおいて鉄の平均濃度を、第２の領域１５ｂの鉄の平均濃度及び第２の領域１５ｂの炭素の平均濃度より高くしているので、図８に示されるように第１の領域１５ａにおいて縦方向のリーク電流を減らすことができ、バッファ層１５全体として縦方向のリーク電流を減らすことができる。
図９に表面の結晶性のバッファ層中の鉄濃度依存性を示す。図９においてバッファ層中の鉄濃度を高くすると、その上面の結晶性が向上している。実施例では、第１の領域１５ａにおいて鉄の平均濃度を第２の領域１５ｂの鉄の平均濃度より高くしているので、図９に示されるように、第１の領域１５ａの表面の結晶性を向上させることができ、その結果、第１の領域１５ａ上に形成される第２の領域１５ｂの表面も向上させることができる。これによりバッファ層１５の上面近傍の結晶性を改善することができる。
図１０に表面荒さのバッファ層中の鉄濃度依存性を示す。図１０においてバッファ層中の鉄濃度を低くすると、その表面荒さが低減している。実施例では、第２の領域１５ｂにおいて鉄の平均濃度を第１の領域１５ａの鉄の平均濃度より低くしているので、図１０に示されるように、第２の領域１５ｂの表面荒さを低減することができ、バッファ層１５の上面の表面荒さを低減することができる。
図１１に電流コラプス及び高温動作時の横方向のリーク電流のバッファ層中の炭素濃度依存性を示す。なお、図１１の左側の縦軸はコラプス状態でない状態（通常状態）のオン抵抗ＲＯＮとコラプス状態のオン抵抗ＲＯＮ’の比：ＲＯＮ’／ＲＯＮで定義されるＲＯＮ比であり、ＲＯＮ比でどの程度コラプスによりオン抵抗が上がったかが示されている。図１１においてバッファ層中の炭素濃度を高くすると、電流コラプスが抑制され、また、高温動作時の横方向のリーク電流が減っている。実施例では、第２の領域１５ｂにおいて炭素の平均濃度を第１の領域１５ａの炭素の平均濃度より高くしているので、図１１に示されるように、電流コラプスを抑制することができる。また、実施例では、第２の領域１５ｂにおいて炭素の平均濃度を第１の領域１５ａの炭素の平均濃度より高くしているので、図１１に示されるように、第２の領域１５ｂにおいて高温動作時の横方向リーク電流を減らすことができ、バッファ層１５全体として高温動作時の横方向リーク電流を減らすことができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…半導体デバイス用基板、 １１…半導体デバイス、
１２…シリコン系基板（基板）、 １３…初期層、
１５、１５’、１５”…バッファ層、 １５ａ…第１の領域、 １５ｂ…第２の領域、
１５ｃ…第３の領域、 １６…高抵抗層、 １７…第１の層（ＡｌＮ層）、
１８…第２の層（ＧａＮ層）、 １９…積層体、 ２０…ＧａＮ挿入層、
２６…チャネル層、 ２７…バリア層、 ２８…２次元電子ガス層、
２９…デバイス能動層、 ３０…ソース電極、 ３１…ドレイン電極、
３２…ゲート電極、
１１１…シリコン基板、 １１２…第１の半導体層、 １１３…第２の半導体層、
１１４…バッファ層、 １１５…チャネル層、 １１６…バリア層、
Ｓ…ソース電極、 Ｄ…ドレイン電極、 Ｇ…ゲート電極。

Claims (14)

  1. 基板と、
    該基板上に設けられ、窒化物半導体からなるバッファ層と、
    前記バッファ層上に設けられた窒化物半導体層からなるデバイス能動層と
    を有する半導体デバイス用基板であって、
    前記バッファ層は
    炭素と鉄を含む第１の領域と、
    前記第１の領域上にあって、前記第１の領域よりも鉄の平均濃度が低く、前記第１の領域よりも炭素の平均濃度が高い第２の領域と
    を有し、
    前記第２の領域の炭素の平均濃度は前記第１の領域の鉄の平均濃度より低く、
    前記第１の領域及び前記第２の領域はＡｌ又はＧａ又はその両方を含み、前記第１の領域の平均Ａｌ濃度は、前記第２の領域の平均Ａｌ濃度より低いことを特徴とする半導体デバイス用基板。
  2. 基板と、
    該基板上に設けられ、窒化物半導体からなるバッファ層と、
    前記バッファ層上に設けられた窒化物半導体層からなるデバイス能動層と
    を有する半導体デバイス用基板であって、
    前記バッファ層は
    炭素と鉄を含む第１の領域と、
    前記第１の領域上にあって、前記第１の領域よりも鉄の平均濃度が低く、前記第１の領域よりも炭素の平均濃度が高い第２の領域と
    を有し、
    前記第２の領域の炭素の平均濃度は前記第１の領域の鉄の平均濃度より低く、
    前記第２の領域の炭素の平均濃度と鉄の平均濃度の和、及び、前記第１の領域の炭素の平均濃度と鉄の平均濃度の和より小さい炭素の平均濃度と鉄の平均濃度の和を有する第３の領域を前記第１の領域と前記第２の領域との間に備えることを特徴とする半導体デバイス用基板。
  3. 前記第１の領域は前記バッファ層の下面を含み、
    前記第２の領域は前記バッファ層の上面を含むことを特徴とする請求項１又は請求項２に記載の半導体デバイス用基板。
  4. 前記第１の領域における炭素の平均濃度と鉄の平均濃度の和は、前記第２の領域における炭素の平均濃度と鉄の平均濃度の和よりも大きいことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体デバイス用基板。
  5. 前記第１の領域は前記第２の領域よりも厚いことを特徴とする請求項１から請求項４のいずれか１項に記載の半導体デバイス用基板。
  6. 前記第１の領域は組成の異なる複数の窒化物半導体層を含むことを特徴とする請求項１から請求項５のいずれか１項に記載の半導体デバイス用基板。
  7. 前記第２の領域は組成の異なる複数の窒化物半導体層を含むことを特徴とする請求項１から請求項６のいずれか１項に記載の半導体デバイス用基板。
  8. 前記第１の領域及び前記第２の領域の厚さは、それぞれ４００ｎｍ以上であることを特徴とする請求項１から請求項７のいずれか１項に記載の半導体デバイス用基板。
  9. 前記第２の領域における鉄の平均濃度は１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、
    前記第１の領域における鉄の平均濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上であることを特徴とする請求項１から請求項８のいずれか１項に記載の半導体デバイス用基板。
  10. 前記デバイス能動層は、前記第２の領域よりも炭素の平均濃度が低く、前記第１の領域よりも鉄の平均濃度が低い窒化物半導体からなるチャネル層を含み、
    前記デバイス能動層と前記バッファ層との間に、炭素の平均濃度が前記第２の領域以上であり、前記第１の領域よりも鉄の平均濃度が低い窒化物半導体からなる高抵抗層を備えることを特徴とする請求項１から請求項９のいずれか１項に記載の半導体デバイス用基板。
  11. 請求項１０に記載の半導体デバイス用基板を有し、
    前記デバイス能動層は、前記チャネル層とバンドギャップの異なる窒化物半導体からなるバリア層を前記チャネル層上に含み、
    前記チャネル層と、前記バリア層との間の境界面の近傍に形成される２次元電子ガス層に電気的に接続される電極をさらに有することを特徴とする半導体デバイス。
  12. 基板上に窒化物半導体からなるバッファ層を形成する工程と、
    前記バッファ層上に窒化物半導体からなるデバイス能動層を形成する工程と
    を有する半導体デバイス用基板の製造方法であって、
    前記バッファ層を形成する工程は、
    炭素と鉄と、Ａｌ又はＧａ又はその両方とを含む第１の領域を形成する工程と、
    前記第１の領域上に、Ａｌ又はＧａ又はその両方を含み、前記第１の領域よりも鉄の平均濃度が低く、前記第１の領域よりも炭素の平均濃度が高い第２の領域を形成する工程と
    を含み、
    前記第２の領域の炭素の平均濃度を、前記第１の領域の鉄の平均濃度より低くし、
    前記第１の領域の平均Ａｌ濃度を、前記第２の領域の平均Ａｌ濃度より低くすることを特徴とする半導体デバイス用基板の製造方法。
  13. 基板上に窒化物半導体からなるバッファ層を形成する工程と、
    前記バッファ層上に窒化物半導体からなるデバイス能動層を形成する工程と
    を有する半導体デバイス用基板の製造方法であって、
    前記バッファ層を形成する工程は、
    炭素と鉄を含む第１の領域を形成する工程と、
    前記第１の領域上に、前記第１の領域よりも鉄の平均濃度が低く、前記第１の領域よりも炭素の平均濃度が高い第２の領域を形成する工程と
    を含み、
    前記第２の領域の炭素の平均濃度を、前記第１の領域の鉄の平均濃度より低くし、
    さらに、前記第２の領域の炭素の平均濃度と鉄の平均濃度の和、及び、前記第１の領域の炭素の平均濃度と鉄の平均濃度の和より小さい炭素の平均濃度と鉄の平均濃度の和を有する第３の領域を前記第１の領域と前記第２の領域との間に形成する工程を有することを特徴とする半導体デバイス用基板の製造方法。
  14. 前記第２の領域の成長温度を、前記第１の領域の成長温度よりも低くすることを特徴とする請求項１２又は請求項１３に記載の半導体デバイス用基板の製造方法。
JP2016180857A 2016-09-15 2016-09-15 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法 Active JP6615075B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016180857A JP6615075B2 (ja) 2016-09-15 2016-09-15 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
US16/330,884 US10833184B2 (en) 2016-09-15 2017-02-24 Semiconductor device substrate, semiconductor device, and method for manufacturing semiconductor device substrate
CN201780054582.3A CN109716492B (zh) 2016-09-15 2017-02-24 半导体装置用基板、半导体装置及半导体装置用基板的制造方法
PCT/JP2017/007113 WO2018051532A1 (ja) 2016-09-15 2017-02-24 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
TW106107195A TWI794160B (zh) 2016-09-15 2017-03-06 半導體裝置用基板、半導體裝置及半導體裝置用基板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016180857A JP6615075B2 (ja) 2016-09-15 2016-09-15 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018046207A JP2018046207A (ja) 2018-03-22
JP6615075B2 true JP6615075B2 (ja) 2019-12-04

Family

ID=61619452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016180857A Active JP6615075B2 (ja) 2016-09-15 2016-09-15 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法

Country Status (5)

Country Link
US (1) US10833184B2 (ja)
JP (1) JP6615075B2 (ja)
CN (1) CN109716492B (ja)
TW (1) TWI794160B (ja)
WO (1) WO2018051532A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
CN110335894B (zh) * 2019-07-05 2020-05-12 苏州汉骅半导体有限公司 Hemt结构及其制造方法
US11545566B2 (en) * 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
JP6784861B1 (ja) * 2020-03-18 2020-11-11 住友化学株式会社 窒化物半導体基板
WO2022068256A1 (zh) 2020-09-30 2022-04-07 苏州能讯高能半导体有限公司 半导体器件的外延结构及其制备方法
WO2022259651A1 (ja) * 2021-06-08 2022-12-15 信越半導体株式会社 窒化物半導体基板及びその製造方法
TWI795022B (zh) * 2021-10-12 2023-03-01 世界先進積體電路股份有限公司 高電子遷移率電晶體
US12002857B2 (en) 2021-11-30 2024-06-04 Vanguard International Semiconductor Corporation High electron mobility transistor
JPWO2024004016A1 (ja) * 2022-06-28 2024-01-04

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123725A (ja) 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP5013218B2 (ja) 2009-02-05 2012-08-29 日立電線株式会社 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
JP2010232297A (ja) 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体装置
JP2010239034A (ja) * 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
KR101321625B1 (ko) * 2009-05-11 2013-10-23 도와 일렉트로닉스 가부시키가이샤 전자 디바이스용 에피택셜 기판 및 그 제조방법
JP5987288B2 (ja) 2011-09-28 2016-09-07 富士通株式会社 半導体装置
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP6119165B2 (ja) * 2012-09-28 2017-04-26 富士通株式会社 半導体装置
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
US9306009B2 (en) * 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride
JP6029538B2 (ja) 2013-05-31 2016-11-24 サンケン電気株式会社 半導体装置
US9076812B2 (en) * 2013-06-27 2015-07-07 Iqe Kc, Llc HEMT structure with iron-doping-stop component and methods of forming
JP6283250B2 (ja) * 2014-04-09 2018-02-21 サンケン電気株式会社 半導体基板及び半導体素子
JP6249868B2 (ja) * 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子

Also Published As

Publication number Publication date
TW201824536A (zh) 2018-07-01
CN109716492B (zh) 2022-04-01
JP2018046207A (ja) 2018-03-22
US20190214492A1 (en) 2019-07-11
WO2018051532A1 (ja) 2018-03-22
CN109716492A (zh) 2019-05-03
TWI794160B (zh) 2023-03-01
US10833184B2 (en) 2020-11-10

Similar Documents

Publication Publication Date Title
JP6615075B2 (ja) 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
JP6283250B2 (ja) 半導体基板及び半導体素子
JP6539128B2 (ja) 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
CN105304783A (zh) 半导体装置
US9793363B1 (en) GaN semiconductor device comprising carbon and iron
JP6841344B2 (ja) 半導体装置の製造方法、半導体装置
US11335780B2 (en) Epitaxial structure
US10199218B2 (en) Method for manufacturing group III-V nitride semiconductor epitaxial wafer
JP2011187643A (ja) ヘテロ接合型電界効果トランジスタ
US10529842B2 (en) Semiconductor base substance having a boron containing buffer layer, semiconductor device including the same, and methods for manufacturing the semiconductor base substance and the semiconductor device
JP7458904B2 (ja) 窒化物半導体基板
JP4609876B2 (ja) リセスゲート構造ｈｆｅｔおよびその製造方法
TW201707052A (zh) 半導體裝置及其製造方法
TWI611581B (zh) 半導體基板的製造方法、半導體元件的製造方法、半導體基板、及半導體元件
JP2011044457A (ja) 半導体装置、半導体装置の製造方法
JP7162580B2 (ja) 窒化物半導体基板および窒化物半導体装置
JP7120334B2 (ja) 半導体装置および半導体装置の製造方法
CN108428741A (zh) 氮化镓半导体器件及其制作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191105

R150 Certificate of patent or registration of utility model

Ref document number: 6615075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250