JP6050140B2 - 絶縁基板 - Google Patents
絶縁基板 Download PDFInfo
- Publication number
- JP6050140B2 JP6050140B2 JP2013031083A JP2013031083A JP6050140B2 JP 6050140 B2 JP6050140 B2 JP 6050140B2 JP 2013031083 A JP2013031083 A JP 2013031083A JP 2013031083 A JP2013031083 A JP 2013031083A JP 6050140 B2 JP6050140 B2 JP 6050140B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- circuit layer
- outer peripheral
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記回路層の上面は、前記金属層の下面で隠蔽されずに露出した露出部を備えており、
前記金属層は、前記回路層の上面の前記露出部に対して立上り状に配置された立上り面を備えており、
前記回路層の上面の前記露出部と前記金属層の前記立上り面との間の隅部に前記ろう材層の余剰ろう材が充填されていることを特徴とする絶縁基板。
前記回路層の上面の前記露出部は、前記金属層の前記外周側面の外側で露出した第1露出部を含んでおり、
前記ろう材層の余剰ろう材は、前記隅部として、前記回路層の上面の前記第1露出部と前記金属層の前記外周側面との間の第1隅部に充填されている前項1記載の絶縁基板。
前記金属層の下面の外周縁形状は、前記回路層の上面の外周縁形状に対応し且つ前記複数の角部のうち少なくとも一つの角部が取れた形状であり、
前記金属層の下面の外周縁の各辺部が前記回路層の上面の外周縁の各辺部に一致して沿う状態にして、前記回路層の上面に前記金属層の下面が前記ろう材層を介してろう付されており、
前記回路層の上面の前記第1露出部は、前記回路層の上面における前記少なくとも一つの角部の領域を含んでいる前項2記載の絶縁基板。
前記金属層の上面の前記非はんだ付予定部には、前記金属層の下面側へ貫通した貫通孔が設けられており、
前記金属層の前記立上り面は、前記金属層の前記貫通孔の内周側面を含んでおり、
前記回路層の上面の前記露出部は、前記金属層の前記貫通孔の前記内周側面の内側で露出した第2露出部を含んでおり、
前記ろう材層の余剰ろう材は、前記隅部として、前記回路層の上面の前記第2露出部と前記金属層の前記貫通孔の前記内周側面との間の第2隅部に充填されている前項1〜4のいずれかに記載の絶縁基板。
[8] 前記金属層は、前記Ni層と前記Al層との間に配置されたTi層を含むとともに、前記Ni層と前記Ti層と前記Al層とが積層状に接合一体化されたものである前項7記載の絶縁基板。
前記絶縁基板の下面側に配置された放熱器と、を具備していることを特徴とする放熱装置。
前記絶縁基板の下面側に配置された放熱器と、
前記絶縁基板の金属層の上面にはんだ付された発熱体としての半導体素子と、を具備していることを特徴とする半導体モジュール。
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記回路層の上面は、前記金属層の下面で隠蔽されずに露出する露出部を備えており、
前記金属層は、前記回路層の上面の前記露出部に対して立上り状に配置される立上り面を備えており、
前記ろう付工程では、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付することにより、前記回路層の上面の前記露出部と前記金属層の前記立上り面との間の隅部に前記ろう材層の余剰ろう材を充填することを特徴とする絶縁基板の製造方法。
前記回路層の上面の前記露出部は、前記金属層の前記外周側面の外側で露出した第1露出部を含んでおり、
前記ろう付工程では、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付することにより、前記ろう材層の余剰ろう材を、前記隅部として、前記回路層の上面の前記第1露出部と前記金属層の前記外周側面との間の第1隅部に充填する前項11記載の絶縁基板の製造方法。
前記金属層の下面の外周縁形状は、前記回路層の上面の外周縁形状に対応し且つ前記複数の角部のうち少なくとも一つの角部が取れた形状であり、
前記ろう付工程では、前記金属層の下面の外周縁の各辺部が前記回路層の上面の外周縁の各辺部に一致して沿う状態にして、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付するものとし、
前記回路層の上面の前記第1露出部は、前記回路層の上面における前記少なくとも一つの角部の領域を含んでいる前項12記載の絶縁基板の製造方法。
前記金属層の上面の前記非はんだ付予定部には、前記金属層の下面側へ貫通した貫通孔が設けられており、
前記金属層の前記立上り面は、前記金属層の前記貫通孔の内周側面を含んでおり、
前記回路層の上面の前記露出部は、前記金属層の前記貫通孔の前記内周側面の内側で露出した第2露出部を含んでおり、
前記ろう付工程では、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付することにより、前記ろう材層の余剰ろう材を、前記隅部として、前記回路層の上面の前記第2露出部と前記金属層の前記貫通孔の前記内周側面との間の第2隅部に充填する前項11〜14のいずれかに記載の絶縁基板の製造方法。
前記絶縁基板の金属層の上面に発熱体としての半導体素子をはんだ付することを特徴とする半導体モジュールの製造方法。
図1〜3に示した上記第1実施形態の絶縁基板30を製造するため、次のような金属層1及びアルミニウム回路層10を準備した。
金属層の下面の外周縁形状をアルミニウム回路層の上面の外周縁形状と同じ形状にするとともに、更に、金属層の下面の縦及び横の寸法を回路層の上面の縦及び横の寸法とそれぞれ等しく設定した。そして、金属層の下面の外周縁を回路層の上面の外周縁に全部一致させた状態にして回路層の上面に金属層の下面をろう材層を介して真空ろう付によってろう付した。その際のろう付条件は実施例1と同じである。
1a:Ni層
1b:Ti層
1c:Al層
2:金属層の上面
3:金属層の下面
4:金属層の外周側面(金属層の立上り面)
7:金属層の立上り面
8:隅部
8a:第1隅部
8b:第2隅部
9:ろう材層
9a:余剰ろう材
10:アルミニウム回路層
11:回路層の上面
15:露出部
15a:第1露出部
15b:第2露出部
17:絶縁層
20:放熱器
22:半導体素子(発熱体)
30:絶縁基板
31:放熱装置
32:半導体モジュール
Claims (20)
- 絶縁層の上面に積層されたアルミニウム回路層の上面に、前記回路層に対して積層状に配置された金属層の下面がろう材層を介してろう付されており、
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記回路層の上面は、前記金属層の下面で隠蔽されずに露出した露出部を備えており、
前記金属層は、前記回路層の上面の前記露出部に対して立上り状に配置された立上り面を備えており、
前記回路層の上面の前記露出部と前記金属層の前記立上り面との間の隅部に前記ろう材層の余剰ろう材が充填されており、
前記金属層の前記立上り面は、前記金属層の外周側面を含んでおり、
前記回路層の上面の前記露出部は、前記金属層の前記外周側面の外側で露出した第1露出部を含んでおり、
前記ろう材層の余剰ろう材は、前記隅部として、前記回路層の上面の前記第1露出部と前記金属層の前記外周側面との間の第1隅部に充填されており、
前記回路層の上面の外周縁形状は、複数の角部及び複数の辺部を有する多角形状であり、
前記金属層の下面の外周縁形状は、前記回路層の上面の外周縁形状に対応し且つ前記複数の角部のうち少なくとも一つの角部が取れた形状であり、
前記金属層の下面の外周縁の各辺部が前記回路層の上面の外周縁の各辺部に一致して沿う状態にして、前記回路層の上面に前記金属層の下面が前記ろう材層を介してろう付されており、
前記回路層の上面の前記第1露出部は、前記回路層の上面における前記少なくとも一つの角部の領域を含んでいる絶縁基板。 - 絶縁層の上面に積層されたアルミニウム回路層の上面に、前記回路層に対して積層状に配置された金属層の下面がろう材層を介してろう付されており、
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記回路層の上面は、前記金属層の下面で隠蔽されずに露出した露出部を備えており、
前記金属層は、前記回路層の上面の前記露出部に対して立上り状に配置された立上り面を備えており、
前記回路層の上面の前記露出部と前記金属層の前記立上り面との間の隅部に前記ろう材層の余剰ろう材が充填されており、
前記金属層の上面は、前記発熱体がはんだ付されるはんだ付予定部と、前記発熱体がはんだ付されない非はんだ付予定部とを有しており、
前記金属層の上面の前記非はんだ付予定部には、前記金属層の下面側へ貫通した貫通孔が設けられており、
前記金属層の前記立上り面は、前記金属層の前記貫通孔の内周側面を含んでおり、
前記回路層の上面の前記露出部は、前記金属層の前記貫通孔の前記内周側面の内側で露出した第2露出部を含んでおり、
前記ろう材層の余剰ろう材は、前記隅部として、前記回路層の上面の前記第2露出部と前記金属層の前記貫通孔の前記内周側面との間の第2隅部に充填されている絶縁基板。 - 前記金属層の前記立上り面は、前記金属層の外周側面を含んでおり、
前記回路層の上面の前記露出部は、前記金属層の前記外周側面の外側で露出した第1露出部を含んでおり、
前記ろう材層の余剰ろう材は、前記隅部として、前記回路層の上面の前記第1露出部と前記金属層の前記外周側面との間の第1隅部に充填されている請求項2記載の絶縁基板。 - 前記金属層の下面の外周縁が前記回路層の上面の外周縁に部分的に一致して沿う状態にして、前記回路層の上面に前記金属層の下面が前記ろう材層を介してろう付されている請求項2又は3記載の絶縁基板。
- 前記回路層の上面の外周縁形状は、複数の角部及び複数の辺部を有する多角形状であり、
前記金属層の下面の外周縁形状は、前記回路層の上面の外周縁形状に対応し且つ前記複数の角部のうち少なくとも一つの角部が取れた形状であり、
前記金属層の下面の外周縁の各辺部が前記回路層の上面の外周縁の各辺部に一致して沿う状態にして、前記回路層の上面に前記金属層の下面が前記ろう材層を介してろう付されており、
前記回路層の上面の前記第1露出部は、前記回路層の上面における前記少なくとも一つの角部の領域を含んでいる請求項2又は3記載の絶縁基板。 - 前記金属層はNi層を含むとともに、前記金属層の上面が前記Ni層の上面で形成されている請求項1〜5のいずれかに記載の絶縁基板。
- 前記金属層はAl層を含むとともに、前記金属層の下面が前記Al層の下面で形成されている請求項6記載の絶縁基板。
- 前記金属層は、前記Ni層と前記Al層との間に配置されたTi層を含むとともに、前記Ni層と前記Ti層と前記Al層とが積層状に接合一体化されたものである請求項7記載の絶縁基板。
- 請求項1〜8のいずれかに記載の絶縁基板と、
前記絶縁基板の下面側に配置された放熱器と、を具備している放熱装置。 - 請求項1〜8のいずれかに記載の絶縁基板と、
前記絶縁基板の下面側に配置された放熱器と、
前記絶縁基板の金属層の上面にはんだ付された発熱体としての半導体素子と、を具備している半導体モジュール。 - アルミニウム回路層の上面に、前記回路層に対して積層状に配置される金属層の下面をろう材層を介してろう付するろう付工程を含んでおり、
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記回路層の上面は、前記金属層の下面で隠蔽されずに露出する露出部を備えており、
前記金属層は、前記回路層の上面の前記露出部に対して立上り状に配置される立上り面を備えており、
前記金属層の前記立上り面は、前記金属層の外周側面を含んでおり、
前記回路層の上面の前記露出部は、前記金属層の前記外周側面の外側で露出した第1露出部を含んでおり、
前記回路層の上面の外周縁形状は、複数の角部及び複数の辺部を有する多角形状であり、
前記金属層の下面の外周縁形状は、前記回路層の上面の外周縁形状に対応し且つ前記複数の角部のうち少なくとも一つの角部が取れた形状であり、
前記ろう付工程では、前記金属層の下面の外周縁の各辺部が前記回路層の上面の外周縁の各辺部に一致して沿う状態にして、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付することにより、前記回路層の上面の前記露出部と前記金属層の前記立上り面との間の隅部として、前記回路層の上面の前記第1露出部と前記金属層の前記外周側面との間の第1隅部に、前記ろう材層の余剰ろう材を充填し、
前記回路層の上面の前記第1露出部は、前記回路層の上面における前記少なくとも一つの角部の領域を含んでいる絶縁基板の製造方法。 - アルミニウム回路層の上面に、前記回路層に対して積層状に配置される金属層の下面をろう材層を介してろう付するろう付工程を含んでおり、
前記金属層の上面は、前記回路層の上面よりも良好なはんだ付性を有するとともに、発熱体がはんだ付されるものであり、
前記回路層の上面は、前記金属層の下面で隠蔽されずに露出する露出部を備えており、
前記金属層は、前記回路層の上面の前記露出部に対して立上り状に配置される立上り面を備えており、
前記金属層の上面は、前記発熱体がはんだ付されるはんだ付予定部と、前記発熱体がはんだ付されない非はんだ付予定部とを有しており、
前記金属層の上面の前記非はんだ付予定部には、前記金属層の下面側へ貫通した貫通孔が設けられており、
前記金属層の前記立上り面は、前記金属層の前記貫通孔の内周側面を含んでおり、
前記回路層の上面の前記露出部は、前記金属層の前記貫通孔の前記内周側面の内側で露出した第2露出部を含んでおり、
前記ろう付工程では、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付することにより、前記回路層の上面の前記露出部と前記金属層の前記立上り面との間の隅部として、前記回路層の上面の前記第2露出部と前記金属層の前記貫通孔の前記内周側面との間の第2隅部に、前記ろう材層の余剰ろう材を充填する絶縁基板の製造方法。 - 前記金属層の前記立上り面は、前記金属層の外周側面を含んでおり、
前記回路層の上面の前記露出部は、前記金属層の前記外周側面の外側で露出した第1露出部を含んでおり、
前記ろう付工程では、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付することにより、前記ろう材層の余剰ろう材を、前記隅部として、前記回路層の上面の前記第1露出部と前記金属層の前記外周側面との間の第1隅部に充填する請求項12記載の絶縁基板の製造方法。 - 前記ろう付工程では、前記金属層の下面の外周縁が前記回路層の上面の外周縁に部分的に一致して沿う状態にして、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付する請求項12又は13記載の絶縁基板の製造方法。
- 前記回路層の上面の外周縁形状は、複数の角部及び複数の辺部を有する多角形状であり、
前記金属層の下面の外周縁形状は、前記回路層の上面の外周縁形状に対応し且つ前記複数の角部のうち少なくとも一つの角部が取れた形状であり、
前記ろう付工程では、前記金属層の下面の外周縁の各辺部が前記回路層の上面の外周縁の各辺部に一致して沿う状態にして、前記回路層の上面に前記金属層の下面を前記ろう材層を介してろう付するものとし、
前記回路層の上面の前記第1露出部は、前記回路層の上面における前記少なくとも一つの角部の領域を含んでいる請求項12又は13記載の絶縁基板の製造方法。 - 前記金属層はNi層を含むとともに、前記金属層の上面が前記Ni層の上面で形成されている請求項11〜15のいずれかに記載の絶縁基板の製造方法。
- 前記金属層はAl層を含むとともに、前記金属層の下面が前記Al層の下面で形成されている請求項16記載の絶縁基板の製造方法。
- 前記金属層は、前記Ni層と前記Al層との間に配置されたTi層を含むとともに、前記Ni層と前記Ti層と前記Al層とが積層状に接合一体化されたものである請求項17記載の絶縁基板の製造方法。
- 請求項1〜8のいずれかに記載の絶縁基板の下面に放熱器を固定する放熱装置の製造方法。
- 請求項1〜8のいずれかに記載の絶縁基板の下面に放熱器を固定するとともに、
前記絶縁基板の金属層の上面に発熱体としての半導体素子をはんだ付する半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013031083A JP6050140B2 (ja) | 2013-02-20 | 2013-02-20 | 絶縁基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013031083A JP6050140B2 (ja) | 2013-02-20 | 2013-02-20 | 絶縁基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014160763A JP2014160763A (ja) | 2014-09-04 |
JP6050140B2 true JP6050140B2 (ja) | 2016-12-21 |
Family
ID=51612254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013031083A Expired - Fee Related JP6050140B2 (ja) | 2013-02-20 | 2013-02-20 | 絶縁基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6050140B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6137267B2 (ja) | 2015-10-08 | 2017-05-31 | 三菱マテリアル株式会社 | ヒートシンク付きパワーモジュール用基板及びパワーモジュール |
JP6670605B2 (ja) * | 2015-12-22 | 2020-03-25 | 昭和電工株式会社 | 絶縁基板の製造方法 |
JP6846879B2 (ja) | 2016-06-07 | 2021-03-24 | 昭和電工株式会社 | ヒートシンクの製造方法 |
KR102709152B1 (ko) * | 2016-11-10 | 2024-09-25 | 주식회사 아모센스 | 세라믹 기판 제조 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5151080B2 (ja) * | 2005-07-20 | 2013-02-27 | 三菱マテリアル株式会社 | 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール |
JP5077102B2 (ja) * | 2008-06-30 | 2012-11-21 | 三菱マテリアル株式会社 | パワーモジュール用基板及びその製造方法 |
JP5705506B2 (ja) * | 2010-11-08 | 2015-04-22 | 昭和電工株式会社 | 絶縁基板用クラッド材 |
-
2013
- 2013-02-20 JP JP2013031083A patent/JP6050140B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014160763A (ja) | 2014-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6199397B2 (ja) | 半導体装置およびその製造方法 | |
KR102387210B1 (ko) | 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈 | |
JP4378334B2 (ja) | ヒートスプレッダモジュール及びその製造方法 | |
JP5957862B2 (ja) | パワーモジュール用基板 | |
EP2654079A2 (en) | Heat dissipation device and method for manufacturing the same | |
JP6050140B2 (ja) | 絶縁基板 | |
JP6503796B2 (ja) | ヒートシンク付パワーモジュール用基板及びパワーモジュール | |
JP6118583B2 (ja) | 絶縁基板 | |
JP6681660B2 (ja) | ヒートシンク付パワーモジュール用基板及びパワーモジュール | |
JP5914968B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法 | |
JP2009059821A (ja) | 半導体装置 | |
JP6357917B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法、パワーモジュール | |
JP5282075B2 (ja) | 放熱装置 | |
JP6565735B2 (ja) | パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法 | |
JP2016174034A (ja) | 半導体パワーモジュール | |
JP2008306134A (ja) | 半導体モジュール | |
JP2017152606A (ja) | 放熱基板およびそれを用いた半導体パッケージならびに半導体モジュール | |
JP2012169319A (ja) | 絶縁積層材、絶縁回路基板、パワーモジュール用ベースおよびパワーモジュール | |
JP7608891B2 (ja) | ヒートシンク一体型絶縁回路基板 | |
JP2008159946A (ja) | 半導体モジュールの冷却装置およびその製造方法 | |
JP6316219B2 (ja) | パワー半導体モジュール | |
JP2015043356A (ja) | パワーモジュール | |
JP6422726B2 (ja) | 回路基板付きヒートシンク及びその製造方法 | |
JP2004296493A (ja) | 放熱体及びパワーモジュール並びに放熱体の製造方法及びパワーモジュールの製造方法 | |
JP6237058B2 (ja) | 銅板付きパワーモジュール用基板、及び銅板付きパワーモジュール用基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6050140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
LAPS | Cancellation because of no payment of annual fees |