[go: up one dir, main page]

JP2009059821A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009059821A
JP2009059821A JP2007224645A JP2007224645A JP2009059821A JP 2009059821 A JP2009059821 A JP 2009059821A JP 2007224645 A JP2007224645 A JP 2007224645A JP 2007224645 A JP2007224645 A JP 2007224645A JP 2009059821 A JP2009059821 A JP 2009059821A
Authority
JP
Japan
Prior art keywords
bonding layer
heat
thermal expansion
radiating plate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007224645A
Other languages
English (en)
Inventor
Tomokiyo Suzuki
智清 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2007224645A priority Critical patent/JP2009059821A/ja
Publication of JP2009059821A publication Critical patent/JP2009059821A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】ヒートサイクルに起因するクラックの発生、伸展を防止又は抑制できる半導体装置を提供すること。
【解決手段】互いに異なる熱膨張係数の第１の部材２５と第２の部材２３ａとを接合した接合層２４を有する半導体装置において、接合層２４の周辺部を第１の部材２５と共に挟むように配置され、第２の部材２３ａに比べて第１の部材２５との熱膨張差の小さい第３の部材２３ｂを備える。
【選択図】図１

Description

本発明は、半導体素子を搭載した半導体装置に関し、特に、互いに異なる熱膨張係数の第１の部材と第２の部材とを接合した接合層を有する半導体装置に関する。
図３は、従来のパワー半導体素子を搭載した半導体装置の構造の一例を示した断面図である。この半導体装置は、パワー半導体モジュールであり、放熱用の金属ベース１と、金属ベース１に搭載した絶縁基板２と、絶縁基板２の上面にマウントされたパワー半導体素子３とを備える。また、この半導体装置は、パワー半導体素子３などで構成される主回路の外部導出端子４と、ボンディングワイヤ５と、外囲樹脂ケース６と、上蓋７と、封止樹脂８と、ゲル状充填材９とを備える。
ここで、絶縁基板２は、方形状のセラミック基板１０の表、裏両面に銅あるいはアルミニウム箔の導体パターン１１、１２を接合した構造である。絶縁基板２の表面側の導体パターン１１を回路パターンとしてシリコンチップ３を半田マウント、裏面側の導体パターン１２と金属ベース１との間を半田付けして伝熱的に接合している。
このように、半導体装置は、熱膨張係数の異なる部材を接合層１３で接合した積層構造を有する。このため、温度が変化すると、各部材間の熱膨張差により、半田接合層１３に熱応力が作用する。ヒートサイクルに起因して熱応力が繰り返し発生すると、接合層１３でクラックが発生し、放熱が妨げられ、半導体素子が熱破壊に至る恐れがある。
そこで、従来から、このような熱応力を緩和するための半導体装置として、図４に示すように、方形状のセラミック基板１０の四隅コーナー部を、面取り寸法ｄが２ｍｍ以上１０ｍｍ未満の範囲で面取りされた半導体装置が知られている（例えば、特許文献１参照）。
セラミック基板１０の四隅コーナー部に面取り部１０ａを備えることにより、ヒートサイクルに起因して半田接合層１３に発生する応力集中が緩和され、半田亀裂が発生するまでの時間が延びて、基板の疲労寿命が向上する。
特開２００４−１３４７４６号公報
特許文献１の半導体装置では、セラミック基板の四隅コーナー部に面取り部を設けることで熱応力の集中を緩和できるが、面取り部の形状で緩和できる熱応力には限界があり、現在もなお、ヒートサイクルに起因するクラックの発生、伸展を防止又は抑制できる半導体装置が望まれていた。
本発明は、上記の点に鑑みてなされたものであって、ヒートサイクルに起因するクラックの発生、伸展を防止又は抑制できる半導体装置を提供することを目的とする。
前記目的を達成するため、第１の発明は、互いに異なる熱膨張係数の第１の部材と第２の部材とを接合した接合層を有する半導体装置において、
前記接合層の周辺部を前記第１の部材と共に挟むように配置され、前記第２の部材に比べて前記第１の部材との熱膨張差の小さい第３の部材を備える。
また、第２の発明は、第１の発明の半導体装置であって、前記接合層の前記周辺部は、前記接合層の４隅コーナー部である。
本発明によれば、接合層の周辺部を挟むように、熱膨張差の小さい第１の部材と第３の部材とを対置することができ、接合層の周辺部での熱膨張差に起因する熱応力を低減することができ、ヒートサイクルに起因するクラックの発生、伸展を防止又は抑制することができる。
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。尚、以下の説明において、半導体素子が請求項１記載の第１の部材に、第１の放熱板が請求項１記載の第２の部材に、第２の放熱板が請求項１記載の第３の部材に、それぞれ相当する。
図１は、本発明の半導体装置の構成の一実施例を示した図で、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａに沿った断面図である。この半導体装置は、図１に示すように、半導体素子２５をベアチップで実装するものであり、基板２１上に、絶縁層２２、放熱板２３、接合層２４、半導体素子２５を積層して構成される。
この半導体装置では、半導体素子２５が動作し、発熱すると、その熱は、接合層２４を介して放熱板２３で放熱される。このため、半導体素子２５の過熱を防止又は抑制することができる。しかしながら、半導体素子２５が発熱すると、半導体素子２５と放熱板２３との熱膨張差により、接合層２４に熱応力が作用する。
接合層２４に作用する熱応力の大きさは、一般に、半導体素子２５と放熱板２３との熱膨張差と、発熱前後の温度差と、接合層２４の面内距離とを積算したものに比例する。したがって、温度が上昇するほど、大きな熱応力が作用し、クラックが発生しやすくなる。また、接合層２４の外周部では、接合層２４の中央部よりも接合層２４の面内距離が大きくなるので、大きな熱応力が発生し、クラックが発生しやすくなる。特に、接合層２４の四隅コーナー部では、直交する２方向Ｘ、Ｙ（図１参照）へ変形しようとするため、熱応力が集中し、クラックが発生しやすい。以下、本実施例の半導体装置の各構成について詳説する。
基板２１は、例えば、軽量、かつ高熱伝導のアルミニウムで形成される。このため、半導体素子２５で発生した熱を素早く放熱することができる。
この基板２１上には、絶縁層２２が積層される。基板２１上に絶縁層２２を積層することにより、絶縁層２２上に電気回路の配線パターン（図示せず）を形成することができる。絶縁層２２は、例えば、エポキシ樹脂で形成され、基板２１と後述の放熱板２３とを接着している。
一方、発熱源となる半導体素子２５は、ＩＧＢＴ、パワーＭＯＳＦＥＴ等の半導体素子である。半導体素子２５の基板を形成するＳｉは、熱膨張係数が約３×１０−６／Ｋで、熱伝導率が約１５０Ｗ／ｍＫである。
この半導体素子２５の下には、後述の接合層２４を介して、後述の放熱板２３が配置されている。
接合層２４には、例えば、半田を用いる。溶融した半田を半導体素子２５と放熱板２３との隙間に充填させることで、緻密な接合層２４が形成される。
半田は、延性に富むため、塑性変形することで、半導体素子２５と放熱板２３との熱膨張差に起因する熱応力を緩和できる。半田接合層２４の厚さが大きくなるほど、より大きく変形できるので、大きな熱応力を緩和できる。しかしながら、半田接合層２４の厚さが大きくなり過ぎると、半導体素子２５と放熱板２３との熱交換が妨げられ、放熱性が悪くなる。このため、接合層２４の厚さは、熱応力の緩和と放熱性の維持とのバランスを考慮して設定される。
放熱板２３は、その特徴的な構成として、図１に示すように、第１の放熱板２３ａと、第１の放熱板２３ａに比べて、半導体素子２５との熱膨張差の小さい第２の放熱板２３ｂと、から構成される。この第１の放熱板２３ａは、略十字の形状であって、接合層２４の中央部に配置され、第２の放熱板２３ｂは、略方形の形状であって、接合層２４の四隅コーナー部に１個ずつ配置される。そして、第２の放熱板２３ｂは、第１の放熱板２３ａの四隅コーナー部に隣接して配置されている。
第１の放熱板２３ａ、第２の放熱板２３ｂには、例えば、Ｃｕ、Ｍｏ等の金属、ＡｌＮ、Ｓｉ３Ｎ４等のセラミックス、Ｃｕ／Ｃ、Ａｌ／ＳｉＣ、Ｃｕ／Ｗ等の複合材料を用いることができる。Ｃｕは、熱伝導率に優れ、放熱性に優れるという特徴を有する。一方、Ｃｕ以外の材料は、半導体素子２５との熱膨張差が小さく、半導体素子２５との熱膨張差に起因する熱応力が小さいという特徴を有する。
Ｃｕは、熱伝導率が４００Ｗ／ｍＫで、熱膨張係数が約１７×１０−６／Ｋである。Ｍｏは、熱伝導率が１４０Ｗ／ｍＫで、熱膨張係数が約６×１０−６／Ｋである。また、ＡｌＮは、熱伝導率が約１００〜２００Ｗ／ｍＫで、熱膨張係数が約５×１０−６／Ｋである。Ｃｕ／Ｃ複合材料は、熱伝導率が２５０Ｗ／ｍＫで、熱膨張係数が約４×１０−６／Ｋである。Ａｌ／ＳｉＣ複合材料は、熱伝導率が約１５０〜２００Ｗ／ｍＫで、熱膨張係数が約７×１０−６／Ｋである。
第１の放熱板２３ａと第２の放熱板２３ｂとの組合せには、例えば、第１の放熱板２３ａに熱伝導率の高いＣｕを、第２の放熱板２３ｂに半導体素子２５との熱膨張差の小さいＣｕ／Ｃ複合材料をそれぞれ選択できる。
このように、接合層２４の四隅コーナー部に、半導体素子２５との熱膨張差の小さい第２の放熱板２３ｂを配置することにより、接合層２４の四隅コーナー部での熱膨張差に起因する熱応力を低減することができる。この結果、従来は熱応力が集中しやすかった、四隅コーナー部でのヒートサイクルに起因するクラックの発生、伸展を防止又は抑制することができる。
また、接合層２４の四隅コーナー部に、第２の放熱板２３ｂを配置することにより、放熱板２３全体としての容量を大きくすることができ、半導体素子２５で発生する熱を素早く放熱することができる。したがって、温度上昇を抑制することができる。この結果、半導体素子２５の熱破壊を防止することができると共に、熱膨張差に起因する熱応力を低減することができ、接合層２４のクラックの発生、伸展を防止又は抑制することができる。
また、接合層２４の中央部に、放熱性に優れる第１の放熱板２３ａを配置することにより、半導体素子２５で発生する熱を素早く放熱することができる。したがって、温度上昇を抑制することができる。この結果、半導体素子２５の熱破壊を防止することができると共に、熱膨張差に起因する熱応力を低減することができ、接合層２４のクラックの発生、伸展を防止又は抑制することができる。
図２は、半導体装置の構成の別の例を示した図で、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａに沿った断面図である。以下、各構成について説明するが、図１と同一の構成については、同一の符号を付して説明を省略する。
放熱板３３は、その特徴的な構成として、図２に示すように、第１の放熱板３３ａと、第１の放熱板３３ａに比べて、半導体素子２５との熱膨張差の小さい第２の放熱板３３ｂと、から構成される。この第１の放熱板３３ａは、略方形の形状であって、接合層２４の中央部に配置される。また、第２の放熱板３３ｂは、リング形状であって、第１の放熱板３３ａを内嵌するように、接合層２４の外周部に配置される。
第１の放熱板３３ａと第２の放熱板３３ｂとの組合せには、例えば、第１の放熱板３３ａに熱伝導率の高いＣｕを、第２の放熱板３３ｂに半導体素子２５との熱膨張差の小さいＣｕ／Ｃ複合材料をそれぞれ選択できる。
このように、接合層２４の外周部に、半導体素子２５との熱膨張差の小さい第２の放熱板３３ｂを配置することにより、接合層２４の外周部での熱膨張差に起因する熱応力を低減することができる。この結果、従来は熱応力が大きかった、接合層２４の外周部でのヒートサイクルに起因するクラックの発生、伸展を防止又は抑制することができる。
また、熱膨張係数の小さな第２の放熱板３３ｂで、熱膨張係数の大きな第１の放熱板３３ａを内嵌することにより、第１の放熱板３３ａの熱膨張を抑圧することができる。したがって、第１の放熱板３３ａと半導体素子２５との熱膨張差を緩和することができ、接合層２４の中央部での熱膨張差に起因する熱応力を低減することができる。この結果、接合層２４の中央部でのヒートサイクルに起因するクラックの発生、伸展を防止又は抑制することができる。
また、接合層２４の外周部に、第２の放熱板２３ｂを配置することにより、放熱板２３全体としての容量を大きくすることができ、半導体素子２５で発生する熱を素早く放熱することができる。したがって、温度上昇を抑制することができる。この結果、半導体素子２５の熱破壊を防止することができると共に、熱膨張差に起因する熱応力を低減することができ、接合層２４のクラックの発生、伸展を防止又は抑制することができる。
また、接合層２４の中央部に、放熱性に優れる第１の放熱板３３ａを配置することにより、半導体素子２５が発熱したとき、その熱は素早く放熱される。したがって、温度上昇を抑制することができる。この結果、半導体素子２５の熱破壊を防止することができると共に、熱膨張差に起因する熱応力を低減することができ、接合層２４のクラックの発生、伸展を防止又は抑制することができる。
尚、熱伝導率の高い第１の放熱板３３ａの配置面積を大きくするほど、熱を素早く放熱することができる。一方、半導体素子２５との熱膨張差の小さい第２の放熱板３３ｂの配置面積を大きくするほど、熱膨張差に起因する熱応力を低減することができる。したがって、第１の放熱板３３ａと第２の放熱板３３ｂとの配置バランスは、熱応力の緩和と放熱性の維持とのバランスを考慮して設計される。
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
例えば、本実施例では、半導体素子２５と放熱板２３（３３）とを接合する接合層２４に本発明を適用したが、発熱源を備える半導体装置である限り、本発明の適用範囲に制限はなく、互いに異なる熱膨張係数の第１の部材と第２の部材とを接合する接合層であれば、本発明を適用することができる。
また、本実施例では、第１の放熱板２３ａと第２の放熱板２３ｂとの組合せとして、ＣｕとＣｕ／Ｃ複合材料との組合せを選択したが、接合層２４の四隅コーナー部での熱膨張差に起因する熱応力を低減することができる限り、その組合せに制限はない。例えば、第１の放熱板２３ａにＡｌ／ＳｉＣ複合材料を、第２の放熱板２３ｂにＣｕ／Ｃ複合材料を選択して良い。或いは、第１の放熱板２３ａにＣｕを、第２の放熱板２３ｂにＳｉを選択して良い。第２の放熱板２３ｂに半導体素子２５と同じ材料のＳｉを選択した場合、接合層２４の四隅コーナー部での熱膨張差が略０になるので、四隅コーナー部での熱応力を著しく低減することができる。また、第２の放熱板２３ｂには、半導体素子２５（Ｓｉ）より熱膨張係数の小さい材料を用いてもよい。
また、本実施例では、第１の放熱板２３ａと第２の放熱板２３ｂとを隙間なく配置したが、隙間があっても良い。隙間の有無にかかわらず、接合層２４の四隅コーナー部での熱膨張差に起因する熱応力を低減することができ、従来は熱応力が集中しやすかった、四隅コーナー部でのヒートサイクルに起因するクラックの発生、伸展を防止又は抑制することができる。ただし、隙間が大きくなり過ぎると、放熱性が悪くなる。
また、本実施例では、第１の放熱板３３ａと第２の放熱板３３ｂとは嵌合されているが、接合されていても良い。どちらの場合であっても、熱膨張係数の小さな第２の放熱板３３ｂで、熱膨張係数の大きな第１の放熱板３３ａの熱膨張を抑圧できる。
本発明の半導体装置の構成の一実施例を示した図である。 半導体装置の構成の別の例を示した図である。 従来の半導体装置の構成の一例を示した断面図である。 図３に示す半導体装置の絶縁基板２の構成の一例を示した平面図である。
符号の説明
２３、３３ 放熱板
２３ａ、３３ａ 第１の放熱板（第２の部材）
２３ｂ、３３ｂ 第２の放熱板（第３の部材）
２４ 接合層
２５ 半導体素子

Claims (2)

  1. 互いに異なる熱膨張係数の第１の部材と第２の部材とを接合した接合層を有する半導体装置において、
    前記接合層の周辺部を前記第１の部材と共に挟むように配置され、前記第２の部材に比べて前記第１の部材との熱膨張差の小さい第３の部材を備える半導体装置。
  2. 前記接合層の前記周辺部は、前記接合層の４隅コーナー部である請求項１に記載の半導体装置。
JP2007224645A 2007-08-30 2007-08-30 半導体装置 Pending JP2009059821A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007224645A JP2009059821A (ja) 2007-08-30 2007-08-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007224645A JP2009059821A (ja) 2007-08-30 2007-08-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2009059821A true JP2009059821A (ja) 2009-03-19

Family

ID=40555316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007224645A Pending JP2009059821A (ja) 2007-08-30 2007-08-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2009059821A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224715A (ja) * 2008-03-18 2009-10-01 Toyota Central R&D Labs Inc 放熱板とそれを備えたモジュール
JP2010226609A (ja) * 2009-03-25 2010-10-07 Seiko Epson Corp 振動片および振動子
JP2010258233A (ja) * 2009-04-24 2010-11-11 Toyota Motor Corp 半導体装置
WO2012004876A1 (ja) * 2010-07-08 2012-01-12 三菱電機株式会社 接合体およびそれを備えた半導体装置、ならびに、接合方法およびそれを用いた製造方法
JP2013247274A (ja) * 2012-05-28 2013-12-09 Fujitsu Ltd 半導体パッケージ及び配線基板ユニット
JP2015076511A (ja) * 2013-10-09 2015-04-20 株式会社日立製作所 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224715A (ja) * 2008-03-18 2009-10-01 Toyota Central R&D Labs Inc 放熱板とそれを備えたモジュール
JP2010226609A (ja) * 2009-03-25 2010-10-07 Seiko Epson Corp 振動片および振動子
JP2010258233A (ja) * 2009-04-24 2010-11-11 Toyota Motor Corp 半導体装置
WO2012004876A1 (ja) * 2010-07-08 2012-01-12 三菱電機株式会社 接合体およびそれを備えた半導体装置、ならびに、接合方法およびそれを用いた製造方法
JPWO2012004876A1 (ja) * 2010-07-08 2013-09-02 三菱電機株式会社 接合体およびそれを備えた半導体装置、ならびに、接合方法およびそれを用いた製造方法
JP2013247274A (ja) * 2012-05-28 2013-12-09 Fujitsu Ltd 半導体パッケージ及び配線基板ユニット
JP2015076511A (ja) * 2013-10-09 2015-04-20 株式会社日立製作所 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US6563211B2 (en) Semiconductor device for controlling electricity
JP4007304B2 (ja) 半導体装置の冷却構造
JP4438489B2 (ja) 半導体装置
WO2012157584A1 (ja) 半導体装置とその製造方法
JP4803241B2 (ja) 半導体モジュール
KR102387210B1 (ko) 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈
JP2002203942A (ja) パワー半導体モジュール
JP2006134990A (ja) 半導体装置
WO2012165045A1 (ja) 半導体装置及び配線基板
JP2020072106A (ja) 半導体装置
JP4989552B2 (ja) 電子部品
JP6261642B2 (ja) 電力半導体装置
JPWO2017168756A1 (ja) 半導体装置
JP2009059821A (ja) 半導体装置
JP2013098451A (ja) 半導体装置及び配線基板
JP2021158232A (ja) 半導体モジュール
JP6503796B2 (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP2019134018A (ja) 半導体装置
CN113228265A (zh) 半导体组件的电路构造
JP6681660B2 (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP2007215302A (ja) インバータ装置
JP5987634B2 (ja) パワー半導体モジュール
JP2008306134A (ja) 半導体モジュール
JP4992302B2 (ja) パワー半導体モジュール
JP6118583B2 (ja) 絶縁基板