[go: up one dir, main page]

JP2009224715A - 放熱板とそれを備えたモジュール - Google Patents

放熱板とそれを備えたモジュール Download PDF

Info

Publication number
JP2009224715A
JP2009224715A JP2008070112A JP2008070112A JP2009224715A JP 2009224715 A JP2009224715 A JP 2009224715A JP 2008070112 A JP2008070112 A JP 2008070112A JP 2008070112 A JP2008070112 A JP 2008070112A JP 2009224715 A JP2009224715 A JP 2009224715A
Authority
JP
Japan
Prior art keywords
semiconductor element
region
thermal expansion
heat
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008070112A
Other languages
English (en)
Inventor
Masanori Usui
正則 臼井
Koji Hotta
幸司 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2008070112A priority Critical patent/JP2009224715A/ja
Publication of JP2009224715A publication Critical patent/JP2009224715A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 放熱板の放熱性能の低下を抑えつつ、放熱板と半導体素子部との接着部の熱膨張の差に起因するダメージを低減することができる技術を提供する。
【解決手段】 半導体素子22と、冷却器32と、半導体素子22と冷却器32の間に設けられているとともに半導体素子22の裏面が接着されている放熱板12とを備えるモジュール10であって、放熱板12は、半導体素子22が接着する接着範囲に第1領域と第2領域を有しており、第1領域は、前記接着範囲の周縁に設けられており、第2領域は、前記接着範囲の中央部に設けられており、半導体素子22の裏面の熱膨張率と第1領域の熱膨張率の差は、半導体素子22の裏面の熱膨張率と第2領域の熱膨張率の差よりも小さく、第2領域の熱伝導率が第1領域の熱伝導率よりも高い。
【選択図】 図2

Description

本発明は、少なくとも半導体素子を含む半導体素子部と冷却器の間に設けられている放熱板に関する。本発明はさらに、その放熱板を備えたモジュールにも関する。
半導体素子を利用して電流や電圧を制御する技術は、様々な分野で用いられている。半導体素子は、自らの電力損失によって作動時に発熱する。半導体素子の温度が上昇すると、半導体素子の特性が変化してしまう。このような温度に応じた特性変化を抑制するために、半導体素子を冷却する技術が求められている。
なかでも、サイリスタ、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)、ダイオードに代表される半導体素子は、大電流を制御するために用いられることが多い。例えば車載用のインバータ回路に用いられるこの種の半導体素子は、作動時の発熱量が極めて大きい。このため、この種の半導体素子を冷却する技術が特に求められている。
従来技術では、半導体素子を含む半導体素子部で発生した熱を放熱するために冷却器が用いられている。従来技術ではさらに、半導体素子部と冷却器の間に放熱板が設けられている。放熱板は、半導体素子部と冷却器の間で熱を横方向に拡散して半導体素子部から冷却器に熱を放熱する。このため、半導体素子部の熱は、冷却器の表面の広い範囲に放熱されるので、半導体素子部を効率良く冷却することができる。
従来の放熱板には、放熱の効率を高めるために、銅やアルミニウム等の熱伝導率の高い金属材料が用いられている。これらの金属材料は、熱膨張率が高い。一方において、半導体素子部の熱膨張率は低い。この関係から、半導体素子が作動して高温に達すると、放熱板と半導体素子部との間の熱膨張率の差に比例して放熱板と半導体素子部との間に界面応力が加わる。この界面応力は、放熱板と半導体素子部との接着部にひずみを生じさせる。半導体素子が作動と非作動を繰り返し切り替わることによって、放熱板と半導体素子部との接着部が繰り返しひずみによってダメージを受ける。その結果、接着部にクラック等が発生する虞がある。前記したように、放熱板と半導体素子部との間に加わる界面応力は、放熱板と半導体素子部との間の熱膨張率の差に比例している。
そこで、熱膨張率の差を低減するために、特許文献1は、熱膨張率の低いモリブデンを含む放熱板を提案している。特許文献1の放熱板は、30〜70%の銅と残部が実質的にモリブデンからなる複合金属の芯板と、その芯板の表面と裏面のそれぞれに銅板を被覆した銅/銅−モリブデン複合金属/銅からなるクラッド材である。特許文献1の技術は、銅とモリブテンの複合金属で放熱板を構成することによって、低い熱膨張率と高い熱伝導率の両立を図ろうとするものである。
特開2007−142126号公報
特許文献1の技術は、銅とモリブテンの組成比や複合金属の形態を工夫することによって、放熱板全体の熱膨張率と熱伝導率を所望の値に調整しようとするものである。しかしながら、特許文献1の技術では、銅とモリブテンの組成比や複合金属の形態をいくら工夫したとしても、依然として放熱板の熱膨張率と熱伝導率の間にトレードオフの関係が存在している。即ち、放熱板の熱膨張率を優先して熱膨張率を所望の値に調整すれば、熱伝導率を犠牲にしなければならない。逆に、放熱板の熱伝導率を優先して熱伝導率を所望の値に調整すれば熱膨張率を犠牲にしなければならない。特許文献1のように、放熱板全体の熱膨張率と熱伝導率を同時に調整する技術の範疇では、熱膨張率と熱伝導率の間のトレードオフの関係を打破することができない。
本発明は、従来の技術思想とは全く異なり、新規で斬新な形態を採用することにより、放熱板の熱膨張率と熱伝導率の間に存在しているトレードオフの関係を打破する技術を提供する。
本発明者らは、放熱板と半導体素子部の接着範囲に着目した。本発明者らは、半導体素子部と放熱板との間の熱膨張率の差による繰り返しひずみが、接着範囲の周縁で最大であり、接着範囲の周縁がダメージを受けてクラック等が発生し易いことを見出した。一方、接着範囲の中央部は、半導体素子部から流入してくる熱量が接着範囲の周縁よりも大きいことを見出した。即ち、本発明者らは、接着範囲の面内において、熱膨張率を優先して考慮すべき領域と熱伝導率を優先して考慮すべき領域が存在することを見出した。本明細書で開示される技術は、上記の新たな知見を利用するものであり、放熱板の熱膨張率と熱伝導率が接着範囲において変化していることを特徴としている。これにより、熱膨張率を優先して考慮すべき領域では、放熱板の熱膨張率が適宜に調整されており、クラック等の発生を劇的に抑制することができる。一方、熱伝導率を優先して考慮すべき領域では、放熱板の熱伝導率が適宜に調整されており、半導体素子部で発生した熱を効率的に放熱することができる。したがって、本明細書で開示される技術は、接着範囲の場所に応じて熱膨張率と熱伝導率が適宜に調整されているので、放熱板の熱膨張率と熱伝導率の間に存在しているトレードオフの関係を打破することができる。
本明細書で開示される放熱板は、少なくとも半導体素子を含む半導体素子部と冷却器の間に設けられている。半導体素子部は、半導体素子のみで構成されていてもよいし、半導体素子以外のもの、例えば、半導体素子の裏面に接着されている絶縁部材や、その絶縁部材の表面に貼り付けられた導電箔等を含んでいてもよい。放熱板は、半導体素子部と冷却器の間に設けられている部材のことであり、半導体素子部の熱を冷却器にまで放熱する。放熱板は、複数の板が積層したものでもよい。冷却器は、典型的には水冷式や空冷式のヒートシンクであり、冷却能力を向上させるために表面積が広くなるような形態を備えていることが多い。半導体素子部と放熱板は、例えば、はんだ、ろう、接着剤によって接着されている。放熱板と冷却器は、例えば、グリース、はんだ、ろう、接着剤によって接着されている。ただし、これらの接着方法に限定されるものではない。本明細書で開示される放熱板の熱膨張率と熱伝導率は、半導体素子部に接着する接着範囲で変化していることを特徴としている。放熱板の接着範囲の熱膨張率は、中央部よりも周縁で低い。さらに、放熱板の接着範囲の熱伝導率は、周縁よりも中央部で高い。ここで、接着範囲の中央部とは、接着範囲の周縁を除く少なくとも一部の領域を示している。
この放熱板によると、放熱板と半導体素子部との間の熱膨張率の差が、接着範囲の周縁で小さく調整されている。クラック等の発生が生じ易い接着範囲の周縁で熱膨張率の差が小さく調整されているので、クラック等の発生を劇的に抑制することができる。一方、接着範囲の中央部で放熱板の熱伝導率が高く調整されているので、半導体素子部で発生した熱を効率的に冷却器にまで放熱することができる。
放熱板は、半導体素子部に接着する接着範囲に第1領域と第2領域を有しているのが好ましい。第1領域は接着範囲の周縁に設けられており、第2領域は接着範囲の中央部に設けられている。そして、放熱板の第1領域の熱膨張率は、放熱板の第2領域の熱膨張率よりも低い。さらに、放熱板の第2領域の熱伝導率は、第1領域の熱伝導率よりも高い。
この放熱板では、半導体素子部との接着範囲の周縁に、半導体素子部との熱膨張率の差が小さい第1領域が設けられている。これにより、半導体素子の発熱による繰り返しひずみによって放熱板と半導体素子部との接着部の周縁が受けるダメージを低減することができる。また、この放熱板では、半導体素子部との接着範囲の中央部に、熱伝導率の高い第2領域が設けられている。そのため、放熱板の第2領域によって、半導体素子の熱を効率的に冷却器にまで放熱することができる。
この放熱板の第1領域は第1材料で構成され、第2領域は第2材料で構成されていてもよい。この場合、第1材料の熱膨張率が第2材料の熱膨張率よりも低く、第2材料の熱伝導率が第1材料の熱伝導率よりも高いことが好ましい。
上記の放熱板は、材料を変えるだけで特性の異なる2つの領域を形成することができる。この構成によれば、異なる特性を有する放熱板を容易に作製することができる。
また、第1領域と第2領域は、第3材料と第4材料の複合材料で構成されていてもよい。第3材料の熱膨張率が第4材料の熱膨張率よりも小さく、第4材料の熱伝導率が第3材料の熱伝導率よりも高い。この場合、第1領域の第4材料に対する第3材料の割合が、第2領域の第4材料に対する第3材料の割合よりも高いことが好ましい。
この構成によると、第3材料と第4材料の割合を調整することによって、熱膨張率と熱伝導率を細かく調整することができる。このため、第1領域において所望の熱膨張率を実現するとともに、第2領域において所望の熱伝導率を実現することができる。
なお、この複合材料は、第4材料が第3材料に分散した形態を備えていることが好ましい。
この放熱板では、第1領域が接着範囲の周縁を一巡しているのが好ましい。接着範囲の周縁の全体に亘ってクラック等の発生を抑制することができる。なお、必要に応じて、第1領域は、接着範囲の周縁に断続的に設けられていてもよい。
本明細書で開示される技術は、新規で有用なモジュールを提供することもできる。このモジュールは、少なくとも半導体素子を含む半導体素子部と、冷却器と、半導体素子部と冷却器の間に設けられている放熱板とを備えている。放熱板の熱膨張率は、半導体素子部に接着する接着範囲の中央部よりも周縁で低い。さらに、放熱板の熱伝導率が、接着範囲の周縁よりも中央部で高い。
本明細書で開示される技術では、半導体素子が、半導体基板の中央部に設けられている活性領域と、その活性領域の周囲を一巡している終端領域を備えているのが好ましい。活性領域はトランジスタ又はダイオードのメイン構造を有しており、終端領域は耐圧保持構造を有しているのが好ましい。
半導体素子の終端領域は、実質的には電流が流れない領域であり、この領域での発熱は無視できることが多い。このため、放熱板の熱伝導率が接着範囲の周縁で小さくなっていても、半導体素子部の熱を冷却器にまで放熱する事象に深刻な影響を与えるものではない。したがって、放熱板の接着範囲の周縁は、熱伝導率よりも熱膨張率を優先すべき領域である。本明細書で開示される放熱板は、放熱板の接着範囲の周縁で熱膨張率が選択的に小さくなっている。本明細書で開示される放熱板は、終端領域を有する半導体素子との組合せて用いられるときに特に有用である。
本明細書で開示される放熱板は、半導体素子部に接着する接着範囲内の場所に応じて熱膨張率と熱伝導率が適宜に調整されているので、放熱板の熱膨張率と熱伝導率の間に存在しているトレードオフの関係を打破することができる。この結果、本明細書で開示される放熱板は、半導体素子部で発生した熱を冷却器に効率的に放熱するとともに、接着範囲の周縁のダメージを低減することができる。
本実施例の技術の特徴を列記する。
(第1特徴) 半導体素子部は、半導体素子のみを有していてもよく、半導体素子の他に両面に導電箔が施された絶縁板を含んでいてもよい。
(第2特徴) 発熱部が絶縁基板を含んでいる場合、絶縁基板の一方の面に導電箔には半導体素子が接着されており、他方の面の導電箔には放熱板が接着されている。
(第3特徴) 放熱板の熱膨張係数は、半導体素子の半導体材料の熱膨張係数よりも大きい。
(第4特徴) 半導体素子は、パワーデバイスである。
(第5特徴) 半導体素子は、半導体基板の中心部に形成されている活性領域と、その活性領域の周囲を一巡している終端領域を有する。活性領域は、トランジスタ又はダイオードのメイン構造が設けられた領域のことをいう。終端領域は、耐圧保持を目的とした構造が設けられた領域をいう。終端領域には、典型的にはガードリング構造、フィールドプレート構造が設けられている。
(第6特徴) 第5特徴において、放熱板の第2領域は、平面視したときに、半導体素子の活性領域の下方に位置している。
(第7特徴) 第6特徴において、放熱板の第2領域は、平面視したときに、半導体素子の活性領域よりも広くなっている。
以下、図面を参照して実施例を説明する。図1は、パワーモジュール10の概略側面図である。図2は、パワーモジュール10の一部を抜粋した縦断面図である。図3は、放熱板12の上面図である。図4は、半導体素子22の要部断面図である。パワーモジュール10は、半導体素子22と外部端子14と放熱板12を備えている。図4に示すように、半導体素子22は、半導体素子22の中央部に設けられている活性領域22Aと、その活性領域22Aの周囲を一巡している終端領域22Bを備えている。活性領域22Aはトランジスタ又はダイオードのメイン構造27を有している。終端領域22Bは耐圧保持構造であるガードリング構造25を有している。
半導体素子22には、例えば、サイリスタ、IGBT、MOSFET、ダイオードを使用することができる。半導体素子22は、外部端子14aを介して外部から電力が供給され、外部端子14bを介して外部に電力を供給する。半導体素子22は、外部から電力が供給されると、自らの電力損失によって作動時に発熱する。半導体素子22の熱膨張率は、3×10−6/Kである。外部端子14a,14bと半導体素子22は、それぞれボンディングワイヤ16a,16bで接続されている。外部端子14a,14bは、図示省略した絶縁層を介して放熱板12に接着されている。
半導体素子22は、それぞれはんだの接着層24によって放熱板12と接着されている。半導体素子22と放熱板12との接着には、はんだ付以外の方法も利用することができ、例えば、ろうや接着剤を用いることができる。
放熱板12は、平面視したときに、矩形状の平板である。図2,3に示すように、放熱板12は、複数の孔42を有する基材40と孔42に充填されている充填部材44で構成されている。基材40は、例えば、モリブデンやタングステン等の熱膨張率が低い材料(例えば、熱膨張率がモリブデンの場合5.1×10−6/K、タングステンの場合4.5×10−6/K)で作製されている。図2,3に示すように、基材40では、半導体素子22と接着層24を介して接着している接着範囲12Aの中央部における孔42の密度が、接着範囲12Aの周縁における孔42の密度よりも高い。充填部材44は、例えば、銅やアルミニウム等の熱伝導率の高い材料(例えば、熱伝導率が銅の場合393W/mK、アルミニウムの場合238W/mK)で作製されている。即ち、放熱板12は、接着範囲12Aの中央部では熱伝導率の高い充填部材44が多く分布しており、接着範囲12Aの周縁では熱膨張率の低い基材40が多く分布している。放熱板12の接着範囲12Aの中央部の熱膨張率は、15〜22×10−6/Kであり、放熱板12の接着範囲12Aの周縁の熱膨張率は、4.5〜10×10−6/Kである。放熱板12は、例えば、含浸処理によって作製される。
放熱板12は、グリース30を介して冷却器32に固定されている。冷却器32の熱膨張率は、銅の場合17×10−6/Kであり、アルミニウムの場合22×10−6/Kである。
この放熱板12では、半導体素子22との接着範囲12Aの中央部、即ち、半導体素子22の活性領域22Aの下方に熱伝導率の高い充填部材44が多く分布しているため、半導体素子22の活性領域22Aの熱を効率よく冷却器32に伝えることができる。一方において、放熱板12では、半導体素子22との接着範囲12Aの周縁に熱膨張率の低い基材40が多く分布している。半導体素子22の終端領域22Bは、実質的には電流が流れない領域であり、この領域での発熱は無視できる。このため、放熱板12の熱伝導率が接着範囲12Aの周縁で小さくなっていても、半導体素子22の熱を冷却器32にまで放熱する事象に深刻な影響を与えるものではない。したがって、放熱板12の接着範囲12Aの周縁は、熱伝導率よりも熱膨張率を優先すべき領域である。放熱板12は、接着範囲12Aの周縁で熱膨張率が選択的に小さくなっている。そのため、放熱板12と半導体素子22の熱膨張率の差によってダメージを受けやすい接着範囲12Aの周縁の接着層24のダメージを低減させることができる。また、放熱板12の接着範囲12Aでは、中心から周縁に向かうに従って、徐々に熱膨張率が低い基材40の分布が多くなっている。接着層24に与えられる歪みΔεは、Δε=(TCEsub−TCESi)×Tmax−Tmin)×Lとなる。ここで、Lは初期の中心からの距離であり、TCEsubは放熱板12の線膨張係数であり、TCESiは半導体素子22の線膨張係数であり、Tmaxは最高温度であり、Tminは最低温度である。この式でも明らかなように、放熱板12の線膨張係数が一定の場合、歪みは、半導体素子22の周縁に向かうに従って増加する。しかしながら、この放熱板12によれば、放熱板12の線膨張係数が接着範囲12Aの中心から周縁に向かって小さくなっていることから、接着層24の周縁に与えられるダメージを小さくすることができる。
放熱板は、上記した放熱板12以外の形状であってもよい。図5,6,7には、他の放熱板の例を示す。図5,6に示すように、放熱板50は、半導体素子22との接着範囲12Aの周縁に沿って一巡するU字状の溝54を有する基材52と、溝54を埋めている環状部材56を有している。基材52は、例えば、銅やアルミニウム等の熱伝導率の高い材料で作製されている。環状部材56は、例えば、モリブデンやタングステン等の熱膨張率が低い材料で作製されている。放熱板50は、基材52をプレス加工して溝54を形成し、溝54の形状に合うように作製された環状部材56を貼り合わせて作製される。
図7に示すように、放熱板60は、半導体素子22の接着範囲12Aの周縁に沿って一巡する階段状の溝64を有する基材62と、溝64を埋めている環状部材66を有している。基材62は、例えば、銅やアルミニウム等の熱伝導率の高い材料で作製されている。環状部材66は、例えば、モリブデンやタングステン等の熱膨張率が低い材料で作製されている。放熱板60は、放熱板50と同様の作製方法で作製されてもよいし、あるいは、予め溝64と対応する部分が切り抜かれた平板に、その切り抜かれた部分に環状部材66と同一の材料を貼り付けたものを複数貼り合わせて作製されてもよい。
放熱板50,60では、半導体素子22との接着範囲12Aの周縁が環状部材56,66とされている。また、接着範囲12Aの中央部は基材52,62とされている。即ち、放熱板50,60と半導体素子22の接着範囲12Aの周縁は熱膨張率が低い材料で作製され、放熱板50,60の接着範囲12Aの中央部は、熱伝導率の高い材料で作製されている。これにより、放熱板50,60の放熱性能の低下を抑制し、放熱板50,60と半導体素子22の接着層24のダメージを低減することができる。
また、放熱板50,60の接着範囲12Aの中央部の基材52,62は、半導体素子22の活性領域22Aの下方に位置しているとともに、上方から見たときに活性領域22Aよりも広くなっている。これにより、放熱板50,60は、活性領域22Aの熱を横方向に広げつつ冷却器32にまで放熱することができる。
(変形例)
上記した実施例では、放熱板の表面に半導体素子のみがはんだによって接着されていた。しかしながら、本明細書で開示される技術は、放熱板の表面に半導体素子を含む半導体素子部が接着されている場合にも有効である。ここでは、上記した実施例と異なる点について説明する。
図8に示すように、半導体素子部70は、半導体素子22と絶縁板74と金属配線72を有している。半導体素子部70には、半導体素子22の他に、半導体素子22と放熱板12との間に配置されているものも含まれる。半導体素子22は、絶縁板74の表面に形成されている金属配線72にはんだ等の接着層24によって接着されている。絶縁板74は、裏面に形成されている金属配線72を介して放熱板12の表面にはんだ等の接着層76によって接着されている。絶縁板74は、絶縁性のセラミックス(例えば、AlN、Si、Al)で作製されている。
放熱板12の基材40では、半導体素子部70の裏面(絶縁板74の裏面に形成されている金属配線72)との接着範囲70Aの中央部の領域における孔42の密度が、接着範囲70Aの周縁に対向する領域での孔42の密度よりも高い。即ち、放熱板12は、接着範囲70Aの中央部では熱伝導率の高い充填部材44が多く分布しており、接着範囲70Aの周縁では熱膨張率の低い基材40が多く分布している。
半導体素子部70では、半導体素子部70の裏面の熱膨張率は、絶縁板74の熱膨張率(AlNの場合4.8×10−6/K、Siの場合3.2×10−6/K、Alの場合7.1×10−6/K)に大きく依存する。絶縁板74に用いられるセラミックスの熱膨張率は、銅やアルミニウム等に比べて非常に小さい。この放熱板12では、半導体素子部70との接着範囲70Aの周縁に熱膨張率の低い基材40が多く分布している。これにより、放熱板12と半導体素子部70の裏面の熱膨張率の差によってダメージを受けやすい接着範囲70Aの周縁の接着層76のダメージを低減させることができる。また、放熱板12では、接着範囲70Aの中央部の領域に熱伝導率の高い充填部材44が多く分布しているため、絶縁板74を介して伝わってきた半導体素子22の熱を効率よく冷却器32に伝えることができる。
また、半導体素子部70では、半導体素子22の活性領域22Aで発生した熱が、絶縁板74を通過する際に横方向に広がる。変形例の放熱板12では、上方から見たときに、充填部材44が多く分布している領域が半導体素子22の活性領域22Aよりも広くなっている。その結果、変形例の放熱板12は、絶縁板74を通過して横方向に広がった熱を効率的に冷却器32に放熱することができる。
変形例においても、上記した放熱板50,60を用いることができる。図9は、変形例において放熱板50を用いた場合の縦断面図と示す。図10は、変形例において放熱板60を用いた場合の縦断面図と示す。
基材52の溝54と基材62の溝64は、放熱板50,60の半導体素子部70との接着範囲70Aの周縁に沿って一巡している。これらの構成によっても、放熱板50,60の放熱性能の低下を抑制し、放熱板50,60と半導体素子部70の接着層76のダメージを低減することができる。
また、放熱板50,60の接着範囲70Aの中央部の基材52,62は、半導体素子22の活性領域22Aの下方に位置しているとともに、上方から見たときに活性領域22Aよりも広くなっている。これにより、放熱板50,60は、絶縁板74を通過して横方向に広げがった熱を効率的に冷却器32にまで放熱することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、放熱板50,60の環状部材56,66は、半導体素子部との接着範囲の周縁に断続的に配置されていてもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本実施例のパワーモジュールを示す側面図。 図1の一部を抜粋した縦断面図。 図2の放熱板の上面図。 本実施例の半導体素子の要部縦断面図。 本実施例のその他の放熱板を示す縦断面図。 図5の放熱板の上面図。 本実施例のその他の放熱板を示す縦断面図。 本実施例の変形例を示す縦断面図。 変形例のその他の放熱板を示す縦断面図。 変形例のその他の放熱板を示す縦断面図。
符号の説明
10:パワーモジュール
12,50,60:放熱板
22:半導体素子
24:接着層
32:冷却器
40,52,62:基材
42:孔
44:充填部材
54,64:溝
56,66:環状部材
70:半導体素子部
74:絶縁板

Claims (8)

  1. 少なくとも半導体素子を含む半導体素子部と冷却器の間に設けられている放熱板であって、
    半導体素子部に接着する接着範囲の熱膨張率が、中央部よりも周縁で低く、
    前記接着範囲の熱伝導率が、周縁よりも中央部で高い放熱板。
  2. 前記接着範囲に第1領域と第2領域を有しており、
    第1領域は、前記接着範囲の周縁に設けられており、
    第2領域は、前記接着範囲の中央部に設けられており、
    第1領域の熱膨張率は、第2領域の熱膨張率よりも低く、
    第2領域の熱伝導率は、第1領域の熱伝導率よりも高いことを特徴とする請求項1に記載の放熱板。
  3. 第1領域は第1材料で構成されており、第2領域は第2材料で構成されており、
    第1材料の熱膨張率は、第2材料の熱膨張率よりも低く、
    第2材料の熱伝導率は、第1材料の熱伝導率よりも高いことを特徴とする請求項2に記載の放熱板。
  4. 第1領域と第2領域は、第3材料と第4材料の複合材料で構成されており、
    第3材料の熱膨張率は、第4材料の熱膨張率よりも低く、
    第4材料の熱伝導率が、第3材料の熱伝導率よりも高く、
    第1領域の第4材料に対する第3材料の割合が、第2領域の第4材料に対する第3材料の割合よりも高いことを特徴とする請求項3に記載の放熱板。
  5. 前記複合材料は、前記第4材料が前記第3材料に分散した形態を備えていることを特徴とする請求項4に記載の放熱板。
  6. 前記第1領域は、前記接着範囲の周縁を一巡していることを特徴とする請求項2〜5のいずれか一項に記載の放熱板。
  7. 少なくとも半導体素子を含む半導体素子部と、冷却器と、半導体素子部と冷却器の間に設けられている放熱板とを備えるモジュールであって、
    半導体素子部に接着する接着範囲の放熱板の熱膨張率が、中央部よりも周縁で低く、
    前記接着範囲の放熱板の熱伝導率が、周縁よりも中央部で高いモジュール。
  8. 前記半導体素子は、半導体基板の中央部に設けられている活性領域と、その活性領域の周囲を一巡している終端領域を備えており、
    前記活性領域は、トランジスタ又はダイオードのメイン構造を有しており、
    前記終端領域は、耐圧保持構造を有していることを特徴とする請求項7に記載のモジュール。
JP2008070112A 2008-03-18 2008-03-18 放熱板とそれを備えたモジュール Pending JP2009224715A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008070112A JP2009224715A (ja) 2008-03-18 2008-03-18 放熱板とそれを備えたモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008070112A JP2009224715A (ja) 2008-03-18 2008-03-18 放熱板とそれを備えたモジュール

Publications (1)

Publication Number Publication Date
JP2009224715A true JP2009224715A (ja) 2009-10-01

Family

ID=41241162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008070112A Pending JP2009224715A (ja) 2008-03-18 2008-03-18 放熱板とそれを備えたモジュール

Country Status (1)

Country Link
JP (1) JP2009224715A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030659A1 (ja) * 2012-08-23 2014-02-27 日産自動車株式会社 絶縁基板、多層セラミック絶縁基板、パワー半導体装置と絶縁基板の接合構造体、及びパワー半導体モジュール
CN113643992A (zh) * 2020-04-27 2021-11-12 三菱电机株式会社 半导体装置的制造方法及电力转换装置的制造方法
JP2023000129A (ja) * 2021-06-17 2023-01-04 株式会社 日立パワーデバイス パワー半導体モジュール

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150124A (ja) * 1996-03-21 1998-06-02 Furukawa Electric Co Ltd:The 発熱半導体デバイス搭載用複合基板とそれを用いた半導体装置
JPH10270613A (ja) * 1997-03-21 1998-10-09 Honda Motor Co Ltd 傾斜機能材料を用いた半導体回路基板
JP2001105124A (ja) * 1999-10-04 2001-04-17 Kubota Corp 半導体素子用放熱基板
JP2002043480A (ja) * 2000-07-26 2002-02-08 Hitachi Ltd 半導体装置
JP2002524862A (ja) * 1998-09-04 2002-08-06 ブラッシュ ウェルマン セラミック プロダクツ 機能的に分類された金属基板およびそれを作製するためのプロセス
JP2007142126A (ja) * 2005-11-18 2007-06-07 Allied Material Corp 複合材料及び半導体搭載用放熱基板、及びそれを用いたセラミックパッケージ
JP2007227615A (ja) * 2006-02-23 2007-09-06 Toyota Central Res & Dev Lab Inc 半導体装置
JP2009059821A (ja) * 2007-08-30 2009-03-19 Toyota Motor Corp 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150124A (ja) * 1996-03-21 1998-06-02 Furukawa Electric Co Ltd:The 発熱半導体デバイス搭載用複合基板とそれを用いた半導体装置
JPH10270613A (ja) * 1997-03-21 1998-10-09 Honda Motor Co Ltd 傾斜機能材料を用いた半導体回路基板
JP2002524862A (ja) * 1998-09-04 2002-08-06 ブラッシュ ウェルマン セラミック プロダクツ 機能的に分類された金属基板およびそれを作製するためのプロセス
JP2001105124A (ja) * 1999-10-04 2001-04-17 Kubota Corp 半導体素子用放熱基板
JP2002043480A (ja) * 2000-07-26 2002-02-08 Hitachi Ltd 半導体装置
JP2007142126A (ja) * 2005-11-18 2007-06-07 Allied Material Corp 複合材料及び半導体搭載用放熱基板、及びそれを用いたセラミックパッケージ
JP2007227615A (ja) * 2006-02-23 2007-09-06 Toyota Central Res & Dev Lab Inc 半導体装置
JP2009059821A (ja) * 2007-08-30 2009-03-19 Toyota Motor Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030659A1 (ja) * 2012-08-23 2014-02-27 日産自動車株式会社 絶縁基板、多層セラミック絶縁基板、パワー半導体装置と絶縁基板の接合構造体、及びパワー半導体モジュール
CN113643992A (zh) * 2020-04-27 2021-11-12 三菱电机株式会社 半导体装置的制造方法及电力转换装置的制造方法
JP2023000129A (ja) * 2021-06-17 2023-01-04 株式会社 日立パワーデバイス パワー半導体モジュール

Similar Documents

Publication Publication Date Title
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
US20140318830A1 (en) Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
US10090222B2 (en) Semiconductor device with heat dissipation and method of making same
US20100187680A1 (en) Heat radiator
JP2007019203A (ja) 放熱装置
JP2008294280A (ja) 半導体装置
JP2013021254A (ja) 半導体装置および半導体装置の製造方法
JP5349572B2 (ja) 放熱装置及び放熱装置の製造方法
JP7136355B2 (ja) 半導体モジュールの回路構造
CN100385652C (zh) 半导体装置
JP2006190798A (ja) 半導体装置
JP5301497B2 (ja) 半導体装置
JP2006303290A (ja) 半導体装置
JP2009224715A (ja) 放熱板とそれを備えたモジュール
US20230075200A1 (en) Power module and method for manufacturing same
JP2020141023A (ja) 半導体装置
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP2008294281A (ja) 半導体装置及び半導体装置の製造方法
JP5060453B2 (ja) 半導体装置
JP5092274B2 (ja) 半導体装置
JP7187814B2 (ja) 半導体装置
JP6118583B2 (ja) 絶縁基板
JP5720625B2 (ja) 伝熱部材とその伝熱部材を備えるモジュール
JP2012009736A (ja) 半導体素子、半導体素子の製造方法および半導体装置
JP3960192B2 (ja) 放熱体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130521