[go: up one dir, main page]

JP6316219B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP6316219B2
JP6316219B2 JP2015010243A JP2015010243A JP6316219B2 JP 6316219 B2 JP6316219 B2 JP 6316219B2 JP 2015010243 A JP2015010243 A JP 2015010243A JP 2015010243 A JP2015010243 A JP 2015010243A JP 6316219 B2 JP6316219 B2 JP 6316219B2
Authority
JP
Japan
Prior art keywords
main surface
stress relaxation
power semiconductor
semiconductor module
relaxation member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015010243A
Other languages
English (en)
Other versions
JP2016134586A (ja
Inventor
吉典 横山
吉典 横山
真之介 曽田
真之介 曽田
成人 太田
成人 太田
西川 和康
和康 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015010243A priority Critical patent/JP6316219B2/ja
Publication of JP2016134586A publication Critical patent/JP2016134586A/ja
Application granted granted Critical
Publication of JP6316219B2 publication Critical patent/JP6316219B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワー半導体モジュールに関し、特に放熱部材を備えるパワー半導体モジュールに関する。
一般に、パワー半導体モジュールは、IGBT(Insulated Gate Bipolar Transistor)等のパワー半導体素子が放熱部材となる金属板上に絶縁基板を介して搭載されている。一般に、絶縁基板は、セラミックス板とその両面に形成された金属板とを含み、一方の金属板がパワー半導体素子と接合されており、他方の金属板が放熱部材と接合されている。
これにより、パワー半導体素子の発熱は放熱部材を介して効率よく放熱され、パワー半導体素子を所定温度以下で使用することができる。
しかし、使用条件によっては、パワー半導体モジュールを構成する部材間(たとえばセラミックス板を構成する材料と放熱部材を構成する材料間)の熱膨張率の違いにより、絶縁基板と放熱部材との接合部にクラックが発生し、パワー半導体モジュールの放熱性が低下することがあった。
そこで、このような放熱性の劣化を防止するために、絶縁基板と放熱部材との間に、応力緩和部材を介在させる技術が提案されている。
特開2006−294699号公報には、複数の貫通穴が形成された肉厚0.3〜3mmのアルミニウム板からなる応力緩和部材が提案されている。この応力緩和材が、絶縁基板およびヒートシンクにろう付けされている。
特開2011−23545号公報には、貫通穴が形成されたアルミニウム系めっき鋼板からなる緩衝材が提案されている。絶縁基板と伝熱材との熱膨張係数の中間にあたる鋼板を採用し、貫通穴で応力を吸収している。この応力緩衝材は、絶縁基板および伝熱材にろう付けされており、さらに、応力緩衝材の貫通穴内の熱伝導性を向上させるために、貫通穴内にろう材が充填されている。
特開2006−294699号公報 特開2011−23545号公報
しかしながら、上述のような従来の応力緩和部材は、放熱部材と、たとえばアルミニウム(Al)−ケイ素(Si)共晶系合金からなるろう材(融点577℃)によりろう付けされている。そのため、応力緩和部材と放熱部材とははんだ接合と比較して強固に接合することができるが、ろう材の融点が高いため、ろう材による応力緩和部材と放熱部材との接合界面にはもともと大きな熱歪みが生じているという問題がある。
さらに、特開2006−294699号公報に記載の応力緩和部材は、純度99%以上の純アルミニウムからなるアルミニウム板を用い、かつ中空に設けられた貫通孔を複数有している。そのため、当該応力緩和部材の熱伝導性は低く、パワー半導体モジュールに要求される放熱性を得ることができないという問題があった。
また、特開2011−23545号公報に記載の緩衝材は、熱膨張係数が絶縁基板と伝熱材との中間にあたるアルミメッキ鋼板を用いているため、塑性変形が起こらず応力緩和効果が低く、熱伝導性も低いという問題があった。
本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、高い放熱性を有し、かつ放熱性の劣化が抑制されているパワー半導体モジュールを提供することにある。
本発明に係るパワー半導体モジュールは、パワー半導体素子と、前記パワー半導体素子を搭載している絶縁基板と、前記絶縁基板を介して前記パワー半導体素子と接続されている放熱部材と、前記絶縁基板と前記放熱部材との間に配置されている応力緩和部材とを備える。前記応力緩和部材は、前記絶縁基板と第1接合部材を介して接合されている第1の主面と、前記放熱部材と第2接合部材を介して接合されている第2の主面とを含む。さらに、前記応力緩和部材において、前記第1の主面および前記第2の主面の少なくとも一方に連なる1つ以上の空間が形成されている。前記第1接合部材および前記第2の接合部材の少なくとも一方は前記空間の内部に入り込むように形成されており、かつ前記空間の内壁の少なくとも一部と接合されていない。
本発明に依れば、高い放熱性を有し、かつ放熱性の劣化が抑制されているパワー半導体モジュールを提供することができる。
実施の形態1に係るパワー半導体モジュールを説明するための断面図である。 実施の形態1に係るパワー半導体モジュールを説明するための斜視図である。 実施の形態1に係る応力緩和部材およびはんだ接合材を説明するための断面図である。 実施の形態1に係る応力緩和部材を説明するための上面図である。 図4中の線分V−Vにおける断面図である。 実施の形態1に係る応力緩和部材の変形例を説明するための上面図である。 実施の形態1に係るパワー半導体モジュールの変形例を説明するための断面図である。 実施の形態2に係るパワー半導体モジュールを説明するための断面図である。 実施の形態3に係るパワー半導体モジュールを説明するための断面図である。 実施の形態3に係る応力緩和部材を説明するための断面図である。 実施の形態3に係るパワー半導体モジュールの変形例を説明するための断面図である。 実施の形態3に係る応力緩和部材の変形例を説明するための断面図である。 実施の形態3に係る応力緩和部材を説明するための上面図である。 実施の形態3に係る応力緩和部材の変形例を説明するための上面図である。 実施の形態3に係る応力緩和部材の他の変形例を説明するための上面図である。
以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
(実施の形態1)
図1および図2を参照して、実施の形態1に係るパワー半導体モジュールについて説明する。図1は実施の形態1に係るパワー半導体モジュールの断面図であり、図2は実施の形態1に係るパワー半導体モジュールを説明するための斜視図である。
パワー半導体モジュール100は、パワー半導体素子1と、絶縁基板10と、応力緩和部材6と、はんだ接合材7と、放熱部材8とを備える。
パワー半導体素子1は、たとえばIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などである。パワー半導体素子1は、たとえばダイボンド材2によって絶縁基板10を構成する第1導体3と接合されている。ダイボンド材2は、たとえば銀ナノ粒子を用いた低温焼結材、銅(Cu)−スズ(Sn)合金などを用いた液相拡散接合材、またははんだなどである。なお、パワー半導体素子1と第1導体3とは、ダイボンド材2を用いずに、超音波接合、表面活性化結合、あるいは銅の固相拡散接合などの直接接合により接合されていてもよい。
絶縁基板10は、第1導体3と、絶縁セラミックス板4と、第2導体5とが積層して構成されている。第1導体3と第2導体5とは、絶縁セラミックス板4を挟むように構成されている。
第1導体3においてダイボンド材2と接合されている面と反対側に位置する面(全面)は絶縁セラミックス板4と接合されている。第1導体3と絶縁セラミックス板4とは、たとえば上述のような直接接合により接合されていてもよいし、ろう付けにより接合されていてもよい。
絶縁セラミックス板4において第1導体3と接合されている面と反対側に位置する面は第2導体5と接合されている。絶縁セラミックス板4と第2導体5とは、たとえば上述のような直接接合により接合されていてもよいし、ろう付けにより接合されていてもよい。
第2導体5において絶縁セラミックス板4と接合されている面と反対側に位置する面(全面)は、応力緩和部材6の第1の主面12A(図3参照)と第1接合部材としてのはんだ接合材7により接合されている。
第1導体3および第2導体5を構成する材料は、高い熱伝導性を有する任意の材料とすることができるが、たとえば銅(Cu)およびアルミニウム(Al)の少なくともいずれか一方を含む材料である。第1導体3と第2導体5とを構成する材料は、同一の材料であってもよいし異なる材料であってもよい。絶縁セラミックス板4を構成する材料は、電気的絶縁性を有し、かつ高い熱伝導性を有する任意の材料であればよいが、たとえば窒化珪素(SiN)、窒化アルミニウム(AlN)、およびアルミナ(Al)の少なくともいずれか一つを含む材料である。
図3は、応力緩和部材6および応力緩和部材6の周囲に位置するはんだ接合材7を説明するための断面図である。また、図4は、応力緩和部材6の上面図である。図5は、図4における線分V−Vにおける応力緩和部材6の断面図である。図3を参照して、応力緩和部材6は、第1の主面12Aと第1の主面12Aの反対側に位置する第2の主面12Bとを有している。第1の主面12Aは、上述のようにはんだ接合材7により第2導体5と接合されている。第2の主面12Bは、第2接合部材としてのはんだ接合材7により放熱部材8と接合されている。つまり、実施の形態1において、第1接合部材と第2接合部材とは同一材料により構成されている。第1接合部材および第2接合部材としてのはんだ接合材7を構成する材料は、たとえばSn、Cu、およびアンチモン(Sb)を含む高強度はんだ合金であるのが好ましい。
応力緩和部材6は、たとえば母材11と接合性改善層12とを含む。具体的には、母材11は、第1の主面12Aに沿った方向に延びる第3の主面11Aと、第3の主面11Aの反対側に位置する第4の主面11Bとを有する。接合性改善層12は、第3の主面11A上に形成されて第1の主面12Aを構成する第1接合性改善層としての接合性改善層12と、第4の主面11B上に形成されて第2の主面12Bを構成する第2接合性改善層としての接合性改善層12とを有する。第1接合性改善層と第2接合性改善層とは、同一材料により構成されている。第1の主面12Aは、接合性改善層12において母材11の第3の主面11Aと接触している面とは反対側に位置する面である。第2の主面12Bは、接合性改善層12において母材11の第4の主面11Bと接触している面とは反対側に位置する面である。
母材11を構成する材料は、高い熱伝導性を有し、かつはんだ接合材7との接合性が接合性改善層12よりも低い材料であり、たとえばAlを含んでいる。好ましくは、母材11を構成する材料は純度が99.999%以上の純アルミニウムであり、より好ましくは99.9995%以上の純アルミニウムである。母材11の強度は、はんだ接合材7を介した第2導体5と応力緩和部材6の接合性改善層12との接合強度および放熱部材8と接合性改善層12との接合強度よりも弱い。
接合性改善層12を構成する材料は、高い熱伝導性を有し、かつはんだ接合材7との接合性が母材11を構成する材料よりも高い材料であり、たとえばニッケル(Ni)および銅(Cu)の少なくとも一方を含んでいる。
応力緩和部材6において、第1の主面12Aおよび第2の主面12Bの少なくとも一方に連なる1つ以上の空間が形成されている。応力緩和部材6において、当該空間は、少なくとも第2導体5と放熱部材8とが重なる領域に1つ以上形成されている。応力緩和部材6には、第1の主面12Aから第2の主面12Bまで達する貫通孔13が形成されており、上記空間は貫通孔13の内部空間である。言い換えると、母材11には、第3の主面11Aから第4の主面11Bまで達する貫通孔が形成されている。貫通孔13の内壁の少なくとも一部には、応力緩和部材6(母材11)の表面11Cが表出している。つまり、上記空間の内壁の少なくとも一部には、母材11の表面11Cが表出している。
応力緩和部材6を構成する材料は、たとえばAlまたはAlに添加物を含んだ合金である。また、はんだ接合材7を構成する材料は、たとえばSn、Cu、およびアンチモン(Sb)を含む高強度はんだ合金であるのが好ましい。応力緩和部材6を構成する材料は、好ましくははんだ接合材7との接合性が低い(濡れ性が低く撥はんだ性を示す)材料である。
応力緩和部材6の厚みは、応力緩和効果を高める観点から、たとえば0.1mm以上1.0mm以下であるのが好ましい。応力緩和部材6の第1の主面12Aの面内寸法は、たとえば第2導体5においてはんだ接合材7と接合される面よりも広く設けられている。
貫通孔13の形状は任意の形状であればよく、たとえば円形である。貫通孔13の寸法はたとえば熱伝導性と応力緩和効果とを両立させる観点から決定される。貫通孔13の形状が円形である場合、貫通孔13の孔径(直径)はたとえば1mm以上5mm以下であるのが好ましい。
図4に示すように、貫通孔13は、たとえば応力緩和部材6の第1の主面12Aおよび第2の主面12Bの全面において一定の間隔を空けて形成されている。また、貫通孔13は、一定の寸法により形成されている。図6は、図4に示す応力緩和部材6の変形例の上面図である。図6に示すように応力緩和部材6において大きな熱応力が印加されてクラックが生じやすい第1の主面12Aおよび第2の主面12Bの外周部にのみ形成されていてもよい。
接合性改善層12の第1の主面12Aおよび第2の主面12Bは、上記空間の内壁と比べてはんだ接合材7との接合性が高い。つまり、接合性改善層12の第1の主面12Aおよび第2の主面12Bは、母材11の表面11Cと比べてはんだ接合材7との接合性が高い。
はんだ接合材7は、第2導体5と応力緩和部材6とを接合するとともに、応力緩和部材6と放熱部材8とを接合している。さらに、はんだ接合材7は、応力緩和部材6の貫通孔13の内部空間に入り込むように形成されている。好ましくは、はんだ接合材7は、貫通孔13内においてスペース14以外の空間に充填されている。
はんだ接合材7は、上記空間の内壁における表面11Cの少なくとも一部と接合されておらず、好ましくは表面11Cの全面と接合されていない。ここで、はんだ接合材7と母材11の表面11Cとが接合されていないとは、表面11Cが撥はんだ性を有していることをいい、具体的にははんだ接合材7と表面11Cとの接触角度が90度以上180度以下であり、はんだ接合材7と母材11との金属拡散層が生じていない状態をいう。なお、はんだ接合材7は、母材11の表面11Cの少なくとも一部と接触していてもよい。ここで、はんだ接合材7と表面11Cとが接触しているとは、はんだ接合材7と母材11との金属拡散層が生じておらず、応力緩和部材6の塑性変形を妨げない程度に両者が接触している状態をいう。スペース14は、上記空間の内壁における表面11Cが撥はんだ性を示すことにより形成されている。
一方で、はんだ接合材7は、応力緩和部材6における第1の主面12Aおよび第2の主面12B、第2導体5、ならびに放熱部材8と十分な接合強度を有して接合されている。上述のように、第2導体5、応力緩和部材6、または放熱部材8とはんだ接合材7との各接合強度は、応力緩和部材6の母材11の強度よりも高い。
放熱部材8は、パワー半導体モジュール100の用途に応じて任意の冷却構造を有するものとして構成されていればよく、たとえば液冷タイプのウォータージャケットや、空冷タイプのヒートシンクなどであってもよい。放熱部材8を構成する材料は、熱伝導性を有する任意の材料たとえばAlやCuである。
また、第1接合部材および第2接合部材としてのはんだ接合材7の少なくともいずれか一方は、第1の主面12Aおよび第2の主面12Bに沿った面内における外周端部がフィレット形状またはテーパー形状を有しているのが好ましい。たとえば図1に示すように、応力緩和部材6と放熱部材8とを接合する第2接合部材としてのはんだ接合材7の外周端部は、フィレット形状を有している。
応力緩和部材6は、たとえば以下のようにして製造され得る。はじめに、はんだ接合材7よりも低強度であり、高熱伝導性を有する材料からなる板状の母材11を準備する。母材11を構成する材料は、上述のように純度が99.999%以上の純Alであるのが好ましく、より好ましくは純度が99.9995%以上の純Alであるのが好ましい。次に、母材11の第3の主面11Aおよび第4の主面11B上に、たとえばめっき法により主な構成材料がNiである接合性改善層12を成膜する。次に、接合性改善層12の表面である第1の主面12Aから第2の主面12Bまで達する貫通孔13を形成する。貫通孔13は任意の方法により形成され得るが、たとえば第1の主面12Aまたは第2の主面12B上の所定の位置に所定の数の開口部を有しているマスクパターンを形成した後、該開口部内に表出している接合性改善層12および母材11をエッチングすることにより形成される。このようにすれば、はんだ接合材7との接合強度が母材11自体の強度よりも十分に高くなるように設けられている第1の主面12Aおよび第2の主面12Bと、貫通孔13の内部においてはんだ接合材7と接合されないように設けられている母材11の表面11Cとを有している応力緩和部材6を容易に得ることができる。
なお、実施の形態1に係るパワー半導体モジュールにおいて、応力緩和部材6に複数の貫通孔13が形成されている場合、はんだ接合材7は全ての貫通孔13に入り込むように設けられている必要はない。
また、図7は、実施の形態1に係るパワー半導体モジュールの変形例の断面図である。図7に示すパワー半導体モジュールは、基本的には実施の形態1に係るパワー半導体モジュールと同様の構成を備えるが、1つの応力緩和部材6が複数(2以上)のパワー半導体素子1を搭載している点で異なる。このとき、応力緩和部材6の第1の主面12Aは、複数の絶縁基板10の第2導体5とはんだ接合材7により接合されていてもよい。この場合にも、はんだ接合材7は応力緩和部材6の全ての貫通孔13に入り込むように設けられていなくてもよい。このようにしても、実施の形態1に係るパワー半導体モジュールと同様の効果を奏することができる。
また、貫通孔13の寸法は、第1の主面12Aおよび第2の主面12Bの面内において一定に設けられていてもよいし、異なるように設けられていてもよい。
次に、実施の形態1に係るパワー半導体モジュールの作用効果について説明する。
パワー半導体素子1と、パワー半導体素子1を搭載している絶縁基板10と、絶縁基板10を介してパワー半導体素子1と接続されている放熱部材8と、絶縁基板10と放熱部材との間に配置されている応力緩和部材6とを備える。応力緩和部材6は、絶縁基板10とはんだ接合材7(第1接合部材)を介して接合されている第1の主面12Aと、放熱部材8とはんだ接合材7(第2接合部材)を介して接合されている第2の主面12Bとを含む。さらに、応力緩和部材6において、第1の主面12Aおよび第2の主面12Bの少なくとも一方に連なる1つ以上の空間が形成されている。はんだ接合材7は、当該空間の内部に入り込むように形成されており、かつ当該空間の内壁の少なくとも一部と接合されていない。
このようにすれば、応力緩和部材6に上記空間が設けられているため、当該空間により応力緩和部材6は高い応力緩和効果を奏することができる。さらに、応力緩和部材6に設けられている上記空間の内部にははんだ接合材7が入り込んでいるため、第2導体5から放熱部材8に至る熱経路として、第1の主面12Aおよび第2の主面12Bを経る熱経路ののみならず当該空間の内部を経る熱経路も形成することができる。さらにこのとき、はんだ接合材7は当該空間の内壁の少なくとも一部と接合されていないため、応力緩和部材6の変形(たとえば塑性変形)を妨げない。そのため、応力緩和部材6は広い領域において高い熱伝導性を有しているとともに、高い応力緩和効果を奏することができる。その結果、実施の形態1に係るパワー半導体モジュールは、発熱体であるパワー半導体素子1から放熱部材8までの熱抵抗が極めて小さく高い放熱性を有しているとともに、熱応力による絶縁基板10と放熱部材8との間の接合不良の発生が抑制されているため放熱性の劣化が抑制されている。
また、応力緩和部材6には、第1の主面12Aから第2の主面12Bまで達する貫通孔13が形成されており、上記空間は貫通孔13の内部空間である。
つまり、はんだ接合材7は、貫通孔13の内部空間の内壁の少なくとも一部と接合されていない。言い換えると、貫通孔13の表面11Cの少なくとも一部は、はんだ接合材7と接合されていない。このとき、はんだ接合材7は、貫通孔13の内部空間の内壁の少なくとも一部と接触していてもよい。このような貫通孔13が形成されていることにより、応力緩和部材6は熱応力を受けた際にも十分に変形できこれを緩和することができる。
また、応力緩和部材6は、第1の主面12Aに沿った方向に延びる第3の主面11Aと、第3の主面11Aの反対側に位置する第4の主面11Bとを有する母材11と、第3の主面11A上に形成されて第1の主面12Aを構成する接合性改善層12(第1接合性改善層)と、第4の主面11B上に形成されて第2の主面12Bを構成する接合性改善層12(第2接合性改善層)とを含む。接合性改善層12は、上記空間の内壁と比べてはんだ接合材7との接合性が高い。
このようにすれば、第1の主面12Aおよび第2の主面12Bとはんだ接合材7との接合性を高めることができるため、パワー半導体モジュールは高い応力緩和効果を奏することができる。さらに、絶縁基板10と応力緩和部材6との接合強度および応力緩和部材6と放熱部材8との接合強度を、接合信頼性の観点から十分に高めることができる。
また、応力緩和部材6において、上記空間の内部には母材11の表面11Cが露出している。
このようにすれば、応力緩和部材6は、母材11の第3の主面11Aおよび第4の主面11B上に接合性改善層12を形成した後、第1の主面12Aおよび第2の主面12Bの少なくとも一方に連なる1つ以上の空間を形成することにより、容易に得ることができる。
また、はんだ接合材7を構成する材料ははんだであり、接合性改善層12を構成する材料はニッケルまたは銅である。
このようにすれば、絶縁基板10と応力緩和部材6との間および応力緩和部材6と放熱部材8との間の接合は、ろう材の融点よりも低いはんだを用いて行われるため、当該接合をろう付けにより行う従来技術と比べて、当該接合部における熱歪を低減することができる。また、接合性改善層12をたとえばめっき法により容易に形成することができる。
また、応力緩和部材6において、上記空間の内壁の少なくとも一部は純度が99.9995%以上のアルミニウムで構成されている。
たとえば、母材11は純度が99.9995%以上のAlで構成されている。このようにしても、はんだ接合材7による絶縁基板10と応力緩和部材6との間および応力緩和部材6と放熱部材8との間の接合強度を、応力緩和部材6の強度と比べて高くすることができる。そのため、パワー半導体モジュールにおいて熱応力が生じた場合にも、はんだ接合材7による上記接合部が応力緩和部材6に先立って破壊されることが防止されているため、応力緩和部材6を十分に塑性変形させることができる。その結果、応力緩和部材6によりパワー半導体モジュールに生じた応力を十分に緩和することができる。
またこのようにすれば、母材11は撥はんだ性を有するため、貫通孔13の内部空間にはんだ接合材7を充填しても当該内部空間内にスペース14を形成することができる。その結果、貫通孔13内に充填されているはんだ接合材7を熱経路とすることができるため、パワー半導体モジュールは高い放熱性を有している。さらに、貫通孔13の内部において応力緩和部材6とはんだ接合材7との間にスペース14が形成されているため、応力緩和部材6は十分に塑性変形をすることができる。
(実施の形態2)
次に、図8を参照して、実施の形態2に係るパワー半導体モジュールについて説明する。図8は、実施の形態2に係るパワー半導体モジュールの断面図である。実施の形態2に係るパワー半導体モジュールは、基本的には実施の形態1に係るパワー半導体モジュールと同様の構成を備えるが、第1の主面12Aに沿った方向において、応力緩和部材6の外周は第3接合部材としてのはんだ接合材7に囲まれている点で異なる。
言い換えると、応力緩和部材6の第1の主面12Aの面内寸法は、第2導体5においてはんだ接合材7と接合される面よりも狭く設けられている。
このようにしても、実施の形態1に係るパワー半導体モジュールと応力緩和部材6の第1の主面12Aおよび第2の主面12B、ならびに表面11Cとはんだ接合材7との関係において同様の構成を備えるため、実施の形態1に係るパワー半導体モジュールと同様の効果を奏することができる。
応力緩和部材6の外周部に設けられているはんだ接合材7は、フィレット形状またはテーパー形状を有しているのが好ましい。すなわち、はんだ接合材7の第1の主面12Aに沿った方向における外周端部15は、フィレット形状またはテーパー形状を有しているのが好ましい。
このようにすれば、パワー半導体モジュールに応力が生じた際に当該応力が最も集中する部分である、外周端部15においてはんだ接合材7の膜厚を厚くすることができる。その結果、はんだ接合材7による絶縁基板10と放熱部材8との接合信頼性を高めることができる。
(実施の形態3)
次に、図9および図10を参照して、実施の形態3に係るパワー半導体モジュールについて説明する。図9は、実施の形態3に係るパワー半導体モジュールの断面図である。図10は、実施の形態3における応力緩和部材6の断面図である。実施の形態3に係るパワー半導体モジュールは、基本的には実施の形態1に係るパワー半導体モジュールと同様の構成を備えるが、応力緩和部材6において第1の主面12Aおよび第2の主面12Bの少なくとも一方に連なる1つ以上の空間が第1の主面12Aから第2の主面12Bに向かって形成されている凹部16の内部空間として形成されている点で異なる。
応力緩和部材6に形成されている凹部16の内部空間には、第1の主面12Aから第2の主面12Bに向かって第1の主面12Aに交差する方向に延び、かつ該内部空間を挟んで互いに対向している母材11の表面11Cが形成されている。さらに、凹部16の内部空間には、表面11Cと交差する方向に延びるように形成されている母材11の表面11Dが形成されている。表面11Cは、たとえば第1の主面12Aおよび第2の主面12Bに垂直な面であり、表面11Dは、たとえば第1の主面12Aおよび第2の主面12Bに平行な面である。
凹部16の内部空間には、はんだ接合材7が入り込んでいる。凹部16の内部においてはんだ接合材7に面している表面11C,11Dは、いずれもはんだ接合材7との接合性が接合性改善層12と比べて低い、あるいははんだ接合材7と接合されていない。つまり、凹部16の内壁の少なくとも一部である表面11C,11Dが撥はんだ性を有している。
また、凹部16の内部空間には、表面11C,11D以外に、表面11C,11Dのそれぞれと交差する面(母材11の表面)を有していてもよい。
凹部16は、第1の主面12Aにおいて任意の平面形状を有していればよい。図13に実施の形態3における応力緩和部材6の上面図を示す。図13を参照して、応力緩和部材6は、たとえば第1の主面12Aにおける平面形状が正方形状であり、凹部16は当該正方形状の一辺と平行に延びる溝部として形成されている。
凹部16の第1の主面12Aおよび第2の主面12Bにおける幅W1(図10参照)は、任意に決めることができるが、たとえば1mm以上5mm以下とするのが好ましい。凹部16の第1の主面12Aに垂直な方向における深さD1(図10参照)は、応力緩和部材6の膜厚より薄い限りにおいて任意に決めることができるが、たとえば0.05mm以上応力緩和部材6の膜厚以下とするのが好ましい。また、凹部16が複数形成されている場合に、各凹部16間のピッチP1は、任意に決めることができるが、たとえば2mm以上10mm以下である。
このようにしても、実施の形態1に係るパワー半導体モジュールと同様に、凹部16の内部空間にはんだ接合材7を充填しても凹部16の内部にスペース(図3におけるスペース14に相当)を形成することができる。その結果、実施の形態1に係るパワー半導体モジュールと同様の効果を奏することができる。
また、図11は、実施の形態3に係るパワー半導体モジュールの変形例を説明するための断面図である。図12は、図11に示す応力緩和部材6を説明するための断面図である。図11および図12を参照して、応力緩和部材6において、凹部16は第1の主面12Aおよび第2の主面12B上にそれぞれ形成されていてもよい。このとき、第1の主面12A上に形成されている凹部16と、第2の主面12B上に形成されている凹部16とは、たとえば第1の主面12Aおよび第2の主面12Bに垂直な方向において重ならない位置に形成されていてもよいし、重なる位置に形成されていてもよい。
また、応力緩和部材6の第1の主面12Aおよび第2の主面12Bにおける凹部16の平面形状は、任意の形状を有していればよい。図14を参照して、たとえば凹部16は応力緩和部材6の平面形状の対角線と平行に延びる溝部として形成されていてもよい。また、たとえば凹部16は応力緩和部材6の平面形状の一辺と交差する方向に延びる溝部として形成されていてもよい。図15を参照して、たとえば凹部16は第1の主面12Aおよび第2の主面12B上においてジグザグ状に延びる溝部として形成されていてもよい。
なお、凹部16の平面形状は、溝部に限られるものではなく、たとえば円形状や方形状であってもよい。この場合、凹部16は、第1の主面12Aおよび第2の主面12Bの少なくともいずれか一方において、たとえば図4や図6に示す貫通孔13と同様に配置されていてもよい。
なお、実施の形態1〜実施の形態3において、第1接合部材、第2接合部材、および第3接合部材を構成する材料は、それぞれ同一の材料としたが、これに限られるものではない。第1接合部材、第2接合部材、および第3接合材を構成する材料は、それぞれ異なっていてもよい。
また、実施の形態1〜実施の形態3において、接合性改善層12は、母材11の第3の主面11A上に成膜されている膜(たとえばNi膜)として形成されているが、これに限られるものではない。たとえば、接合性改善層12は、表面改質層であってもよい。具体的には、はんだ接合材7との接合性が低い母材11の第3の主面11Aを表面改質することによってはんだ接合材7との接合性が高い接合性改善層12を形成してもよい。
また、母材11を構成する材料をはんだ接合材7との接合性が高い材料とした場合には、接合性改善層12は形成されていなくてよい。この場合、貫通孔13の内部の表面11C,11Dにはんだ接合材7との接合性が低く撥はんだ性を示す層(成膜または表面改質により形成された層)が形成されていればよい。このようにしても、実施の形態1に係るパワー半導体モジュールと同様の効果を奏することができる。
以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
本発明は、線膨張係数が異なる絶縁基板と放熱部材とを備えるパワー半導体モジュールに特に有利に適用される。
1 パワー半導体素子、2 ダイボンド材、3 第1導体、4 絶縁セラミックス板、5 第2導体、6 応力緩和部材、7 はんだ接合材、8 放熱部材、10 絶縁基板、11 母材、11A 第3の主面、11B 第4の主面、11C,11D 表面、12 接合性改善層、12A 第1の主面、12B 第2の主面、13 貫通孔、14 スペース、15 外周端部、16 凹部、100 パワー半導体モジュール。

Claims (8)

  1. パワー半導体素子と、
    前記パワー半導体素子を搭載している絶縁基板と、
    前記絶縁基板を介して前記パワー半導体素子と接続されている放熱部材と、
    前記絶縁基板と前記放熱部材との間に配置されている応力緩和部材とを備え、
    前記応力緩和部材は、前記絶縁基板と第1接合部材を介して接合されている第1の主面と、前記放熱部材と第2接合部材を介して接合されている第2の主面とを含み、
    さらに、前記応力緩和部材において、前記第1の主面および前記第2の主面の少なくとも一方に連なる1つ以上の空間が形成されており、
    前記第1接合部材および前記第2接合部材の少なくとも一方は前記空間の内部に入り込むように形成されており、かつ前記空間の内壁の少なくとも一部と接合されておらず、
    前記応力緩和部材において、前記空間の前記内壁の少なくとも一部は純度が99.9995%以上のアルミニウムで構成されている、パワー半導体モジュール。
  2. 前記応力緩和部材には、前記第1の主面から前記第2の主面まで達する貫通孔が形成されており、
    前記空間は前記貫通孔の内部空間である、請求項1に記載のパワー半導体モジュール。
  3. 前記応力緩和部材には、前記第1の主面および前記第2の主面の少なくとも一方から他方に向かって凹部が形成されており、
    前記空間は、前記凹部の内部空間である、請求項1に記載のパワー半導体モジュール。
  4. 前記応力緩和部材は、前記第1の主面に沿った方向に延びる第3の主面と、前記第3の主面の反対側に位置する第4の主面とを有する母材と、前記第3の主面上に形成されて前記第1の主面を構成する第1接合性改善層と、前記第4の主面上に形成されて前記第2の主面を構成する第2接合性改善層とを含み、
    前記第1接合性改善層および前記第2接合性改善層は、前記空間の前記内壁と比べて前記第1接合部材または前記第2接合部材との接合性が高い、請求項1〜請求項3のいずれか1項に記載のパワー半導体モジュール。
  5. 前記応力緩和部材において、前記空間の内部には前記母材の表面が露出している、請求項4に記載のパワー半導体モジュール。
  6. 前記第1接合部材および前記第2接合部材を構成する材料ははんだであり、
    前記第1接合性改善層および前記第2接合性改善層を構成する材料はニッケルまたは銅である、請求項4または請求項5に記載のパワー半導体モジュール。
  7. 前記第1の主面に沿った方向において、前記応力緩和部材の外周は第3接合部材に囲まれている、請求項1〜請求項のいずれか1項に記載のパワー半導体モジュール。
  8. 前記第1の主面に沿った方向において、前記第3接合部材の外周端部はフィレット形状またはテーパー形状を有している、請求項に記載のパワー半導体モジュール。
JP2015010243A 2015-01-22 2015-01-22 パワー半導体モジュール Active JP6316219B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015010243A JP6316219B2 (ja) 2015-01-22 2015-01-22 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015010243A JP6316219B2 (ja) 2015-01-22 2015-01-22 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2016134586A JP2016134586A (ja) 2016-07-25
JP6316219B2 true JP6316219B2 (ja) 2018-04-25

Family

ID=56434629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015010243A Active JP6316219B2 (ja) 2015-01-22 2015-01-22 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP6316219B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182198A (ja) * 2017-04-19 2018-11-15 株式会社東芝 半導体装置
JP7034105B2 (ja) * 2019-01-18 2022-03-11 三菱電機株式会社 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2566341B2 (ja) * 1990-11-24 1996-12-25 株式会社日立製作所 半導体装置
JP4621531B2 (ja) * 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
JP2011023545A (ja) * 2009-07-15 2011-02-03 Nisshin Steel Co Ltd 放熱構造体およびパワーモジュール

Also Published As

Publication number Publication date
JP2016134586A (ja) 2016-07-25

Similar Documents

Publication Publication Date Title
JP6199397B2 (ja) 半導体装置およびその製造方法
JP4759384B2 (ja) 半導体モジュール
JP4867793B2 (ja) 半導体装置
JP4617209B2 (ja) 放熱装置
JP6324539B2 (ja) 半導体モジュール
JP6409690B2 (ja) 冷却モジュール
JP2008294280A (ja) 半導体装置
JP2007173680A (ja) 半導体装置
JP7047895B2 (ja) 半導体装置
US11232991B2 (en) Semiconductor apparatus
JP5163199B2 (ja) ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール
WO2016158020A1 (ja) 半導体モジュール
JP6316219B2 (ja) パワー半導体モジュール
JP2007088030A (ja) 半導体装置
JP5282075B2 (ja) 放熱装置
JP2016167502A (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP4935783B2 (ja) 半導体装置および複合半導体装置
JP7130928B2 (ja) 半導体装置
JP2017152606A (ja) 放熱基板およびそれを用いた半導体パッケージならびに半導体モジュール
JP2008159946A (ja) 半導体モジュールの冷却装置およびその製造方法
JP6738193B2 (ja) 伝熱構造体、絶縁積層材、絶縁回路基板およびパワーモジュール用ベース
JP2018531516A6 (ja) 二面冷却式回路
JP2018531516A (ja) 二面冷却式回路
JP3960192B2 (ja) 放熱体
JP2016134601A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180327

R150 Certificate of patent or registration of utility model

Ref document number: 6316219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150