JP6316219B2 - パワー半導体モジュール - Google Patents
パワー半導体モジュール Download PDFInfo
- Publication number
- JP6316219B2 JP6316219B2 JP2015010243A JP2015010243A JP6316219B2 JP 6316219 B2 JP6316219 B2 JP 6316219B2 JP 2015010243 A JP2015010243 A JP 2015010243A JP 2015010243 A JP2015010243 A JP 2015010243A JP 6316219 B2 JP6316219 B2 JP 6316219B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- stress relaxation
- power semiconductor
- semiconductor module
- relaxation member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1および図2を参照して、実施の形態1に係るパワー半導体モジュールについて説明する。図1は実施の形態1に係るパワー半導体モジュールの断面図であり、図2は実施の形態1に係るパワー半導体モジュールを説明するための斜視図である。
パワー半導体素子1と、パワー半導体素子1を搭載している絶縁基板10と、絶縁基板10を介してパワー半導体素子1と接続されている放熱部材8と、絶縁基板10と放熱部材との間に配置されている応力緩和部材6とを備える。応力緩和部材6は、絶縁基板10とはんだ接合材7(第1接合部材)を介して接合されている第1の主面12Aと、放熱部材8とはんだ接合材7(第2接合部材)を介して接合されている第2の主面12Bとを含む。さらに、応力緩和部材6において、第1の主面12Aおよび第2の主面12Bの少なくとも一方に連なる1つ以上の空間が形成されている。はんだ接合材7は、当該空間の内部に入り込むように形成されており、かつ当該空間の内壁の少なくとも一部と接合されていない。
次に、図8を参照して、実施の形態2に係るパワー半導体モジュールについて説明する。図8は、実施の形態2に係るパワー半導体モジュールの断面図である。実施の形態2に係るパワー半導体モジュールは、基本的には実施の形態1に係るパワー半導体モジュールと同様の構成を備えるが、第1の主面12Aに沿った方向において、応力緩和部材6の外周は第3接合部材としてのはんだ接合材7に囲まれている点で異なる。
次に、図9および図10を参照して、実施の形態3に係るパワー半導体モジュールについて説明する。図9は、実施の形態3に係るパワー半導体モジュールの断面図である。図10は、実施の形態3における応力緩和部材6の断面図である。実施の形態3に係るパワー半導体モジュールは、基本的には実施の形態1に係るパワー半導体モジュールと同様の構成を備えるが、応力緩和部材6において第1の主面12Aおよび第2の主面12Bの少なくとも一方に連なる1つ以上の空間が第1の主面12Aから第2の主面12Bに向かって形成されている凹部16の内部空間として形成されている点で異なる。
Claims (8)
- パワー半導体素子と、
前記パワー半導体素子を搭載している絶縁基板と、
前記絶縁基板を介して前記パワー半導体素子と接続されている放熱部材と、
前記絶縁基板と前記放熱部材との間に配置されている応力緩和部材とを備え、
前記応力緩和部材は、前記絶縁基板と第1接合部材を介して接合されている第1の主面と、前記放熱部材と第2接合部材を介して接合されている第2の主面とを含み、
さらに、前記応力緩和部材において、前記第1の主面および前記第2の主面の少なくとも一方に連なる1つ以上の空間が形成されており、
前記第1接合部材および前記第2接合部材の少なくとも一方は前記空間の内部に入り込むように形成されており、かつ前記空間の内壁の少なくとも一部と接合されておらず、
前記応力緩和部材において、前記空間の前記内壁の少なくとも一部は純度が99.9995%以上のアルミニウムで構成されている、パワー半導体モジュール。 - 前記応力緩和部材には、前記第1の主面から前記第2の主面まで達する貫通孔が形成されており、
前記空間は前記貫通孔の内部空間である、請求項1に記載のパワー半導体モジュール。 - 前記応力緩和部材には、前記第1の主面および前記第2の主面の少なくとも一方から他方に向かって凹部が形成されており、
前記空間は、前記凹部の内部空間である、請求項1に記載のパワー半導体モジュール。 - 前記応力緩和部材は、前記第1の主面に沿った方向に延びる第3の主面と、前記第3の主面の反対側に位置する第4の主面とを有する母材と、前記第3の主面上に形成されて前記第1の主面を構成する第1接合性改善層と、前記第4の主面上に形成されて前記第2の主面を構成する第2接合性改善層とを含み、
前記第1接合性改善層および前記第2接合性改善層は、前記空間の前記内壁と比べて前記第1接合部材または前記第2接合部材との接合性が高い、請求項1〜請求項3のいずれか1項に記載のパワー半導体モジュール。 - 前記応力緩和部材において、前記空間の内部には前記母材の表面が露出している、請求項4に記載のパワー半導体モジュール。
- 前記第1接合部材および前記第2接合部材を構成する材料ははんだであり、
前記第1接合性改善層および前記第2接合性改善層を構成する材料はニッケルまたは銅である、請求項4または請求項5に記載のパワー半導体モジュール。 - 前記第1の主面に沿った方向において、前記応力緩和部材の外周は第3接合部材に囲まれている、請求項1〜請求項6のいずれか1項に記載のパワー半導体モジュール。
- 前記第1の主面に沿った方向において、前記第3接合部材の外周端部はフィレット形状またはテーパー形状を有している、請求項7に記載のパワー半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015010243A JP6316219B2 (ja) | 2015-01-22 | 2015-01-22 | パワー半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015010243A JP6316219B2 (ja) | 2015-01-22 | 2015-01-22 | パワー半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016134586A JP2016134586A (ja) | 2016-07-25 |
JP6316219B2 true JP6316219B2 (ja) | 2018-04-25 |
Family
ID=56434629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015010243A Active JP6316219B2 (ja) | 2015-01-22 | 2015-01-22 | パワー半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6316219B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018182198A (ja) * | 2017-04-19 | 2018-11-15 | 株式会社東芝 | 半導体装置 |
JP7034105B2 (ja) * | 2019-01-18 | 2022-03-11 | 三菱電機株式会社 | 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2566341B2 (ja) * | 1990-11-24 | 1996-12-25 | 株式会社日立製作所 | 半導体装置 |
JP4621531B2 (ja) * | 2005-04-06 | 2011-01-26 | 株式会社豊田自動織機 | 放熱装置 |
JP2011023545A (ja) * | 2009-07-15 | 2011-02-03 | Nisshin Steel Co Ltd | 放熱構造体およびパワーモジュール |
-
2015
- 2015-01-22 JP JP2015010243A patent/JP6316219B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016134586A (ja) | 2016-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6199397B2 (ja) | 半導体装置およびその製造方法 | |
JP4759384B2 (ja) | 半導体モジュール | |
JP4867793B2 (ja) | 半導体装置 | |
JP4617209B2 (ja) | 放熱装置 | |
JP6324539B2 (ja) | 半導体モジュール | |
JP6409690B2 (ja) | 冷却モジュール | |
JP2008294280A (ja) | 半導体装置 | |
JP2007173680A (ja) | 半導体装置 | |
JP7047895B2 (ja) | 半導体装置 | |
US11232991B2 (en) | Semiconductor apparatus | |
JP5163199B2 (ja) | ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール | |
WO2016158020A1 (ja) | 半導体モジュール | |
JP6316219B2 (ja) | パワー半導体モジュール | |
JP2007088030A (ja) | 半導体装置 | |
JP5282075B2 (ja) | 放熱装置 | |
JP2016167502A (ja) | ヒートシンク付パワーモジュール用基板及びパワーモジュール | |
JP4935783B2 (ja) | 半導体装置および複合半導体装置 | |
JP7130928B2 (ja) | 半導体装置 | |
JP2017152606A (ja) | 放熱基板およびそれを用いた半導体パッケージならびに半導体モジュール | |
JP2008159946A (ja) | 半導体モジュールの冷却装置およびその製造方法 | |
JP6738193B2 (ja) | 伝熱構造体、絶縁積層材、絶縁回路基板およびパワーモジュール用ベース | |
JP2018531516A6 (ja) | 二面冷却式回路 | |
JP2018531516A (ja) | 二面冷却式回路 | |
JP3960192B2 (ja) | 放熱体 | |
JP2016134601A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6316219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |