JP5614194B2 - 画像形成装置、画像形成方法、プログラムおよび記録媒体 - Google Patents

Description

本発明は、画素の挿入、削除による画質の劣化がない画像形成装置、画像形成方法、プログラムおよび記録媒体に関する。

光走査にマルチビームを用いた電子写真プロセス方式の画像形成装置で、両面印刷する際には、用紙の第１面を記録し、熱定着を行い、次に第２面を記録する方式を採るため、例えば、第１面の印刷と第２面の印刷とでは、０．２％〜０．４％の倍率差が生じる。これは、用紙から水分が失われることにより発生するものであり、用紙の種類により、倍率差が異なる。

そこで、倍率調整や曲がり補正などのために、画素の間引きや画素の挿入等の補正を行う技術がある（例えば、特許文献１、２を参照）。

しかし、上記した画素の挿入削除方式では、画像形成装置の解像度が向上した場合に、画素の挿入削除の距離が近くなってしまう。図１８（ａ）は低解像度の挿入削除を示し、（ｂ）は高解像度の挿入削除を示す。そして、このときに、ビーム径そのものが解像度の向上に応じて小径になれば、問題はないが、実際にはビーム径は小さくならず、その結果として、挿入削除の筋が発生し、画質が劣化してしまうという問題があった。

すなわち、挿入削除により、その領域に付着するトナー量の変化が筋となる。トナーの付着と露光量には、非線形な関係があり、図１９に示すように、挿入削除の画素が近くかつ連続していると、合成エネルギーがトナー付着の閾値を超えるので、レーザーオンで挿入なら、閾値を超えた領域にトナーが付着する。これにより斜めに黒い筋が発生する。

図２０は、従来の画素の挿入処理を説明する図である。例えば、図２０（ａ）は元画像であり、副走査方向に２００画素に１画素の割合で画素を追加すると、およそ０．５％の変倍が実現できる（図２０（ｂ））。このように、画素を挿入削除しても、画像の歪が発生しないのは、斜め方向に並んだ歪み同士の距離が離れているからである。このとき、この変倍は画像出力装置の解像度によらない。ここで、さらに高機能の出力装置とするために、図１８（ｂ）に示すように、書込み系の解像度を向上させるとする。

ところで、２００画素に１画素の割合は、書込み系の解像度には影響されないから、０．５％の変倍を実現するためにはやはり２００画素の１画素の割合で画素を追加する必要がある。つまり、図２０（ｃ）に示すように、斜め方向の挿入削除位置の実際の距離が近づいてしまうことになる。単純な画素の挿入削除で、画像に筋が発生しないのは、挿入削除の間隔が離れているためであるから、解像度が向上して間隔が近づくことによって、挿入削除による画像の劣化（筋）が発生してしまう。

そこで、例えば４００画素に１画素とすれば、従来と同様に不具合は発生しなくなるが、その代わり、０．２５％程度の変倍しか実現できなくなる。つまり、従来画質に問題のない０．５％の変倍においては、画像に筋が発生する。

本発明は、上記した課題に鑑みてなされたもので、
本発明の目的は、画素の挿入削除により、画像形成装置の解像度が向上し、画素の挿入削除の距離が近くなった場合でも、挿入削除による画質の劣化（筋）が発生しない画像形成装置、画像形成方法、プログラムおよび記録媒体を提供することにある。

本発明は、
画像信号に従って露光し、電子写真プロセスにより画像を形成する画像形成手段と、前記画像に対して規則的に画素を挿入または削除（以下、挿入削除）することにより画像の拡大または縮小を行う画像補正手段を備えた画像形成装置において、
前記画像補正手段は、主走査方向、副走査方向における挿入削除画素位置を設定する設定手段と、主走査クロックを分周する分周手段と、前記分周手段の出力をカウントする第１のカウント手段と、副走査クロックをカウントする第２のカウント手段と、前記第２のカウント手段のカウント値が前記設定された副走査方向における挿入削除画素位置であるか否かを判定する判定手段と、前記判定の結果、前記設定された副走査方向における挿入削除画素位置であるとき、前記第１のカウント手段のカウント結果に基づいて、前記主走査方向における挿入削除画素位置に相当する、前記主走査クロックの挿入削除信号を出力する出力手段と、を備え
前記画像補正手段は、複数の挿入削除画素が隣接するように配置することにより挿入削除画素群を生成し、前記挿入削除画素群の露光領域同士が重ならないように配置すること、を特徴とする。

本発明によれば、書込み系の解像度が向上し、画素の挿入削除の距離が近くなった場合でも、複数の挿入削除画素が隣接するように配置することにより挿入削除画素群を生成し、挿入削除画素群の露光領域同士が重ならないように配置しているので、ビームによる挿入削除箇所の露光の合成エネルギーが連続せずに途切れることになり、画質の劣化（黒筋や白筋抜け）の発生が回避される。

本発明の画像形成装置の構成を示す。 面発光型半導体レーザの構成を示す。 光学装置が感光体ドラムを露光する構成を示す。 飛び越し走査の走査位置を説明する図である。 感光体上での露光位置の詳細を示す。 画像形成装置の制御ユニットの構成を示す。 ＧＡＶＤの詳細な構成を示す。 高解像度化したときの不具合の発生を説明する図である。 図８の不具合の発生を解消する処理を説明する図である。 本発明の挿入削除画素群の配置を示す。 本発明により筋が発生し難くなる理由を説明する図である。 本発明の挿入削除画素群の他の配置を示す。 本発明の画素群の挿入処理を説明する図である。 本発明の挿入処理を詳細に説明する図である。 本発明の画素群の削除を詳細に説明する図である。 図１２に対応した、挿入削除発生パターン例を示す。 挿入・削除信号発生回路の構成を示す。 低解像度、高解像度の挿入削除を示す。 従来の挿入削除処理による合成エネルギーを示す。 従来の画素の挿入処理を説明する図である。

以下、発明の実施の形態について図面により詳細に説明する。本発明は、規則的に画素を挿入または削除することにより、画像の拡大または縮小を行う画像処理装置において、挿入削除画素を集めて挿入削除画素群を形成し、挿入削除画素群の露光領域同士は、重ならないように配置する。

図１は、本発明の画像形成装置の構成を示す。画像形成装置１００は、ポリゴンミラー１０２ａなどの光学要素を含む光学装置１０２と、感光体ドラム、帯電装置、現像装置などを含む像形成部１１２と、中間転写ベルトなどを含む転写部１２２により構成される。光学装置１０２は、半導体レーザとして図示しないＶＣＳＥＬ２００（図２、図３を参照）を含んで構成される。図１に示す例では、ＶＣＳＥＬ２００から射出された光ビームは、一旦、図示しない第１シリンドリカルレンズにより集光され、ポリゴンミラー１０２ａにより、反射ミラー１０２ｂへと偏向される。

ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ ＬＡＳＥＲ）２００とは、同一チップ上に複数の光源（半導体レーザ）を格子状に配置した面発光型半導体レーザである。ＶＣＳＥＬ２００を使用した画像形成装置としては様々な技術があり、本発明の画像形成装置１００の光学装置１０２には、これらの公知技術と同様の構成で、ＶＣＳＥＬ２００が組み込まれている。

図２は、光学装置１０２に組み込まれたＶＣＳＥＬ２００の構成を示す。ＶＣＳＥＬ２００は、図２に示すように、複数の光源ｃｈ１〜ｃｈ４０（複数の発光点）が斜め格子状に配置された面発光型半導体レーザアレイを構成している。

画像形成装置１００は、ｆθレンズを使用しないポストオブジェクト型の光学装置１０２を構成する。ｃｈ１〜ｃｈ４０からなる光ビームＬは、図示した実施例では、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の各色に対応した数、発生されていて、ポリゴンミラー１０２ａにより偏向されたビームＬは、反射ミラー１０２ｂで反射され、第２シリンドリカルレンズ１０２ｃで再度集光された後に感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａを露光している。

光ビームＬの照射は、上述したように複数の光学要素を使用して行われるため、主走査方向および副走査方向のタイミングの同期がとられる。以下、主走査方向を、光ビームの走査方向として定義し、副走査方向を、主走査方向に対して直交する方向として定義する。

感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａは、アルミニウムなどの導電性ドラム上に、少なくとも電荷発生層と、電荷輸送層とを含む光導電層を備えている。光導電層は、それぞれ感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａに対応して配設され、コロトロン、スコロトロン、または帯電ローラなどで構成される帯電器１０４ｂ、１０６ｂ、１０８ｂ、１１０ｂにより表面電荷が付与される。

各帯電器１０４ｂ、１０６ｂ、１０８ｂ、１１０ｂにより感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａ上に付与された静電荷は、光ビームＬにより像状露光され、静電潜像が形成される。感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａ上に形成された静電潜像は、現像スリーブ、現像剤供給ローラ、規制ブレードなどを含む現像器１０４ｃ、１０６ｃ、１０８ｃ、１１０ｃにより現像され、現像剤像が形成される。

感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａ上に担持された現像剤は、搬送ローラ１１４ａ、１１４ｂ、１１４ｃにより矢線Ａの方向に移動する中間転写ベルト１１４上に転写される。中間転写ベルト１１４は、Ｃ、Ｍ、Ｙ、Ｋの現像剤を担持した状態で２次転写部へと搬送される。２次転写部は、２次転写ベルト１１８と、搬送ローラ１１８ａ、１１８ｂにより構成される。２次転写ベルト１１８は、搬送ローラ１１８ａ、１１８ｂにより矢線Ｂの方向に搬送される。２次転写部には、給紙カセットなどの受像材収容部１２８から上質紙、プラスチックシートなどの受像材１２４が搬送ローラ１２６により供給される。

２次転写部は、２次転写バイアスを印加して、中間転写ベルト１１４上に担持された多色現像剤像を、２次転写ベルト１１８上に吸着保持された受像材１２４に転写する。受像材１２４は、２次転写ベルト１１８の搬送と共に定着装置１２０へと供給される。定着装置１２０は、シリコーンゴム、フッソゴムなどを含む定着ローラなどの定着部材１３０により構成され、受像材１２４と多色現像剤像とを加圧加熱し、印刷物１３２として画像形成装置１００の外部へと排出する。排出口には、印刷物１３２の画像を検査するための読み取りセンサー１３３が配置されており、出来上がった印刷物１３２を読み取る。多色現像剤像を転写した後の転写ベルト１１４は、クリーニングブレードを含むクリーニング部１１６により転写残現像剤が除去された後、次の像形成プロセスへと供給される。

図３は、ＶＣＳＥＬ２００を含む光学装置１０２が感光体ドラム１０４ａを露光する構成を示す。ＶＣＳＥＬ２００から射出された光ビームＬは、光ビーム束を整形するために使用される第１シリンドリカルレンズ２０２により集光され、反射ミラー２０４および結像レンズ２０６を経た後、ポリゴンミラー１０２ａにより偏向される。ポリゴンミラー１０２ａは、数千〜数万回転するスピンドルモータなどにより回転駆動されている。ポリゴンミラー１０２ａで反射された光ビームＬは、反射ミラー１０２ｂで反射された後、第２シリンドリカルレンズ１０２ｃにより再整形され、感光体ドラム１０４ａ上を露光する。

また、光ビームＬの副走査方向への走査開始タイミングを同期するため、反射ミラー２０８が配置されている。反射ミラー２０８は、副走査方向の走査を開始する以前で、光ビームＬを、フォトダイオードなどを含む同期検出装置２１０へと反射させる。同期検出装置２１０は、当該光ビームを検出すると、副走査を開始させるために同期信号を発生させ、ＶＣＳＥＬ２００への駆動制御信号の生成処理などの処理を同期する。

ＶＣＳＥＬ２００は、後述するＧＡＶＤ３１０から送付されるパルス信号により駆動され、後述するように、画像データの所定の画像ビットに対応する位置に光ビームＬが露光され、感光体ドラム１０４ａ上に静電潜像を形成する。

図４は、ｃｈ１〜ｃｈ４０の４０ビームらなる光ビームＬによって、感光体上での飛び越し走査が行われる、その走査位置を説明する図である。４０ビームの光ビームは、一括でポリゴンミラーにより主走査方向に走査される。４０ビームはおよそその走査ラインをお互いに飛び越すようにして、走査している。図４は、ポリゴンミラー５面分によって、４０ビームが走査される様子を示す。

図５は、感光体上での露光位置の詳細を示す。感光体上での露光解像度は４８００ｄｐｉ、従って、図５の画素間の間隔（マス目）は約５．２μｍとなる。ある時点での走査Ｓ１とその次のポリゴンミラー面による走査Ｓ２を説明する。まず、ポリゴンミラー面は一度に４０ビームをスキャンする。ビームは４０チャンネルで、中央部の２０チャンネル（ｃｈ２０）目と２１チャンネル（ｃｈ２１）目の間は近接している。その他のチャンネルの間は、１走査ラインの間隙を作って主走査方向に走査するような位置関係に構成されている。

チャンネル２０とチャンネル２１との中間点ａの位置が、副走査方向におけるレンズ群の中央であり、副走査方向に対称になっている。あるポリゴン面で、このような位置関係で水平走査が行われると、次の面では図中のＳ２で示すラインを走査し、Ｓ１のラインの２１チャンネル（ｃｈ２１）と２２チャンネル（ｃｈ２２）との隙間を、今度は１チャンネル（ｃｈ１）が走査するように構成されている。また、Ｙ、Ｃ、Ｍについても同様である。このようにして、４８００ｄｐｉ解像度の書込みユニットが構成されている。

このような、全体としては４０ビームからなる飛び越し走査光学系であり、中央の２０−２１ｃｈ間が近接していることにより、８の倍数で飛び越しができる。８の倍数で処理できることは、画像処理のための回路を構成する上でも扱いやすくなる。また、光源としてＶＣＳＥＬ（面発光レーザーダイオード）を利用した場合に光源配置の自由度が高いという利点がある。また、通常の飛び越し走査よりも、１ｃｈ〜４０ｃｈ間の副走査ビーム間隔が狭くなり、最も外側のビームが光軸よりそれ程遠ざかることがなくなるので、副走査ビームピッチのばらつき、ビームスポット径のばらつきが低減できる。また、走査レンズの有効範囲も小さくでき、光学素子の小型化も可能となる、という利点がある。

図６は、画像形成装置１００の制御ユニット３００の構成を示す。制御ユニット３００は、スキャナ部３０２と、プリンタ部３０８と、主制御部３３０として構成されている。スキャナ部３０２は、画像を読み取る手段として機能しており、スキャナが読み取った信号をＡ／Ｄ変換して黒オフセット補正、シェーディング補正、画素位置補正を行うＶＰＵ３０４と、取得された画像を、ＲＧＢ表色系からＣＭＹＫ表色系の画像データとしてデジタル変換するための画像処理を行うＩＰＵ３０６により構成されている。スキャナ部３０２が取得した読み取り画像は、デジタルデータとしてプリンタ部３０８へと送られる。

プリンタ部３０８は、ＶＣＳＥＬ２００の駆動制御を行う制御手段として機能するＧＡＶＤ（Ｇａｔｅ Ａｒｒａｙ ｆｏｒ Ｖｉｄｅｏ Ｄｅｖｉｃｅ）３１０と、ＧＡＶＤ３１０が生成した駆動制御信号により半導体レーザ素子を駆動させるための電流を、半導体レーザ素子に供する供給ＬＤドライバ３１２と、２次元的に配置された半導体レーザ素子を実装するＶＣＳＥＬ２００により構成される。本実施例のＧＡＶＤ３１０は、スキャナ部３０２から送られた、あるいはコンピュータ３２７側からコマンド等で生成された画像データを、ＶＣＳＥＬ２００の射出する半導体レーザ素子の感光体上の空間的な配置に対応するように変換して高解像度化処理を実行する。

また、スキャナ部３０２とプリンタ部３０８は、システムバス３１６を介して主制御部３３０と接続されていて、主制御部３３０の指令により、画像読み取りおよび画像形成が制御されている。主制御部３３０は、中央処理装置（以下、ＣＰＵ）３２０と、ＣＰＵ３２０が使用するＲＡＭ３２２とを含む。インターフェース３２８部には、操作部３２９およびコンピュータ３２７が接続されている。ＣＰＵ３２０は、インターフェース３２８を介してユーザーからの指令を受け付け、指令に対応する処理を実行するプログラムモジュールを呼び出して、コピー、スキャナ、イメージストレージ、印刷等の処理を実行させる。さらに、主制御部３３０は、ＲＯＭ３２４を含み、ＣＰＵ３２０の初期設定データ、制御データ、プログラムなどを格納する。イメージストレージ３２６は、ハードディスク装置、メモリカードなどの固定または着脱自在のメモリ装置として構成され、画像形成装置１００が取得した画像データや外部コンピュータ３２７から送信される画像データを格納して、ユーザーによる各種処理のために利用可能としている。

操作部３２９は、後述する画像シフトを行う際のシフト量をオペレータが指示するために利用される。シフトにより実現する拡大量や縮小量を指定するための倍率％で指示することにより、ＲＯＭ３２４に記憶されているシフト量に対応したレジスタの設定情報を読み出し、ＲＡＭ３２２にセットする。あるいは、オペレータがレジスタに設定するパラメータ類を直接指定するようにしても良い。

スキャナ部３０２が取得した画像データについてプリンタ部３０８を駆動して感光体ドラム１０４ａなどに静電潜像として画像を出力する場合、ＣＰＵ３２０は、上質紙、プラスチックフィルムなどの受像材の主走査および副走査方向の位置制御を実行する。ＣＰＵ３２０は、副走査方向のスキャンを開始させる場合、ＧＡＶＤ３１０にスタート信号を出力する。ＧＡＶＤ３１０は、スタート信号を受領すると、ＩＰＵ３０６がスキャン処理を開始する。その後、ＧＡＶＤ３１０は、バッファメモリなどに格納した画像データを受信し、その後、その受信した画像データを処理し、処理した画像データをＬＤドライバ３１２に出力する。また、外部コンピュータ３２７からの画像イメージなどを出力する場合には、スキャナ部３０２を動作させずに、画像データや指令コードを、ＲＡＭ３２２やイメージストレージ３２６に蓄積し、ＧＡＶＤ３１０にスタート信号を出力する。その後、ＧＡＶＤ３１０は、バッファメモリなどに格納した画像データをスクリーン処理し、処理した画像データをＬＤドライバ３１２に出力する。

スクリーン処理は、入力画像や入力コマンドに対応した８ビットの画像を、所定の閾値テーブルと比較して、０または１の１ビットの画像データに変換し、あるいは、入力コマンドに対応した、特定の画像パターンやテクスチャで塗りつぶしを行う。あるいは、ＶＣＳＥＬ２００の各ビームの出力が２〜４ビット程度の能力があれば、対応した２〜４ビットのコードに変換する。これにより、画像はスクリーン角を有する２値あるいは少値の画像イメージに変換される。なお、スクリーン角を持たないランダムな網点を形成するようなスクリーン処理の場合には、画像はスクリーン角を持たない。

ＬＤドライバ３１２は、ＧＡＶＤ３１０から画像データを受け取ると、ＶＣＳＥＬ２００の駆動制御信号を生成する。その後、ＬＤドライバ３１２は、駆動制御信号をＶＣＳＥＬ２００に送出することにより、ＶＣＳＥＬ２００を点灯させる。ＬＤドライバ３１２は、半導体レーザ素子を、ＰＷＭ制御などを使用して駆動させる。本実施例のＶＣＳＥＬ２００は、半導体レーザ素子を４０ｃｈ備えるが、ＶＣＳＥＬ２００のチャネル数はこれに限定されない。

図７は、ＧＡＶＤ３１０の詳細な構成を示す。ＧＡＶＤ３１０は、同期信号を受信して、ＩＰＵ３０６から送付される画像データを格納して記憶するＦＩＦＯバッファなどのメモリ３４０を備えていて、ＩＰＵ３０６から送信された画像データを先入れ／先出し方式で画像補正部３４２に渡している。また、インターフェース３２８から受信した画像データや指令をスクリーン処理して生成される画像データもメモリ３４０に記憶される。

画像補正部３４２は、メモリ３４０からスクリーン処理された画像データを読み込んで、画像ビット、すなわち、画像データを副走査方向にシフトすることにより変倍するための補正画素の追加・削除の処理および画像データの副走査方向の補正処理を実行する。

出力データ制御部３４４は、画像補正部３４２が生成した画像データに対応する書き込み信号となる出力データを、半導体レーザ素子のチャネルに割当て、さらに同期検出装置２１０に対して同期信号を与えるための同期制御信号を追加して生成する。生成された駆動制御信号は、ＬＤドライバ３１２に伝送され、ここで論理信号からＶＣＳＥＬを駆動するための電流信号に変換され、ＶＣＳＥＬを駆動する。また、出力データ制御部３４４には、同期検出装置２１０からの同期信号が入力され、ＬＤドライバ３１２への駆動制御信号の伝送を同期させている。なお、メモリ３４０、画像補正部３４２、出力データ制御部３４４の処理は、ＰＬＬ３４６により動作クロックに同期している。

図８は、高解像度化したときの不具合の発生を説明する図である。図８の四角形Ｐ（Ｐ１１〜Ｐ１３、Ｐ３〜Ｐ５など）は、挿入削除の画素位置を示す。挿入削除位置は、このように斜めに配置されている。副走査方向の挿入削除の頻度、すなわち距離Ａに対応した画素数が画素シフトによる変倍率を示す。

四角形Ｐは、Ｐ１１、Ｐ５、Ｐ４、Ｐ３で囲まれる斜め部分の繰り返しにより発生する。このときＰ１１、Ｐ１２の距離は、解像度が上がると、すなわち画素の大きさが小さくなると、その距離が近くなる。このとき、レンズによるビームの集光は必ずしも、解像度の向上に比例しないから、図８のＤに示すように、オーバーラップ（Ｄの露光領域が連続する）を始めてしまう。そのため、画素の挿入で、たとえば黒画素をおくと、これが黒筋として見えてしまう。特に、中間レベルの濃度で顕著になる。あるいは、画素の挿入で白画素をおくと、これが白筋として見えてしまう。

図９は、その対策として、距離Ａをほぼ維持したままで、Ｐ１１、Ｐ１２の距離を広くした場合の挿入削除画素の配置を示す。このときには、Ｐ１１とＰ３の距離Ｃが今度は近くなり、たとえば横方向に黒筋や白筋が目立ちやすくなる。横方向に関しては、電子写真エンジンにおいては、バンディング等が発生しやすく、そのため、Ｐ１１とＰ１２の距離と同じ距離を維持するだけでは、内在する従来のバンディングとあいまって、バンディングが顕在化する。そのため、Ｐ１１、Ｐ１２の距離を単純に広くする方式では、良好な結果が得られない。

つまり、距離Ｃを維持したままで、Ｐ１１、Ｐ１２の距離を広くすると、距離Ａを広くせざるを得ない。距離Ａはシフトによる変倍率を決定するものであり、例えば、２００画素であれば、１／２００で０．５％を実現できるが、距離Ａが４００画素になると、０．２５％となり、０．５％の変倍が実現できないことになり、変倍の可能範囲が狭められ、好ましくない。０．５％の変倍を実現する場合には、画素の距離が接近しすぎて、画像に筋が発生し、好ましくない。

図１０は、本発明の挿入削除画素群の配置を示す。図１０に示すように、Ｐ１２、Ｐ１３は、Ｐ１２’、Ｐ１３’の位置に発生させずに、Ｐ１１の主走査方向に隣接して配置し、小グループを形成する。これにより、図１０では、Ｄの連続部分が、Ｄ１、Ｄ２、Ｄ３のように、小グループ間で、露光領域の重なりが生じない距離だけ離れ、露光領域がグループごとに連続しなくなる。従って、後述するように、図８では、斜めに発生していた筋が、発生しなくなる。なお、小グループを構成する画素数は、電子写真エンジンに応じて適切な数に設定する必要がある。

図１１は、本発明により筋が発生し難くなる理由を説明する図である。例えば、黒画素を挿入する場合で説明する。前述したように、図８のＤの露光円のように挿入画素の露光領域がオーバーラップすると、図１９に示すように、個別露光のオーバーラップ分の合成エネルギーは、現像閾値を越えてしまうため、ここにトナーが付着することになる。これにより、斜めに黒筋が発生する。

ところが、本発明の図１０に示すように、挿入削除画素群を配置すると、図１１（ａ）のように、個別の露光の合成エネルギーは連続することなく、間欠したものとなる。そのため、現像の閾値を超え難くなり、あるいは現像の閾値を超えても電子写真エンジンでは、トナーが安定して付着しないので、連続した筋が発生することはない。

トナーが付着するか否かは、感光体上の積分光量により決まる。すなわち、ビーム形状がブロードであるので、複数のドットによる光の積分値によってトナーが付着するレベルに達する。従って、図１９のように連続させずに、図１１（ａ）のように、数画素で間欠させると、連続した筋は発生しなくなる。

黒画素挿入ではなく、白画素挿入による拡大の場合は、白の領域に白が挿入されても目立たないので、白筋が目立つのは黒の領域に白画素が挿入されたときである。図１１（ｂ）は、それを説明する図である。黒領域は全面レーザ点灯であるから、合成エネルギーは、図１１（ｂ）に示すようになる。ここで、白画素挿入とは、その部分を露光しないのと同じであるから、個別露光の削除分の合成削除エネルギーに対応した分だけ、トナーが付着しないことになる。しかし、図１１（ｂ）の場合では、現像の閾値を大幅に下回ることは無いので、白筋が見えることはない。実際には黒べた部分ではなく、中間領域であったとしても、電子写真エンジンではトナーの散りという問題があるが、白挿入部分にもトナーが散るため、白挿入が間欠で発生してもそれが見えることは、現状の電子写真エンジンでは起こりにくい。

そのため、黒画素挿入であっても白画素挿入であっても、適切な画素数による小グループを構成して間欠して挿入することで、画像の筋が認識されなくなる。

削除の場合を説明すると、削除の場合、画像が黒べた、白べたのときには、画素を削除しても筋にはならないから、小グループを形成させないで削除しても問題ない。しかし、画像が中間濃度の場合であれば、小グループを構成して削除することによりトナーの除去が間欠して起こるので、筋が見え難くなる。

このように、本発明は画像の濃度に関係なく、上記した小グループを形成する挿入削除を実施しているので、画像（特に中間濃度の画像）を検知することなく挿入削除を行うような簡易な構成でも十分に実用に供することができる。

図１２（ａ）は、本発明の挿入削除画素群の他の配置を示す。小グループ間の成す配列に対して、小グループの合成エネルギーができるだけ直角になるようにして、小グループ間の露光領域の重なりが生じないように距離を離す実施例である。

図１２（ｂ）は、本発明の挿入削除画素群のさらに他の配置を示す。すなわち、高解像度の場合の実施例であり、主走査方向に６画素、隣接する副走査方向に２画素の計１２画素を小グループとするものである。

図１２（ｃ）は、本発明の挿入削除画素群のさらに他の配置を示す。すなわち、図１２（ｂ）の別の配置例であり、小グループ間の成す配列に対して、小グループの合成エネルギーができるだけ直角になるようにして距離を離す。

図１３は、本発明の画素群の挿入処理を説明する図である。すなわち、図１０に示すように、画素群（３画素）を挿入して副走査方向に画像がシフト補正される処理を説明する図である。画像補正部３４２により実行される画像補正（挿入）処理は、ＣＭＹＫと同様の回路で独立して行われるので、以下、１色分について説明する。

図１３（ａ）のように、規則的に斜め下方向に平行に並んだ黒印の位置（挿入削除位置）に画素群を挿入し、画像を全体に副走査方向にシフトさせ、（ｂ）のように画像を副走査方向にシフトさせる。

図１４は、本発明の挿入処理を詳細に説明する図である。以下、本実施例では、アドレス座標とは、画像データを主走査ラインアドレス値（Ｒアドレス値）および副走査ラインアドレス値（Ｆアドレス値）で指定した場合の特定の画像ビットを与える各アドレス値のセットとして定義する。また、これらのアドレス座標は、主走査方向および副走査方向のラインに並んだ画素（すなわち画素列）ごとに定められている。そして、画像補正部３４２はＲアドレス値およびＦアドレス値で指定された座標のアドレス（すなわち、画素位置）に位置する画素に対して、画素ビットを挿入する等のシフト補正処理を行う。

図１４（ａ）は、４８００ｄｐｉの元画像を示す。左上から主走査方向に画素がａ０，ａ１，ａ２．．と並び、次の行は左から主走査方向に画素がｂ０，ｂ１，ｂ２．．と並ぶ。主走査方向のアドレスをＲ０，Ｒ１，Ｒ２．．で表し、副走査方向のアドレスをＦ０，Ｆ１，Ｆ２，．．で表す。

これに対して、画像を副走査方向にシフト補正する処理を行う。画素群を挿入すれば、副走査の下方向に画像が全体的にシフトする。逆に縮小する場合には画素群を削除する。

図１４（ｂ）は、画像と対応付けて画素群の挿入位置を＊印で示す。この位置に関する情報は規則的に並んでいるので、実際にはメモリに展開しなくてよい。ロジック回路によって主走査および副走査を与えることにより、この位置に該当するか否かを調べることが可能である。

画素群の挿入による変倍の処理を説明する。
行Ｆ０について、まず列Ｒ０，Ｒ１，Ｒ２のａ０，ａ１，ａ２を読み出す。ここは、図１４（ｂ）のように、挿入位置に該当するので、画素データとして、それぞれダミーデータとして黒を出力する。そして、図１４（ｄ）に示すように、シフト保持レジスタＲ０，Ｒ１，Ｒ２に「１」を書き込み、「＋１」にする。シフト保持レジスタは、初期値が０になっているので、＋１に変わる。次に、Ｒ３，Ｒ４，Ｒ５のａ３，ａ４，ａ５を読み出す。ここは、挿入位置に該当しないので、ａ３，ａ４，ａ５がそのまま出力される。このようにして最初の行を処理する。図１４（ｃ）のＦ０の行は、この処理結果を示す。

次のＦ１行に処理が移る。Ｒ０，Ｒ１，Ｒ２について、最初の画素は、本来はｂ１，ｂ１，ｂ２を読み出すところであるが、Ｒ０，Ｒ１，Ｒ２についてはシフト保持レジスタが「１」になっているので、１つ上のＦ０行のデータを読み出す。そのため、出力はａ０，ａ１，ａ２になる。

Ｒ３に移ると、ここはシフト保持レジスタが「０」になっているので、データをそのまま読み出し、出力はｂ３になる。図１４（ｃ）のＦ１の行は、この処理結果を示す。

同様に処理を行い、Ｆ１４について説明する。Ｒ０，Ｒ１，Ｒ２はシフト保持レジスタが「１」なので、１つ上のデータを読み出し、出力はｉ０，ｉ１，ｉ２になる。Ｒ３，Ｒ４，Ｒ５は挿入位置に該当するので、黒画素を出力する。そして、図１４（ｅ）に示すように、シフト保持レジスタのＲ３，Ｒ４，Ｒ５に「１」をセットする。Ｒ６，Ｒ７，Ｒ８はシフト保持レジスタが「０」なので、そのままｊ６，ｊ７，ｊ８が出力される。このように、挿入削除位置で保持レジスタの値を＋１して、ダミーデータを出力し、挿入削除位置以外ではシフト保持レジスタの値に応じて、数ライン上の値を読み出す。

上記した処理を繰り返すことにより、図１４（ｃ）のように、出力画像は元画像（ａ）と比較して、徐々に副走査方向にずれることになる。これにより、シフト処理が達成される。同様に、画素を削除することにより、シフトによる縮小処理も達成できる。

図１５は、本発明による画素群の削除を詳細に説明する図である。図１５（ａ）は、４８００ｄｐｉでの元画像を示し、左上から主走査方向に画素がａ０，ａ１，ａ２．．．と並び、次の行は左から主走査方向に画素がｂ０，ｂ１，ｂ２．．と並ぶ。

主走査方向のアドレスをＲ０，Ｒ１，Ｒ２．．で表し、副走査方向のアドレスをＦ０，Ｆ１，Ｆ２，．．で表す。これに対して、画素群を削除することにより、副走査の上方向に画像が全体的にシフトし、画像が縮小する。

図１５（ｂ）は、画像と対応付けて画素群の削除位置を＊印で示す。画素群の挿入処理と同様に、この位置に関する情報は規則的に並んでいるので、ロジック回路によって主走査および副走査を与えることにより、この位置に該当するか否かを調べることが可能である。

画素群の削除による変倍の処理を説明する。
行Ｆ０について、まず列Ｒ０，Ｒ１，Ｒ２について説明する。ここは、図１５（ｂ）のように、削除位置に該当するので、画素データとして次の列のｂ０，ｂ１，ｂ２を出力する。そして、図１５（ｄ）に示すように、シフト保持レジスタＲ０，Ｒ１，Ｒ２に「−１」を書き込み、「−１」にする。シフト保持レジスタは、初期値が０になっているのでレジスタの値は−１となる。次に、Ｒ３，Ｒ４，Ｒ５のａ３，ａ４，ａ５を読み出す。ここは、削除位置に該当しないので、ａ３，ａ４，ａ５がそのまま出力される。このようにして最初の行を処理する。図１５（ｃ）のＦ０の行は、この処理結果を示す。

次のＦ１行に処理が移る。Ｒ０，Ｒ１，Ｒ２について、最初の画素は、本来はｂ１，ｂ１，ｂ２を読み出すところであるが、Ｒ０，Ｒ１，Ｒ２についてはシフト保持レジスタが「−１」になっているので、１つ下のＦ２行のデータを読み出す。そのため、出力はｃ０，ｃ１，ｃ２になる。

Ｒ３に移ると、ここはシフト保持レジスタが「０」になっているので、データをそのまま読み出し、出力はｂ３になる。図１５（ｃ）のＦ１の行は、この処理結果を示す。

同様に処理を行い、Ｆ１４について説明する。Ｒ０，Ｒ１，Ｒ２はシフト保持レジスタが「−１」なので、１つ下の行のデータを読み出し、出力はｋ０，ｋ１，ｋ２になる。Ｒ３，Ｒ４，Ｒ５は図１５（ｂ）に示すように削除位置に該当するので、１つ下の行のデータｋ３，ｋ４，ｋ５を出力する。そして、図１５（ｅ）に示すように、シフト保持レジスタのＲ３，Ｒ４，Ｒ５に「−１」をセットする。Ｒ６，Ｒ７，Ｒ８はシフト保持レジスタが「０」なので、そのままｊ６，ｊ７，ｊ８が出力される。

上記した処理を繰り返すことにより、図１５（ｃ）のように、出力画像は元画像（ａ）と比較して、徐々に副走査の上方向にずれることになる。これにより、シフト処理が達成される。

図１６（ａ）は、図１２（ｂ）の実施例に対応した、挿入削除発生パターンの例であり、図１６（ｂ）は、図１２（ａ）の実施例に対応した、挿入削除発生パターンの例である。

図１７は、画像補正部（図７）の詳細な構成（挿入・削除信号発生回路）を示す。挿入信号は、図１３に示すように元画像に対して規則的に発生するため、ＲクロックおよびＦクロックから生成できる。図１３、１４の例ではＦアドレスに関しては、１４の間隔ごとに、Ｒアドレスに関しては、１２の間隔ごとに発生し、ただし、Ｒアドレス方向については、最初のオフセットが少しずつ異なっている。

初期値テーブル３４２６には、ｃ進カウンタ３４２５の初期値と、挿入・削除の対象となるＦアドレスと、主走査方向の連続する画素数が設定されている。図１３、１４の例では、Ｆアドレスとして、Ｆ０、Ｆ１４が設定され、ｃ進カウンタ３４２５は４進カウンタで構成され、Ｆ０の時には３、Ｆ１４の時には２となる初期値が設定され（４進カウンタ３４２５の初期値が、Ｆ０の時には３、Ｆ１４の時には２となる）、画素数として３が設定される。

これら初期値とＦアドレスに関する情報は、予め初期値テーブル３４２６に格納されており、ＣＰＵ３２０からの切り替え信号３４２１に基づき、挿入削除頻度を切り替えることができる。

図１７（ａ）で説明すると、対象ライン判断部３４２４は、Ｆクロック３４３０をカウントするＦアドレスカウンタ３４２３が、初期値テーブル３４２６に設定された挿入・削除対象とするＦアドレスであるか否かを判断する。

図１４の例では、ＦアドレスのＦ０とＦ１４が副走査アドレスの挿入位置であり、初期値テーブル３４２６には、Ｆ０とＦ１４が設定されている。

対象のＦアドレスと判断された場合に、ｃ進カウンタ３４２５は、Ｒアドレスに相当するＲクロック３４２２を分周回路３４２８で分周した信号をカウントするように構成する。図１３、１４の場合では、４進のカウンタを構成し、０から３までをカウントする。挿入・削除対象とするＦアドレスがＦ０である場合、カウンタ３４２５が３のときにキャリー信号が発生する。そして、主走査方向のカウンタのキャリー信号が出力している間だけ、初期値テーブル３４２６に設定されている画素数のＲクロック３４２２とＡＮＤした信号を挿入削除信号（隣接する３画素Ｒ０、Ｒ１、Ｒ２）として、挿入削除信号発生回路３４２７から発生し、図１４（ｂ）に示すような挿入削除位置情報を発行することができる。

また、図１７（ｂ）は、図１２（ｂ）の実施例に示す、小グループを構成するための挿入削除信号の発生回路の構成を示す。

図１７（ｂ）で説明すると、Ｆクロック３４３０をＦ分周３４２９した後、Ｆアドレスカウンタ３４２３がカウントするので、対象ラインの判断は、例えば２ラインごとに対象ラインとして判断する。対象のＦアドレスと判断された場合に、ｃ進カウンタ３４２５に対して、Ｒアドレスに相当するＲクロック３４２２を分周回路３４２８でＲ分周した信号をカウントさせるように構成する。図１６（ａ）の場合では、７進のカウンタを構成し、０から６までをカウントする。６のときにキャリー信号が発生し、主走査方向のカウンタのキャリー信号が出力している間だけ、初期値テーブル３４２６に設定されている画素数（６画素）のＲクロック３４２２とＡＮＤした信号を挿入削除信号として、挿入削除信号発生回路３４２７から発生する。これにより、副走査方向２×主走査方向６という挿入削除信号を生成することができる。なお、削除信号発生回路は、図１７と同一の回路である。

本発明は、前述した実施例の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（ＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読出し実行することによっても達成される。この場合、記憶媒体から読出されたプログラムコード自体が前述した実施例の機能を実現することになる。プログラムコードを供給するための記憶媒体としては、例えば、ハードディスク、光ディスク、光磁気ディスク、不揮発性のメモリカード、ＲＯＭなどを用いることができる。また、コンピュータが読出したプログラムコードを実行することにより、前述した実施例の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施例の機能が実現される場合も含まれる。さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施例の機能が実現される場合も含まれる。また、本発明の実施例の機能等を実現するためのプログラムは、ネットワークを介した通信によってサーバから提供されるものでも良い。

２１０ 同期検知装置
３１０ ＧＡＶＤ
３１２ ＬＤドライバ
３４０ メモリ
３４２ 画像補正部
３４４ 出力データ制御部
３４６ ＰＬＬ

特開２００９−８３４７２号公報 特許第４２５３８４３号公報

Claims (5)

1. 画像信号に従って露光し、電子写真プロセスにより画像を形成する画像形成手段と、前記画像に対して規則的に画素を挿入または削除（以下、挿入削除）することにより画像の拡大または縮小を行う画像補正手段を備えた画像形成装置において、
   前記画像補正手段は、主走査方向、副走査方向における挿入削除画素位置を設定する設定手段と、主走査クロックを分周する分周手段と、前記分周手段の出力をカウントする第１のカウント手段と、副走査クロックをカウントする第２のカウント手段と、前記第２のカウント手段のカウント値が前記設定された副走査方向における挿入削除画素位置であるか否かを判定する判定手段と、前記判定の結果、前記設定された副走査方向における挿入削除画素位置であるとき、前記第１のカウント手段のカウント結果に基づいて、前記主走査方向における挿入削除画素位置に相当する、前記主走査クロックの挿入削除信号を出力する出力手段と、を備え
   前記画像補正手段は、複数の挿入削除画素が隣接するように配置することにより挿入削除画素群を生成し、前記挿入削除画素群の露光領域同士が重ならないように配置すること、を特徴とする画像形成装置。
2. 前記挿入削除画素群の配列方向に対して、前記挿入削除画素群の露光の合成エネルギーが直交していることを特徴とする請求項１記載の画像形成装置。
3. 前記挿入削除画素群は、主走査方向の挿入削除画素位置に配置されていることを特徴とする請求項１記載の画像形成装置。
4. 前記挿入削除画素群は、副走査方向に隣接している、複数の主走査方向の挿入削除画素位置に配置されていることを特徴とする請求項１記載の画像形成装置。
5. 前記挿入削除画素群は、主走査方向に対して所定の角度で配置されていることを特徴とする請求項１記載の画像形成装置。

Images