[go: up one dir, main page]

JP5583846B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5583846B2
JP5583846B2 JP2013508733A JP2013508733A JP5583846B2 JP 5583846 B2 JP5583846 B2 JP 5583846B2 JP 2013508733 A JP2013508733 A JP 2013508733A JP 2013508733 A JP2013508733 A JP 2013508733A JP 5583846 B2 JP5583846 B2 JP 5583846B2
Authority
JP
Japan
Prior art keywords
recess
drift layer
semiconductor device
region
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013508733A
Other languages
English (en)
Other versions
JPWO2012137412A1 (ja
Inventor
健一 大塚
寛 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013508733A priority Critical patent/JP5583846B2/ja
Publication of JPWO2012137412A1 publication Critical patent/JPWO2012137412A1/ja
Application granted granted Critical
Publication of JP5583846B2 publication Critical patent/JP5583846B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

この発明は、炭化珪素半導体装置などの半導体装置に関するものであり、特に、電力用半導体装置として用いられる半導体装置の電界緩和構造に関する。
炭化珪素（ＳｉＣ）を用いた電力用半導体装置は、温度特性および耐圧特性に優れたデバイスとして知られている。そして、その電力用半導体装置の活性領域の外縁部には、終端構造と呼ばれる電界緩和構造が設けられる。
例えば、電力用半導体装置の１種であるショットキ障壁ダイオード素子の終端構造として、ショットキ電極の外周の半導体領域にショットキ電極中央下部の半導体領域と異なる導電性の領域を設け、この領域の不純物濃度を素子の外周に向けて段階的に小さくするＪｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ（ＪＴＥ）構造が知られている（特許文献１など）。また、複数の不純物濃度の領域を素子の平面方向に加えて深さ方向にも組み合わせて終端構造の不純物面密度を素子の外周に向けて段階的に小さくした構造（特許文献２など）も知られている。
このような、不純物濃度や不純物面密度を段階的に変化させた構造を形成するためには、それぞれの領域に対してイオン注入またはエピタキシャル成長などの不純物添加工程が行われていたが、そのため、段階的に変化させた構造を形成するためには、それに応じた製造工程数を経る必要が生じ、製造工程が増加する場合があった。製造工程が増加すると、その増加した工程分だけ製造コストが増加することになる。
一方、半導体製造方法において、フォトリソグラフィー工程数を増加させずに不純物濃度が異なる複数の領域を形成する試みが、いくつか知られている。例えば、マスクを用いて半導体層にイオン注入する際に、所定のマスク形状で所定の密度でイオン注入した後に、マスクを縮減し後退させて、別の密度でイオンを注入する方法（特許文献３など）、イオンを部分的に透過させる膜を通してイオンを注入する部分を設けることにより、部分的に透過させる膜を通さないでイオン注入した領域と深さ方向に不純物濃度分布の異なる領域を同時に形成する方法（特許文献４など）、マスクに段差や斜め断面形状部分を設け、このマスクを通して不純物をイオン注入した後に、不純物を熱拡散させる方法（特許文献５など）が、知られていた。
また、２段階の傾斜構造を有するアライメントマークは、知られていた（例えば、特許文献６など）。
特表２００１−５０８９５０号公報 特開２００３−３０３９５６号公報 特開昭６１−５９８６８号公報 特開平８−３２１５１６号公報 特開平９−８０５０号公報 特開２００７−２７３７２７号公報
しかしながら、特許文献１〜５のようなイオン注入によるドーピング方法によれば、フォトリソグラフィー工程以外のイオン注入工程自身が減少しないなど、製造コストの低減という観点からは、製造工程の簡略化が十分ではない場合があった。また、不純物濃度の拡散が容易でない炭化珪素を用いた半導体装置への適用が困難なものがあった。
この発明は、上記のような課題を解決するためになされたものであり、イオン注入の工程およびフォトリソグラフィー工程の数を増加させないで、半導体装置の終端構造を容易に製造することを可能にする半導体装置を得ることを目的とする。
また、この発明は、イオン注入の工程およびフォトリソグラフィー工程の数を増加させないで、半導体装置の終端構造を容易に製造できる製造方法を提供することを目的とする。
本発明の半導体装置は、炭化珪素で形成された半導体基板の第１の主面上に形成された炭化珪素で形成された第１導電型のドリフト層と、ドリフト層の表層部に形成された素子領域と、素子領域から所定の間隔をおいて外側のドリフト層にリング状に形成された、側壁がドリフト層表面に対してテーパー形状であるリセス部と、リセス部の底部からリセス部の内側にわたって形成され、リセス部のある箇所の厚さがリセス部のない箇所の厚さより小さく、該領域の側面がドリフト層表面に対して垂直である第２導電型の不純物領域とを備えるものである。
本発明によれば、イオン注入工程およびフォトリソグラフィー工程の数を増加させることなく、高い電界緩和性能を備えた終端構造を有する半導体装置を容易に製造でき、製造コストを低減できる。
この発明の実施の形態１における半導体装置を模式的に表す断面模式図である。 この発明の実施の形態１における半導体装置を模式的に表す平面図である。 この発明の実施の形態１における半導体装置の製造方法を模式的に表す断面模式図である。 この発明の実施の形態１における半導体装置を模式的に表す断面模式図である。 この発明の実施の形態１における半導体装置を模式的に表す断面模式図である。 この発明の実施の形態２における半導体装置を模式的に表す断面模式図である。 この発明の実施の形態２における半導体装置の製造方法を模式的に表す断面模式図である。 この発明の実施の形態３における半導体装置を模式的に表す断面模式図である。 この発明の実施の形態３における半導体装置の製造方法を模式的に表す断面模式図である。 この発明の実施の形態４における半導体装置を模式的に表す断面模式図である。 この発明の実施の形態４における半導体装置の製造方法を模式的に表す断面模式図である。 この発明の実施の形態４における半導体装置の製造方法を模式的に表す断面模式図である。
実施の形態１．
まず、本発明の実施の形態１における半導体装置の構成を説明する。図１は、本発明の実施の形態１における半導体装置を示す断面模式図である。
図１は、炭化珪素半導体を用いたショットキ障壁ダイオードである半導体装置の断面模式図である。図１において、半導体基板１の第１の主面上にドリフト層２が形成されている。ドリフト層２の表面上にはアノード電極１８（ショットキ電極）が形成されている。
アノード電極１８の端部から所定の距離だけ離れた外側のドリフト層２の表層部には、リセス（掘り込み）部３１が設けられており、アノード電極１８の端部からリセス部３１の底部にわたって不純物領域１３が形成されている。
不純物領域１３は、リセス部３１のない第１不純物領域１３ａで深く、リセス部３１の下部の第２不純物領域１３ｂで浅く形成されている。また、リセス部３１のさらに外側のドリフト層２の表層部には、アライメントマーク３０となるリセス構造が設けられている。
さらに、半導体基板１の第１の主面の反対側に第２の主面に接して、カソード電極１９が形成されており、アノード電極１８の上部には、配線電極（メタライズ電極）２０が形成されている。また、アノード電極１８、配線電極２０の上部からリセス構造が設けられたドリフト層２の上部にかけて、絶縁膜１７が形成されている。
図２は、本発明の実施の形態１における半導体装置を示す平面図である。図２では、リセス構造であるリセス部３１とアライメントマーク３０およびアノード電極１８は点線で示しており、主にリセス構造と不純物領域１３との関係を明確にするために、リセス構造と不純物領域１３以外は透過させて記載している。
図２において、アノード電極１８が形成された素子領域の周囲に終端構造と呼ばれる電界緩和構造が形成されている。不純物領域１３は、アノード電極１８の端部の下部、すなわち、リセス部３１の内側（素子領域側）から、リセス部３１の底部の中程までリング状に形成されている。また、アライメントマーク３０は、リセス部３１の外側に、孤立して形成されている。
ここで、半導体基板１は、低抵抗ｎ型炭化珪素基板である。ドリフト層２は、ｎ型炭化珪素半導体層であり、そのダイオードの耐圧仕様に応じて、厚さが４〜１５０μｍ、不純物濃度が５×１０14〜３×１０16ｃｍ-3の範囲などで形成される。リセス部３１およびアライメントマーク３０の深さは、０．１μｍ以上であればよく、例えば、０．３μｍ以上、０．８μｍ以下などであればよい。
第１不純物領域１３ａおよび第２不純物領域１３ｂは、ともにｐ型炭化珪素半導体で形成されており、第２不純物領域１３ｂの不純物面密度は、第１不純物領域１３ａの不純物面密度より小さく設定される。ここで、不純物面密度とは、不純物領域の厚さ（深さ）に不純物領域の体積あたりの不純物密度を乗じたものである。ダイオードの耐圧仕様にも依るが、第１不純物領域１３ａおよび第２不純物領域１３ｂの不純物体積密度は、１×１０17〜１×１０19ｃｍ-3などの範囲であればよい。
また、アノード電極１８の材料は、Ｔｉなどであればよく、カソード電極１９の材料はＮｉなどであればよい。また、配線電極２０は、低抵抗のＡｌやＣｕなどであればよい。
さらに、絶縁膜１７は、ＳｉＮやＳｉＯ２などの無機系絶縁膜であってもよいし、ポリイミドなどの有機系絶縁膜であってもよい。
次に、本実施の形態の半導体装置である炭化珪素ショットキ障壁ダイオードの製造方法について説明する。図３は、本実施の形態の半導体装置の製造方法を説明する断面模式図である。
まず、図３（ａ）に示すように、エピタキシャル成長されたドリフト層２を表面に有する半導体基板１のドリフト層２の表面上に、所定の箇所に開口を有するレジストマスク５１を形成し、レジストマスク５１を通してドリフト層２の一部をエッチングする。レジストマスク５１の開口は、後にリセス部３１になる箇所、および、アライメントマーク３０になる箇所に設ける。
エッチングは、反応性イオンエッチング（ＲＩＥ）などのドライエッチング法で行えばよい。また、リセス部３１およびアライメントマーク３０となるリセス構造のエッチングの深さは、同じ深さで、アライメントマークとして読み取りが容易になるように０．１μｍ以上とする。
次に、図３（ｂ）に示すように、図３（ａ）で形成したレジストマスク５１を除去し、リセス部３１およびアライメントマーク３０を設けたドリフト層２の表面上全面に平坦化膜５２を形成する。さらに、その平坦化膜５２の上にレジストマスク５３を形成する。レジストマスク５３には、不純物領域１３に対応する箇所に開口を設けておく。
ここで、平坦化膜５２の膜厚は、リセス部３１以外の箇所でも平坦化膜５２が塗布されるように、リセス部３１の深さより大きくする。望ましくは、平坦化膜５２の膜厚は、リセス構造のないところで、リセス構造の深さ程度の２倍以内などであればよく、例えば、０．１〜０．８μｍなどであればよい。
次に、図３（ｃ）に示すように、平坦化膜５２およびレジストマスク５３を通して、不純物領域１３を形成するためのイオンを注入する。ｐ型の不純物領域１３を形成する場合は、ＡｌやＢなどのｐ型不純物を注入すればよく、また、加速エネルギーは、平坦化膜５２の厚さやイオン種にも依存するが、２００〜７００ＫｅＶ、望ましくは、３５０〜５００ＫｅＶなどであればよい。つづいて、図３（ｄ）に示すように、平坦化膜５２およびレジストマスク５３を除去した後、注入イオンの活性化熱処理を行い、ドリフト層２側に、アノード電極１８、配線電極２０、絶縁膜１７を、また、半導体基板１の第２の主面に接してカソード電極１９を形成することにより、図１に示した炭化珪素ショットキ障壁ダイオードを製造できる。
ここで、平坦化膜５２は、回転塗布して形成するＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜などであればよいが、平坦化して塗布できる膜であれば、これに限るものではなく、粘度の小さいフォトレジストなどであってもよい。
また、ドリフト層２の材料である炭化珪素半導体と平坦化膜５２との間にイオンの透過率に差があると、リセス部３１と、リセス構造のない箇所で、イオンが到達する絶対深さに違いが生じ、第１不純物領域１３ａの底面と第２不純物領域１３ｂの底面の深さが異なって形成される。例えば、平坦化膜５２が結晶構造を持たず、ドリフト層２が結晶構造を持つ場合、リセス構造のない箇所の平坦化膜５２が薄く、ドリフト層２の結晶面によっては注入イオンのチャネリングの影響により、第１不純物領域１３ａの底面の方が第２不純物領域１３ｂの底面より深く形成される場合がある。
また、レジストマスク５３の開口部は、リセス部３１の一方の端を含むように設定する。このようにすることにより、第１不純物領域１３ａと第２不純物領域１３ｂとの絶対深さ（リセス構造のないドリフト層２表面からの深さ）を変えることができ、さらに、第２不純物領域１３ｂはリセス３１部に形成されていることから、第１不純物領域１３ａと第２不純物領域１３ｂとの厚さに大きな差を設け、第１不純物領域１３ａの厚さを第２不純物領域１３ｂの厚さより大きくすることができる。したがって、第１不純物領域１３ａと第２不純物領域１３ｂとの不純物面密度にも大きな差をつけることができ、絶縁耐圧を向上させることができる。
なお、炭化珪素半導体と平坦化膜５２とでイオンの透過率に差がない場合は、図４にその断面模式図を示すように、第１不純物領域１３ａと第２不純物領域１３ｂの絶対深さが同程度になる場合がある。このような場合であっても、第１不純物領域１３ａと第２不純物領域１３ｂの厚さに差があるため、第２不純物領域１３ｂの領域で第１不純物領域１３ａの領域より不純物面密度を小さくすることができる。また、平坦化膜５２のイオンの透過率が炭化珪素半導体のイオンの透過率より高い場合やチャネリングの影響により、図５にその断面模式図を示すように、第１不純物領域１３ａより第２不純物領域１３ｂの絶対深さが深くなる場合がある。このような場合であっても、第２不純物領域１３ｂの厚さが第１不純物領域１３ａの厚さより小さくなり、第２不純物領域１３ｂの領域で第１不純物領域１３ａの領域より不純物面密度を小さくすることができる。
また、平坦化膜５２が結晶構造を有しておらず、炭化珪素半導体が結晶構造を備えているとき、炭化珪素半導体の結晶方位に傾斜を設けている場合は、その傾斜も考慮に入れてイオン注入する向きを設定することにより、チャネリングの効果を大きくでき、リセス構造のある箇所よりリセス構造のない箇所の不純物面密度を更に大きくできる。
このように、本実施の形態の半導体装置によれば、簡単な構造で絶縁耐圧を向上させることができる。また、本実施の形態の半導体装置の製造方法によれば、高い絶縁耐圧をもたらす終端構造を容易に製造でき、製造コストを低減できる。
実施の形態２．
本発明の実施の形態２における半導体装置である炭化珪素ショットキ障壁ダイオードの構成を説明する。図６は、本発明の実施の形態２における炭化珪素ショットキ障壁ダイオードを示す断面模式図である。
本実施の形態の半導体装置においては、実施の形態１の半導体装置ではリセス部３１およびアライメントマーク３０のリセス構造の側面がドリフト層２の表面に対して垂直に形成されていたところをテーパー形状にしている。その他の部分については、実施の形態１で説明したものと同様であるので詳しい説明を省略する。
図６において、アノード電極１８の端部の下部のドリフト層２の表層部には、アノード電極１８の端部の内外をまたぐように不純物領域１３が形成されている。アノード電極１８の端部より外側のドリフト層２の表層部には、側面にテーパーが付いたリセス部３１が形成されており、不純物領域１３は、リセス部３１のない第１不純物領域１３ａで深く、リセス部３１の下部の第２不純物領域１３ｂで浅く形成されている。ここで、第２不純物領域１３ｂは、平面方向において、リセス部３１のある位置まで形成されている。
また、リセス構造のさらに外側のドリフト層２の表層部には、アライメントマーク３０となる、側面がテーパー形状のリセス構造が設けられている。
リセス部３１およびアライメントマーク３０のリセス構造の側面のテーパー角度は、ドリフト層２の表面に対して４５°以上などであればよく、例えば４５〜７５°などであればよい。
次に、本実施の形態の半導体装置である炭化珪素ショットキ障壁ダイオードの製造方法について説明する。図７は、本実施の形態の半導体装置の製造方法を説明する断面模式図である。
まず、図７（ａ）に示すように、エピタキシャル成長されたドリフト層２を表面に有する半導体基板１のドリフト層２の表面上に、所定の箇所に開口を有するレジストマスク５１を形成し、レジストマスク５１を通してドリフト層２の一部をテーパー形状にエッチングする。エッチングは、反応性イオンエッチング（ＲＩＥ）などのドライエッチング法で行えばよい。
次に、図７（ｂ）に示すように、図７（ａ）で形成したレジストマスク５１を除去し、ドリフト層２の表面上全面に平坦化膜５２を形成する。さらに、その平坦化膜５２の上にレジストマスク５３を形成する。レジストマスク５３には、不純物領域１３に対応する箇所に開口を設けておく。
次に、図７（ｃ）に示すように、平坦化膜５２およびレジストマスク５３を通して、不純物領域１３を形成するためのｐ型の不純物となるイオンを注入する。つづいて、図７（ｄ）に示すように、平坦化膜５２およびレジストマスク５３を除去した後、ドリフト層２側に、アノード電極１８、配線電極２０、絶縁膜１７を、また、半導体基板１の第２の主面に接してカソード電極１９を形成することにより、図６に示した炭化珪素ショットキ障壁ダイオードを製造できる。
本実施の形態の半導体装置によれば、リセス部３１の内外をまたぐ不純物領域１３に複数の不純物面密度の領域を形成できることに加えて、複数の不純物面密度の領域の境界領域に隣接する２つの領域の不純物面密度の間の不純物面密度で、不純物面密度が漸次変化する領域を形成でき、より電界緩和性能を向上させた終端構造の半導体装置を得ることができる。また、このような電界緩和性能を向上させた終端構造を有する半導体装置を容易に製造でき、製造コストを低減できる。
実施の形態３．
本発明の実施の形態３における半導体装置である炭化珪素ショットキ障壁ダイオードの構成を説明する。図８は、本発明の実施の形態３における半導体装置を示す断面模式図である。
本実施の形態の半導体装置においては、実施の形態２の半導体装置では１段だったリセス構造を２段にしている。その他の部分については、実施の形態２で説明したものと同様であるので詳しい説明を省略する。
図８は、炭化珪素半導体を用いたショットキ障壁ダイオードである半導体装置の断面模式図である。図８において、ドリフト層２の表層部に設けられたアライメントマーク３０およびリセス部３１は、２段の段差を備えたリセス構造になっている。リセス構造の側面は、２段のテーパー形状であり、その詳細については、特許文献６に記載されているとおりである。
不純物領域１３は、第３不純物領域１３ｃと第４不純物領域１３ｄと第５不純物領域１３ｅとの３つの領域に分かれ、その厚さは、第３不純物領域１３ｃより第４不純物領域１３ｄが小さく、第４不純物領域１３ｄより第５不純物領域１３ｅが小さい。
また、不純物面密度は、第３不純物領域１３ｃ、第４不純物領域１３ｄ、第５不純物領域１３ｅの順に小さくなっている。
次に、本実施の形態の半導体装置である炭化珪素を用いたショットキ障壁ダイオードの製造方法について説明する。図９は、本実施の形態の半導体装置の製造方法を説明する断面模式図である。
まず、図９（ａ）に示すように、エピタキシャル成長されたドリフト層２を表面に有する半導体基板１のドリフト層２の表面上の所定の箇所に開口を有するレジストマスク５１ａを形成し、レジストマスク５１ａを通してドリフト層２の一部をテーパー形状にエッチングする。レジストマスク５１ａの開口は、後にリセス部３１ａになる箇所およびアライメントマーク３０ａになる箇所に設ける。
次に、レジストマスク５１ａを除去後、図９（ｂ）に示すように、図９（ａ）で説明したように形成したリセス部３１ａおよびアライメントマーク３０ａの底部にのみ開口を有するレジストマスク５１ｂを形成し、レジストマスク５１ｂを通してリセス構造の底部をテーパー形状にエッチングする。
この２回のエッチングはドライエッチングなどで行えばよい。また、エッチングの深さは、アライメントマークとして読み取れるように、０．１μｍ以上とする。ただし、深さは、１μｍを越えないようにする。テーパー角度は、ドリフト層表面に対して４５°以上、４５〜７５°などであればよい。
つづいて、レジストマスク５１ｂを除去後、図９（ｃ）に示すように、平坦化膜５２を全面に形成する。さらに、その平坦化膜５２の上に別のレジストマスク５３を形成する。
レジストマスク５３には、不純物領域１３に対応する箇所に開口を設けておく。
次に、図９（ｄ）に示すように、平坦化膜５２およびレジストマスク５３を通して、不純物領域１３を形成するためのイオンを注入する。不純物領域１３は、ショットキ電極１８端部となるリセスが形成されていないドリフト層２の表層からリセス構造の底部までの位置に形成される。
つづいて、図９（ｅ）に示すように、平坦化膜５２およびレジストマスク５３を除去した後、ドリフト層２側に、アノード電極１８、配線電極２０、絶縁膜１７を、また、半導体基板１の第２の主面に接してカソード電極１９を形成することにより、図８に示したショットキ障壁ダイオードを製造できる。
このように、本実施の形態の半導体装置によれば、１回のイオン注入工程により、３段階の面密度の不純物領域を形成でき、高い絶縁耐圧をもたらす終端構造を容易に得ることができる。また、同時に、読み取り誤差の少ないアライメントマーク３０を得ることができる。
さらに、本実施の形態の半導体装置のように、リセス構造の側面をテーパー形状にすることにより、３段階の面密度の不純物領域の間に不純物面密度の遷移領域を形成できるので、より高い電界緩和構造を有する終端構造の半導体装置を得ることができる。
実施の形態４．
発明の実施の形態４における半導体装置の構成を説明する。図１０は、本発明の実施の形態４における半導体装置を示す断面模式図である。
本実施の形態の半導体装置においては、実施の形態１乃至３ではショットキ障壁ダイオードであった半導体素子を金属・酸化膜・半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）としている。その他の部分については、実施の形態１および２で説明したものと同様であるので詳しい説明を省略する。
図１０は、炭化珪素半導体を用いたＭＯＳＦＥＴである半導体装置の断面模式図である。図１０において、ｎ型の炭化珪素で構成される半導体基板１上にｎ型の炭化珪素半導体のドリフト層２が形成されており、その上面には、ｐ型のウェル領域３が選択的に形成されている。さらに、ウェル領域３の内部の表層部には、ｎ型のソース領域４が選択的に形成されている。また、ソース領域４とウェル領域３とドリフト層２とにまたがる領域上にはゲート絶縁膜５およびゲート電極６が形成され、さらにその上部と素子領域の周辺部のドリフト層２の上部には、層間絶縁膜７が形成されている。層間絶縁膜７には、ソース領域４とウェル領域３との２つの領域へのコンタクトとなる領域が開口され、そこにソース電極８および配線金属１０が形成されている。また、半導体基板１の第２の主面である裏面側にはドレイン電極９が形成されている。
ＭＯＳＦＥＴが形成されている素子領域の最外周に外側には、ウェル領域３につながって、終端構造と呼ばれる電界緩和構造が形成されている。終端構造においては、素子領域の最外周から所定の距離だけ離れた外側のドリフト層２の表層部には、リセス（掘り込み）部３１が設けられており、最外周のウェル領域３からリセス部３１の底部にわたって不純物領域１３が形成されている。
不純物領域１３は、リセス部３１のない第１不純物領域１３ａで深く、リセス部３１の下部の第２不純物領域１３ｂで浅く形成されている。また、リセス構造のさらに外側のドリフト層２の表層部には、アライメントマーク３０となるリセス構造が設けられている。
リセス部３１の上部には層間絶縁膜７と同じ絶縁膜が形成されている。
次に、本実施の形態の半導体装置である炭化珪素を用いたＭＯＳＦＥＴの製造方法について説明する。図１１は、本実施の形態の半導体装置の製造方法を説明する断面模式図である。
まず、図１１（ａ）に示すように、エピタキシャル成長されたドリフト層２を第１の主面の表面に有する半導体基板１のドリフト層２の表面上に、所定の箇所に開口を有するレジストマスク５５を形成し、レジストマスク５５を通してドリフト層２の一部をエッチングする。エッチングは、反応性イオンエッチング（ＲＩＥ）などのドライエッチング法で行えばよい。レジストマスク５５の開口は、後にリセス構造になる箇所、および、アライメントマーク３０になる箇所に設ける。
次に、図１１（ｂ）に示すように、図１１（ａ）で形成したレジストマスク５５を除去し、ドリフト層２の表面上全面に平坦化膜５６を形成する。さらに、その平坦化膜５６の上にレジストマスク５７を形成する。レジストマスク５７には、不純物領域１３およびウェル領域３に対応する箇所に開口を設けておく。
次に、図１１（ｂ）に示すように、平坦化膜５６およびレジストマスク５７を通して、不純物領域１３およびウェル領域３を形成するためのｐ型の不純物イオンを注入する。つづいて、図１１（ｃ）に示すように、平坦化膜５６およびレジストマスク５７を除去した後、レジストマスク５９を形成し、ソース領域４を形成するためのｎ型の不純物イオンを注入する。レジストマスク５９を除去後、さらに、ドリフト層２側に、ソース電極９、配線電極１０を、また、半導体基板１の第２の主面に接してドレイン電極９を形成することにより、図１０に示した炭化珪素ＭＯＳＦＥＴを製造できる。
本実施の形態の半導体装置によれば、ＭＯＳＦＥＴのウェル領域３の形成と同じイオン注入工程で不純物領域１３を形成でき、容易に、電界緩和性能を向上させた終端構造を備えたＭＯＳＦＥＴを得ることができる。また、このような電界緩和性能を向上させた終端構造を有する半導体装置を容易に製造できるので、製造コストを低減できる。
なお、本実施の形態の半導体装置によれば、リセス部３１およびアライメントマーク３０のリセス構造の側面が表面に対して垂直に形成されていたが、図１２にその断面構造の例を示すように、リセス構造の側面をテーパー形状にすることにより、リセス部３１の内外をまたぐ不純物領域１３に複数の不純物面密度の領域を形成できることに加えて、複数の不純物面密度の領域の境界領域に隣接する２つの領域の不純物面密度の間の密度で、密度が漸次変化する領域を形成でき、より電界緩和性能を向上させた終端構造の半導体装置を得ることができる。
また、本実施の形態の半導体装置においては、リセス部３１の上部に形成する絶縁膜を層間絶縁膜７と同じ絶縁膜としたが、リセス部３１の上部に形成する絶縁膜は、層間絶縁膜７と異なる材質の有機材料の絶縁膜などであってもよい。
なお、実施の形態１〜４においては、第１の導電型をｎ型、第２の導電型をｐ型として説明したが、これに限るものではなく、第１の導電型をｐ型、第２の導電型をｎ型としても同様の効果を奏する。
また、実施の形態１〜４においては、炭化珪素半導体を例にとって説明したが、ＧａＮなどの窒化半導体、ＧａＡｓ、Ｓｉなどその他の半導体材料の半導体装置であっても同様の効果を奏する。
炭化珪素半導体はイオン注入後の活性化アニール温度を高くする必要があり、アライメントマークをリセス構造にする必要性が高いので、本発明を炭化珪素半導体に適用すると、工程削減の効果が大きく、より大きな効果を奏する。また、炭化珪素半導体は、不純物が他の材料の半導体より拡散しにくいため、本発明を用いて不純物領域を形成すると、他の材料の半導体に適用した場合より、不純物領域の不純物濃度分布を意図的に形成する効果が顕著であり、電界緩和特性の改善の点において、より大きな効果を奏する。
さらに、実施の形態１〜４においては、半導体装置としてＭＯＳＦＥＴ、ショットキ障壁ダイオードの例を用いて説明したが、本発明の半導体装置はこれらに限られるものではなく、ｐｎダイオード、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Gａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの高電圧で使用する電力用半導体装置に適用しても、同様の効果を得ることができる。
１ 半導体基板、２ ドリフト層、３ ウェル領域、４ ソース領域、５ ゲート絶縁膜、６ ゲート電極、７ 層間絶縁膜、８ ソース電極、９ ドレイン電極、１３ 不純物領域、１７ 絶縁膜、１８ アノード電極、１９ カソード電極、２０ 配線電極、３０ アライメントマーク、３１ リセス部、５１、５３、５５、５７、５９ レジストマスク、５２、５６ 平坦化膜。

Claims (12)

  1. 炭化珪素で形成された半導体基板の第１の主面上に形成された炭化珪素で形成された第１導電型のドリフト層と、
    前記ドリフト層の表層部に形成された素子領域と、
    前記素子領域から所定の間隔をおいて外側の前記ドリフト層にリング状に形成された、側壁がドリフト層表面に対してテーパー形状であるリセス部と、
    前記リセス部の底部から前記リセス部の内側にわたって形成され、前記リセス部のある箇所の厚さが前記リセス部のない箇所の厚さより小さく、該領域の側面が前記ドリフト層表面に対して垂直である第２導電型の不純物領域と
    を備えたことを特徴とする半導体装置。
  2. 半導体基板およびドリフト層が炭化珪素で形成され、リセス部の外側のドリフト層にリセス構造のアライメントマークが形成されたことを特徴とする請求項１に記載の半導体装置。
  3. リセス部とアライメントマークの深さが同じであることを特徴とする請求項２に記載の半導体装置。
  4. リセス部のある箇所より前記リセス部のない箇所で、不純物領域の底のドリフト層の表面からの深さが深いことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. リセス部のある箇所と前記リセス部のない箇所との不純物領域の底のドリフト層の表面からの深さが同じであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  6. リセス部のある箇所より前記リセス部のない箇所で、不純物領域の底のドリフト層の表面からの深さが浅いことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  7. リセス部が２段のリセス構造を備えたことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  8. リセスの深さの大きい箇所よりリセスの深さの小さい箇所で、不純物領域の底のドリフト層の表面からの深さが深いことを特徴とする請求項７に記載の半導体装置。
  9. リセスの深さの大きい箇所と前記リセスの深さの小さい箇所とで不純物領域の底のドリフト層の表面からの深さが同じであることを特徴とする請求項７に記載の半導体装置。
  10. リセスの深さの大きい箇所よりリセスの深さの小さい箇所で、不純物領域の底のドリフト層の表面からの深さが浅いことを特徴とする請求項７に記載の半導体装置。
  11. 素子領域に形成された素子がショットキバリアダイオードであり、
    ドリフト層の表面上に形成されたショットキ電極と、
    半導体基板の第２の主面に接したオーミック電極と、
    リセス構造の上部に形成された絶縁膜と
    を備えたことを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置。
  12. 素子領域に形成された素子がＭＯＳＦＥＴであり、
    ドリフト層の表層部に形成された複数の第２導電型のウェル領域と、
    前記ウェル領域の表層の一部の形成された第１導電型のソース領域と、
    前記ウェル領域の上部にゲート絶縁膜を間に介して形成されたゲート電極と、
    前記ソース領域および前記ウェル領域と接続されたソース電極と、
    半導体基板の第２の主面に接して形成されたオーミック電極と、
    最も外側に位置する前記ウェル領域とつながった不純物領域と、
    リセス構造の上部に形成された絶縁膜と
    を備えたことを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置。
JP2013508733A 2011-04-05 2012-03-12 半導体装置 Active JP5583846B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013508733A JP5583846B2 (ja) 2011-04-05 2012-03-12 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011083725 2011-04-05
JP2011083725 2011-04-05
PCT/JP2012/001677 WO2012137412A1 (ja) 2011-04-05 2012-03-12 半導体装置およびその製造方法
JP2013508733A JP5583846B2 (ja) 2011-04-05 2012-03-12 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2012137412A1 JPWO2012137412A1 (ja) 2014-07-28
JP5583846B2 true JP5583846B2 (ja) 2014-09-03

Family

ID=46968828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013508733A Active JP5583846B2 (ja) 2011-04-05 2012-03-12 半導体装置

Country Status (5)

Country Link
US (1) US9153443B2 (ja)
JP (1) JP5583846B2 (ja)
CN (1) CN103460386B (ja)
DE (1) DE112012001587B4 (ja)
WO (1) WO2012137412A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140086688A (ko) * 2012-12-28 2014-07-08 현대자동차주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
JP2014138048A (ja) * 2013-01-16 2014-07-28 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9515136B2 (en) 2014-06-18 2016-12-06 Stmicroelectronics S.R.L. Edge termination structure for a power integrated device and corresponding manufacturing process
CN106783957A (zh) * 2016-12-27 2017-05-31 西安电子科技大学 碳化硅多台阶沟槽结终端扩展终端结构及其制备方法
KR101943926B1 (ko) * 2018-04-19 2019-01-31 주식회사 예스파워테크닉스 SiC를 이용한 반도체에서의 마스크 정렬 방법
CN113314417B (zh) * 2020-02-26 2023-05-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
JP6861914B1 (ja) * 2020-07-08 2021-04-21 三菱電機株式会社 半導体装置及び半導体装置の製造方法
CN113053999B (zh) * 2021-03-12 2023-02-21 深圳方正微电子有限公司 金属氧化物半导体晶体管及其制备方法
CN118983333B (zh) * 2024-10-17 2024-12-31 珠海格力电子元器件有限公司 功率器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164541A (ja) * 2000-11-29 2002-06-07 Denso Corp 半導体装置およびその製造方法
JP2005057142A (ja) * 2003-08-06 2005-03-03 Fuji Electric Holdings Co Ltd 半導体基板の製造方法
JP2008124362A (ja) * 2006-11-15 2008-05-29 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2009094392A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2010034381A (ja) * 2008-07-30 2010-02-12 Denso Corp ワイドバンドギャップ半導体装置
JP2011204935A (ja) * 2010-03-26 2011-10-13 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2011238824A (ja) * 2010-05-12 2011-11-24 Renesas Electronics Corp パワー系半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214805B (it) 1984-08-21 1990-01-18 Ates Componenti Elettron Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown
JPH07302896A (ja) * 1994-04-28 1995-11-14 Ngk Insulators Ltd 半導体装置およびその製造方法
JP3432043B2 (ja) 1995-05-26 2003-07-28 日本無線株式会社 半導体装置の製造方法
KR0154702B1 (ko) 1995-06-09 1998-10-15 김광호 항복전압을 향상시킨 다이오드 제조 방법
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP4075150B2 (ja) 1998-03-20 2008-04-16 株式会社デンソー 炭化珪素半導体装置及びその製造方法
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
JP4077170B2 (ja) * 2000-09-21 2008-04-16 シャープ株式会社 半導体発光装置
DE10047152B4 (de) 2000-09-22 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Hochvolt-Diode und Verfahren zu deren Herstellung
JP3873798B2 (ja) 2002-04-11 2007-01-24 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子およびその製造方法
DE102004040523B4 (de) * 2004-08-20 2008-10-02 Infineon Technologies Ag Verfahren zur Herstellung von Feldringen
JP4531713B2 (ja) 2006-03-31 2010-08-25 三菱電機株式会社 アライメントマーク及びその形成方法、半導体装置及びその製造方法
JP4924440B2 (ja) * 2008-01-14 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
JP5396953B2 (ja) 2009-03-19 2014-01-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5600411B2 (ja) * 2009-10-28 2014-10-01 三菱電機株式会社 炭化珪素半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164541A (ja) * 2000-11-29 2002-06-07 Denso Corp 半導体装置およびその製造方法
JP2005057142A (ja) * 2003-08-06 2005-03-03 Fuji Electric Holdings Co Ltd 半導体基板の製造方法
JP2008124362A (ja) * 2006-11-15 2008-05-29 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2009094392A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2010034381A (ja) * 2008-07-30 2010-02-12 Denso Corp ワイドバンドギャップ半導体装置
JP2011204935A (ja) * 2010-03-26 2011-10-13 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2011238824A (ja) * 2010-05-12 2011-11-24 Renesas Electronics Corp パワー系半導体装置

Also Published As

Publication number Publication date
DE112012001587B4 (de) 2017-04-06
US9153443B2 (en) 2015-10-06
DE112012001587T5 (de) 2014-02-13
US20140021490A1 (en) 2014-01-23
JPWO2012137412A1 (ja) 2014-07-28
CN103460386A (zh) 2013-12-18
CN103460386B (zh) 2016-06-22
WO2012137412A1 (ja) 2012-10-11

Similar Documents

Publication Publication Date Title
JP5583846B2 (ja) 半導体装置
US6770539B2 (en) Vertical type MOSFET and manufacturing method thereof
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
JP5298565B2 (ja) 半導体装置およびその製造方法
JP6485382B2 (ja) 化合物半導体装置の製造方法および化合物半導体装置
CN105590962A (zh) 碳化硅半导体装置和用于制造碳化硅半导体装置的方法
JP5102411B2 (ja) 半導体装置およびその製造方法
US9099321B2 (en) Method for fabricating power semiconductor device
CN103928516A (zh) 具有双平行沟道结构的半导体器件及其制造方法
CN105321824B (zh) 半导体装置的制造方法
KR101339265B1 (ko) 반도체 소자의 제조 방법
TWI633674B (zh) 半導體裝置以及半導體裝置的製造方法
WO2017145548A1 (ja) 化合物半導体装置およびその製造方法
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
JP5558243B2 (ja) 半導体装置
JP2006140250A (ja) 半導体装置及びその製造方法
US8968017B2 (en) Semiconductor device and method for manufacturing the same
KR102062050B1 (ko) 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체
US10727105B2 (en) Semiconductor device and manufacturing method therefor
CN113964038B (zh) 沟槽栅mosfet器件的制造方法
CN112531026A (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN106158961B (zh) 平面型vdmos器件制作方法
CN109980009B (zh) 一种半导体器件的制造方法和集成半导体器件
CN119170625A (zh) 一种具有自对准通道和自对准接触区的半导体器件及制备
JP2008294109A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140716

R150 Certificate of patent or registration of utility model

Ref document number: 5583846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250