[go: up one dir, main page]

CN113314417B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN113314417B
CN113314417B CN202010120136.1A CN202010120136A CN113314417B CN 113314417 B CN113314417 B CN 113314417B CN 202010120136 A CN202010120136 A CN 202010120136A CN 113314417 B CN113314417 B CN 113314417B
Authority
CN
China
Prior art keywords
region
well
sidewall
gate structure
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010120136.1A
Other languages
English (en)
Other versions
CN113314417A (zh
Inventor
吴晓婧
兰启明
李琛
董天化
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010120136.1A priority Critical patent/CN113314417B/zh
Publication of CN113314417A publication Critical patent/CN113314417A/zh
Application granted granted Critical
Publication of CN113314417B publication Critical patent/CN113314417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件及其形成方法，所述方法采用执行第一阱区离子注入时使用的第一阱区掩膜层，同时作为后续执行第一倾斜离子注入时的掩膜层，故可以节约掩膜层的材料，降低成本；同时，通过增加第一阱区掩膜层中围绕栅极宽度的边缘与对应的第一有源区的边缘之间的距离，可以避免第一阱区掩膜层对第一倾斜离子注入所形成的阻挡，因而可以避免因第一倾斜离子注入无效所导致的电荷泄漏，故可以提高半导体器件的性能。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体器件及其形成方法。
背景技术
金属-氧化物-半导体(MOS)晶体管，是现代集成电路中的重要器件。以 N沟道增强型MOS场效应管为例，其利用栅极电压来控制“感应电荷”的数量，以改变由这些“感应电荷”形成的导电沟道的状况，然后达到控制漏极电流的目的。
MOS晶体管的基本结构一般包括半导体衬底，位于半导体衬底表面上的栅极结构和位于所述栅极结构两侧的半导体衬底内的源漏掺杂区。
但是，现有的制造MOS晶体管的方法制造的半导体器件的性能仍有待提高。
发明内容
本发明实施例解决的是如何简化工艺流程，并提高半导体器件性能。
为解决上述问题，本发明实施例提供了一种半导体器件的形成方法，所述方法包括：
提供半导体衬底，所述半导体衬底包括第一区和第二区，所述第一区包括第一有源区和包围第一有源区的第一隔离区，与第二区相邻的第一隔离区为第一边缘隔离区；
在所述半导体衬底的第一区上形成第一栅极结构，第一栅极结构沿第一方向横跨第一有源区；
形成第一栅极结构之后，在第二区上形成第一阱区掩膜层，第一阱区掩膜层还延伸至第一边缘隔离区的部分表面上，所述第一阱区掩膜层中具有第一开口，所述第一开口具有第一侧壁，第一侧壁包括第一侧壁区和与第一侧壁区邻接的第二侧壁区，第一侧壁区位于第一有源区沿第一方向的侧部，第二侧壁区位于第一栅极结构沿第一方向的侧部，第二侧壁区相对于第一侧壁区朝向第二区凸出，第一开口在第二侧壁区沿第一栅极结构宽度方向的尺寸大于第一栅极结构的宽度；以所述第一阱区掩膜层为掩膜对所述第一区执行第一阱离子注入，在第一区中形成包围第一有源区的第一阱区，第一阱区还位于第一边缘隔离区的部分底部以及第一栅极结构的底部；
以所述第一阱区掩膜层和第一栅极结构为掩膜，采用第一倾斜离子注入在所述第一栅极结构两侧的第一有源区中形成第一晕环区，所述第一倾斜离子注入的注入方向分别与第一方向和第一栅极结构的宽度方向之间的夹角为锐角。
可选地，所述第一阱区掩膜层的材料为光刻胶。
可选地，第一倾斜离子注入所注入的离子为P型离子。
可选地，在所述第一晕环注入之后，所述方法还包括：对第一栅极结构两侧的第一有源区进行轻掺杂漏注入，在第一栅极结构两侧的第一有源区中形成第一轻掺杂区。
可选地，所述第二侧壁区包括第一子侧壁区和与第一子侧壁区邻接且位于第一子侧壁区两侧的第二子侧壁区，第二子侧壁区与第一侧壁区邻接，第二子侧壁区与第一子侧壁区垂直，第一子侧壁区与第一侧壁区平行且垂直于第一方向。
可选地，第一开口还具有第二侧壁，所述第二侧壁位于第一有源区沿第一栅极结构宽度方向的侧部，第二侧壁与第一侧壁邻接，第二侧壁的表面为平面。
可选地，所述第一区用于形成第一类型晶体管，所述第二区用于形成第二类型晶体管，第二类型晶体管和第一类型晶体管的器件类型相反。
可选地，所述第二区包括第二有源区和包围第二有源区的第二隔离区，与第一区相邻的第二隔离区为第二边缘隔离区，对于相邻的第一区和第二区，相邻第一边缘隔离区和第二边缘隔离区邻接；
所述半导体器件的形成方法还包括：
在形成所述第一栅极结构的过程中，在半导体衬底的第二区上形成第二栅极结构，第二栅极结构沿第二方向横跨所述第二有源区；
在形成第一轻掺杂区和第一阱区之后，去除第一阱区掩膜层；
去除所述第一阱区掩膜层之后，在所述第一区上形成第二阱区掩膜层，第二阱区掩膜层还延伸至第二边缘隔离区的部分表面上，所述第二阱区掩膜层中具有第二开口，所述第二开口具有第三侧壁，第三侧壁包括第三侧壁区和与第三侧壁区邻接的第四侧壁区，第三侧壁区位于第二有源区沿第二方向的侧部，第四侧壁区位于第二栅极结构沿第二方向的侧部，第四侧壁区相对于第三侧壁区朝向第一区凸出，第二开口在第四侧壁区沿第二栅极结构宽度方向的尺寸大于第二栅极结构的宽度；
以所述第二阱区掩膜层为掩模,对第二区进行第二阱离子注入，在第二区中形成包围第二有源区的第二阱区，第二阱区还位于第二边缘隔离区的部分底部以及第二栅极结构的底部；
以所述第二阱区掩膜层和第二栅极结构为掩模，采用第二倾斜离子注入在第二栅极结构两侧的半导体衬底第二区中形成第二晕环区，所述第二倾斜离子注入的注入方向分别与第二栅极结构的延伸方向和第二栅极结构的宽度方向之间的夹角为锐角。
本发明实施例还提供了一种半导体器件，所述半导体器件包括：
半导体衬底，所述半导体衬底包括第一区和第二区，所述第一区包括第一有源区和包围第一有源区的第一隔离区，与第二区相邻的第一隔离区为第一边缘隔离区；
位于半导体衬底的第一区上的第一栅极结构，第一栅极结构沿第一方向横跨第一有源区；
位于第一区中包围第一有源区的第一阱区，第一阱区还位于第一边缘隔离区的部分底部以及第一栅极结构的底部，第一阱区具有与第二区相邻的第一阱侧壁，所述第一阱侧壁包括第一阱侧壁区和与第一阱侧壁区邻接的第二阱侧壁区，第一阱侧壁区位于第一有源区沿第一方向的侧部，第二阱侧壁区位于第一栅极结构沿第一方向的侧部，第二阱侧壁区相对于第一阱侧壁区朝向第二区凸出，第二阱侧壁区沿第一栅极结构宽度方向的尺寸大于第一栅极结构的宽度；
位于所述第一栅极结构两侧的第一有源区中的第一晕环区。
可选地，第一晕环区中导电离子为P型离子。
可选地，所述半导体器件还包括：位于第一栅极结构两侧的第一有源区中的第一轻掺杂区。
可选地，第二阱侧壁区包括第一阱子侧壁区和与第一阱子侧壁区邻接且位于第一阱子侧壁区两侧的第二阱子侧壁区，第二阱子侧壁区与第一阱侧壁区邻接，第二阱子侧壁区与第一阱子侧壁区垂直，第一阱子侧壁区与第一阱侧壁区平行且垂直于第一方向。
可选地，第一阱区还具有与第二区相邻的第二阱侧壁，第二阱侧壁位于第一有源区沿第一栅极结构宽度方向的侧部，第二阱侧壁与第一阱侧壁邻接。
可选地，所述第一区用于形成第一类型晶体管，所述第二区用于形成第二类型晶体管，第二类型晶体管和第一类型晶体管的器件类型相反。
可选地，所述第二区包括第二有源区和包围第二有源区的第二隔离区，与第一区相邻的第二隔离区为第二边缘隔离区，对于相邻的第一区和第二区，相邻第一边缘隔离区和第二边缘隔离区邻接；
所述半导体器件还包括：位于半导体衬底的第二区上的第二栅极结构，第二栅极结构沿第二方向横跨第二有源区；位于第二区中包围第二有源区的第二阱区，第二阱区还位于第二边缘隔离区的部分底部以及第二栅极结构的底部，第二阱区具有与第一区相邻的第三阱侧壁，所述第三阱侧壁包括第三阱侧壁区和与第三阱侧壁区邻接的第四阱侧壁区，第三阱侧壁区位于第二有源区沿第二方向的侧部，第四阱侧壁区位于第二栅极结构沿第二方向的侧部，第四阱侧壁区相对于第三阱侧壁区朝向第一区凸出，第四阱侧壁区沿第二栅极结构宽度方向的尺寸大于第二栅极结构的宽度；
位于所述第二栅极结构两侧的第二有源区中的第二晕环区。
与现有技术相比，本发明的技术方案具有以下的优点：
上述的方案，执行第一阱区离子注入时使用的第一阱区掩膜层，可以同时作为后续执行第一倾斜离子注入时的掩膜层，故可以节约掩膜层的材料，降低成本；形成第一晕环区之所以采用第一倾斜离子注入,目的是使得在第一晕环区靠近第一栅极结构和第一有源区交叉的拐角处,第一晕环区朝向沟道的边缘形貌为孤形,用于增加第一晕环区对第一轻掺杂区和第一源楼区的横向扩散的抑制作用，避免漏电。同时，第一阱区掩膜层中的第一开口，其具有相对于第一侧壁区朝向第二区凸出的第二侧壁区，且第二侧壁区沿第一栅极结构宽度方向的尺寸大于第一栅极结构的宽度，使得第二侧壁区处的第一阱区掩膜层在沟道宽度方向和沟道长度方向上均远离所述第一栅极结构底部的沟道，故而可以避免第一倾斜离子注入注入无效，提高半导体器件的性能。
附图说明
图1至图4是现有技术中的现有技术中的一种半导体器件的形成方法各步骤所形成的器件结构示意图；
图5是是本发明实施例中的一种半导体器件的形成方法的流程示意图；
图6至图12是本发明实施例中的一种半导体器件的形成过程剖面结构示意图。
具体实施方式
正如背景技术所言，现有的半导体器件的性能有待提高。
一种半导体器件的形成方法，可以包括：
参见图1，提供半导体衬底100。所述半导体衬底100包括第一区I和第二区II。第一区I包括第一有源区(未示出)和包围第一有源区的第一隔离区(未示出)。其中，所述第一隔离区中与第二区II相邻的第一隔离区为第一边缘隔离区101。第二区II包括第二有源区和包围第二有源区的第二隔离区。其中，第二隔离区中与第一区I相邻的第二隔离区为第二边缘隔离区201。对于相邻的第一区I和第二区II，相邻的第一边缘隔离区101和第二边缘隔离区201邻接。
请继续参见图1，在第二区II上形成第一光阻层210，并以第一光阻层210为掩膜对第一区I执行第一阱离子注入，以在半导体衬底100中形成第一阱区102。其中，第一阱区102还位于部分第一边缘隔离区101的底部。因执行第一阱离子注入时，离子注入的纵向深度较深，故所需的第一光阻层210 的厚度较大。
参见图2，形成第一阱区102之后，去除第一光阻层210，并在半导体衬底100的第一区I上形成第一栅极结构120，并在第二区II上形成第二栅极结构220；在形成第一栅极结构120和第二栅极结构220之后，在第二区II上形成第二光阻层230。
接下来，仅以在第一区I上形成NMOS晶体管为例进行说明。
参见图3，以第二光阻层230和第一栅极结构120为掩膜对第一区执行第一倾斜离子注入，以在半导体衬底100内形成第一晕环区103。其中，第一倾斜离子注入的注入方向与所述第一栅极结构120的延伸方向及所述第一栅极结构120的宽度方向之间的夹角分别为锐角。采用第一倾斜离子注入形成第一晕环区103，以使得在第一晕环区靠近第一栅极结构和第一有源区交叉的拐角处及第一晕环区朝向沟道的边缘形貌为孤形，以增加第一晕环区对第一轻掺杂区和第一源漏区的横向扩散的抑制作用，避免电荷泄漏。
执行第一倾斜离子注入和轻掺杂漏注入时的离子注入纵向深度较浅，故所需的第二光阻层230的厚度较薄。
请继续参见图3，对第一栅极结构120两侧的半导体衬底100执行第一轻掺杂漏注入，形成第一轻掺杂区104。其中，在进行第一倾斜离子注入和第一轻掺杂漏注入时，需要以第一栅极结构120作为掩膜，以调节沟道的宽度，故将第一倾斜离子注入和轻掺杂漏注入的操作放在形成第一栅极结构120之后进行。
通过上述的描述可知，上述的方法中包括两次光阻层形成步骤，即第一光阻层的形成步骤和第二光阻层的形成步骤。
为了节约工序和降低成本，提出将第一阱离子注入和第一倾斜离子注入及第一轻掺杂漏注入均置于形成第一栅极结构之后，以使得第一阱离子注入可以使用第一光阻层为掩模进行，而第一倾斜离子注入和第一轻掺杂漏注入则可使用第一光阻层和第一栅极结构为掩模进行。
请参见图4，在沿着第一栅极结构的延伸方向上，位于部分第一边缘隔离区底部的第一阱区的边缘至相邻的第一有源区的边缘之间的距离较小，且执行第一倾斜离子注入时的离子束具有一定的倾斜角度，当采用第一阱离子注入时所用的光阻层作为第一倾斜离子注入的掩膜层时，由于该光阻层的厚度较大，会对第一倾斜离子注入形成阻挡，导致第一倾斜离子注入的离子注入无效，进而导致漏电流激增，降低了半导体器件的性能。
为解决现有技术中存在的上述问题，本发明实施例采用的技术方案执行第一阱区离子注入时使用的第一阱区掩膜层，可以同时作为后续执行第一倾斜离子注入时的掩膜层，故可以节约掩膜层的材料，降低成本；同时，第一阱区掩膜层中的第一开口，其具有相对于第一侧壁区朝向第二区凸出的第二侧壁区，且第二侧壁区沿第一栅极结构宽度方向的尺寸大于第一栅极结构的宽度，使得第二侧壁区处的第一阱区掩膜层在沟道宽度方向和沟道长度方向上均远离第一栅极结构底部的沟道，故而可以避免第一倾斜离子注入注入无效，提高半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5示出了本发明实施例一种半导体器件的形成方法的示意图。参见图5，本发明实施例中的一种半导体器件的形成方法，具体可以包括如下的步骤：
步骤S501：提供半导体衬底；所述半导体衬底包括第一区和第二区，所述第一区包括第一有源区和包围第一有源区的第一隔离区，与第二区相邻的第一隔离区为第一边缘隔离区。
步骤S502：在所述半导体衬底的第一区上形成第一栅极结构，第一栅极结构沿第一方向横跨第一有源区；
步骤S503：形成第一栅极结构之后，在第二区上形成第一阱区掩膜层，第一阱区掩膜层还延伸至第一边缘隔离区的部分表面上，所述第一阱区掩膜层中具有第一开口，所述第一开口具有第一侧壁，第一侧壁包括第一侧壁区和与第一侧壁区邻接的第二侧壁区，第一侧壁区位于第一有源区沿第一方向的侧部，第二侧壁区位于第一栅极结构沿第一方向的侧部，第二侧壁区相对于第一侧壁区朝向第二区凸出，第一开口在第二侧壁区沿第一栅极结构宽度方向的尺寸大于第一栅极结构的宽度；
步骤S504：以所述第一阱区掩膜层为掩膜对所述第一区执行第一阱离子注入，在第一区中形成包围第一有源区的第一阱区，第一阱区还位于第一边缘隔离区的部分底部以及第一栅极结构的底部；
步骤S505：以所述第一阱区掩膜层和第一栅极结构为掩膜，采用第一倾斜离子注入在所述第一栅极结构两侧的第一有源区中形成第一晕环区，所述第一倾斜离子注入的注入方向分别与第一方向和第一栅极结构的宽度方向之间的夹角为锐角。
下面将结合图6至图12对本发明实施例中的半导体器件的形成方法进行进一步详细的介绍。
请参见图6至图12，本发明实施例中的一种半导体器件的形成方法具体可以包括：
请参见图6，提供半导体衬底100，所述半导体衬底100包括第一区I和第二区II。
在具体实施中，所述半导体衬底100为后续工艺提供操作平台。
所述半导体衬底100可以为硅衬底，还可以为锗、锗化硅、碳化硅、砷化镓、镓化铟、绝缘底上的硅衬底或者绝缘体上的锗衬底等。
半导体衬底100的第一区I包括第一有源区(未示出)和包围第一有源区的第一隔离区(未示出)。其中，所述第一隔离区中与第二区II相邻的第一隔离区为第一边缘隔离区101。半导体衬底100的第二区II包括第二有源区和包围第二有源区的第二隔离区。其中，第二隔离区中与第一区I相邻的第二隔离区为第二边缘隔离区201。对于相邻的第一区I和第二区II而言，相邻的第一边缘隔离区101和第二边缘隔离区201邻接。
本实施例中，第一区I中仅具有一个第一有源区，第二区II中仅具有一个第二有源区。在其他实施例中，所述第一区I中的第一有源区和第二II中第二有源区还可以为两个以上，在此不做限制。
需要说明的是，第一区I用于形成第一类型晶体管，第二区II用于形成第二类型晶体管，且第二类型晶体管和第一类型晶体管的器件类型相反。例如，第一区I用于形成N型晶体管，第二区II用于形成P型晶体管；或者，第一区I用于形成P型晶体管、第二区II用于形成N型晶体管。
参见图7，在所述半导体衬底100的第一区I上形成第一栅极结构110。
所述第一栅极结构110横跨第一有源区(未示出)。当第一区I包括多个第一有源区和多个第一隔离区时，第一栅极结构110还横跨沿第一栅极结构延伸方向相邻的第一有源区之间的第一隔离区。
本实施例中，在形成第一栅极结构110的过程中，还在半导体衬底100的第二区II上形成第二栅极结构210，且第二栅极210结构横跨第二区II的第二有源区。
参见图8，形成第一栅极结构110之后，在第二区II上形成第一阱区掩膜层220，第一阱区掩膜层220覆盖整个第二区II且延伸至第一边缘隔离区101 的部分表面上。
第一阱区掩膜层用于对第一区I执行第一阱离子注入的掩膜层，以在半导体衬底内形成第一阱区。
图9为图8的俯视示意图。请参见图9，本实施例中，所述第一阱区掩膜层具有第一开口，且所述第一开口具有邻接的第一侧壁91和第二侧壁92。其中：
第一侧壁91包括第一侧壁区911和与第一侧壁区911邻接的第二侧壁区 912。第一侧壁区911位于第一有源区沿第一方向的侧部，第二侧壁区912位于第一栅极结构沿第一方向的侧部，第二侧壁区912相对于第一侧壁区911 朝向第二区凸出，第一开口在第二侧壁区912沿第一栅极结构宽度方向的尺寸大于第一栅极结构的宽度。其中，所述第二侧壁区912具体包括第一子侧壁区9121和与第一子侧壁区9121邻接且位于第一子侧壁区9121两侧的第二子侧壁区9122，第二子侧壁区9121与第一侧壁区91邻接，第二子侧壁区9122 与第一子侧壁区9121垂直，第一子侧壁区9121与第一侧壁区91平行且垂直于第一方向。
所述第二侧壁92位于第一有源区沿第一栅极结构宽度方向的侧部，第二侧壁92与第一侧壁91邻接，且第二侧壁92的表面为平面。
与图4所示的第一阱区对应的第一阱区掩膜层相比，本发明实施例中的第一阱区掩膜层中的第一开口，其具有相对于第一侧壁区911朝向第二区凸出的第二侧壁区912，且第二侧壁区912沿第一栅极结构宽度方向的尺寸大于第一栅极结构的宽度，使得第二侧壁区912处的第一阱区掩膜层在沟道宽度方向和沟道长度方向上均向远离所述第一栅极结构底部的沟道移动，从而使得第二侧壁区912处的第一阱区掩膜层在执行第一倾斜离子注入时所形成的阴影在沟道宽度方向和沟道长度方向上均向远离所述第一栅极结构底部的沟道移动，进而可以避免第一倾斜离子注入时的离子注入无效，故可以提高半导体器件的性能。
参见图10，以所述第一阱区掩膜层220为掩膜对所述第一区执行第一阱离子注入，在第一区中形成包围第一有源区102的第一阱区103，且第一阱区 103还位于第一边缘隔离区101的部分底部以及第一栅极结构110的底部。
根据形成的MOS晶体管的类型不同，通过执行第一阱离子注入向半导体衬底100中掺杂不同类型的杂质离子，形成第一阱区103。具体而言，当第一区上待形成的MOS晶体管为N型晶体管时，所述第一阱离子注入注入的杂质离子为P型杂质离子，所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种；当第一区I上待形成的MOS晶体管为P型晶体管时，所述第一阱离子注入注入的杂质离子为N型杂质离子，所述N型的杂质离子为磷离子、砷离子、镓离子中的一种或者几种。
在具体实施中，执行第一阱离子注入时的离子注入能量较大，且需要执行第一阱离子注入时注入的离子会通过第一栅极结构注入至第一栅极结构底部的半导体衬底中，故第一阱区掩膜层210的厚度相应较大，以避免执行第一阱离子注入时注入的离子被注入至第二区中。
参见图11，以所述第一阱区掩膜层210和第一栅极结构120为掩膜，采用第一倾斜离子注入在所述第一栅极结构120两侧的第一有源区中形成第一晕环区104。
在具体实施中，所述第一倾斜离子注入的注入方向与第一方向和第一栅极结构的宽度方向之间的夹角分别为锐角。
当第一区上待形成的MOS晶体管为N型晶体管时，执行第一倾斜离子注入所注入的离子为P型离子；当第一区上待形成的MOS晶体管为P型晶体管时，采用第一倾斜离子注入所注入的离子为N型离子。
参见图12，执行第一倾斜离子注入之后，以所述第一阱区掩膜层210和第一栅极结构120为掩膜，对第一栅极结构两侧的第一有源区进行轻掺杂漏注入，在第一栅极结构两侧的第一有源区中形成第一轻掺杂区105。
当第一区上待形成的MOS晶体管为N型晶体管时，采用第一倾斜离子注入所注入的离子为N型离子；当第一区I上待形成的MOS晶体管为P型晶体管时，采用第一倾斜离子注入所注入的离子为P型离子。
在其他实施例中，可以在形成第一晕环区之前，以所述第一阱区掩膜层和所述第一栅极结构为掩模，对所述第一栅极结构两侧的所述第一有源区进行轻掺杂漏注入，在所述第一栅极结构两侧的第一有源区中形成第一轻掺杂区。
以下对在第二区进行第二阱离子注入、第二倾斜离子注入和对第二区的轻掺杂漏注入等工艺进行说明。
在形成所述第一栅极结构120的过程中，在半导体衬底的第二区上形成第二栅极结构220，第二栅极结构沿第二方向横跨所述第二有源区；
在形成第一轻掺杂区104和第一阱区103之后，去除第一阱区掩膜层210；
去除所述第一阱区掩膜层210之后，在所述第一区上形成第二阱区掩膜层，第二阱区掩膜层还延伸至第二边缘隔离区的部分表面上，所述第二阱区掩膜层中具有第二开口，所述第二开口具有第三侧壁，第三侧壁包括第三侧壁区和与第三侧壁区邻接的第四侧壁区，第三侧壁区位于第二有源区沿第二方向的侧部，第四侧壁区位于第二栅极结构沿第二方向的侧部，第四侧壁区相对于第三侧壁区朝向第一区凸出，第二开口在第四侧壁区沿第二栅极结构宽度方向的尺寸大于第二栅极结构的宽度；
以所述第二阱区掩膜层为掩模,对第二区进行第二阱离子注入，在第二区中形成包围第二有源区的第二阱区，第二阱区还位于第二边缘隔离区的部分底部以及第二栅极结构的底部；
以所述第二阱区掩膜层和第二栅极结构为掩模，采用第二倾斜离子注入在第二栅极结构两侧的半导体衬底第二区中形成第二晕环区，所述第二倾斜离子注入的注入方向分别与第二栅极结构的延伸方向和第二栅极结构的宽度方向之间的夹角为锐角。
在一个实施例中，第一方向与第二方向平行。在其他实施例中，第一方向与第二方向之间呈大于零度的角度。
本发明实施例还提供了一种半导体器件。请继续参见图11和图12，本发明实施例中的一种半导体器件包括：
半导体衬底100，所述半导体衬底100包括第一区和第二区，所述第一区包括第一有源区和包围第一有源区的第一隔离区，与第二区相邻的第一隔离区为第一边缘隔离区；
位于半导体衬底的第一区上的第一栅极结构120，第一栅极结构120沿第一方向横跨第一有源区；
位于第一区中包围第一有源区的第一阱区103。第一阱区103还位于第一边缘隔离区101的部分底部以及第一栅极结构110的底部，第一阱区103具有与第二区相邻的第一阱侧壁，所述第一阱侧壁包括第一阱侧壁区和与第一阱侧壁区邻接的第二阱侧壁区，第一阱侧壁区位于第一有源区沿第一方向的侧部，第二阱侧壁区位于第一栅极结构沿第一方向的侧部，第二阱侧壁区相对于第一阱侧壁区朝向第二区凸出，第二阱侧壁区沿第一栅极结构宽度方向的尺寸大于第一栅极结构的宽度。实施例中，第二阱侧壁区包括第一阱子侧壁区和与第一阱子侧壁区邻接且位于第一阱子侧壁区两侧的第二阱子侧壁区，第二阱子侧壁区与第一阱侧壁区邻接，第二阱子侧壁区与第一阱子侧壁区垂直，第一阱子侧壁区与第一阱侧壁区平行且垂直于第一方向。
本实施例中，第一阱区还具有与第二区相邻的第二阱侧壁，第二阱侧壁位于第一有源区沿第一栅极结构宽度方向的侧部，第二阱侧壁与第一阱侧壁邻接。
位于所述第一栅极结构120两侧的第一有源区中的第一晕环区104。
本实施例中，所述半导体器件还包括：位于第一栅极结构120两侧的第一有源区中的第一轻掺杂区105。
本实施例中，所述第二区包括第二有源区和包围第二有源区的第二隔离区，与第一区相邻的第二隔离区为第二边缘隔离区，对于相邻的第一区和第二区，相邻第一边缘隔离区和第二边缘隔离区邻接；
所述半导体器件还包括：位于半导体衬底的第二区上的第二栅极结构，第二栅极结构沿第二方向横跨第二有源区；位于第二区中包围第二有源区的第二阱区，第二阱区还位于第二边缘隔离区的部分底部以及第二栅极结构的底部，第二阱区具有与第一区相邻的第三阱侧壁，所述第三阱侧壁包括第三阱侧壁区和与第三阱侧壁区邻接的第四阱侧壁区，第三阱侧壁区位于第二有源区沿第二方向的侧部，第四阱侧壁区位于第二栅极结构沿第二方向的侧部，第四阱侧壁区相对于第三阱侧壁区朝向第一区凸出，第四阱侧壁区沿第二栅极结构宽度方向的尺寸大于第二栅极结构的宽度；
位于所述第二栅极结构两侧的第二有源区中的第二晕环区。
本发明实施例还提供了一种半导体器件，所述半导体器件包括：半导体衬底，位于所述半导体衬底内的浅沟槽隔离结构，以及位于浅沟槽隔离结构之间的半导体衬底上的栅极结构和位于所述栅极结构两侧的源漏掺杂区。与现有不用的是，本发明实施例中的半导体器件的N阱区具有沿着所述栅极结构底部沟道的长度方向延伸的延伸区，且所述延伸区的宽度大于所述栅极结构底部沟道的宽度，具体请参见前述半导体器件的形成方法中详细介绍，不再赘述。
采用本发明实施例中的上述方案，采用本发明实施例中上述的方案，执行第一阱区离子注入时使用的第一阱区掩膜层，可以同时作为后续执行第一倾斜离子注入时的掩膜层，故可以节约掩膜层的材料，降低成本；同时，通过增加第一阱区掩膜层中围绕栅极宽度的边缘与对应的第一有源区的边缘之间的距离，可以避免第一阱区掩膜层对第一倾斜离子注入所形成的阻挡，因而可以避免因第一倾斜离子注入无效所导致的电荷泄漏，故可以提高半导体器件的性能。
以上对本发明实施例的方法及系统做了详细的介绍，本发明并不限于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区和第二区，所述第一区包括第一有源区和包围第一有源区的第一隔离区，与第二区相邻的第一隔离区为第一边缘隔离区；
在所述半导体衬底的第一区上形成第一栅极结构，第一栅极结构沿第一方向横跨第一有源区；
形成第一栅极结构之后，在第二区上形成第一阱区掩膜层，第一阱区掩膜层还延伸至第一边缘隔离区的部分表面上，所述第一阱区掩膜层中具有第一开口，所述第一开口具有第一侧壁，第一侧壁包括第一侧壁区和与第一侧壁区邻接的第二侧壁区，第一侧壁区位于第一有源区沿第一方向的侧部，第二侧壁区位于第一栅极结构沿第一方向的侧部，第二侧壁区相对于第一侧壁区朝向第二区凸出，第一开口在第二侧壁区沿第一栅极结构宽度方向的尺寸大于第一栅极结构的宽度；
以所述第一阱区掩膜层为掩膜对所述第一区执行第一阱离子注入，在第一区中形成包围第一有源区的第一阱区，第一阱区还位于第一边缘隔离区的部分底部及第一栅极结构的底部；
以所述第一阱区掩膜层和第一栅极结构为掩膜，采用第一倾斜离子注入在所述第一栅极结构两侧的第一有源区中形成第一晕环区，所述第一倾斜离子注入的注入方向分别与第一方向和第一栅极结构的宽度方向之间的夹角为锐角。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一阱区掩膜层的材料为光刻胶。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，第一倾斜离子注入所注入的离子为P型离子。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述第一晕环注入之后，还包括：对第一栅极结构两侧的第一有源区进行轻掺杂漏注入，在第一栅极结构两侧的第一有源区中形成第一轻掺杂区。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二侧壁区包括第一子侧壁区和与第一子侧壁区邻接且位于第一子侧壁区两侧的第二子侧壁区，第二子侧壁区与第一侧壁区邻接，第二子侧壁区与第一子侧壁区垂直，第一子侧壁区与第一侧壁区平行且垂直于第一方向。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，第一开口还具有第二侧壁，所述第二侧壁位于第一有源区沿第一栅极结构宽度方向的侧部，第二侧壁与第一侧壁邻接，第二侧壁的表面为平面。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一区用于形成第一类型晶体管，所述第二区用于形成第二类型晶体管，第二类型晶体管和第一类型晶体管的器件类型相反。
8.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述第二区包括第二有源区和包围第二有源区的第二隔离区，与第一区相邻的第二隔离区为第二边缘隔离区，对于相邻的第一区和第二区，相邻第一边缘隔离区和第二边缘隔离区邻接；
所述半导体器件的形成方法还包括：
在形成所述第一栅极结构的过程中，在半导体衬底的第二区上形成第二栅极结构，第二栅极结构沿第二方向横跨所述第二有源区；
在形成第一轻掺杂区和第一阱区之后，去除第一阱区掩膜层；
去除所述第一阱区掩膜层之后，在所述第一区上形成第二阱区掩膜层，第二阱区掩膜层还延伸至第二边缘隔离区的部分表面上，所述第二阱区掩膜层中具有第二开口，所述第二开口具有第三侧壁，第三侧壁包括第三侧壁区和与第三侧壁区邻接的第四侧壁区，第三侧壁区位于第二有源区沿第二方向的侧部，第四侧壁区位于第二栅极结构沿第二方向的侧部，第四侧壁区相对于第三侧壁区朝向第一区凸出，第二开口在第四侧壁区沿第二栅极结构宽度方向的尺寸大于第二栅极结构的宽度；
以所述第二阱区掩膜层为掩模,对第二区进行第二阱离子注入，在第二区中形成包围第二有源区的第二阱区，第二阱区还位于第二边缘隔离区的部分底部以及第二栅极结构的底部；
以所述第二阱区掩膜层和第二栅极结构为掩模，采用第二倾斜离子注入在第二栅极结构两侧的半导体衬底第二区中形成第二晕环区，所述第二倾斜离子注入的注入方向分别与第二栅极结构的延伸方向和第二栅极结构的宽度方向之间的夹角为锐角。
9.一种半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底包括第一区和第二区，所述第一区包括第一有源区和包围第一有源区的第一隔离区，与第二区相邻的第一隔离区为第一边缘隔离区；
位于半导体衬底的第一区上的第一栅极结构，第一栅极结构沿第一方向横跨第一有源区；
位于第一区中包围第一有源区的第一阱区，第一阱区还位于第一边缘隔离区的部分底部以及第一栅极结构的底部，第一阱区具有与第二区相邻的第一阱侧壁，所述第一阱侧壁包括第一阱侧壁区和与第一阱侧壁区邻接的第二阱侧壁区，第一阱侧壁区位于第一有源区沿第一方向的侧部，第二阱侧壁区位于第一栅极结构沿第一方向的侧部，第二阱侧壁区相对于第一阱侧壁区朝向第二区凸出，第二阱侧壁区沿第一栅极结构宽度方向的尺寸大于第一栅极结构的宽度；
位于所述第一栅极结构两侧的第一有源区中的第一晕环区。
10.根据权利要求9所述的半导体器件，其特征在于，第一晕环区中导电离子为P型离子。
11.根据权利要求9所述的半导体器件，其特征在于，还包括：位于第一栅极结构两侧的第一有源区中的第一轻掺杂区。
12.根据权利要求9所述的半导体器件，其特征在于，第二阱侧壁区包括第一阱子侧壁区和与第一阱子侧壁区邻接且位于第一阱子侧壁区两侧的第二阱子侧壁区，第二阱子侧壁区与第一阱侧壁区邻接，第二阱子侧壁区与第一阱子侧壁区垂直，第一阱子侧壁区与第一阱侧壁区平行且垂直于第一方向。
13.根据权利要求9所述的半导体器件，其特征在于，第一阱区还具有与第二区相邻的第二阱侧壁，第二阱侧壁位于第一有源区沿第一栅极结构宽度方向的侧部，第二阱侧壁与第一阱侧壁邻接。
14.根据权利要求9所述的半导体器件，其特征在于，所述第一区用于形成第一类型晶体管，所述第二区用于形成第二类型晶体管，第二类型晶体管和第一类型晶体管的器件类型相反。
15.根据权利要求9所述的半导体器件，其特征在于，所述第二区包括第二有源区和包围第二有源区的第二隔离区，与第一区相邻的第二隔离区为第二边缘隔离区，对于相邻的第一区和第二区，相邻第一边缘隔离区和第二边缘隔离区邻接；
所述半导体器件还包括：位于半导体衬底的第二区上的第二栅极结构，第二栅极结构沿第二方向横跨第二有源区；位于第二区中包围第二有源区的第二阱区，第二阱区还位于第二边缘隔离区的部分底部以及第二栅极结构的底部，第二阱区具有与第一区相邻的第三阱侧壁，所述第三阱侧壁包括第三阱侧壁区和与第三阱侧壁区邻接的第四阱侧壁区，第三阱侧壁区位于第二有源区沿第二方向的侧部，第四阱侧壁区位于第二栅极结构沿第二方向的侧部，第四阱侧壁区相对于第三阱侧壁区朝向第一区凸出，第四阱侧壁区沿第二栅极结构宽度方向的尺寸大于第二栅极结构的宽度；
位于所述第二栅极结构两侧的第二有源区中的第二晕环区。
CN202010120136.1A 2020-02-26 2020-02-26 半导体器件及其形成方法 Active CN113314417B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010120136.1A CN113314417B (zh) 2020-02-26 2020-02-26 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010120136.1A CN113314417B (zh) 2020-02-26 2020-02-26 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN113314417A CN113314417A (zh) 2021-08-27
CN113314417B true CN113314417B (zh) 2023-05-05

Family

ID=77369974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010120136.1A Active CN113314417B (zh) 2020-02-26 2020-02-26 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN113314417B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077361A (ja) * 1999-09-08 2001-03-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6429082B1 (en) * 2000-09-26 2002-08-06 United Microelectronics Corp. Method of manufacturing a high voltage using a latid process for forming a LDD
CN103460386A (zh) * 2011-04-05 2013-12-18 三菱电机株式会社 半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649481B2 (en) * 2001-03-30 2003-11-18 Silicon-Based Technology Corp. Methods of fabricating a semiconductor device structure for manufacturing high-density and high-performance integrated-circuits
JP2004014875A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置及びその製造方法
GB2563380B (en) * 2017-06-05 2020-09-09 X-Fab Semiconductor Foundries Gmbh A method of fabricating a laterally diffused metal oxide semiconductor transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077361A (ja) * 1999-09-08 2001-03-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6429082B1 (en) * 2000-09-26 2002-08-06 United Microelectronics Corp. Method of manufacturing a high voltage using a latid process for forming a LDD
CN103460386A (zh) * 2011-04-05 2013-12-18 三菱电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN113314417A (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
TWI413211B (zh) 具有高電壓電晶體的積體電路系統及其製造方法
JP4970185B2 (ja) 半導体装置及びその製造方法
CN107437563A (zh) Ldmos晶体管及其形成方法、以及esd器件及其形成方法
CN107919324A (zh) 半导体器件的形成方法
US10355088B2 (en) Metal oxide semiconductor device having mitigated threshold voltage roll-off and threshold voltage roll-off mitigation method thereof
CN108074973A (zh) 半导体结构及其形成方法
CN108574014A (zh) Ldmos器件及其制造方法
CN108281485B (zh) 半导体结构及其形成方法
CN113314417B (zh) 半导体器件及其形成方法
CN103632970B (zh) 抑制nmos器件的双峰效应的方法
CN112466950A (zh) 一种抗边缘漏电soi mos结构及其形成方法
KR100917819B1 (ko) 고전압용 반도체소자의 제조방법
WO2009041741A1 (ja) Ｄｍｏｓトランジスタ及びその製造方法
CN108231682B (zh) 半导体器件及其形成方法
KR101060704B1 (ko) 수평 확산형 모스트랜지스터의 제조 방법
JP4206768B2 (ja) トランジスタの形成方法
KR20190140204A (ko) 고전압 반도체소자의 제조방법
KR100306810B1 (ko) 정전기 보호용 트랜지스터
KR20130073776A (ko) 횡형 디모스 트랜지스터 및 이의 제조방법
KR101026373B1 (ko) 저전압 함몰형 게이트를 구비하는 반도체 소자 및 그 형성 방법
CN114792629A (zh) 半导体结构的形成方法
KR100596829B1 (ko) 반도체 소자의 트랜지스터 형성방법
CN114695552A (zh) 半导体结构的形成方法
CN107731689B (zh) 半导体结构的形成方法
CN115101416A (zh) 一种鳍式场效应晶体管的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant