JP2009094392A - 炭化珪素半導体装置の製造方法 - Google Patents

Abstract

【課題】順方向特性のばらつきを低減し、特性の揃った炭化珪素半導体装置の製造方法を得ることを目的とする。
【解決手段】本発明における炭化珪素半導体装置の製造方法は、（a）炭化珪素基板１を準備する工程と、（b）炭化珪素基板１の一主面上にエピタキシャル層２を形成する工程と、（c）エピタキシャル層２上に保護膜１０を形成する工程と、（d）炭化珪素基板１の他の主面上に第１の金属層６を形成する工程と、（e）炭化珪素基板１に所定の温度で熱処理し、第１の金属層６と炭化珪素基板１の他の主面との間にオーミック接合を形成する工程と、（f）工程（e）の後、保護膜１０を除去する工程と、（g）工程（f）の後、エピタキシャル層２上に第２の金属層５を形成する工程と、（h）工程（g）の後、炭化珪素基板１を４００℃以上６００℃以下で熱処理し、第２の金属層５とエピタキシャル層２との間にショットキ接合を所望特性に形成する工程とを備える。
【選択図】図１

Description

本発明は、炭化珪素半導体装置の製造方法に関し、特に炭化珪素ショットキバリアダイオードの製造方法に関するものである。

炭化珪素ショットキバリアダイオード（以下、SiC−SBDと記載）の作製において、ショットキメタル材料の選択とその順方向特性の安定化は重要な要素である。ショットキメタル材料は、Ti、Ni、Mo、Wなどが一般的である。例えば、裏面にNiオーミック接合を用いるTiショットキダイオードを作製する場合、以下のようなプロセス上の特徴および問題点を抱えることになる。

kV級高耐圧SiCショットキダイオードは、ショットキ電極の外縁部（エッジ）近傍に電界のピーク（電界集中）が発生することが通常であるため、電界集中緩和のためのp型終端構造が必須である。この終端構造は、Al（アルミ）、B（ボロン）等のp型不純物をn型エピタキシャル層にイオン注入し、１５００℃程度以上の高温で活性化アニールして形成する方法が一般的である。

また、良好な特性のTiショットキ接合を形成するためには、なるべくウエハプロセス初期に表面のショットキ接合を形成するのが望まれる。しかし、裏面のNiオーミック接合は１０００℃程度の高温アニールを必要としており、その温度にTiショットキ接合は良好な状態を保てないため、現状では裏面Niオーミック接合を先に形成し、表面Tiショットキ接合を後に形成するのが一般的である。

なお、表面ショットキ接合と裏面オーミック接合を同時に形成する製造方法が、例えば特許文献１に開示されている。その他、本発明に関係する技術が特許文献２，３，４に開示されている。

特許第３８９０３１１号公報 特許第３８８４０７０号公報 特開２００４−１７２４００号公報 特開２０００−１６４５２８号公報

SiC−SBDの作製，評価において、デバイス特性のうち、逆リーク電流および逆耐圧の特性は、ウエハおよびエピ層の欠陥やプロセス欠陥に大きく影響される。一方、順方向特性、特に障壁高さφBやn値は、ショットキ接合形成時の前処理条件、ショットキメタル成膜条件、ショットキメタルパターニング方法、ポリイミドに代表される封止材料塗布後の焼成加熱条件に大きく影響される。Tiショットキダイオードにおいても、上述した工程が順方向特性に影響を与えないように作製する必要があった。しかしながら、従来の製造方法で作製したSiC−SBDでは、順方向特性、特に障壁高さφBが１．０５〜１．２５eV程度に渡ってばらつき、特性が安定しないという問題があった。

また、特許文献１に記載されている製造方法のように、表面ショットキ材料と裏面オーミック材料に同種の金属を用い、一度のアニール焼成で良好な接合ができれば理想的である。しかしながら、実際にはプロセスマージンが非常に狭まるため、ウエハ全体での良品率を高め、安定して再現性良くデバイスを作製するという観点から、量産プロセスには適していなかった。

そこで本発明はかかる問題を解決するためになされたものであり、順方向特性のばらつきを低減し、特性の揃った炭化珪素半導体装置の製造方法を得ることを目的とする。

本発明における炭化珪素半導体装置の製造方法は、（a）炭化珪素基板を準備する工程と、（b）前記炭化珪素基板の一主面上にエピタキシャル層を形成する工程と、（c）前記エピタキシャル層上に保護膜を形成する工程と、（d）前記炭化珪素基板の他の主面上に第１の金属層を形成する工程と、（e）前記工程（d）の後、前記炭化珪素基板に所定の温度で熱処理し、前記第１の金属層と前記炭化珪素基板の他の主面との間にオーミック接合を形成する工程と、（f）前記工程（e）の後、前記保護膜を除去する工程と、（g）前記工程（f）の後、前記エピタキシャル層上に第２の金属層を形成する工程と、（h）前記工程（g）の後、前記炭化珪素基板を４００℃以上６００℃以下で熱処理し、前記第２の金属層と前記エピタキシャル層との間にショットキ接合を所望特性に形成する工程とを備える。

本発明の炭化珪素半導体装置の製造方法によれば、ショットキメタルを形成するまで炭化珪素基板上を保護膜で覆っておき、ショットキメタルを成膜した後、４００℃以上６００℃以下でシンター加熱アニールすることにより、順方向特性、特に障壁高さφBのばらつきを低減できる。これにより、順方向特性の揃ったデバイスチップを作製、提供することが可能となる。

＜実施の形態１＞
図１（a）〜（d）は、本発明の実施の形態１における炭化珪素半導体装置（炭化珪素ショットキダイオード、以下SiC−SBDと記載）の製造工程を示した断面図である。かかる製造工程は、以下の工程１〜４を含む。

工程１：はじめに、図１（a）を参照して、オーミック接合を形成する工程までを説明する。まず、n型の炭化珪素基板を準備する。本実施の形態では、（０００１）シリコン面４H−SiCからなるn⁺基板１を用いて説明する。このn⁺基板１の抵抗率は、０．０２Ω・cm程度である。

次に、n⁺基板１の表面上に、不純物濃度が５×１０¹⁵／cm³程度の低濃度のn型エピタキシャル層２を形成する。次に、n型エピタキシャル層２の表面を犠牲酸化して、SiO₂熱酸化膜１０などの保護膜をn⁺基板１の反対側に形成する。この表面に形成された熱酸化膜１０がプロセス保護膜として機能する。さらに、後述するように、金属層５（図１（b））形成直前に熱酸化膜１０を除去することにより、除去後のn型エピタキシャル層２表面は化学的にも再現性良く安定しており、良好なショットキ接合の形成を可能にする。ここで、熱酸化膜１０は、例えば厚みが１０nm以上５０nm以下のSiO₂熱酸化膜である。

次に、n型エピタキシャル層２内に終端構造を形成する。ショットキ電極の端部には電界集中が生じやすく、終端構造は、電界集中を緩和してkV超級の耐圧を安定して確保するために形成する。例えばこの終端構造は、Alイオンを注入し、ショットキ電極端部の電界集中緩和構造としてGR（Guard Ring）注入層３を形成する。さらにその外側に連続して、GR注入層３より濃度が若干薄いAlイオンを注入し、表面電界を低減する目的のJTE（Junction Termination Extension）注入層４を形成する。

次に、GR注入層３、JTE注入層４のAlイオンを活性化させるためにアニール（熱処理）を行う。例えばこのアニールは、ファーネスタイプのSiC−CVD装置を用いて、減圧H₂&C₃H₈雰囲気中で１３５０℃、１５分程度実施する。このアニールを行うことにより、C₃H₈が炭化珪素からの炭素原子の昇華を抑制し、バンチングステップに代表されるアニール後の表面凹凸を１nm未満に抑えることが可能である。表面凹凸を１nm未満に抑制することにより、SiO₂熱酸化膜を除去した際、酸化残発生問題を回避することができる。

なお、このアニールは、高真空仕様あるいはH₂やC₃H₈という特殊なガスを使用しないで、RTAタイプのアニール炉を用いて、常圧Ar雰囲気で処理してもよい。

RTAタイプのアニール炉を用いた常圧Ar雰囲気のアニールの場合、バンチングステップ発生を抑制する手法として、アニールする際にグラファイトキャップ（G−cap）を搭載するのが有効である。グラファイトキャップ付きのウエハ構造で、例えば枚葉式RTA炉を用いた場合、少なくとも１５００〜１７００℃の温度範囲で１０分アニールすれば、p型注入層は５０％以上の活性化率が得られ終端構造として十分機能し、かつ１nm以上のバンチングステップが発生することもない。

なお、G−cap無しの場合、２０nm程度のバンチングステップが発生し、その凹凸形状がリーク電流を増大させる。さらに、２０nm程度のバンチングステップが発生したSiC表面は、（０００１）シリコン面以外の面方位も出現している。熱酸化すると（０００−１）カーボン面が（０００１）シリコン面のおよそ１０倍以上も厚いSiO₂熱酸化膜１０が形成されることから明らかなように、ウエハ面内のSiO₂熱酸化膜１０の厚みばらつきが激増する。これはフッ素エッチングによる酸化膜除去後も局所的に熱酸化膜１０残不良が発生する原因となり、リーク電流を増大させる。

SiC−SBDでは、表（０００１）シリコン面のショットキ接合材料にTiを、裏（０００−１）カーボン面のオーミック接合材料にはNiを採用している。（０００１）シリコン面をショットキ接合形成面としているのは、n型４H−SiC基板上に高品質なn型ドリフト層をエピ成長する際に、（０００−１）カーボン面への高品質エピ技術が一般に困難とされているのが大きな理由の１つである。また、（０００１）シリコン面は、犠牲酸化膜の厚みを比較的薄く制御できるので、結果的に酸化膜残問題を回避することができる。

ここで、SiC−SBDにおいて、デバイス特性に最も影響を与える接合箇所はTi／SiC界面であるから、表面のショットキ接合を形成するTi金属層５を先に形成して、後から裏面のオーミック接合を形成するNi金属層６を形成するのが望ましい。しかし良好なNiオーミック接合を形成するには１０００度程度のアニールが必要とされており、Tiショットキ接合は、この高温プロセスでは破壊されてしまうため、本実施の形態では、裏面Niオーミック接合の形成を先に、おもてTiショットキ接合の形成を後で実施する手法を用いる。

また、図２に示す特許文献１に記載の発明のように、表面のショットキ材料と裏面のオーミック材料に同種の金属を用い、一度のアニール焼成でいずれも良好な接合ができれば理想的ではあるが、プロセスマージンが非常に狭まり、安定して再現性よくデバイス作製する観点からは、好ましくない。

次に、基板１の裏面（n型エピタキシャル層２と反対側の面）にオーミック接合を形成する工程について説明する。SiC基板１の裏面に第１の金属層であるNi金属層６を蒸着して設け、熱処理（アニール）を施してオーミック接合を形成する。ここで、裏面SiCカーボン面の平坦化等の状態、オーミック用Ni金属層６の形成、およびオーミックアニール条件は、SiCとNiの界面に、余剰カーボンが偏析等悪影響を及ぼさないようにNiシリサイドを良好に形成するよう設定する。

例えば、裏面Niオーミック接合を形成するために、１００nm厚でNi成膜後１０００℃程度でアニールする際、清浄に保ちたい表面にはプロセス保護膜として犠牲酸化膜１０が形成してある。これにより裏面Niアニール時、Tiショットキ接合を形成するSiCウエハのn型エピタキシャル層２表面がウエハ裏面のNi、あるいはアニール装置から発生する金属不純物で汚染されないようにしている。

このように、Tiショットキ接合の形成よりも裏面Niオーミック接合の形成を先に実施する際、熱酸化膜１０でTiショットキ接合の形成予定面を保護することにより、後述のTiシンター１２による特性のばらつき低減効果をより高めることが可能である。

工程２：次に、図１（b）を参照して、表面にショットキ接合を形成するまでを説明する。n型４H−SiC基板１の（０００１）シリコン面上にn型ドリフト層（n型エピタキシャル層２）をエピ成長した面に、第２の金属層であるTi膜を蒸着して金属層５を設け、この金属層５をパターニングし、４００度以上６００℃以下で熱処理（Tiシンター１２）を施してショットキ接合を所望の特性に形成する。ショットキ接合材料としてTiを用いることにより、所望の順方向特性が得られるとともに、後述するウェットエッチング等の加工プロセスが容易になる。

ここで、特性の安定したTiショットキ接合を形成するためには、その界面状態を慎重に制御する必要がある。すなわち、GR注入層３とJTE注入層４の終端構造を形成するために、n型エピタキシャル層２にAlイオンを注入し、このAlイオンを活性化するアニール工程以降の熱処理の制御が重要となる。

Ti／n型SiCショットキ接合においては、Tiシンター１２を施すことにより障壁高さφBが１．２５eV程度に高まり、かつ、ばらつきが低減される。このTiシンター１２のタイミングは、金属層５のパターニング後が良い。これは、Tiシンター１２によりTi／n型SiC界面にシリサイド層などの遷移層が形成され、例えばwetエッチングでTi金属層５をパターニングする上で問題になることを防ぐためである。Tiシンター１２は、最高温度保持時間が１０秒以上３０分以下とし、昇温速度を５℃／秒以上２５℃／秒以下とする。このTiシンター１２条件により、急激な熱歪みによるウエハ損壊をなくし、かつ短時間で良好に加熱することができる。

工程３：次に、図１（c）を参照して、金属層５上に表面電極７を形成するまでを説明する。金属層５をパターニングし、Tiシンター１２した後、例えば３μm厚みのAlを蒸着形成する。写真製版によりレジスト開口部を熱燐酸などのwetエッチングでパターニングする。

一方、より望ましくは、Ti金属層５上に例えば３μm程度のAl電極パッド（表面電極７）を形成してからTiシンター１２するとよい。電極パッドを形成してからパターニングとTiシンター１２することにより、Al／Ti界面の密着性を高めるのに有効である。また、ショットキメタル（Ti金属層５）と電極パッド（表面電極７）とを同時にウェットエッチングパターニングすることが可能となり、写真製版工程を一回減じることができる。

工程４：最後に、図１（d）を参照して、ポリイミド８形成、および裏面電極９を形成するまでを説明する。表面をAlメタライズ後、n型エピタキシャル層２および表面電極７上にポリイミド８等の表面封止材料を塗布、焼成する。この時、キュア焼成温度をショットキ接合形成時のTiシンター１２加熱処理温度より５０℃以上低温にする。これは、Tiシンター１２により安定したショットキ接合の界面状態を再び不安定にしない目的のためである。

次に、ポリイミドキュア後、ウエハ工程の最後にn⁺基板１の裏面に裏面電極９を形成する。例えばNi&Auメタライズすることで、チップに裏面ダイボンドする際、半田の濡れ性を良好にすることができる。ここで、裏面電極９の形成は、ポリイミドキュアを施した後に実施する。仮に裏面Ni&Auメタライズの後に、最後にポリイミド８形成&キュアを実施すると、３５０℃のポリイミドキュア工程で、下層NiがAu表面に拡散してしまい、Ni酸化物を形成した結果、半田の濡れ性が極端に劣化してしまう問題点が生じる。

図３は、上述した製造方法により作成したSiC−SBDの障壁高さφBの特性を測定した図である。図３に示すように、障壁高さφBは、１．２４〜１．２７eV程度に渡っている。従来のSiC−SBDの障壁高さφBは、１．０５〜１．２５eVであることから、これと比較すると、ばらつきが低減できていることが分かる。

以上より、本実施の形態におけるのSiC−SBDの製造方法によれば、ショットキメタルを形成するまで炭化珪素基板上を保護膜で覆っておき、ショットキメタルを成膜した後、４００℃以上６００℃以下でTiシンター１２加熱アニールすることにより、順方向特性、特に障壁高さφBのばらつきを低減できる。これにより、順方向特性の揃ったデバイスチップを作製、提供することが可能となる。

＜実施の形態２＞
本実施の形態におけるSiC−SBDの製造方法は、複数回犠牲酸化を行う点が特徴である。以下、本実施の形態におけるSiC−SBDの製造方法について説明する。n型エピタキシャル層２の表面を保護するために形成した熱酸化膜１０は、終端構造を形成するためのAlイオン注入後、活性化アニール前に除去する。これは、およそ１４００℃以上の活性化アニール温度では熱酸化膜１０が不規則に消失するため、予め全面除去して熱酸化膜１０残不良を防ぐためである。実施の形態１で言及したバンチングステップに代表される表面凹凸発生を回避抑制する観点からも、SiO₂熱酸化膜１０の耐熱限界を超える温度条件下においては、SiO₂熱酸化膜１０を全面除去しておくことがデバイスチップの順方向特性のばらつき低減に有効である。

終端構造を形成する活性化アニール後のn型エピタキシャル層２の最表面は、一般に炭素リッチの不安定な面と考えられているので、RIEなどのドライエッチングで０．１μm程度除去してもよい。その後さらにドライエッチングによる表面ダメージを除去する目的もあり、２度目の犠牲酸化を実施し、再度熱酸化膜１０を形成する。ここで犠牲酸化を２度繰り返すこともプロセス欠陥低減により有効である。

以上より、工程詳細状況により２回以上の犠牲酸化を行うことは、パーティクル起因のプロセス欠陥低減、あるいは結晶欠陥の不活性化において有効である。

＜実施の形態３＞
実施の形態１では、ショットキ電極としてTiを用いる場合について述べたが、他の金属、例えばNi、Mo、Wなどの金属を用いてもよい。金属材料により、仕事関数や、SiCとのビニング効果の違いにより、ダイオード特性として得られる順方向の障壁高さφBは当然異なる。

＜実施の形態４＞
実施の形態１では、保護膜としてSiO₂熱酸化膜１０を用いる場合について述べたが、他のCVD酸化膜、あるはSiN窒化膜、SiON酸窒化膜などを用いてもよい。

本発明の実施の形態１における炭化珪素半導体装置の製造工程を示した断面図である。 従来の炭化珪素半導体装置を示した断面図である。 本発明の実施の形態１における炭化珪素半導体装置の障壁高さφB特性を示した図である。

符号の説明

１ n⁺基板、２ n型エピタキシャル層、３ GR（Guard Ring）注入層、４ JTE（Junction Termination Extension）注入層、５ 金属層、６ 金属層、７ 表面電極、８ ポリイミド、９ 裏面電極、１０ 熱酸化膜、１１ オーミックアニール、１２ Tiシンター。

Claims (10)

1. （a）炭化珪素基板を準備する工程と、
   （b）前記炭化珪素基板の一主面上にエピタキシャル層を形成する工程と
   （c）前記エピタキシャル層上に保護膜を形成する工程と、
   （d）前記炭化珪素基板の他の主面上に第１の金属層を形成する工程と、
   （e）前記工程（d）の後、前記炭化珪素基板に所定の温度で熱処理し、前記第１の金属層と前記炭化珪素基板の他の主面との間にオーミック接合を形成する工程と、
   （f）前記工程（e）の後、前記保護膜を除去する工程と、
   （g）前記工程（f）の後、前記エピタキシャル層上に第２の金属層を形成する工程と、
   （h）前記工程（g）の後、前記炭化珪素基板を４００℃以上６００℃以下で熱処理し、前記第２の金属層と前記エピタキシャル層との間にショットキ接合を所望特性に形成する工程と、を備える炭化珪素半導体装置の製造方法。
2. 前記工程（c）は、前記保護膜として、SiO₂膜を前記エピタキシャル層上に形成する請求項１に記載の炭化珪素半導体装置の製造方法。
3. 前記工程（c）は、前記保護膜として、厚みが１０nm以上５０nm以下のSiO₂熱酸化膜を前記エピタキシャル層上に形成する請求項１に記載の炭化珪素半導体装置の製造方法。
4. 前記工程（g）は、前記第２の金属層として、Tiを前記エピタキシャル層上に形成する請求項１から３のいずれかに記載の炭化珪素半導体装置の製造方法。
5. （i）前記工程（g）と（h）の間に、前記第２の金属層をパターニングする工程をさらに備える請求項１から４のいずれかに記載の炭化珪素半導体装置の製造方法。
6. （j）前記工程（h）の後、前記エピタキシャル層および前記第２の金属層上に表面封止材料を塗布し、前記工程（h）の熱処理温度より５０℃以上低温で該表面封止材料に熱処理を施す工程をさらに備える請求項５に記載の炭化珪素半導体装置の製造方法。
7. 前記工程（h）は、熱処理条件の最高温度保持時間が１０秒以上３０分以下である請求項１から６のいずれかに記載の炭化珪素半導体装置の製造方法。
8. 前記工程（h）は、熱処理条件の昇温速度が５℃／秒以上２５℃／秒以下である請求項１から７のいずれかに記載の炭化珪素半導体装置の製造方法。
9. （k）前記工程（g）と（i）の間に、前記第２の金属層上に電極パッド金属層を形成する工程をさらに備え、前記工程（i）は、前記第２の金属層と同時に前記電極パッド金属層をパターニングする工程である請求項５に記載の炭化珪素半導体装置の製造方法。
10. 前記工程（b）は、前記炭化珪素基板の一主面として、（０００１）シリコン面上にエピタキシャル層を形成する請求項１から９のいずれかに記載の炭化珪素半導体装置の製造方法。

Images