[go: up one dir, main page]

JP5544714B2 - 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 Download PDF

Info

Publication number
JP5544714B2
JP5544714B2 JP2008522533A JP2008522533A JP5544714B2 JP 5544714 B2 JP5544714 B2 JP 5544714B2 JP 2008522533 A JP2008522533 A JP 2008522533A JP 2008522533 A JP2008522533 A JP 2008522533A JP 5544714 B2 JP5544714 B2 JP 5544714B2
Authority
JP
Japan
Prior art keywords
external terminal
resin
terminal
terminal portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008522533A
Other languages
English (en)
Other versions
JPWO2007148782A1 (ja
Inventor
田 正 親 増
永 知加雄 池
田 幸 治 富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2008522533A priority Critical patent/JP5544714B2/ja
Publication of JPWO2007148782A1 publication Critical patent/JPWO2007148782A1/ja
Application granted granted Critical
Publication of JP5544714B2 publication Critical patent/JP5544714B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78743—Suction holding means
    • H01L2224/78744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、端子部材を用いた、小型、薄型の樹脂封止型半導体装置と、そのような半導体装置を積層した構造の積層型樹脂封止型半導体装置に関する。
近年、電子機器の小型化に対応するために、電子機器に搭載される半導体部品を高密度に実装することが要求され、それにともなって、半導体部品の小型化、薄型化が進んでいる。このため更なる薄型化を廉価に達成できる樹脂封止型半導体装置を含むパッケージが求められている。
このような状況のもと、薄型化に対応するものとして、特開平１１−３０７６７５号公報に記載の接続用リードの上面及び下面を露出させた構造の樹脂封止型半導体装置や、特開平１１−２６０９８９号公報に記載の接続用リードの一部を露出して外部端子としている樹脂封止型半導体装置が提案されている。
一方、システムＬＳＩのワンチップ化の開発が盛んであるが、２次元方向への配線展開となるため、配線の短縮による高速化には限界があり、また、その開発費、開発期間の増加を招いているのが実状である。最近では、これに代わり、半導体素子を３次元方向に積層したパッケージでシステムＬＳＩを実現しようとする試みがなされている。
このようなパッケージをシステムパッケージとも言う。
特開平１１−３０７６７５号公報には、これに記載の樹脂封止型半導体装置を積層し、その上面及び下面を露出させた接続用リードで電気的接続をとった、いわゆるスタック構造の積層型樹脂封止型半導体装置も記載されている。しかしながら、この公報に記載された樹脂封止型半導体装置は、ダイパッドを備えたもので、薄型化は十分でない。
また、特開平１１−２６０９８９号公報に記載の樹脂封止型半導体装置はスタック構造をとれるものではない。
さらに、特開平２００２−３３４３４号公報には、パッケージ内に半導体素子（チップ）を積層したパッケージが記載されているが、この構造では、自由度が少なく、汎用化しずらい。
特開平１１−３０７６７５号公報 特開平１１−２６０９８９号公報 特開平２００２−３３４３４号公報
上記のように、近年、半導体部品の小型化、薄型化が進んでおり、更なる薄型化を廉価に達成できるパッケージが求められている。また、複数の樹脂封止型半導体装置を積層させてなるいわゆるスタック構造によりシステムパッケージを構成するためには、各樹脂封止型半導体装置を更に薄型化することが必要で、この対応が求められている。
本発明はこれらに対応するもので、その目的は更なる薄型化を廉価に達成できる樹脂封止型半導体装置を提供しようとするものであり、更に具体的には、複数の樹脂封止型半導体装置を積層した、いわゆるスタック構造の積層型樹脂封止型半導体装置を提供しようとするものである。
同時に、本発明の目的はこのような薄型の樹脂封止型半導体装置の製造方法および半導体装置用基材を提供しようとするものである。
本発明は、半導体素子と、半導体素子を囲むとともに、外部回路に接続される外部端子部と、半導体素子に接続される内部端子部と、外部端子部と内部端子部とを連結する連結部とを有する複数の端子部材と半導体素子と端子部材の内部端子部とを接続するボンディングワイヤと、半導体素子、端子部材およびボンディングワイヤを封止する樹脂封止部とを備え、各端子部材は平坦状の裏面と、２段状の表面とを有するとともに、内部端子部を形成する内側の薄肉部と、外部端子部を形成する外側の厚肉部とからなり、内部端子部の裏面、外部端子部の表面、外部端子部の裏面および外部端子部の外側側面は、樹脂封止部から外方へ露出することを特徴とする樹脂封止型半導体装置である。
本発明は、各端子部材は加工用素材を用いてエッチング加工法により作製され、外部端子部は加工用素材の厚みを保って厚肉に形成され、内部端子部は加工用素材の表面側からハーフエッチングを施して薄肉に形成されていることを特徴とする樹脂封止型半導体装置である。
本発明は、外部端子部の外側上部には、切り欠け部が形成され、外部端子部の表面外縁は、外側側面より内方に入り込むことを特徴とする樹脂封止型半導体装置である。
本発明は、外部端子部の切り欠け部には、樹脂封止部が充てんされていることを特徴とする樹脂封止型半導体装置である。
本発明は、内部端子部の長手方向に平行な内側断面において、表面と内側側面との間に鋭角が形成されていることを特徴とする樹脂封止型半導体装置である。
本発明は、内部端子部の内側断面において、内面側面に凹部が形成されていることを特徴とする樹脂封止型半導体装置である。
本発明は、内部端子部は加工用素材と、加工用素子上に形成されたメッキ層とを有し、内部端子部の内側断面において、内側側面に凹部が形成されていることを特徴とする樹脂封止型半導体装置である。
本発明は、内部端子部の長手方向に直交する断面形状は、逆台形形状を有することを特徴とする樹脂封止型半導体装置である。
本発明は、内部端子部の内側端部は、平面からみて先細状となっていることを特徴とする樹脂封止型半導体装置である。
本発明は、端子部材の内部端子部および外部端子部のうち、樹脂封止部に接する面に粗面化処理が施されていることを特徴とする樹脂封止型半導体装置である。
本発明は、粗面化処理が施された面において、最大高さ粗さＲｙ（ＪＩＳＢＯ６０１−１９９４）は、１μｍ〜２μｍの範囲であることを特徴とする樹脂封止型半導体装置である。
本発明は、端子部材は、Ｃｕ、Ｃｕ系合金、４２％Ｎｉ−Ｆｅ系合金からなることを特徴とする樹脂封止型半導体装置である。
本発明は、内部端子部の表面、および外部端子部の表面および裏面に、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層、錫めっき層から選ばれた１つの金属めっき層が、接続用のめっき層として設けられていることを特徴とする樹脂封止型半導体装置である。
本発明は、半導体素子の厚みが１００μｍ以下であることを特徴とする樹脂封止型半導体装置である。
本発明は、ＱＦＮ型であることを特徴とする樹脂封止型半導体装置である。
本発明は、上下方向に互いに重ね合わされ、電気的に接続された２以上の樹脂封止型半導体装置を備えた積層型樹脂封止型半導体装置において、各樹脂封止型半導体装置は、半導体素子と、半導体素子を囲むとともに、外部回路に接続される外部端子部と、半導体素子に接続される内部端子部と、外部端子部と内部端子部とを連結する連結部とを有する複数の端子部材と半導体素子と端子部材の内部端子部とを接続するボンディングワイヤと、半導体素子、端子部材およびボンディングワイヤを封止する樹脂封止部とを備え、各端子部材は平坦状の裏面と、２段状の表面とを有するとともに、内部端子部を形成する内側の薄肉部と、外部端子部を形成する外側の厚肉部とからなり、内部端子部の裏面、外部端子部の表面、外部端子部の裏面および外部端子部の外側側面は、樹脂封止部から外方へ露出することを特徴とする積層型樹脂封止型半導体装置である。
本発明は、上下方向に互いに重ね合わされ電気的に接続された２以上の樹脂封止型半導体装置からなる複数の組を、互いの側面で電気的に接続してなる積層型樹脂封止型半導体装置において、各樹脂封止型半導体装置は、半導体素子と、半導体素子を囲むとともに、外部回路に接続される外部端子部と、半導体素子に接続される内部端子部と、外部端子部と内部端子部とを連結する連結部とを有する複数の端子部材と、半導体素子と端子部材の内部端子部とを接続するボンディングワイヤと、半導体素子、端子部材およびボンディングワイヤを封止する樹脂封止部とを備え、各端子部材は平坦状の裏面と、２段状の表面とを有するとともに、内部端子部を形成する内側の薄肉部と、外部端子部を形成する外側の厚肉部とからなり、内部端子部の裏面、外部端子部の表面、外部端子部の裏面および外部端子部の外側側面は、樹脂封止部から外方へ露出することを特徴とする積層型樹脂封止型半導体装置である。
本発明は、外部端子部と、内部端子部と、外部端子部と内部端子部とを連結する複数の端子部材を備え、各端子部材は平坦状の裏面と、２段状の表面とを有するとともに、内部端子部を形成する内側の薄肉部と、外部端子部を形成する外側の厚肉部とからなることを特徴とする半導体装置用基材である。
本発明は、各端子部材は加工用素材を用いてエッチング加工法により作製され、外部端子部は加工用素材の厚みを保って厚肉に形成され、内部端子部は加工用素材の表面側からハーフエッチングまたはディープエッチングを施して薄肉に形成されていることを特徴とする半導体装置用基材である。
本発明は、外部端子部の外側上部には、切り欠け部が形成され、外部端子部の表面外縁は、外側側面より内方に入り込むことを特徴とする半導体装置用基材である。
本発明は、内部端子部の長手方向に平行な内側断面において、表面と内側側面との間に鋭角が形成されていることを特徴とする半導体装置用基材である。
本発明は、内部端子部の内側断面において、内面側面に凹部が形成されていることを特徴とする半導体装置用基材である。
本発明は、内部端子部は加工用素材と、加工用素子上に形成されたメッキ層とを有し、内部端子部の内側断面において、内側側面に凹部が形成されていることを特徴とする半導体装置用基材である。
本発明は、内部端子部の長手方向に直交する断面形状は、逆台形形状を有することを特徴とする半導体装置用基材である。
本発明は、内部端子部の内側端部は、平面からみて先細状となっていることを特徴とする半導体装置用基材である。
本発明は、端子部材の内部端子部および外部端子部のうち、樹脂封止部に接する面に粗面化処理が施されていることを特徴とする半導体装置用基材である。
本発明は、粗面化処理が施された面において、最大高さ粗さＲｙ（ＪＩＳＢＯ６０１−１９９４）は、１μｍ〜２μｍの範囲であることを特徴とする半導体装置用基材である。
本発明は、端子部材は、Ｃｕ、Ｃｕ系合金、４２％Ｎｉ−Ｆｅ系合金からなることを特徴とする半導体装置用基材である。
本発明は、内部端子部の表面、および外部端子部の表面および裏面に、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層、錫めっき層から選ばれた１つの金属めっき層が、接続用のめっき層として設けられていることを特徴とする半導体装置用基材である。
本発明は、半導体素子と、半導体素子を囲むとともに、外部回路に接続される外部端子部と、半導体素子に接続される内部端子部と、外部端子部と内部端子部とを連結する連結部とを有する複数の端子部材と、半導体素子と端子部材の内部端子部とを接続するボンディングワイヤと、半導体素子、端子部材およびボンディングワイヤを封止する樹脂封止部とを備え、各端子部材は平坦状の裏面と、２段状の表面とを有するとともに、内部端子部を形成する内側の薄肉部と、外部端子部を形成する外側の厚肉部とからなり、内部端子部の裏面、外部端子部の表面、外部端子部の裏面および外部端子部の外側側面は、樹脂封止部から外方へ露出する樹脂封止型半導体装置の製造方法において、加工用素材を用いてエッチング加工法により、各々外部端子部同志が連結された一対の端子部材からなる複数の連結端子部材を含む加工シートを得る工程と、加工シートの裏面を真空引き板により真空吸着保持し、この状態で連結端子部材間の真空引き板上に半導体素子を搭載するとともに、連結端子部材と半導体素子間をボンディングワイヤで接続する工程と、加工シートを真空引き板から外し、加工シートの表面および裏面にモールド用テープを介してモールド固定用平板を設けて、モールド固定用平板間に封止樹脂を充てんして樹脂封止部を形成する工程と、樹脂封止部の表面および裏面からモールド用テープおよびモールド固定用平板を取り外し、樹脂封止部に切断用テープを貼って、各半導体素子毎に樹脂封止部を切断する工程とを備え、樹脂封止部を切断する際、各連結端子部材の外部端子部間を切断して、連結端子部材を各々の端子部材に分離することを特徴とする樹脂封止型半導体装置の製造方法である。
本発明は、真空引き板は、全面に形成された真空吸着用の孔を含むことを特徴とする樹脂封止型半導体装置の製造方法である。
本発明は、半導体素子と、半導体素子を囲むとともに、外部回路に接続される外部端子部と、半導体素子に接続される内部端子部と、外部端子部と内部端子部とを連結する連結部とを有する複数の端子部材と、半導体素子と端子部材の内部端子部とを接続するボンディングワイヤと、半導体素子、端子部材およびボンディングワイヤを封止する樹脂封止部とを備え、各端子部材は平坦状の裏面と、２段状の表面とを有するとともに、内部端子部を形成する内側の薄肉部と、外部端子部を形成する外側の厚肉部とからなり、内部端子部の裏面、外部端子部の表面、外部端子部の裏面および外部端子部の外側側面は、樹脂封止部から外方へ露出する樹脂封止型半導体装置の製造方法において、加工用素材を用いてエッチング加工法により、各々外部端子部同志が連結された一対の端子部材からなる複数の連結端子部材を含む加工シートを得る工程と、加工シートの裏面にモールド用テープを貼り付けて、モールド用テープにより加工シートを保持し、この状態で連結端子部材間のモールド用テープ上に半導体素子を搭載するとともに、連結端子部材と半導体素子間をボンディングワイヤで接続する工程と、加工シートの表面にモールド用テープを貼る工程と、加工用シートの表面および裏面に、モールド用テープを介してモールド固定用平板を設けて、モールド固定用平板間に封止樹脂を充てんして樹脂封止部を形成する工程と、樹脂封止部の表面および裏面からモールド固定用平板を取り外し、樹脂封止部に切断用テープを貼って、各半導体素子毎に樹脂封止部を切断する工程とを備え、樹脂封止部を切断する際、各連結端子部材の外部端子部間を切断して、連結端子部材を各々の端子部材に分離することを特徴とする樹脂封止型半導体装置の製造方法である。
本発明による樹脂封止型半導体装置は、このような構成にすることにより、半導体部品の更なる薄型化を廉価に達成できる樹脂封止型半導体装置を含むパッケージの提供を可能としている。特に、システムパッケージをスタック構造にて実現するための薄型の樹脂封止型半導体装置を量産性良く製造することができる。
そして、これにより、スタッフ構造のシステムパッケージを構成する積層型樹脂封止型半導体装置の提供を可能としている。
具体的には、本発明は、半導体素子と、半導体素子を囲むとともに、外部回路に接続される外部端子部と、半導体素子に接続される内部端子部と、外部端子部と内部端子部とを連結する連結部とを有する複数の端子部材と半導体素子と端子部材の内部端子部とを接続するボンディングワイヤと、半導体素子、端子部材およびボンディングワイヤを封止する樹脂封止部とを備え、各端子部材は平坦状の裏面と、２段状の表面とを有するとともに、内部端子部を形成する内側の薄肉部と、外部端子部を形成する外側の厚肉部とからなり、内部端子部の裏面、外部端子部の表面、外部端子部の裏面および外部端子部の外側側面は、樹脂封止部から外方へ露出することを特徴とする樹脂封止型半導体装置である。
即ち、このような構造としていることにより、半導体素子自体の厚さの薄型化に対応して、薄型化が達成できる。
また、ワイヤボンディング接続をとっていることにより、接続作業性を良いものとし、且つ、接続信頼性を良いものとしている。
また、後述する、本発明の樹脂封止型半導体装置の製造方法により、面付け状態で作製でき、量産性の良い構造となる。
更に、内部端子部の厚さより、半導体素子の厚さを薄くしていることにより、半導体素子の端子と内部端子の端子面におけるワイヤボンデインング接続を行う場合、第１のビンディングポイントを半導体素子とすることにより、ワイヤの垂れを防止できる構造となる。
勿論、ボンディングワイヤ接続は容易となっている。
また、各端子部材は、加工用素材をエッチング加工法を用いて加工し、外部端子部は加工用素材の厚さの厚肉となり、内部端子部は該加工用素材の一面側からのハーフエッチングまたはディープエッチングにより薄肉にして、形成されている。内部端子部の半導体素子側の先端断面は、ハーフエッチングまたはディープエッチング形成面と側面とが鋭角をなす。このため、内部端子部の半導体素子側の先端において、温度変化に伴う、樹脂の締め付けが起こり、耐湿性が上昇する。
また、先端が鋭角となった分だけ封止用樹脂の量を増やすことも可能で、封止用樹脂の量が増える分、構造的、品質面で安定する。
特に、ＱＦＮ型である場合には、端子数が多くても、品質面で安定でき、有効である。
尚、前記鋭角の角度としては、８５度以下が好ましい。
更に、前記各端子部材は、その内部端子部の内側端部が平面からみて先細状となっており、内側端部が先細となった分だけ封止用樹脂の量を増やすことも可能で、封止用樹脂の量が増える分、構造的、品質面で安定する。
また、前記各端子部材の前記封止用樹脂と接する面に粗面化処理が施されている。このため、端子部材と封止用樹脂との密着性の向上が図れる。
特に、前記粗面化処理による、最大高さ粗さＲｙ（ＪＩＳＢＯ６０１−１９９４）が、１μｍ〜２μｍの範囲である場合には、有効である。
また、外部端子部の外側上部に、表面と外側側面にわたる切り欠け部を設けている。このため個片化の際、その切断が容易となる。
特に、樹脂封止工程（モールド工程）においては、特別な形状にキャビティーを設ける必要はなく、平板状のものでその両側を抑えた状態で一括モールドが簡単に行え、量産性、設備の面からも好ましい構造と言える。
端子部材としては、Ｃｕ、Ｃｕ系合金、４２％Ｎｉ−Ｆｅ系合金からなるものが挙げられる。
また、内部端子部の表面および外部端子部の表面および裏面に、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層、錫めっき層から選ばれた１つの金属めっき層が、接続用のめっき層として形成されている。このためワイヤボンディング接続を信頼性良く行なうことができる。
また、内部端子部の裏面、外側端子部の表面、外部端子部の裏面、および外部端子部の外側側面を封止樹脂の外方へ露出させている。このためダイパッドレスからパッケージ内の半導体素子上のレジン厚を増し、組み立て加工し易いものとしており、より放熱性に優れる。
本発明の積層型樹脂封止型半導体装置は、このような構成にすることにより、システムパッケージを、樹脂封止型半導体装置を積層したスタック構造にて実現できる。
また本発明の樹脂封止型半導体装置の製造方法によれば、薄型の樹脂封止型半導体装置を、量産性良く製造できる。
本発明は、上記のように、半導体部品の更なる薄型化を廉価に達成できるパッケージの提供を可能とし、特に、システムパッケージをスタック構造にて実現するための薄型の樹脂封止型半導体装置を提供することができる。
そして、これにより、システムパッケージをスタック構造にて実現する積層型樹脂封止型半導体装置の提供を可能とした。
また、このような樹脂封止型半導体装置の製造方法の提供を可能とした。
このような樹脂封止型半導体装置や積層型樹脂封止型半導体装置は、システムパッケージの他、カードモジュール内、ＩＣカード内、ＰＯＰ（Ｐｏｉｎｔ Ｏｆ Ｐｕｒｃｈａｓｅ ａｄｖｅｒｔｉｓｉｎｇ ）カード内、基板（紙製基材）内等に、特に薄さが求められる場合に、有効に利用できる。
図１（ａ）は本発明の樹脂封止型半導体装置の第１の実施の形態を示した概略断面図、図１（ｂ）は図１（ａ）のＡ１側から透視してみた図である。 図２（ａ）は端子部材の断面図で、図２（ｂ）は図１（ａ）のＢ１側から見た図、図２（ｃ）は図２（ａ）のＢ２側からみた図、図２（ｄ）は図２（ａ）のＢ３側からみた図、図２（ｅ）は内部端子部の先端部分断面図である。 図３（ａ）は本発明の樹脂封止型半導体装置の第２の実施の形態を示した概略断面図、図３（ｂ）は図３（ａ）のＣ１側から透視してみた図である。 図４（ａ）は本発明の樹脂封止型半導体装置の第３の実施の形態を示した概略断面図、図４（ｂ）は図４（ａ）のＤ１側から透視してみた図である。 図５（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）（ｇ）（ｈ）（ｉ）は、本発明の樹脂封止型半導体装置の製造方法の第１の実施の形態を示す製造工程断面図である。 図６（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）（ｇ）（ｈ）（ｉ）（ｊ）は、本発明の樹脂封止型半導体装置の製造方法の第２の実施の形態を示す製造工程断面図である。 図７は本発明の積層型樹脂封止型半導体装置の第１の実施の形態を示す断面図である。 図８は本発明の積層型樹脂封止型半導体装置の第２の実施の形態を示す断面図である。 図９は本発明の積層型樹脂封止型半導体装置の第３の実施の形態を示す断面図である。 図１０は本発明の積層型樹脂封止型半導体装置の第４の実施の形態を示す断面図である。 図１１（ａ）は本発明の積層型樹脂封止型半導体装置の第５の実施の形態を示す断面図、図１１（ｂ）は図１１（ａ）のＥ１側からみた図である。 図１２はダイシングソーによる切断状態を示した図である。
本発明の実施の形態を図に基づいて説明する。
図１（ａ）は本発明の樹脂封止型半導体装置の第１の実施の形態を示した概略断面図、図１（ｂ）は図１（ａ）のＡ１側から透視してみた図、図２（ａ）は端子部材の断面図、図２（ｂ）は図１（ａ）のＢ１側から見た図、図２（ｃ）は図２（ａ）のＢ２側からみた図、図２（ｄ）は図２（ａ）のＢ３側からみた図、図３（ａ）は本発明の樹脂封止型半導体装置の第２の実施の形態を示したの概略断面図、図３（ｂ）は図３（ａ）のＣ１側から透視してみた図、図４（ａ）は本発明の樹脂封止型半導体装置の第３の実施の形態を示したの概略断面図、図４（ｂ）は図４（ａ）のＤ１側から透視してみた図、図５は本発明の樹脂封止型半導体装置の製造方法の第１の実施の形態を示す製造工程断面図、図６は本発明の樹脂封止型半導体装置の製造方法の第２の実施の形態を示す製造工程断面図、図７は本発明の積層型樹脂封止型半導体装置の第１の実施の形態を示す断面図、図８は本発明の積層型樹脂封止型半導体装置の第２の実施の形態を示す断面図、図９は本発明の積層型樹脂封止型半導体装置の第３の実施の形態を示す断面図、図１０は本発明の積層型樹脂封止型半導体装置の第４の実施の形態を示す断面図、図１１（ａ）は本発明の積層型樹脂封止型半導体装置の第５の実施の形態を示す断面図、図１１（ｂ）は図１１（ａ）のＥ１側からみた図、図１２はダイシングソーによる切断状態を示した図である。
尚、図１（ａ）は図１（ｂ）のＡ１−Ａ２側から見た図、図３（ａ）は図３（ｂ）のＣ１−Ｃ２側から見た図、図４（ａ）は図４（ｂ）のＤ１−Ｄ２側から見た図、図５、図６、図１１においては、分かり易くするために、半導体素子の端子部は省略して示している。
また、図５（ｈ）、図６（ｉ）における両方向矢印は、ダイシングソーの昇降方向を示している。
図１〜図１２中、１０１〜１０４、１０１ａ〜１０４ａ、１０１ｂ〜１０４ｂ、１０１ｃ〜１０４ｃは樹脂封止型半導体装置、１１０は端子部材、１１１は外部端子部、１１１ａ、１１１ｂ、１１１ｃは端子面、１１２は内部端子部、１１２ａは表面の端子面（ハーフエッチング面）、１１３は連結部、１１４は切り欠け部、１１６は先端部（内側端部）、１１６Ｓは（先端の）側面、１１７はグルーブ（溝部）、１２０、１２０Ａ，１２０Ｂは半導体素子（半導体チップあるいは単にチップとも言う）、１２０Ｍは半導体素子、１２１は端子、１３０はボンディングワイヤ、１４０は樹脂封止部、１６０は半田ペースト、１７０は基材、２１０は加工用素材、２１０Ａは加工シート、２２０はレジスト、２３０は端子部材、２３１は外部端子部、２３２は内部端子部、２３３は連結部、２３５は支持部、２３７は凹部、２３７Ａは切り欠け部、２４０は平板状の多孔板（真空引き板とも言う）、２５０は半導体素子、２６０はボンディングワイヤ、２７０、２７１はモールド固定用平板、２７０ａ、２７１ａはモールド用テープ、２７５は切断用テープ（ダイシング用テープ）、２８０は樹脂封止部、３０１は単位の樹脂封止型半導体装置、３１０は加工用素材、３１０Ａは加工シート、３１５は枠部、３１６は治具孔、３１７は長孔部、３２０はレジスト、３３０は端子部材、３３５は支持部（連結部とも言う）、３３７は凹部、３３７Ａは切り欠け部、３４０、３４１はモールド用テープ、３４５は切断用のテープ（ダイシング用テープ）、３５０は半導体素子、３６０はボンディングワイヤ、３７１、３７２はモールド固定用平板、３８０は樹脂封止部、３８５は切断ライン、３８６は切断目印（貫通孔あるいは窪み）、４０１〜４０８は樹脂封止型半導体装置である。
はじめに、本発明の樹脂封止型半導体装置の第１の実施の形態を、図１に基づいて説明する。
樹脂封止型半導体装置１０１は、半導体素子１２０と、半導体素子１２０を囲むとともに外部回路に接続される外部端子部１１１と、半導体素子１２０に接続される内部端子部１１２と、外部端子部１１１と内部端子部１１２とを連結する連結部１１３とを有する複数の端子部材１１０と、半導体素子１２０の端子１２１と端子部材１１０の内部端子部１１２とを接続するボンディングワイヤ１３０と、半導体素子１２０、端子部材１１０およびボンディングワイヤ１３０を封止する樹脂封止部１４０とを備えている。
また各端子部材１１０は、平坦状の裏面１１１ｂと、２段上の表面１１１ａ、１１２ａとを有するとともに、内部端子１１２は薄肉に形成され、外部端子部１１１は厚肉に形成されている。
前記複数個の端子部材１１０は前記半導体素子１２０の周辺の４辺に沿って配設され、樹脂を封止型半導体装置１０１の全体形状は複数個の端子部材１１０の配置領域内、且つ、端子部材１１０の外部端子部１１１の厚さ内に収められている。また樹脂封止型半導体装置１０１は、ＱＦＮ型の樹脂封止型半導体装置となっている。
そして、各端子部材１１０の内部端子部１１２は、その表面が端子面１１２ａとなっており、各外部端子部１１１の表面１１１ａ、裏面１１１ｂおよび内部端子部１１２の表面１１２ａはそれぞれ、一平面上に、揃っている。また内部端子部１１２側が半導体素子１２０側に向くよう、各端子部材１１０が配設され、外部端子部１１１の表面１１１ａ、裏面１１１ｂおよび外側側面１１１ｃは樹脂封止部１４０から外方へ露出している。また、半導体素子１２０の表面は端子面１２０ａとなっており、端子面１２０ａは内部端子部１１２の端子面１１２ａと同一方向を向いている。また半導体素子１２０の裏面１２０ｂは封止樹脂部１４０から外方へ露出している。
各端子部材１１０は、エッチング加工法を用いて、加工用素材２１０を加工して形成され、外部端子部１１１は加工用素材２１０の厚さの厚肉に形成され、内部端子部１１２は加工用素材２１０の一表側からハーフエッチングにて薄肉にして形成されている。内部端子部１１２の半導体素子１２０側の先端断面（内部端子部１１２の長手方向に平行な内側断面）において、内部端子部１１２の端子面（ハーフエッチング面）１１２ａと先端部（内側端部）１１６の内側側面１１６Ｓとが鋭角をなしている。また、その内部端子部１１２の半導体素子１２０側の内側端部１１６は平面からみて先細状に形成されている。また各端子部材の裏面にはグルーブ１１７が形成されている。（図２（ａ）〜図２（ｄ）を参照）。本例では、厚さ０．２ｍｍのＣｕ材を加工用素材として用い、加工用素材をハーフエッチングしてその厚さを１／２程度とし、内部端子部１１２の厚さを０．１ｍｍとし、厚さ７０μｍの半導体素子を用いている。しかしながら加工用素材としては、Ｃｕ系合金や４２合金（４２％Ｎｉ−Ｆｅ合金）等も適用できる。このため半導体素子１２０自体の厚さの薄化に対応して、薄型化が達成できる。なお、０．２ｍｍの加工用素材をディープエッチングして、その厚さを１／３程度とし、内部端子部１１２の厚さを半導体素子と同様７０μｍとしてもよい。
半導体素子１２０は、その周辺４辺に沿って形成された端子１２１を有し、該４辺に沿って端子部材１１０が配置され、対応する半導体素子１２０の端子１２１と端子部材１１０の内側端子部１１１とがとをボンディングワイヤ１３０により接続されている。
このように、端子部材１１０の内部端子部１１２の内側端部１１６を先細状とすることにより、内部端子部１１２の内側端部１１６において、温度変化による樹脂封止部１４０の締め付けを良くし、耐湿性を向上させている。
また、半導体素子１２０の厚さは内部端子部１１２の厚さより薄くなっているため、ボンディング作業を容易に行うことができる。
また樹脂封止部１４０の厚さを出来る限り厚くすることができ、樹脂封止部１４０の量をできるだけ増やすことにより、構造的に品質面での安定が期待できる。
図１および図２に示す樹脂封止型半導体装置１０１は、薄型のＱＦＮ型であり、端子部材１１０の数も多くなっている。また、各端子部材１１０の内部端子部１１２および外部端子１１１のうち、樹脂封止部１４０に接する面は過酸化水素溶液にて、粗面化処理されて粗面２１０ｂ、３１０ｂが形成されている（図５および図６参照）。
これにより、一層の耐湿性の向上が図れる。
粗面２１０ｂ、３１０ｂの表面粗さとしては、最大高さ粗さＲｙ（ＪＩＳＢＯ６０１−１９９４）で１μｍ〜２μｍの範囲が好ましい。
先にも述べたが、ここでは、最大高さ粗さＲｙの測定は２００μｍ長さで行ったものである。
また、図１および図２に示すように外部端子部１１１の外部上部に、表面１１１ａと外側側面１１１ｃにわたる切り欠け部１１４が設けられ、これにより、後述のように樹脂封止部１４０を各半導体素子１２０毎に切断する、個片化の際、その切断が容易となる。
特に、樹脂封止工程（モールド工程）においては、特別な形状にキャビティーを設ける必要はなく、一対の平板状を用いてモールド工程を一括で行うことができ、量産性、設備の面からも好ましい構造と言える。
また図１および図２において、端子部材１１０の内部端子部１１２の表面１１２ａおよび外部端子部１１１の表面１１１ａ、裏面１１１ｂに、接続用のめっき層２１０ａ、３１０ａを設けてもよい（図５および図６参照）。
接続用のめっき層２１０ａ、３１０ａとして、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層、錫めっき層等の金属めっき層が挙げられる。
ところで端子部材１１１の内部端子部１１２は、その長手方向に直交する断面形状が逆台形形状となっている（図２（ｃ）参照）。このように内側嘆美部１１２の断面形状が逆台形形状となっているため、内側端子部１１２の断面形状が樹脂封止部１４０内でくさび効果を発揮し、このため端子部材１１１が樹脂封止部１４０から抜け出すことはない。
また、上述のように外部端子部１１１の外側上部に、切り欠け１１４が形成され、外部端子部１１１の表面１１１ａ外縁は外部端子部１１１の外側側面１１１ｃより内方へ入り込んでいる。さらに外部端子部１１１の外側上部の切り欠け部１１４内には樹脂封止部１４０が充てんされている。このため外部端子部１１１の表面１１１ａは内側と外側から樹脂封止部１４０により囲まれることになる。従って、外部端子部１１１の表面１１１ａを端子面として用いる場合、表面１１１ａの内側と外側の樹脂部封止１４０が端子用のハンダボールを弾くので、ハンダボールを外部端子部１１１の表面１１１ａに確実に乗せることができる。このようにしてハンダボールのアライメント効果を向上させることができる。
次に内部端子部１１２の断面形状の変形例について説明する。図２（ｅ）に示すように、内部端子部１１２の長手方向に平行な内側断面において、内部端子部１１２の内側端部１１６に形成された内側側面１１６Ｓに凹部１１６ａが形成されている。図２（ｅ）において、内部端子部１１２は加工用素材２１０をエッチングすることにより形成され、この加工用素材２１０上にめっき層１１２ｂを施すことにより、加工用素材２１０とめっき層１１２ｂとによって内側側面１１６Ｓに凹部１１６ａを形成することができる。
次に、本発明の樹脂封止型半導体装置の第２の実施の形態を、図３（ａ）（ｂ）に基づいて説明する。
樹脂封止型半導体装置１０１は、複数の端子部材１１０と、内部端子部１１２の厚さより薄い半導体素子１２０Ａと、半導体素子１２０Ａ上の所定の端子１２１と、端子１２１と内部端子部１１２とを接続するボンディングワイヤ１３０とを備えている。複数の端子部材１１０は半導体素子１２０Ａの周辺の対向する２辺に沿って配設され、樹脂封止型半導体装置１０１の全体形状は複数の端子部材１１０の配置領域内で、かつ、端子部材１１０の外部端子部１１１の厚さ内に収まっている。半導体素子１２０Ａとボンディングワイヤ１３０とが樹脂封止され、プレートモールド型の樹脂封止型半導体装置を構成している。
ここでは、図３（ｂ）に示すように、半導体素子１２０Ａは、その周辺４辺の対向する２辺に沿って設けられた端子１２１を有し、この２辺に沿って端子部材１１０が配置され、対応する半導体素子１２０Ａの端子１２１と端子部材１１０とがボンディングワイヤ１３０にて接続されている。
それ以外は、図１および図２に示す実施の形態と同一であり、各部についても同じものを用いた。
次に、本発明の樹脂封止型半導体装置の第３の実施の形態を、図４（ａ）（ｂ）に基づいて説明する。
樹脂封止型半導体装置１０１は、複数の端子部材１１０と、内部端子部１１２の厚さより薄い半導体素子１２０Ｂと、半導体素子１２０Ｂ上の所定の端子１２１と、端子１２１と所定の内部端子部１１２とを接続するボンディングワイヤ１３０とを備えている。複数の端子部材１１０は半導体素子１２０Ｂの周辺の対向する２辺に沿って配設され、樹脂封止型半導体装置１０１の全体形状は、複数の端子部材１１０の配置領域内で、かつ、端子部材１１０の外部端子部１１１の厚さ幅内に収まっている。半導体素子１２０Ｂとボンディングワイヤ１３０とが樹脂封止され、樹脂封止型半導体装置を構成している。
ここでは、半導体素子１２０Ｂは、対向する２辺の中間位置に直線状に設けられた端子１２１を有し、この２辺に沿って端子部材１１０が配置され、対応する半導体素子１２０Ｂの端子１２１と端子部材１１０とがボンディングワイヤ１３０にて接続されている。
それ以外は、図１および図２に示す実施の形態と同一であり、各部についても同じものを用いた。
図１乃至図４に示す樹脂封止型半導体装置１０１に関し、例えば、それぞれ、同サイズのもの４個が積層され、積層型樹脂封止型半導体装置として用いられる。
この場合、図１および図２に示す樹脂封止型半導体装置１０１は、図７のように、積層され、図４に示す樹脂封止型半導体装置１０１は、例えば、図８のように積層される。
これらの積層型樹脂封止型半導体装置の場合、それぞれ、上側の樹脂封止型半導体装置１０１の外部端子部１１１の裏面側端子面１１１ｂと、下側の樹脂封止型半導体装置１０１の外部端子部１１１の表面側端子面１１１ａとは、重ね合わされ、半田ペースト１６０を介して電気的に接続している。
また、例えば、図９に示すように、同サイズの、図１および図２に示す樹脂封止型半導体装置、および第４に示す樹脂封止型半導体装置１０１を用いて、これらを重ね、積層型樹脂封止型半導体装置を構成してもよい。
あるいはまた、例えば、図１０に示すように、図１および図２に示す樹脂封止型半導体装置１０１と、図４に示す樹脂封止型半導体装置１０１とを各々異サイズのものを準備して互いに重ね合せて、積層型樹脂封止型半導体装置を構成してもよい。
尚、上記において、半田ペースト１６０による接続に代え、半田ボールによる接続としても良い。
更に、例えば、図１１（ａ）に示すように、同サイズの、８個の図１および図２に示す樹脂封止型半導体装置４０１〜４０８を用いて、横方向に２個を互いに当接させ、その側面同志を合せて電気的に接続し、更にこれらを４層重ね合わせて積層型樹脂封止型半導体装置を構成してもよい。
この場合、互いに４層で重ね合わされた樹脂封止型半導体装置の組が、互いに側面で接続された構成ともいえる。
この際、接続される側面同志は、導電性ペーストにより接続される。
図１１（ｂ）に示すように、半導体装置４０１の半導体素子１２０と半導体装置４０５の半導体素子１２０Ｍの各機能ピン（端子）は、互いに逆向きに、ミラーイメージで配置され、このため半導体素子１２０Ｍは半導体素子１２０のミラーチップとも言う。
なお、図示していないが、２個の樹脂封止型半導体装置を互いに向きを逆にして、横方向に当接させてその側面同志を電気的に接続し、これらを更に４層重ねして積層型樹脂封止型半導体装置を構成してもよい。
この場合、各端子部材１１０については、側面同志の接続、ワイヤボンディング接続は回路的に問題のないようにする。
図１１（ａ）（ｂ）において丸印１〜丸印１６は機能ピン（端子）を示すものであり、同じ数のものは同じ機能を示す。
例えば、図１１（ｂ）において、丸印１を電源端子、丸印２をセレクトスイッチ端子、丸印３〜丸印７および丸印９〜丸印１６をＩ／Ｏ端子、丸印８をグランド端子とする。
尚、重ねる樹脂封止型半導体装置の層数としては、４層に限定はされない。
また、図１乃至図４に示す樹脂封止型半導体装置１０１を３つ以上準備し、互いにその側面同志を合せて電気的に接続してもよく、更に、これを２層以上にしたものも挙げられる。
更に、上記のものに、上下の樹脂封止型半導体装置の側面を接続用に用いる形態を併用したものも挙げられる。
次いで、樹脂封止型半導体装置の製造方法を、図５に基づいて、説明する。
先ず、加工用素材２１０の両面に所定形状にレジスト２２０を配設する（図５（ａ））。樹脂封止型半導体装置の端子部材の配置に対応して、ハーフエッチング技術を用いたエッチング加工法にて、加工用素材２１０に対して両面からエッチングを行い、各々外部端子部２３１同志が支持部２３５にて連結された一対の端子部材２３０からなる多数の連結端子部材２３０ａを含む加工シート２１０Ａが得られる（図５（ｂ））。この場合、樹脂封止型半導体装置の端子部材２３０の配置に対応して連結端子部材２３０ａが加工シート２１０Ａ上に配置される。
加工用素材２１０としては、Ｃｕ、Ｃｕ系合金、４２合金（Ｎｉ４２％−Ｆｅ合金）等が用いられ、エッチング液としては、塩化第二鉄溶液が用いられる。
また、レジスト２２０としては、耐エッチング性のもので、所望の解像性を有し、処理性の良いものであれば特に限定はされない。
次いで、レジスト２２０を除去した後、加工シート２１０Ａに対して洗浄処理等が施され、更に加工シート２１０Ａ全面に接続用の表面めっき２１０ａが施される。このようにして加工シート２１０Ａにより、半導体素子２５０が搭載される前の半導体装置用基材２１０Ａが得られる。
次に、多数の連結端子部材２３０ａが面付けされた加工シート２１０Ａのうちハーフエッチング面側ではない側が平板状の多孔板２４０にて真空引きされ、加工シート２１０Ａを多孔板２４０に密着させる（図５（ｃ））。次に連結端子部材２３０ａ間の多孔板２４０上に、半導体素子２５０を所定の位置に位置決めして、半導体素子２５０の裏面を真空引き用の多孔板２４０にて真空引きして、半導体素子２５０を多孔板２４０上に搭載する（図５（ｄ））。
尚、真空ポンプ、真空配管等、真空引き用の多孔板２４０の真空引き源は別にあるが、ここでは図示していない。
次いで、この状態で、各半導体素子２５０の端子１２１と、端子部材２３０の内部端子部２３２のハーフエッチング面である端子面とがボンディングワイヤ２６０により接続される（図５（ｅ））。
次いで、多孔板２４０を外し、これに代え、モールド用テープ２７０ａ、２７１ａを、加工シート２１０Ａの両面に、それぞれ、各面を覆うように当てる。その後、加工シート２１０Ａの両面をモールド固定用平板２７０、２７１にて挟み、モールド固定用平板２７０、２７１間に封止樹脂を充てんして樹脂封止部２８０を形成し、表裏のモールド固定用平板２７０、２７１を取り外す（図５（ｆ））。
尚、加工シート２１０Ａの端子部材２３０ａの支持部２３５は、通りぬけ孔等を有し、封止樹脂を充てんする際、モールド用の樹脂が通りぬけできるような形状になっている。
次いで、加工シート２１０Ａからモールド用のテープ２７０ａ、２７１ａを剥がし、加工シート２１０Ａに切断用テープ２７５を貼り（図５（ｇ））、切断用テープ２７５とは反対側からダイシングソー（図示していない）にて樹脂封止部２８０を各半導体素子２５０毎に切断して（図５（ｈ））、樹脂封止型半導体装置を得る（図５（ｉ））。
ダイシングソー（図示していない）による切断は、図５（ｈ）に示すように、凹部２３７とは反対側にて行う。この部分は加工用素材２１０の厚さより薄肉で、容易に切断できるる。
ダイシングソー（図示していない）による切断状態をは、例えば、図１２（ａ）や、図１２（ｂ）に示す。
尚、図１２において、単位の樹脂封止型半導体装置３０１は、切断ライン３８５にて互いに分けられた各領域からなり、ここでは、説明を分かり易くするため図示していないが、図５に示す支持部２３５が凹部２３７とは反対側で切断される。
なお、加工シート３１０Ａは、フレームとも呼ばれる。
また、この切断面が、作製される樹脂封止型半導体装置の外部端子２３１の外側側面２３１ｃとなる。
尚、切り欠け部２３７Ａの切断された面でない面には、接続用のめっきが配設されておりこの部分は接続用に利用し易い。
このようにして、図１に示す樹脂封止型半導体装置を製造することができる。
なお、図５に示す製造方法において、半導体素子２５０は多孔板２４０上で位置決めされてボンディングワイヤ２６０によりボンディングされるので、半導体素子２５０を固定するために、別途接着テープを準備する必要はなく、高価な接着テープを用いない分、安値に樹脂封止型半導体装置を得ることができる。
次いで、樹脂封止型半導体装置の製造方法の他の例を、図６に基づいて、説明する。
先ず、加工用素材３１０の両面に所定形状にレジスト３２０を配設する（図６（ａ））、樹脂封止型半導体装置の端子部材の配置に対応して、ハーフエッチング技術を用いたエッチング加工法にて、加工用素材３１０に対して両面からエッチングを行い、各々外部端子部同志が支持部３３５にて連結された一対の端子部材３３０からなる多数の連結端子部３３０ａを含む加工シート３１０Ａが得られる（図６（ｂ））。樹脂封止型半導体装置の端子部材３３０の配置に対応して、連結端子部材３３０ａが加工シート３１０Ａ上に配置される。
次いで、レジスト３２０を除去した後、加工シート３１０Ａに対して洗浄処理等が施され、更に加工シート３１０Ａ全面に接続用の表面めっき３１０ａが施される。このようにして加工シート３１０Ａにより、半導体素子３５０が搭載される前の半導体装置用素材３１０Ａが得られる。
次に多数の連結端子部材３３０ａが面付けられた加工シート３１０Ａのうちハーフエッチング面側ではない側にモールド用テープ３４０が貼られる（図６（ｃ））。次に、連結端子部材３３０ａ間のモールド用テープ３４０上に半導体素子３５０を所定の位置に位置決めして、半導体素子３５０の裏面を前記テープ３４０に貼り付け搭載する（図６（ｄ））。
次いで、この状態で、各半導体素子３５０の端子１２１と端子部材３３０の内部端子部の端子面とがボンディングワイヤ３６０によりワイヤ接続される（図６（ｅ））。
次いで、モールド用テープ３４１を、加工シート３１０Ａの前記テープ３４０とは反対側の面に、平面状に貼る。次に加工用シート３１０Ａの両面を、それぞれ、テープ３４０、３４１を介して、モールド固定用の平板３７１、３７２にて挟み、モールド固定用平板３７１、３７２間に封止樹脂を充てんして樹脂封止部３８０を形成する（図６（ｆ））。
ここでは、半導体素子３５０を所定の位置に位置決めする際のテープをそのままモールド用のテープとして使用している。
次いで、加工シート３１０Ａからモールド固定用の平板３７１、３７２を除去し（図６（ｇ））、更にテープ３４０、３４１を除去し、加工シート３１０Ａに切断用テープ３４５を貼る（図６（ｈ））。次に該切断用のテープ３４５とは反対側からダイシングソー（図示していない）にて樹脂封止部３８０を各半導体素子３５０毎に切断して（図６（ｉ））、樹脂封止型半導体装置を得る（図６（ｊ））。
尚、図６に示す製造方法においても、各工程の処理、各部材等は基本的に図５に示す製造方法に準じるもので、ここでは、説明を省いている。
このようにして、図１に示す第１の例の樹脂封止型半導体装置は製造することができる。
上記、図５、図６に、それぞれ示す樹脂封止型半導体装置の製造方法の例は、図３に示す樹脂封止型半導体装置および図４に示す樹脂封止型半導体装置の製造にも適用できる。

Claims (19)

  1. 半導体素子と、
    半導体素子を囲むとともに、外部回路に接続される外部端子部と、半導体素子に接続される内部端子部と、外部端子部と内部端子部とを連結する連結部とを有する複数の端子部材と、
    半導体素子と端子部材の内部端子部とを接続するボンディングワイヤと、
    半導体素子、端子部材およびボンディングワイヤを封止する樹脂封止部とを備え、
    各端子部材は平坦状の裏面と、２段状の表面とを有するとともに、内部端子部を形成する内側の薄肉部と、外部端子部を形成する外側の厚肉部とからなり、
    内部端子部の裏面、外部端子部の表面、外部端子部の裏面および外部端子部の外側側面は、樹脂封止部から外方へ露出し、
    各端子部材は加工用素材を用いてエッチング加工法により作製され、外部端子部は加工用素材の厚みを保って厚肉に形成され、内部端子部は加工用素材の表面側からハーフエッチングを施して薄肉に形成され、
    外部端子部の外側上部には、切り欠け部が形成され、外部端子部の表面外縁は、外側側面より内方に入り込み、
    外部端子部の切り欠け部には、樹脂封止部が充てんされ、これにより外部端子部の表面が内側と外側から樹脂封止部により囲まれ、内部端子部の長手方向に平行な内側断面において、内側側面に凹部が形成され、内部端子部は加工用素材と、加工用素材上に形成されたメッキ層とを有し、内部端子部の内側断面における内側側面の凹部は、加工用素材とメッキ層とにより形成され、加工用素材は、Ｃｕ、Ｃｕ系合金、４２％Ｎｉ−Ｆｅ系合金からなることを特徴とする樹脂封止型半導体装置。
  2. 内部端子部の長手方向に直交する断面形状は、逆台形形状を有することを特徴とする請求項１記載の樹脂封止型半導体装置。
  3. 内部端子部の内側端部は、平面からみて先細状となっていることを特徴とする請求項１または２記載の樹脂封止型半導体装置。
  4. 端子部材の内部端子部および外部端子部のうち、樹脂封止部に接する面に粗面化処理が施されていることを特徴とする請求項１乃至３のいずれか記載の樹脂封止型半導体装置。
  5. 粗面化処理が施された面において、最大高さ粗さＲｙ（ＪＩＳＢＯ６０１−１９９４）は、１μｍ〜２μｍの範囲であることを特徴とする請求項４記載の樹脂封止型半導体装置。
  6. 内部端子部の表面、および外部端子部の表面および裏面に、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層、錫めっき層から選ばれた１つの金属めっき層が、接続用のめっき層として設けられていることを特徴とする請求項１乃至５のいずれか記載の樹脂封止型半導体装置。
  7. 半導体素子の厚みが１００μｍ以下であることを特徴とする請求項１乃至６のいずれか記載の樹脂封止型半導体装置。
  8. ＱＦＮ型であることを特徴とする請求項１乃至７のいずれか記載の樹脂封止型半導体装置。
  9. 上下方向に互いに重ね合わされ、電気的に接続された２以上の樹脂封止型半導体装置を備えた積層型樹脂封止型半導体装置において、
    各樹脂封止型半導体装置は、
    半導体素子と、
    半導体素子を囲むとともに、外部回路に接続される外部端子部と、半導体素子に接続される内部端子部と、外部端子部と内部端子部とを連結する連結部とを有する複数の端子部材と、
    半導体素子と端子部材の内部端子部とを接続するボンディングワイヤと、
    半導体素子、端子部材およびボンディングワイヤを封止する樹脂封止部とを備え、
    各端子部材は平坦状の裏面と、２段状の表面とを有するとともに、内部端子部を形成する内側の薄肉部と、外部端子部を形成する外側の厚肉部とからなり、
    内部端子部の裏面、外部端子部の表面、外部端子部の裏面および外部端子部の外側側面は、樹脂封止部から外方へ露出し、
    各端子部材は加工用素材を用いてエッチング加工法により作製され、外部端子部は加工用素材の厚みを保って厚肉に形成され、内部端子部は加工用素材の表面側からハーフエッチングを施して薄肉に形成され、
    外部端子部の外側上部には、切り欠け部が形成され、外部端子部の表面外縁は、外側側面より内方に入り込み、
    外部端子部の切り欠け部には、樹脂封止部が充てんされ、これにより外部端子部の表面が内側と外側から樹脂封止部により囲まれ、内部端子部の長手方向に平行な内側断面において、内側側面に凹部が形成され、内部端子部は加工用素材と、加工用素材上に形成されたメッキ層とを有し、内部端子部の内側断面における内側側面の凹部は、加工用素材とメッキ層とにより形成され、加工用素材は、Ｃｕ、Ｃｕ系合金、４２％Ｎｉ−Ｆｅ系合金からなることを特徴とする積層型樹脂封止型半導体装置。
  10. 上下方向に互いに重ね合わされ電気的に接続された２以上の樹脂封止型半導体装置からなる複数の組を、互いの側面で電気的に接続してなる積層型樹脂封止型半導体装置において、
    各樹脂封止型半導体装置は、
    半導体素子と、
    半導体素子を囲むとともに、外部回路に接続される外部端子部と、半導体素子に接続される内部端子部と、外部端子部と内部端子部とを連結する連結部とを有する複数の端子部材と、
    半導体素子と端子部材の内部端子部とを接続するボンディングワイヤと、
    半導体素子、端子部材およびボンディングワイヤを封止する樹脂封止部とを備え、
    各端子部材は平坦状の裏面と、２段状の表面とを有するとともに、内部端子部を形成する内側の薄肉部と、外部端子部を形成する外側の厚肉部とからなり、
    内部端子部の裏面、外部端子部の表面、外部端子部の裏面および外部端子部の外側側面は、樹脂封止部から外方へ露出し、
    各端子部材は加工用素材を用いてエッチング加工法により作製され、外部端子部は加工用素材の厚みを保って厚肉に形成され、内部端子部は加工用素材の表面側からハーフエッチングを施して薄肉に形成され、
    外部端子部の外側上部には、切り欠け部が形成され、外部端子部の表面外縁は、外側側面より内方に入り込み、
    外部端子部の切り欠け部には、樹脂封止部が充てんされ、これにより外部端子部の表面が内側と外側から樹脂封止部により囲まれ、内部端子部の長手方向に平行な内側断面において、内側側面に凹部が形成され、内部端子部は加工用素材と、加工用素材上に形成されたメッキ層とを有し、内部端子部の内側断面における内側側面の凹部は、加工用素材とメッキ層とにより形成され、加工用素材は、Ｃｕ、Ｃｕ系合金、４２％Ｎｉ−Ｆｅ系合金からなることを特徴とする積層型樹脂封止型半導体装置。
  11. 外部端子部と、内部端子部と、外部端子部と内部端子部とを連結する複数の端子部材を備え、
    各端子部材は平坦状の裏面と、２段状の表面とを有するとともに、内部端子部を形成する内側の薄肉部と、外部端子部を形成する外側の厚肉部とからなり、
    各端子部材は加工用素材を用いてエッチング加工法により作製され、外部端子部は加工用素材の厚みを保って厚肉に形成され、内部端子部は加工用素材の表面側からハーフエッチングまたはディープエッチングを施して薄肉に形成され、
    外部端子部の外側上部には、切り欠け部が形成され、外部端子部の表面外縁は、外側側面より内方に入り込み、内部端子部の長手方向に平行な内側断面において、内側側面に凹部が形成され、内部端子部は加工用素材と、加工用素材上に形成されたメッキ層とを有し、内部端子部の内側断面における内側側面の凹部は、加工用素材とメッキ層とにより形成され、加工用素材は、Ｃｕ、Ｃｕ系合金、４２％Ｎｉ−Ｆｅ系合金からなることを特徴とする半導体装置用基材。
  12. 内部端子部の長手方向に直交する断面形状は、逆台形形状を有することを特徴とする請求項１１記載の半導体装置用基材。
  13. 内部端子部の内側端部は、平面からみて先細状となっていることを特徴とする請求項１１または１２記載の半導体装置用基材。
  14. 端子部材の内部端子部および外部端子部のうち、樹脂封止部に接する面に粗面化処理が施されていることを特徴とする請求項１１乃至１３のいずれか記載の半導体装置用基材。
  15. 粗面化処理が施された面において、最大高さ粗さＲｙ（ＪＩＳＢＯ６０１−１９９４）は、１μｍ〜２μｍの範囲であることを特徴とする請求項１４記載の半導体装置用基材。
  16. 内部端子部の表面、および外部端子部の表面および裏面に、半田めっき層、金めっき層、銀めっき層、パラジウムめっき層、錫めっき層から選ばれた１つの金属めっき層が、接続用のめっき層として設けられていることを特徴とする請求項１１乃至１５のいずれか記載の半導体装置用基材。
  17. 半導体素子と、半導体素子を囲むとともに、外部回路に接続される外部端子部と、半導体素子に接続される内部端子部と、外部端子部と内部端子部とを連結する連結部とを有する複数の端子部材と、半導体素子と端子部材の内部端子部とを接続するボンディングワイヤと、半導体素子、端子部材およびボンディングワイヤを封止する樹脂封止部とを備え、各端子部材は平坦状の裏面と、２段状の表面とを有するとともに、内部端子部を形成する内側の薄肉部と、外部端子部を形成する外側の厚肉部とからなり、内部端子部の裏面、外部端子部の表面、外部端子部の裏面および外部端子部の外側側面は、樹脂封止部から外方へ露出し、
    各端子部材は加工用素材を用いてエッチング加工法により作製され、外部端子部は加工用素材の厚みを保って厚肉に形成され、内部端子部は加工用素材の表面側からハーフエッチングを施して薄肉に形成され、
    外部端子部の外側上部には、切り欠け部が形成され、外部端子部の表面外縁は、外側側面より内方に入り込み、
    外部端子部の切り欠け部には、樹脂封止部が充てんされ、これにより外部端子部の表面が内側と外側から樹脂封止部により囲まれ、内部端子部の長手方向に平行な内側断面において、内側側面に凹部が形成され、内部端子部は加工用素材と、加工用素材上に形成されたメッキ層とを有し、内部端子部の内側断面における内側側面の凹部は、加工用素材とメッキ層とにより形成され、加工用素材は、Ｃｕ、Ｃｕ系合金、４２％Ｎｉ−Ｆｅ系合金からなることを特徴とする樹脂封止型半導体装置の製造方法において、
    加工用素材を用いてエッチング加工法により、各々外部端子部同志が連結された一対の端子部材からなる複数の連結端子部材を含む加工シートを得る工程と、
    加工シートの裏面を真空引き板により真空吸着保持し、この状態で連結端子部材間の真空引き板上に半導体素子を搭載するとともに、連結端子部材と半導体素子間をボンディングワイヤで接続する工程と、
    加工シートを真空引き板から外し、加工シートの表面および裏面にモールド用テープを介してモールド固定用平板を設けて、モールド固定用平板間に封止樹脂を充てんして樹脂封止部を形成する工程と、
    樹脂封止部の表面および裏面からモールド用テープおよびモールド固定用平板を取り外し、
    樹脂封止部に切断用テープを貼って、各半導体素子毎に樹脂封止部を切断する工程とを備え、
    樹脂封止部を切断する際、各連結端子部材の外部端子部間を切断して、連結端子部材を各々の端子部材に分離することを特徴とする樹脂封止型半導体装置の製造方法。
  18. 真空引き板は、全面に形成された真空吸着用の孔を含むことを特徴とする請求項１７記載の樹脂封止型半導体装置の製造方法。
  19. 半導体素子と、半導体素子を囲むとともに、外部回路に接続される外部端子部と、半導体素子に接続される内部端子部と、外部端子部と内部端子部とを連結する連結部とを有する複数の端子部材と、半導体素子と端子部材の内部端子部とを接続するボンディングワイヤと、半導体素子、端子部材およびボンディングワイヤを封止する樹脂封止部とを備え、各端子部材は平坦状の裏面と、２段状の表面とを有するとともに、内部端子部を形成する内側の薄肉部と、外部端子部を形成する外側の厚肉部とからなり、内部端子部の裏面、外部端子部の表面、外部端子部の裏面および外部端子部の外側側面は、樹脂封止部から外方へ露出し、
    各端子部材は加工用素材を用いてエッチング加工法により作製され、外部端子部は加工用素材の厚みを保って厚肉に形成され、内部端子部は加工用素材の表面側からハーフエッチングを施して薄肉に形成され、
    外部端子部の外側上部には、切り欠け部が形成され、外部端子部の表面外縁は、外側側面より内方に入り込み、
    外部端子部の切り欠け部には、樹脂封止部が充てんされ、これにより外部端子部の表面が内側と外側から樹脂封止部により囲まれ、内部端子部の長手方向に平行な内側断面において、内側側面に凹部が形成され、内部端子部は加工用素材と、加工用素材上に形成されたメッキ層とを有し、内部端子部の内側断面における内側側面の凹部は、加工用素材とメッキ層とにより形成され、加工用素材は、Ｃｕ、Ｃｕ系合金、４２％Ｎｉ−Ｆｅ系合金からなることを特徴とする樹脂封止型半導体装置の製造方法において、
    加工用素材を用いてエッチング加工法により、各々外部端子部同志が連結された一対の端子部材からなる複数の連結端子部材を含む加工シートを得る工程と、
    加工シートの裏面にモールド用テープを貼り付けて、モールド用テープにより加工シートを保持し、この状態で連結端子部材間のモールド用テープ上に半導体素子を搭載するとともに、連結端子部材と半導体素子間をボンディングワイヤで接続する工程と、
    加工シートの表面にモールド用テープを貼る工程と、
    加工用シートの表面および裏面に、モールド用テープを介してモールド固定用平板を設けて、モールド固定用平板間に封止樹脂を充てんして樹脂封止部を形成する工程と、
    樹脂封止部の表面および裏面からモールド固定用平板を取り外し、樹脂封止部に切断用テープを貼って、各半導体素子毎に樹脂封止部を切断する工程とを備え、
    樹脂封止部を切断する際、各連結端子部材の外部端子部間を切断して、連結端子部材を各々の端子部材に分離することを特徴とする樹脂封止型半導体装置の製造方法。
JP2008522533A 2006-06-22 2007-06-22 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 Active JP5544714B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008522533A JP5544714B2 (ja) 2006-06-22 2007-06-22 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006173032 2006-06-22
JP2006173032 2006-06-22
JP2008522533A JP5544714B2 (ja) 2006-06-22 2007-06-22 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
PCT/JP2007/062582 WO2007148782A1 (ja) 2006-06-22 2007-06-22 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPWO2007148782A1 JPWO2007148782A1 (ja) 2009-11-19
JP5544714B2 true JP5544714B2 (ja) 2014-07-09

Family

ID=38833519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008522533A Active JP5544714B2 (ja) 2006-06-22 2007-06-22 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置

Country Status (5)

Country Link
US (1) US7851902B2 (ja)
JP (1) JP5544714B2 (ja)
KR (1) KR101058986B1 (ja)
MY (1) MY144694A (ja)
WO (1) WO2007148782A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2340553A1 (en) * 2008-10-20 2011-07-06 Nxp B.V. Method for manufacturing a microelectronic package comprising at least one microelectronic device
TWI372454B (en) * 2008-12-09 2012-09-11 Advanced Semiconductor Eng Quad flat non-leaded package and manufacturing method thereof
JP2012243840A (ja) * 2011-05-17 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法
JP5968827B2 (ja) * 2013-04-25 2016-08-10 アオイ電子株式会社 半導体パッケージおよびその製造方法
JP2015056462A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
JP6608672B2 (ja) * 2015-10-30 2019-11-20 新光電気工業株式会社 半導体装置及びその製造方法、リードフレーム及びその製造方法
JP7208725B2 (ja) * 2017-09-04 2023-01-19 ローム株式会社 半導体装置
KR102465955B1 (ko) 2020-11-12 2022-11-14 제엠제코(주) 멀티칩 스택 반도체 패키지 및 이의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990000813A1 (en) * 1988-07-08 1990-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
JPH11260983A (ja) * 1998-03-13 1999-09-24 Matsushita Electron Corp リードフレームの製造方法
JP2000031366A (ja) * 1998-07-14 2000-01-28 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2003046054A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP2003158234A (ja) * 2001-11-21 2003-05-30 Hitachi Ltd 半導体装置及びその製造方法
JP2004319577A (ja) * 2003-04-11 2004-11-11 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法、および積層型樹脂封止型半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3445930B2 (ja) 1998-03-12 2003-09-16 松下電器産業株式会社 樹脂封止型半導体装置
JP3461720B2 (ja) 1998-04-20 2003-10-27 松下電器産業株式会社 樹脂封止型半導体装置
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
JP2002033434A (ja) 2000-07-14 2002-01-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置
TW473965B (en) * 2000-09-04 2002-01-21 Siliconware Precision Industries Co Ltd Thin type semiconductor device and the manufacturing method thereof
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7405468B2 (en) * 2003-04-11 2008-07-29 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP4525277B2 (ja) * 2004-09-30 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990000813A1 (en) * 1988-07-08 1990-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
JPH11260983A (ja) * 1998-03-13 1999-09-24 Matsushita Electron Corp リードフレームの製造方法
JP2000031366A (ja) * 1998-07-14 2000-01-28 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2003046054A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP2003158234A (ja) * 2001-11-21 2003-05-30 Hitachi Ltd 半導体装置及びその製造方法
JP2004319577A (ja) * 2003-04-11 2004-11-11 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法、および積層型樹脂封止型半導体装置

Also Published As

Publication number Publication date
KR20090024751A (ko) 2009-03-09
JPWO2007148782A1 (ja) 2009-11-19
MY144694A (en) 2011-10-31
US20090140411A1 (en) 2009-06-04
KR101058986B1 (ko) 2011-08-23
US7851902B2 (en) 2010-12-14
WO2007148782A1 (ja) 2007-12-27

Similar Documents

Publication Publication Date Title
JP5544714B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
US8159055B2 (en) Semiconductor device, lead-frame product used for the same and method for manufacturing the same
US8653647B2 (en) Plastic package and method of fabricating the same
US8184453B1 (en) Increased capacity semiconductor package
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
TW200933852A (en) Semiconductor chip package
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
US20220157700A1 (en) Two sided bondable lead frame
JP2004319577A (ja) 樹脂封止型半導体装置とその製造方法、および積層型樹脂封止型半導体装置
CN102395981B (zh) Ic封装的引线框架和制造方法
JP4876818B2 (ja) 樹脂封止型半導体装置とその製造方法
JP5167963B2 (ja) 樹脂封止型半導体装置とそれに用いられるエッチング加工部材、および積層型樹脂封止型半導体装置
JP5217291B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP2001177005A (ja) 半導体装置及びその製造方法
JP2004319824A (ja) 樹脂封止型半導体装置とその製造方法
KR20070044364A (ko) 반도체 장치와 그것을 이용한 반도체 패키지 및 회로 장치
TW202228253A (zh) 半導體封裝結構及其製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
TWI758051B (zh) 半導體封裝結構及其製作方法
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR20070108017A (ko) 반도체 칩 패키지
JP2006261509A (ja) 半導体装置およびその製造方法
KR20010054002A (ko) 적층형 반도체 패키지 및 그 제조방법
JP2005260270A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R150 Certificate of patent or registration of utility model

Ref document number: 5544714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150