[go: up one dir, main page]

JP4525277B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4525277B2
JP4525277B2 JP2004285839A JP2004285839A JP4525277B2 JP 4525277 B2 JP4525277 B2 JP 4525277B2 JP 2004285839 A JP2004285839 A JP 2004285839A JP 2004285839 A JP2004285839 A JP 2004285839A JP 4525277 B2 JP4525277 B2 JP 4525277B2
Authority
JP
Japan
Prior art keywords
lead
main surface
semiconductor device
wire
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004285839A
Other languages
English (en)
Other versions
JP2006100636A5 (ja
JP2006100636A (ja
Inventor
典之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004285839A priority Critical patent/JP4525277B2/ja
Priority to TW094128043A priority patent/TWI431738B/zh
Priority to CNB2005100986435A priority patent/CN100446201C/zh
Priority to US11/222,959 priority patent/US7323366B2/en
Priority to KR1020050086272A priority patent/KR101160694B1/ko
Publication of JP2006100636A publication Critical patent/JP2006100636A/ja
Publication of JP2006100636A5 publication Critical patent/JP2006100636A5/ja
Priority to US12/014,313 priority patent/US7728412B2/en
Application granted granted Critical
Publication of JP4525277B2 publication Critical patent/JP4525277B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造技術に関し、特に、半導体装置の小型化に適用して有効な技術に関する。
従来の樹脂封止型半導体装置は、ダイパッド部上に接着剤により搭載された半導体素子と、先端部がダイパッド部に対向して配列された複数のインナーリード部と、半導体素子とインナーリード部とを接続した金属細線と、外囲を封止した封止樹脂とからなり、インナーリード部の先端部は上面厚を削除した薄厚部を有しているので、ダイパッド部にアップセット構造を形成しなくても、搭載した半導体素子の周縁部をインナーリード部の先端部上面に近接させることができる（例えば、特許文献１参照）。
特開２００３−３７２１９号公報（図１）
ＱＦＮ（Quad Flat Non-leaded Package) などの半導体装置では、各リードの一部が封止体の裏面の周縁部に露出して配置され、これらが外部端子となっている。このようなＱＦＮにおいて、更なる小型化・薄形化にともなってチップサイズに近いパッケージサイズの半導体装置が要求されている。
ＱＦＮでは、一般的にインナリード（リードのワイヤ接続面）とアウタリード（リードの実装面）が同じ長さか、インナリード（ワイヤ接続面）の方を長くしてリードの封止用樹脂へのくい付き（抜け防止）や密着性を考慮している。
この構造で、パッケージサイズをチップサイズに近づけるには、リードを短くする必要がある。リードを短くするとアウタリードに相当するリードの実装面が短くなる。その結果、基板実装後の端子面積が小さくなり、基板実装後の接続強度や電気的特性が低下するという問題が起こる。
なお、前記特許文献１には、ＣＳＰ（Chip Scale Package） においてパッケージサイズを変えずに可能な範囲で大きな半導体素子を搭載してパッケージ占有率を向上させる技術についての記載はあるが、半導体チップの側面から封止体の側面までの距離に着目してパッケージサイズをチップサイズにより近づけて半導体装置の小型化を図ることを実現する技術についての開示はない。
本発明の目的は、パッケージサイズをチップサイズに近づけて小型化を図ることができる半導体装置の製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、複数の電極が形成された表面と、前記表面とは反対側の裏面と、を有する半導体チップと、前記半導体チップの外形寸法よりも小さいチップ搭載部と、第１主面と、前記第１主面と反対側の第２主面と、前記第１主面と前記第２主面との間に位置する第３主面と、を有し、前記チップ搭載部の周囲に配置された複数のリードと、前記半導体チップの前記複数の電極と前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、前記半導体チップ、前記複数のワイヤ、前記複数のリードの一部を封止する封止体と、を含み、前記リードは、前記チップ搭載部から前記封止体の各辺に向かう方向に延在しており、前記リードの前記第１主面は、前記封止体の裏面より露出しており、前記ワイヤは、前記リードの前記第２主面に接続されており、前記リードは、前記第３主面が前記半導体チップの前記裏面と対向するように配置されており、前記リードの前記第２主面の延在方向の長さは、前記第３主面の延在方向の長さよりも短いものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
リードのワイヤ接続面が実装面より短く形成されており、半導体チップの裏面とリードの肉薄部とが対向するように半導体チップを搭載し、さらにワイヤボンディングにおいて先にリードのワイヤ接続面と導電性ワイヤとを接続し、その後、導電性ワイヤと半導体チップの電極とを接続することにより、リードの実装面を短くせずに、逆ボンディングによって半導体チップの側面と封止体の側面の距離を短くすることができる。その結果、基板実装後の接続強度や電気的特性を低下させることなく、パッケージサイズをチップサイズにより近づけて半導体装置の小型化を図ることが可能になる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を封止体を透過して示す斜視図、図２は図１に示す半導体装置の構造を示す断面図、図３は図１に示す半導体装置の短リードタイプの構造の一例を示す断面図、図４は図１に示す半導体装置の逆ボンディングタイプの構造の一例を示す断面図、図５は図１に示す半導体装置のリードの構造の一例を示す斜視図、図６および図７はそれぞれ図１に示す半導体装置の変形例のリードの構造を示す斜視図、図８は図１に示す半導体装置の逆台形のリードの構造の一例を示す斜視図、図９は図８に示すリードの構造を示す正面図、図１０は図１に示す半導体装置の逆台形のリードの変形例の構造を示す斜視図、図１１は図１０に示すリードの構造を示す正面図、図１２は図１に示す半導体装置の逆台形のリードの変形例の構造を示す斜視図、図１３は図１２に示すリードの構造を示す正面図、図１４は本発明の実施の形態１の半導体装置の組み立てに用いられるリードフレームの構造の一例を示す平面図、図１５は図１４に示すリードフレームの構造を示す側面図、図１６は本発明の実施の形態１の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す側面図、図１７は本発明の実施の形態１の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す側面図、図１８は本発明の実施の形態１の半導体装置の組み立てにおける樹脂モールディング時の構造の一例を示す部分断面図、図１９は樹脂モールディング後の構造を示す斜視図、図２０は本発明の実施の形態１の半導体装置の組み立てにおける個片化ダイシング時の構造の一例を示す斜視図、図２１は図２０に示す個片化ダイシング時の構造を示す断面図、図２２は本発明の実施の形態１の半導体装置の組み立てにおける組み立て完了後の構造の一例を示す断面図、図２８はワイヤボンディングにおける部分拡大断面図、図２９はワイヤボンディング後の部分拡大断面図および部分拡大斜視図、図３０は個片モールディングによる半導体装置の部分拡大断面図、図３１は一括モールディングによる半導体装置の部分拡大断面図である。
図１および図２に示す本実施の形態１の半導体装置は、樹脂封止型で、かつ小型の半導体パッケージであり、封止体３の裏面３ａの周縁部に複数のリード１ａそれぞれの実装面１ｇが露出して並べて配置されたノンリード型のものである。本実施の形態１では、前記半導体装置の一例として、ＱＦＮ５を取り上げて説明する。なお、ＱＦＮ５は、小型の半導体パッケージであるが、可能な限りパッケージサイズをチップサイズに近づけたものである。
ＱＦＮ５の構成について説明すると、その主面２ｂに半導体素子および複数のパッド（電極）２ａを有する半導体チップ２と、半導体チップ２と接続するチップ搭載部であるタブ１ｂと、実装面（第１主面）１ｇとその反対側に配置されたワイヤ接続面（第２主面）１ｈとを有しており、かつワイヤ接続面１ｈを有する肉厚部（第１部分）１ｅと肉厚部１ｅより厚さが薄い肉薄部（第２部分）１ｆとを備え、さらにそれぞれワイヤ接続面１ｈの延在方向の長さが実装面１ｇより短く形成され、かつ、肉厚部１ｅにおける延在方向の長さが肉薄部１ｆにおける延在方向の長さよりも短く形成された複数のリード１ａと、半導体チップ２の複数のパッド２ａとこれに対応する複数のリード１ａとをそれぞれ接続する複数の導電性ワイヤであるワイヤ４と、半導体チップ２および複数のワイヤ４を樹脂封止する封止体３とを有している。
さらに、各リード１ａは、その実装面１ｇが封止体３の裏面３ａの周縁部に並んで配置されているとともに、各リード１ａの肉薄部１ｆが、半導体チップ２の下部にもぐり込んで半導体チップ２の裏面２ｃと対向するように配置されている。
このようにＱＦＮ５は、各リード１ａの肉薄部１ｆを半導体チップ２の下部にもぐり込ませて配置することにより、封止体３の裏面３ａに露出する各リード１ａの実装面１ｇのリード延在方向の長さ（Ｌｐ）を確保して実装時の強度を保持しつつ、半導体チップ２の側面２ｄから封止体３の側面３ｂまでの距離（Ｌａ）を可能な限り短くしてパッケージサイズをチップサイズに近づけてＱＦＮ５の小型化を図るものである。
したがって、各リード１ａの肉厚部１ｅのワイヤ接続面１ｈのリード延在方向の長さは、ワイヤ４を接続するために必要な最低限の長さとし、本実施の形態１では、肉厚部１ｅにおける延在方向の長さが肉薄部１ｆにおける延在方向の長さよりも短く形成されている。このように、距離（Ｌａ）ができるだけ短くなるようにしている。
なお、本実施の形態１のＱＦＮ５は、その組み立てにおいて図１８に示すように、１枚のリードフレーム１の複数の装置形成領域を樹脂成形金型９の１つのキャビティ９ｃで覆って樹脂封止を行う一括モールディング方法を採用し、さらにその後ダイシングで個片化して組み立てたものである。したがって、封止体３の側面３ｂがリード１ａの実装面１ｇに対してほぼ垂直に形成されるため、半導体チップ２の側面２ｄに隣接する封止体３の領域をその高さ方向に一律に距離（Ｌａ）で形成することができ、これにより、半導体チップ２の側部においてワイヤ４を配置する領域を確保しやすい構造となっている。
そもそも封止体３の裏面３ａ側に露出するリード端子の長さは、ＱＦＮ５を実装する実装基板、あるいはＪＥＩＴＡなどの規格として規定されている。このため、パッケージサイズの薄型化および小型化を図ろうとした場合、リード１ａのワイヤ接続面側（リード１ａにおいてタブ１ｂと隣接する端部）が半導体チップ２（特に裏面２ｃ側の周縁部）と接触してしまう。そこで、本実施の形態１のように、リード１ａのワイヤ接続面１ｈ側において肉薄部１ｆを形成し、半導体チップ２とリード１ａの接触を防止している。この時、単にリード１ａを薄く形成すると、パッケージサイズの小型化に伴い、半導体チップ２の側面２ｄから封止体３の側面３ｂまでの距離が短く、その上、１ｓｔボンディング部と2ｎｄボンディング部の高低差が大きくなるため、急峻な角度にワイヤボンディングすることになる。急峻な角度にワイヤボンディングすると、図２８に示すように、１ｓｔボンディング側において、ワイヤボンディング技術により形成されるスタッドバンプからワイヤ４が引き出される根元部４ａに応力が集中し、前記根元部４ａ付近で断線の原因となる。このように、断線の原因となる応力が生じないように、２ｎｄボンディング側のワイヤ接続面１ｈは肉厚部１ｅとしてその厚みを残しておき、１ｓｔボンディング点と２ｎｄボンディング点の高低差を低減する。ここで、パッケージサイズを十分に小型化にしたいため、ワイヤ接続面１ｈを有する肉厚部１ｅは、ワイヤボンディングが可能な領域（長さ）のみ設け、それ以外の領域は肉薄部１ｆとして薄く形成する。本実施の形態１では、肉厚部１ｅの領域（長さ）が肉薄部１ｆよりも小さく（狭く）形成されている。これにより、半導体チップ２とリード１ａの接触を抑制し、かつ、パッケージサイズの小型化を図れる。
正ボンディングでワイヤ４を形成する場合、図２９に示すように、２ｎｄボンディング側はワイヤ４を引きちぎるようにリード１ａのワイヤ接続面１ｈに圧着することから、１ｓｔボンディング側のボンディング面積よりも大きくなる。また、１つのデバイス領域１ｔを１つのテーパ付きのキャビディ９ｃで覆って樹脂封止する個片モールディングにより封止体３を形成すると、図２３に示すように封止体３の側面３ｂは傾斜面となり、リード１ａを金型でクランプした状態で樹脂封止するため、切断しろ１ｖが形成される。このため、２ｎｄボンディングを打つためのワイヤ接続面１ｈの領域（長さ）Ｘが小さく（狭く）なる。
この結果、図３０に示すように２ｎｄボンディングの際、ワイヤ端部４ｂが封止体３の側面３ｂから露出してしまい、ショート不良の原因となる。しかし、図２に示すような、一括モールディングにより封止体３を形成すれば、封止体３の側面３ｂは、リード１ａのワイヤ接続面１ｈにほぼ垂直方向に形成され、かつ、リード１ａのクランプ時に形成される切断しろ１ｖが形成されなくなるため、図３１に示すように、２ｎｄボンディングを打つリード１ａのワイヤ接続面１ｈの領域（長さ）Ｙが図３０に示すような個片モールディングタイプよりも広く確保（Ｘ＜Ｙ）できるため、封止体３の側面３ｂから露出するといった問題は抑制できる。
また、各リード１ａの肉薄部１ｆは、例えば、ハーフエッチング加工やプレス加工などによって肉厚部１ｅの１／２程度の厚さに薄く形成されたものである。例えば、リードフレーム１（図１４参照）の厚さが、0.２ｍｍの場合、各リード１ａの肉厚部１ｅやタブ１ｂの厚さは、0.２ｍｍとなり、肉薄部１ｆはその１／２程度の厚さとなる。これによって、半導体チップ２の裏面２ｃとリード１ａの肉薄部１ｆとの間に樹脂を介在させて半導体チップ２の下部にリード１ａの肉薄部１ｆをもぐり込ませることができる。
なお、各リード１ａの肉薄部１ｆが半導体チップ２の裏面２ｃ側に配置されるため、タブ１ｂは各リード１ａの肉薄部１ｆと干渉しないように半導体チップ２の大きさより小さく形成された小タブ構造のものである。
ＱＦＮ５では、半導体チップ２は、その厚さと交差する平面は四角形であり、例えば、シリコンなどによって形成され、その裏面２ｃがダイボンド材６によってタブ１ｂの主面１ｃと接合されて固定されている。
また、各リード１ａやタブ１ｂは、例えば、銅合金によって形成され、さらに、ワイヤ４は、例えば、金線であり、封止体３は、例えば、熱硬化性のエポキシ樹脂などから成る。
図２に示すＱＦＮ５では、リード１ａの実装面１ｇのリード延在方向の長さ（Ｌｐ）は、例えば、標準的な0.６ｍｍであり、その際、半導体チップ２の側面２ｄから封止体３の側面３ｂまでの距離（Ｌａ）を0.３５ｍｍ程度に短くすることができる。
また、図３に示す短リードタイプのＱＦＮ５のように、図２のＱＦＮ５と同様の構造においてさらに短いリード１ａを採用することにより、リード１ａの長さ（Ｌｐ）を、例えば、0.４５ｍｍにすることができる。
本実施の形態１のＱＦＮ５では、各リード１ａの薄く形成された肉薄部１ｆが、半導体チップ２の下部にもぐり込んで配置されていることにより、各リード１ａの実装面１ｇのリード延在方向の長さ（Ｌｐ）を確保して実装時の接続強度を保持しつつ、半導体チップ２の側面２ｄから封止体３の側面３ｂまでの距離（Ｌａ）をできる限り短くしてパッケージサイズをチップサイズに近づけ、これによって、ＱＦＮ５の小型化を図ることができる。
なお、ＱＦＮ５における半導体チップ２の側部の領域の水平方向の長さの規定としては、例えば、リード１ａの延在方向に平行な方向のワイヤ接続面１ｈの長さを、実装面１ｇの同方向の長さの１／２以下にすることにより、ＱＦＮ５の小型化を図ることができる。あるいは、半導体チップ２の側面２ｄから封止体３の側面３ｂまでの距離（Ｌａ）を、0.３５ｍｍ以下にすることにより、ＱＦＮ５の小型化を図ることができる。
また、本実施の形態１のＱＦＮ５では、各リード１ａの肉薄部１ｆが、半導体チップ２の下部にもぐり込んで配置されていることにより、肉薄部１ｆが肉厚部１ｅより薄く形成されている分、封止体３の厚さを薄くしてＱＦＮ５の薄型化を図ることができる。
さらに、ＱＦＮ５では、タブ１ｂが、その裏面１ｄが封止体３の裏面３ａに露出するように配置されているため、半導体チップ２から発せられる熱をタブ１ｂから外部に放散させることができ、ＱＦＮ５の放熱性を向上させることができる。また、タブ１ｂが封止体３の裏面３ａに露出しているため、実装基板への実装時にタブ１ｂをＧＮＤ接続に用いることにより、ＱＦＮ５のＧＮＤ強化を図ってＧＮＤを安定化させることができる。
また、タブ１ｂが封止体３の裏面３ａに露出するように配置されているため、ＱＦＮ５の薄型化を図ることができる。
次に、図４に示すＱＦＮ５の構造について説明する。
図４に示すＱＦＮ５は、逆ボンディングタイプの構造のものであり、図３に示すＱＦＮ５をチップサイズを変えることなく、さらに小型化を図るものである。
図２および図３に示すＱＦＮ５では、ワイヤボンディングの際に、まず半導体チップ２側を先に接続し、その後リード１ａ側を接続する正ボンディング方法を採用しているのに対して、図４に示すＱＦＮ５は、ワイヤボンディングの際に、まずリード１ａ側を先に接続し、その後半導体チップ２側を接続する逆ボンディング方法を採用している。
ワイヤボンディングでは、先に接続する側（以降、１ｓｔボンディング側という）は、被接続面に対してほぼ垂直にワイヤ４を立ち上げることができ、さらに、前記被接続面において必要とされるボンディング面積は、後に接続する側（以降、２ｎｄボンディング側という）に比較して小さくすることが可能なため、この特性を利用してワイヤボンディングの際にリード１ａ側に１ｓｔボンディングを行い、これによって、リード１ａの肉厚部１ｅにおけるワイヤ接続面１ｈの長さをワイヤボンディング技術により形成されるスタッドバンプとほぼ同等の長さ（幅）にまで縮小にすることができる。また、上記で説明したように、ワイヤ４は１ｓｔボンディング側に形成されるスタッドバンプからリード１ａのワイヤ接続面１ｈにほぼ垂直方向に立ち上げる（引き出される）ため、ワイヤ４の根元部４ａにかかる応力が、正ボンディング方法に比べて低減できる。このように、半導体チップ２の側面２ｄから封止体３の側面３ｂまでの距離（Ｌａ）を最小にし、かつ、１ｓｔボンディング側のワイヤ４の根元部４ａに生じる応力を低減することができる。
なお、その際においても各リード１ａの実装面１ｇのリード延在方向の長さ（Ｌｐ）は、例えば、Ｌｐ＝0.４５ｍｍを確保しており、基板実装時の接続強度は保持している。
したがって、図４に示すＱＦＮ５のように、一括モールディング方法と逆ボンディング方法を採用することにより、ＱＦＮ５における距離（Ｌａ）を最小にして図2および図3に示す構造よりも、さらにＱＦＮ５の小型化を図ることができる。図４に示すＱＦＮ５では、距離（Ｌａ）は、例えば、0.３０ｍｍ程度である。
なお、図４に示すＱＦＮ５では、ワイヤボンディングの２ｎｄボンディング側が半導体チップ２側であるため、２ｎｄボンディングではワイヤ４と半導体チップ２のパッド２ａとを接続することになる。半導体チップ２のパッド２ａの表面はアルミ層であるため、ワイヤ４が金線である場合には、予めパッド２ａ上に金バンプ７を接続しておき、図４に示すように、２ｎｄボンディングの際にこの金バンプ７にワイヤ４を接続するようにしてもよい。このように、２ｎｄボンディングでワイヤ４と半導体チップ２のアルミニウムのパッド２ａとを接続するような場合には、予めパッド２ａ上に金バンプ７を接続しておき、この金バンプ７とワイヤ４とを接続することにより、ワイヤ４とパッド２ａとの接続信頼性をより高めることができる。
ただし、パッド２ａに対して直接ワイヤ４を接続しても接続信頼性上特に問題がなければ、金バンプ７を用いずに直接ワイヤ４とパッド２ａとを接続してもよい。
なお、パッド２ａ上に金バンプ７を形成する際には、ワイヤボンディング技術を利用したスタッドバンプ形成方法で形成することが好ましい。
次に、ＱＦＮ５における種々のリード形状について説明する。図５は、図１に示すＱＦＮ５に組み込まれたリード１ａの形状の一例を示しており、肉厚部１ｅと肉薄部１ｆとからなり、肉厚部１ｅはワイヤ接続面（第２主面）１ｈを有している。一方、肉厚部１ｅより厚さが薄い肉薄部１ｆは、段差面（第３主面）１ｉを有している。
これに対して図６に示す変形例のリード１ａは、その肉薄部１ｆの段差面１ｉに、波形状の凹凸１ｊが形成されている。これにより、リード１ａと封止用樹脂（図１８参照）８との接触面積を増やしてリード１ａと封止用樹脂８の密着度を高めることができる。さらに、凹凸１ｊが形成されたことにより、リード１ａの延在方向に対する封止体３からの引き抜き強度を高めることができ、リード１ａの封止体３からの脱落を低減することができる。
また、図７に示す変形例のリード１ａは、その肉薄部１ｆの段差面１ｉに、複数の窪み部であるディンプル１ｋが形成されており、前記凹凸１ｊの場合と同様に、リード１ａと封止用樹脂８との接触面積を増やしてリード１ａと封止用樹脂８の密着度を高めることができ、さらに、パッケージ水平方向に対する封止体３からの引き抜き強度を高めて、リード１ａの封止体３からの脱落を低減することができる。
また、図８〜図１３に示すリード１ａは、図５、図６および図７に示すリード１ａに対して、それぞれリード１ａの延在方向に対する直角な方向の幅を、実装面１ｇよりワイヤ接続面１ｈまたは段差面１ｉの方が広くなるように形成したものである。すなわち、図９、図１１および図１３に示すようにそれぞれのリード１ａが実装面１ｇに向けて幅狭になるように形成されており、各リード１ａの長手方向の側部の面が傾斜面１ｍとなっている。したがって、各リード１ａの正面形状が逆台形になるように形成されており、これにより、リード１ａの厚さ方向に対する封止体３からの引き抜き強度を高めて、リード１ａの封止体３からの脱落を低減することができる。
前記特許文献１（特開２００３−３７２１９号公報）の構造の場合、インナーリード部において２ｎｄボンディング点から封止体の側面の間に、樹脂とリードの密着性を向上させる目的で凹部が形成されている。このため、個片モールディングにより封止体を形成しても、２ｎｄボンディング点から封止体の側面までの距離が十分に確保されているため、封止体の側面から露出することはない。しかし、この構造では、よりチップサイズに近いパッケージサイズを実現できない。
これに対し、本実施の形態１ではワイヤ接続面１ｈを有する肉厚部１ｅは、ワイヤボンディングが可能な領域（長さ、幅）のみ設けられるため、ワイヤ接続面１ｈ上に、例えば樹脂との密着性を向上するための凹部（溝）など形成できないことから、リード１ａの密着度強化のためには、図６乃至図１３に示すような構造が効果的である。また凹部（溝）をワイヤ接続面１ｈ上に形成しない分、パッケージサイズの小型化が実現できる。
次に、本実施の形態１のＱＦＮ５（半導体装置）の製造方法について説明する。
まず、図１４および図１５に示すように複数のデバイス領域（装置形成領域）１ｔが区画形成されたリードフレーム１を準備する。なお、１つのデバイス領域１ｔは、実装面１ｇとその反対側に配置されたワイヤ接続面１ｈとを有しており、かつワイヤ接続面１ｈを有する肉厚部１ｅと肉厚部１ｅより厚さが薄い肉薄部１ｆとを備えており、さらにそれぞれワイヤ接続面１ｈのリード延在方向の長さが実装面１ｇより短く形成された複数のリード１ａと、複数のリード１ａの内側に配置されたチップ搭載部であるタブ１ｂとを含んでいる。肉薄部１ｆは、ハーフエッチング加工やプレス加工によって肉厚部１ｅよりその厚さを薄く形成したものである。
また、リードフレーム１には、区画形成された複数のデバイス領域１ｔの外側の枠部１ｕに、応力緩和用の第１スリット１ｎ、樹脂通過用の第２スリット１ｐ、フレームの反り防止用の長スリット１ｑ、搬送用のガイド孔１ｒおよび位置決め孔１ｓがそれぞれ複数形成されている。
その後、図１６に示すようにダイボンディングを行う。ここでは、リードフレーム１のタブ１ｂの主面１ｃ上にダイボンド材６を介して半導体チップ２を搭載し、半導体チップ２を固着する。その際、半導体チップ２の裏面２ｃとリード１ａの肉薄部１ｆとが対向するように半導体チップ２をタブ１ｂに搭載する。
ダイボンディング後、図１７に示すように、ワイヤボンディングを行う。すなわち、半導体チップ２のパッド２ａとリード１ａの肉厚部１ｅのワイヤ接続面１ｈとをワイヤ４で接続する。
その際、図４に示すような逆ボンディングを採用する場合には、まず、先にリード１ａの肉厚部１ｅのワイヤ接続面１ｈとワイヤ４とをワイヤボンディングする。これにより、１ｓｔボンディング側は、被接続面に対してほぼ垂直にワイヤ４を立ち上げた状態で接続を完了できるため、リード１ａのワイヤ接続面１ｈに対してほぼ垂直にワイヤ４を立ち上げて接続することができる。
また、１ｓｔボンディング側は、２ｎｄボンディング側よりそのボンディングに必要な面積が小さくて済むため、これにより、ワイヤ接続面１ｈにほぼ垂直にワイヤ４を立ち上げることができるとともに、リード１ａの肉厚部１ｅのワイヤ接続面１ｈを最小にすることができ、さらにこのワイヤ接続面１ｈにほぼ垂直にワイヤ４を立ち上げることができるため、半導体チップ２の側面２ｄから封止体３の側面３ｂまでの距離（Ｌａ）を最小とし、かつ、１ｓｔボンディング側のワイヤ４の根元部４ａに生じる応力を低減することができる。
１ｓｔボンディング終了後、ワイヤ４と半導体チップ２のパッド２ａとを接続する２ｎｄボンディングを行う。その際、ワイヤ４と、半導体チップ２のパッド２ａ上に予め接続された金バンプ７とを接続する。ただし、金バンプ７は、必ずしも用いなくてもよい。
なお、ワイヤボンディングとして、正ボンディング、すなわち半導体チップ２側を１ｓｔボンディングしてリード１ａ側を２ｎｄボンディングする場合には、図３に示すように、まず、１ｓｔボンディングとして半導体チップ２のパッド２ａとワイヤ４とを接続し、その後、２ｎｄボンディングとしてリード１ａの肉厚部１ｅのワイヤ接続面１ｈとワイヤ４とを接続する。
ワイヤボンディング終了後、樹脂モールディングを行う。すなわち、封止体３の裏面３ａの周縁部に複数のリード１ａそれぞれの実装面（第１の主面）１ｇが露出するように半導体チップ２と複数のワイヤ４を樹脂封止して封止体３を形成する。タブ露出構造の場合には、封止体３の裏面３ａにタブ１ｂも露出するように樹脂封止する。
本実施の形態１では、樹脂封止工程で、リードフレーム１上に区画形成された複数のデバイス領域（装置形成領域）１ｔを樹脂成形金型の１つのキャビティで覆って前記樹脂封止を行う一括モールディング方法で樹脂封止する。その際、図１８に示すように、樹脂成形金型９の上型９ａの金型面９ｄ上にリードフレーム１を配置し、リードフレーム１上に区画形成された複数のデバイス領域１ｔを所望の区画数ごとに樹脂成形金型９の上型９ａの複数のキャビティ９ｃそれぞれで覆って樹脂封止する。すなわち、所定数のデバイス領域１ｔを含んだブロック単位を１つのキャビティ９ｃで覆ってブロック単位ごとに分けた状態での一括モールディングを行う。ただし、この際、複数のリード１ａそれぞれの実装面（第１主面）１ｇが露出するようにフィルムシート１４などを採用しリード１ａ端子面を覆い、露出端子面へのモールド樹脂漏れを防ぐ方法が取られる。
このようにブロック単位ごと分けて１つのキャビティ９ｃで覆って一括モールディングを行うことにより、図１９に示すように、１枚のリードフレーム１上に複数に分割した一括封止体１０を形成することができ、樹脂（例えば、熱硬化性のエポキシ樹脂）と金属（例えば、銅合金）との熱収縮量の差によりリードフレーム１上で発生する応力を分散させることができ、リードフレーム１における反りを低減することができる。
樹脂封止後、リードフレーム１から複数のリード１ａそれぞれを分離して個片化を行う。ここでは、図２０および図２１に示すように、ブレード１１を用いてダイシングによって個片化を行い、これにより、図２２に示すようなＱＦＮ５の組み立て完了となる。
このように本実施の形態１では、リード１ａのワイヤ接続面１ｈが実装面１ｇより短く形成されたリードフレーム１を用い、半導体チップ２の裏面２ｃとリード１ａの肉薄部１ｆとが対向するように半導体チップ２をタブ１ｂ上に搭載して組み立てることにより、図２や図３に示すように、半導体チップ２の側面２ｄから封止体３の側面３ｂまでの距離（Ｌａ）を短くすることができ、その結果、パッケージサイズをチップサイズに近づけてＱＦＮ５の小型化を図ることができる。
さらに、ワイヤボンディングにおいて先にリード１ａのワイヤ接続面（第２の主面）１ｈとワイヤ４とを接続し、その後、ワイヤ４と半導体チップ２のパッド２ａとを接続（逆ボンディング）することにより、リード１ａの実装面１ｇを短くすることなく、逆ボンディングによって図４に示すように半導体チップ２の側面２ｄと封止体３の側面３ｂの距離（Ｌａ）をさらに短くすることができる。
その結果、封止体３の裏面３ａに露出するリード１ａの実装面１ｇを短くせずにパッケージサイズをよりチップサイズに近づけることが可能になり、基板実装後の接続強度や電気的特性を低下させることなくＱＦＮ５の小型化を図ることができる。すなわち、パッケージサイズをチップサイズにより近づけてＱＦＮ５の小型化を図ることが可能になる。
なお、本実施の形態１で説明したように一括モールディングによって樹脂封止を行うことにより、逆ボンディングを行った際には、リード１ａのワイヤ接続面１ｈにほぼ垂直にワイヤ４を立ち上げることができるため、一括モールディングおよびその後のダイシングによる個片化でリード１ａのワイヤ接続面１ｈ上（半導体チップ２の側部）に一律な幅で封止体３を形成することができ、これにより、逆ボンディングによってワイヤ接続面１ｈ上にほぼ垂直に立ち上がったワイヤ４を十分に樹脂で覆うことができる。
さらに、一括モールディングは、正ボンディング（１ｓｔボンディングを半導体チップ２に対して行って、２ｎｄボンディングをリード１ａに対して行うワイヤボンディング）の場合においても有効である。
すなわち、一括モールディングと正ボンディングを組み合わせた場合、正ボンディングにおける２ｎｄボンディングはリード１ａのワイヤ接続面１ｈに対して行うが、その際、図２３に示すような個片モールディング（１つのデバイス領域１ｔを１つのキャビティ９ｃで覆って樹脂封止する方法）タイプの半導体装置では、リード１ａのワイヤ接続面１ｈの外側端部に切断しろ１ｖが必要になるため、ワイヤ接続面１ｈが狭くなり、２ｎｄボンディング側のボンディング条件が厳しくなる。これに対して一括モールディングでは、図２２に示すようにリード１ａのワイヤ接続面１ｈが外側端部ぎりぎりまで樹脂で覆われるため、リード１ａのワイヤ接続面１ｈに対する２ｎｄボンディング側のボンディング条件に余裕ができる。
したがって、一括モールディングは、ワイヤ接続面１ｈが小さなリード１ａに対して非常に有効であるとともに、正ボンディングまたは逆ボンディングに対しても非常に有効である。
（実施の形態２）
図２３は本発明の実施の形態２の半導体装置の構造の一例を示す断面図、図２４は本発明の実施の形態２の半導体装置の組み立てにおける個片化切断時の構造の一例を示す断面図である。
本実施の形態２の半導体装置は、実施の形態１のＱＦＮ５と同様に、パッケージサイズをチップサイズに近づけたＱＦＮ１２であるが、樹脂封止工程で個片モールディングが行われ、さらに、個片化工程で図２４に示すような切断金型１３を用いて切断が行われて個片化された半導体装置である。
すなわち、図２３に示すＱＦＮ１２は、実施の形態１のＱＦＮ５と同様にそれぞれに肉薄部１ｆと肉厚部１ｅを有する複数のリード１ａを有しており、かつ半導体チップ２の裏面２ｃと各リード１ａの肉薄部１ｆとが対向して配置され、各リード１ａの肉薄部１ｆを半導体チップ２の裏面２ｃ側にもぐり込ませたことにより、半導体チップ２の側面２ｄと封止体３の側面３ｂとの距離を短くするとともに、ワイヤボンディングで逆ボンディングを行ってパッケージサイズをチップサイズに近づけてその小型化を図ることができる。
ＱＦＮ１２の組み立てでは、ワイヤボンディングの際に、１ｓｔボンディングとしてリード１ａの肉厚部１ｅのワイヤ接続面１ｈにワイヤ４を接続し、その後、２ｎｄボンディングとして半導体チップ２のパッド２ａにワイヤ４を接続する逆ボンディングを行う。さらに、ワイヤボンディング後、個片モールディングによって樹脂封止を行って封止体３を形成する。
実施の形態１では、逆ボンディングによりワイヤボンディングした後、一括モールド方法により封止体３を形成したＱＦＮ５について説明したが、上記したように、逆ボンディングによりワイヤボンディングを行うと、半導体チップ２の側面２ｄから封止体３の側面３ｂまでの距離（Ｌａ）を低減できる。言い換えると、個片モールディングにより切断しろ１ｖや封止体３の側面３ｂが傾斜面（テーパ）となるように形成されると、ワイヤ接続面１ｈの長さ（幅）が短くなるが、逆ボンディングによるワイヤボンディングの場合、１ｓｔボンディング側のボンディング面積を２ｎｄ側のボンディング面積よりも低減できるため、個片モールディングにより形成された封止体３の側面３ｂから半導体チップ２の側面２ｄまでの距離が狭くなっても、封止体３の側面３ｂからワイヤ４が露出することなく形成できる。
樹脂封止工程後、個片化工程で、図２４に示す切断金型１３を用いて個片化を行う。その際、切断金型１３の上型１３ａと下型１３ｂによってリードフレーム１を挟持し、切断刃１３ｃによってリード切断を行う。なお、下型１３ｂの支持部１３ｆでリードフレーム１を支持する箇所の先端の幅は、0.１ｍｍ程度であり、したがって、図２３に示す各リード１ａの切断しろ１ｖも0.１ｍｍ程度である。
リード１ａの切断では、まず、ゲートに相当する１つの角部で切断（ゲートカット）を行う。次に、残る３箇所の角部でリード切断（ピンチカット）を行い、さらに、２方向のうちの何れか一方の方向の辺に対応して設けられた複数のリード１ａの切断（Ｘ側のリード先端カット）を行う。その後、２方向のうちの何れか他方の方向の辺に対応して設けられた複数のリード１ａの切断（Ｙ側のリード先端カット）を行う。すなわち、リード切断では、４つの工程に分けてリード切断を行う。
なお、切断金型１３の上型１３ａおよび下型１３ｂには、それぞれ逃げ部１３ｄ，１３ｅが設けられている。つまり、逃げ部１３ｄ，１３ｅが設けられたことにより、上型１３ａと封止体３、および下型１３ｂと封止体３との間にそれぞれ隙間が形成され、特にリード切断時には、リード１ａや樹脂などの切断くずが下型１３ｂと封止体３との間に挟まれることなく逃げ部１３ｅに落下させることができる。これにより、前記切断くずによって封止体３に傷が形成されることを防止できる。
また、上型１３ａの逃げ部１３ｄは、タブ１ｂを逃げた形状となっており、リード切断時にリード１ａのみを押さえるように形成されている。これにより、リード切断時にはタブ１ｂにはプレッシャーが付与されず、半導体チップ２へのプレッシャーの付与を避けることができる。
このようにしてリード切断を行い、図２３に示すＱＦＮ１２の組み立てを完了する。
実施の形態２のＱＦＮ１２のように、個片モールディングを行って、その後、リード切断による個片化を行ってもパッケージサイズをチップサイズに近づけてＱＦＮ１２の小型化を図ることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態１では、一括モールディングとして、ブロック単位ごとに分けてそれぞれブロックごとに１つのキャビティ９ｃで複数のデバイス領域１ｔを覆って一括モールディングを行う場合を説明したが、前記一括モールディングとしては、ブロックごとに分けずにリードフレーム１上に形成された全てのデバイス領域１ｔを１つのキャビティ９ｃで覆って一括モールディングを行ってもよい。
また、前記本実施の形態１および２では、タブ１ｂが封止体３の裏面３ａから露出する構造について説明したが、図２５〜図２７に示すように、タブ１ｂをその裏面１ｄから主面１ｃに向ってハーフエッチングを施し、封止体３内にタブ１ｂを内蔵させてもよい。タブ１ｂを封止体３に内蔵させることで、ＱＦＮ５を実装する実装基板側での配線パターンの引き回しできる領域が、タブ１ｂを封止体３の裏面３ａから露出する場合に比べて広くなり、自由度を向上できる。
本発明は、電子装置および半導体装置の製造技術に好適である。
本発明の実施の形態１の半導体装置の構造の一例を封止体を透過して示す斜視図である。 図１に示す半導体装置の構造を示す断面図である。 図１に示す半導体装置の短リードタイプの構造の一例を示す断面図である。 図１に示す半導体装置の逆ボンディングタイプの構造の一例を示す断面図である。 図１に示す半導体装置のリードの構造の一例を示す斜視図である。 図１に示す半導体装置の変形例のリードの構造を示す斜視図である。 図１に示す半導体装置の変形例のリードの構造を示す斜視図である。 図１に示す半導体装置の逆台形のリードの構造の一例を示す斜視図である。 図８に示すリードの構造を示す正面図である。 図１に示す半導体装置の逆台形のリードの変形例の構造を示す斜視図である。 図１０に示すリードの構造を示す正面図である。 図１に示す半導体装置の逆台形のリードの変形例の構造を示す斜視図である。 図１２に示すリードの構造を示す正面図である。 本発明の実施の形態１の半導体装置の組み立てに用いられるリードフレームの構造の一例を示す平面図である。 図１４に示すリードフレームの構造を示す側面図である。 本発明の実施の形態１の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す側面図である。 本発明の実施の形態１の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す側面図である。 本発明の実施の形態１の半導体装置の組み立てにおける樹脂モールディング時の構造の一例を示す部分断面図である。 樹脂モールディング後の構造を示す斜視図である。 本発明の実施の形態１の半導体装置の組み立てにおける個片化ダイシング時の構造の一例を示す斜視図である。 図２０に示す個片化ダイシング時の構造を示す断面図である。 本発明の実施の形態１の半導体装置の組み立てにおける組み立て完了後の構造の一例を示す断面図である。 本発明の実施の形態２の半導体装置の構造の一例を示す断面図である。 本発明の実施の形態２の半導体装置の組み立てにおける個片化切断時の構造の一例を示す断面図である。 本発明の変形例であるタブ内蔵型のＱＦＮの構造を示す断面図である。 本発明の変形例であるタブ内蔵型のＱＦＮの構造を示す断面図である。 本発明の変形例であるタブ内蔵型のＱＦＮの構造を示す断面図である。 ワイヤボンディングにおける部分拡大断面図である。 ワイヤボンディング後の部分拡大断面図および部分拡大斜視図である。 個片モールディングによる半導体装置の部分拡大断面図である。 一括モールディングによる半導体装置の部分拡大断面図である。
符号の説明
１ リードフレーム
１ａ リード
１ｂ タブ（チップ搭載部）
１ｃ 主面
１ｄ 裏面
１ｅ 肉厚部
１ｆ 肉薄部
１ｇ 実装面（第１主面）
１ｈ ワイヤ接続面（第２主面）
１ｉ 段差面（第３主面）
１ｊ 凹凸
１ｋ ディンプル（窪み部）
１ｍ 傾斜面
１ｎ 第１スリット
１ｐ 第２スリット
１ｑ 長スリット
１ｒ ガイド孔
１ｓ 位置決め孔
１ｔ デバイス領域（装置形成領域）
１ｕ 枠部
１ｖ 切断しろ
２ 半導体チップ
２ａ パッド（電極）
２ｂ 主面
２ｃ 裏面
２ｄ 側面
３ 封止体
３ａ 裏面
３ｂ 側面
４ ワイヤ（導電性ワイヤ）
４ａ 根元部
４ｂ ワイヤ端部
５ ＱＦＮ（半導体装置）
６ ダイボンド材
７ 金バンプ
８ 封止用樹脂
９ 樹脂成形金型
９ａ 上型
９ｂ 下型
９ｃ キャビティ
９ｄ 金型面
１０ 一括封止体
１１ ブレード
１２ ＱＦＮ（半導体装置）
１３ 切断金型
１３ａ 上型
１３ｂ 下型
１３ｃ 切断刃
１３ｄ，１３ｅ 逃げ部
１３ｆ 支持部
１４ フィルムシート

Claims (16)

  1. 複数の電極が形成された表面と、前記表面とは反対側の裏面と、を有する半導体チップと、
    前記半導体チップの外形寸法よりも小さいチップ搭載部と、
    第１主面と、前記第１主面と反対側の第２主面と、前記第１主面と前記第２主面との間
    に位置する第３主面と、を有し、前記チップ搭載部の周囲に配置された複数のリードと、
    前記半導体チップの前記複数の電極と前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、
    前記半導体チップ、前記複数のワイヤ、前記複数のリードの一部を封止する封止体と、を含み、
    前記リードは、前記チップ搭載部から前記封止体の各辺に向かう方向に延在しており、
    前記リードの前記第１主面は、前記封止体の裏面より露出しており、
    前記ワイヤは、前記リードの前記第２主面に接続されており、
    前記リードは、前記第３主面が前記半導体チップの前記裏面と対向するように配置されており、
    前記リードの前記第２主面の延在方向の長さは、前記第３主面の延在方向の長さよりも短いことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記リードの前記第２主面上には、凹部や溝が形成されていないことを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    前記リードの前記第１主面から前記第３主面までのリード厚が、前記第１主面から前記第２主面までのリード厚よりも薄いことを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    前記第１主面から前記第３主面までのリード厚は、前記第１主面から前記第２主面までのリード厚の１／２程度であることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置において、
    前記リードの前記第２主面の領域は、前記第３主面の領域よりも狭く形成されていることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置において、
    前記ワイヤと前記半導体チップの前記電極とは、前記半導体チップの前記電極上に形成されたバンプを介して接続されていることを特徴とする半導体装置。
  7. 請求項１記載の半導体装置において、
    前記リードの延在方向とは直角な方向の前記第２主面の幅は、前記リードの前記第１主面の幅よりも広いことを特徴とする半導体装置。
  8. 請求項１記載の半導体装置において、
    前記リードの延在方向とは直角な方向の前記第３主面の幅は、前記リードの前記第１主面の幅よりも広いことを特徴とする半導体装置。
  9. 請求項１記載の半導体装置において、
    前記リードの延在方向とは直角な方向の前記第２主面の幅は、前記リードの前記第３主面の幅よりも広いことを特徴とする半導体装置。
  10. 請求項１記載の半導体装置において、
    前記第２主面の延在方向の長さは、前記第１主面の延在方向の長さの１／２以下であることを特徴とする半導体装置。
  11. 請求項１記載の半導体装置において、
    前記封止体の側面は、前記リードの前記第２主面に対して垂直方向に形成されていることを特徴とする半導体装置。
  12. 請求項１１記載の半導体装置において、
    前記リードの前記第２主面は、前記封止体の前記側面から露出していないことを特徴とする半導体装置。
  13. 請求項１記載の半導体装置において、前記リードの前記第３主面に、複数の窪み、又は凹凸が形成されていることを特徴とする半導体装置。
  14. 請求項１記載の半導体装置において、前記チップ搭載部の裏面は、前記封止体から露出していることを特徴とする半導体装置。
  15. 複数の電極が形成された表面と、前記表面とは反対側の裏面と、を有する半導体チップと、
    前記半導体チップの外形寸法よりも小さいチップ搭載部と、
    第１主面と、前記第１主面と反対側の第２主面と、を有し、前記チップ搭載部の周囲に配置された複数のリードと、
    前記半導体チップの前記複数の電極と前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、
    前記半導体チップ、前記複数のワイヤ、前記複数のリードの一部を封止する封止体と、を含み、
    前記リードは、第１部分と、前記第１部分よりもリード厚が薄い第２部分と、を有し、前記チップ搭載部から前記封止体の各辺に向かう方向に延在しており、
    前記リードの前記第１主面は、前記封止体の裏面より露出しており、
    前記ワイヤは、前記リードの前記第１部分における前記第２主面に接続されており、
    前記リードは、前記第２部分における前記第２主面が前記半導体チップの前記裏面と対向するように配置されており、
    前記リードの前記第１部分における前記第２主面の延在方向の長さは、前記第２部分における前記第２主面の延在方向の長さよりも短いことを特徴とする半導体装置。
  16. 請求項１５記載の半導体装置において、
    前記リードの前記第１部分における前記第２主面上には、凹部や溝が形成されていないことを特徴とする半導体装置。
JP2004285839A 2004-09-30 2004-09-30 半導体装置 Expired - Lifetime JP4525277B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004285839A JP4525277B2 (ja) 2004-09-30 2004-09-30 半導体装置
TW094128043A TWI431738B (zh) 2004-09-30 2005-08-17 半導體裝置之製造方法
CNB2005100986435A CN100446201C (zh) 2004-09-30 2005-09-05 半导体器件
US11/222,959 US7323366B2 (en) 2004-09-30 2005-09-12 Manufacturing method of a semiconductor device
KR1020050086272A KR101160694B1 (ko) 2004-09-30 2005-09-15 반도체장치의 제조 방법
US12/014,313 US7728412B2 (en) 2004-09-30 2008-01-15 Semiconductor device having plurality of leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004285839A JP4525277B2 (ja) 2004-09-30 2004-09-30 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009274068A Division JP2010050491A (ja) 2009-12-02 2009-12-02 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2006100636A JP2006100636A (ja) 2006-04-13
JP2006100636A5 JP2006100636A5 (ja) 2007-10-25
JP4525277B2 true JP4525277B2 (ja) 2010-08-18

Family

ID=36145875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004285839A Expired - Lifetime JP4525277B2 (ja) 2004-09-30 2004-09-30 半導体装置

Country Status (5)

Country Link
US (2) US7323366B2 (ja)
JP (1) JP4525277B2 (ja)
KR (1) KR101160694B1 (ja)
CN (1) CN100446201C (ja)
TW (1) TWI431738B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001798B2 (en) * 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
US8344524B2 (en) * 2006-03-07 2013-01-01 Megica Corporation Wire bonding method for preventing polymer cracking
KR101058986B1 (ko) * 2006-06-22 2011-08-23 다이니폰 인사츠 가부시키가이샤 수지 밀봉형 반도체 장치와 그 제조 방법, 반도체 장치용 기재 및 적층형 수지 밀봉형 반도체 장치
JP5499437B2 (ja) * 2008-01-10 2014-05-21 株式会社デンソー モールドパッケージ
US20090315159A1 (en) * 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
CN101740528B (zh) * 2008-11-12 2011-12-28 力成科技股份有限公司 增进散热的无外引脚式半导体封装构造及其组合
US8080885B2 (en) * 2008-11-19 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with multi level contact and method of manufacture thereof
JP5157964B2 (ja) * 2009-02-27 2013-03-06 オムロン株式会社 光伝送モジュール、電子機器、及び光伝送モジュールの製造方法
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011077277A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置
JP2012049421A (ja) * 2010-08-30 2012-03-08 Keihin Corp 電子部品の実装構造
CN107256851B (zh) * 2011-07-18 2020-04-24 日月光半导体制造股份有限公司 半导体封装结构
JP5966275B2 (ja) * 2011-08-10 2016-08-10 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
KR101464605B1 (ko) * 2012-12-07 2014-11-24 시그네틱스 주식회사 솔더 접합 능력을 향상하는 큐. 에프. 엔 반도체 패키지 및 그의 제조방법
EP2854162B1 (en) * 2013-09-26 2019-11-27 Ampleon Netherlands B.V. Semiconductor device leadframe
EP2854161B1 (en) * 2013-09-26 2019-12-04 Ampleon Netherlands B.V. Semiconductor device leadframe
JP6395045B2 (ja) * 2014-11-18 2018-09-26 日亜化学工業株式会社 複合基板並びに発光装置及びその製造方法
JP6608672B2 (ja) * 2015-10-30 2019-11-20 新光電気工業株式会社 半導体装置及びその製造方法、リードフレーム及びその製造方法
US11742265B2 (en) * 2019-10-22 2023-08-29 Texas Instruments Incorporated Exposed heat-generating devices
CN114226185B (zh) * 2022-02-17 2022-04-29 常州江苏大学工程技术研究院 一种基于物联网线路板的输送系统及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012758A (ja) * 1998-06-26 2000-01-14 Matsushita Electron Corp リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002118221A (ja) * 2000-10-06 2002-04-19 Rohm Co Ltd 半導体装置およびそれに用いるリードフレーム
JP2003037219A (ja) * 2001-07-23 2003-02-07 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008068A (en) * 1994-06-14 1999-12-28 Dai Nippon Printing Co., Ltd. Process for etching a semiconductor lead frame
CN1072393C (zh) * 1997-02-05 2001-10-03 华通电脑股份有限公司 球阵式集成电路封装方法
US6198171B1 (en) * 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
JP4349541B2 (ja) * 2000-05-09 2009-10-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
CN1354526A (zh) * 2000-11-21 2002-06-19 财团法人工业技术研究院 发光元件覆晶组装的方法及其结构
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6882048B2 (en) * 2001-03-30 2005-04-19 Dainippon Printing Co., Ltd. Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
JP2002368176A (ja) * 2001-06-11 2002-12-20 Rohm Co Ltd 半導体電子部品のリードフレーム
KR100445072B1 (ko) * 2001-07-19 2004-08-21 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
EP1318544A1 (en) * 2001-12-06 2003-06-11 STMicroelectronics S.r.l. Method for manufacturing semiconductor device packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012758A (ja) * 1998-06-26 2000-01-14 Matsushita Electron Corp リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002118221A (ja) * 2000-10-06 2002-04-19 Rohm Co Ltd 半導体装置およびそれに用いるリードフレーム
JP2003037219A (ja) * 2001-07-23 2003-02-07 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN100446201C (zh) 2008-12-24
US7323366B2 (en) 2008-01-29
US20060079028A1 (en) 2006-04-13
US20080135992A1 (en) 2008-06-12
CN1755907A (zh) 2006-04-05
TWI431738B (zh) 2014-03-21
KR101160694B1 (ko) 2012-06-28
JP2006100636A (ja) 2006-04-13
KR20060051340A (ko) 2006-05-19
TW200614474A (en) 2006-05-01
US7728412B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
JP4525277B2 (ja) 半導体装置
JP3521758B2 (ja) 半導体装置の製造方法
US20030006492A1 (en) Semiconductor device and method of manufacturing the same
WO2004004005A1 (ja) 半導体装置およびその製造方法
JPH08330508A (ja) 半導体集積回路およびその製造方法
JP2009076658A (ja) 半導体装置及びその製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP2004349316A (ja) 半導体装置及びその製造方法
US6893898B2 (en) Semiconductor device and a method of manufacturing the same
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
WO2009081494A1 (ja) 半導体装置及びその製造方法
JP2004363365A (ja) 半導体装置及びその製造方法
JP2006279088A (ja) 半導体装置の製造方法
JP2010050491A (ja) 半導体装置の製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP4651218B2 (ja) 半導体装置の製造方法
US8648452B2 (en) Resin molded semiconductor device and manufacturing method thereof
US20220384316A1 (en) Lead frames for semiconductor packages with increased reliability and related microelectronic device packages and methods
JP4840305B2 (ja) 半導体装置の製造方法
JPH08279575A (ja) 半導体パッケージ
JP2006049682A (ja) 半導体装置及びその製造方法
JP3499655B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4525277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140611

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term