[go: up one dir, main page]

CN1755907A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1755907A
CN1755907A CNA2005100986435A CN200510098643A CN1755907A CN 1755907 A CN1755907 A CN 1755907A CN A2005100986435 A CNA2005100986435 A CN A2005100986435A CN 200510098643 A CN200510098643 A CN 200510098643A CN 1755907 A CN1755907 A CN 1755907A
Authority
CN
China
Prior art keywords
main surface
lead
semiconductor chip
semiconductor device
molded body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100986435A
Other languages
English (en)
Other versions
CN100446201C (zh
Inventor
高桥典之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1755907A publication Critical patent/CN1755907A/zh
Application granted granted Critical
Publication of CN100446201C publication Critical patent/CN100446201C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明使半导体器件的封装尺寸接近芯片尺寸，并力求小型化。包括具有多个焊盘的半导体芯片、具有安装表面和导线连接表面的多个引脚、用来连接引脚和半导体芯片的多个导线、以及用树脂形成的模制体，该多个引脚具有厚的部分和其厚度比厚的部分更薄的薄的部分，并且每个导线连接表面的长度还形成为比安装表面短，通过布置成每个引脚的薄的部分伸入半导体芯片的下部，以及通过反向键合用导线连接引脚和半导体芯片，保证每个引脚的安装表面的长度，尽可能地缩短从半导体芯片的侧面至模制体的侧面的距离，使封装尺寸接近芯片尺寸，并力求QFN 5的小型化。

Description

半导体器件的制造方法
相关申请的交叉引用
本申请要求于2004年9月30日提交的日本专利申请No.2004-285839的优先权，其内容通过参考引入本申请。
技术领域
本发明涉及半导体器件的制造技术，并且具体涉及应用于半导体器件的小型化中的有效技术。
背景技术
常规模塑型半导体器件由半导体元件、多个内引脚部分、金属细导线以及密封树脂构成，该半导体元件通过粘合剂安装在管芯焊盘部分上，多个内引脚部分的尖端部分布置为与管芯焊盘部分相对，金属细导线连接半导体元件和内引脚部分，以及密封树脂模制外壳。由于内引脚部分的尖端部分具有去掉顶面厚度的薄厚度部分，因此即使不形成管芯焊盘部分中的翻转(upset)结构，也可以使安装的半导体元件的边缘部分靠近内引脚部分的尖端部分顶面(例如，可参照专利参考文献1)。
[专利参考文献1]日本未审专利公开No.2003-37219(图1)
发明内容
关于诸如QFN(四边无引脚扁平封装)的半导体器件，每个引脚的一部分布置成在模制体的背表面的边缘部分中露出，并用作外部端子。在这种QFN中，要求半导体器件的封装尺寸接近芯片尺寸，以进一步小型化和使之更薄。
在QFN中，通常，内引脚(引脚的导线连接表面)和外引脚(引脚的安装表面)是相同的长度，或考虑到咬合(防止滑动)和粘合到用于引脚模制的树脂，延长内引脚(导线连接表面)。
利用该结构，为了使封装尺寸接近芯片尺寸，必需缩短引脚。如果引脚被缩短，那么对应于外引脚的引脚安装表面将变短。结果，衬底安装之后，端子区域变小，并产生了在衬底安装之后键合强度和电性能下降的问题。
所述的专利参考文献1描述了关于在可能的范围内安装大的半导体元件，而不改变封装尺寸，以及提高CSP(芯片规模封装)中的封装量(share)的技术。但是，没有公开关于注意到从半导体芯片的侧面至模制体的侧面的距离来实现使封装尺寸接近芯片尺寸，以及力求半导体器件的小型化的技术。
本发明的目的是提供半导体器件的制造方法，可以使封装尺寸接近芯片尺寸，以及可以力求小型化。
通过在此的描述和附图，将使本发明的上述和其他目的以及新颖性特征变得明显。
下面将简要地概述本申请中公开的发明的典型发明。
亦即，本发明包括以下步骤：制备引脚框，该引脚框包括多个引脚和布置在该多个引脚内部的芯片安装部分，该多个引脚具有作为安装表面的第一主表面和布置在第一主表面的相对侧的第二主表面，以及具有第一部分和其厚度比第一部分薄的第二部分，以及其中还形成第二主表面的延伸方向的每个长度比第一主表面短；将半导体芯片安装在芯片安装部分上方，使得半导体芯片的背表面和引脚的第二部分可以相对；用导线连接半导体芯片的电极和引脚的第一部分的第二主表面；形成模制体，执行半导体芯片和导线的树脂模制，使得多个引脚的每个第一主表面可以暴露于模制体的背表面；以及将多个引脚的每一个从引脚框单个地分开；其中在用导线连接的步骤中，预先连接引脚的第一部分的第二主表面和导线，以及之后连接导线和半导体芯片的电极。
接下来，本发明包括以下步骤：制备引脚框，该引脚框包括多个引脚和布置在该多个引脚内部的芯片安装部分，该多个引脚具有作为安装表面的第一主表面和布置在第一主表面的相对侧的第二主表面，以及具有第一部分和其厚度比第一部分薄的第二部分，以及其中还形成第二主表面的延伸方向的每个长度比第一主表面短，并且形成第一部分的延伸方向的长度比第二部分短；将半导体芯片安装在芯片安装部分上方，使得半导体芯片的背表面和引脚的第二部分可以相对；用导线连接半导体芯片的电极和引脚的第一部分的第二主表面；在通过树脂模制金属模具的一个模腔覆盖多个器件形成区，由此在引脚框上方执行块(block)形成的条件下，形成模制体，执行半导体芯片和导线的树脂模制，使得多个引脚的每个第一主表面可以暴露于模制体的背表面；以及通过切割将多个引脚的每一个从引脚框单个地分开；其中在用导线连接的步骤中，预先连接半导体芯片和导线，以及之后连接引脚的第一部分的第二主表面和导线。
下面将简要描述通过本申请中公开的发明的最典型方面获得的优点。
由于形成引脚的导线连接表面比安装表面短，安装半导体芯片使得半导体芯片的背表面和引脚的薄部分可以相对，此外在导线键合中，引脚的导线连接表面和导线被预先连接，然后导线和半导体芯片的电极被连接，所以通过反向键合可以缩短半导体芯片的侧面和模制体的侧面的距离，而不缩短引脚的安装表面。结果，可以使封装尺寸更接近芯片尺寸，并且可以力求半导体器件的小型化，而在衬底安装之后不减小键合强度和电性能。
附图说明
图1是透过模制体的透视图，以及其中示出了本发明的实施例1的半导体器件的结构例子；
图2是示出了图1所示的半导体器件的结构的剖视图；
图3是示出了图1所示的半导体器件的短引脚型结构的例子的剖视图；
图4是示出了图1所示的半导体器件的反向键合型结构的例子的剖视图；
图5是示出了图1所示的半导体器件的引脚结构的例子的透视图；
图6是示出了图1所示的半导体器件的改型引脚结构的透视图；
图7是示出了图1所示的半导体器件的改型引脚结构的透视图；
图8是示出了图1所示的半导体器件的反梯形引脚结构的例子的透视图；
图9是示出了图8所示的引脚结构的正视图；
图10是示出了图1所示的半导体器件的反梯形引脚的改型结构的透视图；
图11是示出了图10所示的引脚结构的正视图；
图12是示出了图1所示的半导体器件的反梯形引脚的改型结构的透视图；
图13是示出了图12所示的引脚结构的正视图；
图14是示出了引脚框的结构例子的平面图，用于装配本发明的实施例1的半导体器件；
图15是示出了图14所示的引脚框结构的侧视图；
图16是示出了在本发明的实施例1的半导体器件的装配中的管芯键合之后，结构例子的侧视图；
图17是示出了在本发明的实施例1的半导体器件的装配中的导线键合之后，结构例子的侧视图；
图18是示出了在本发明的实施例1的半导体器件的装配中的树脂模制时，结构例子的部分剖视图；
图19是示出了树脂模制之后结构的透视图；
图20是示出了在本发明的实施例1的半导体器件的装配中，在单个分开切割时，结构例子的透视图；
图21是示出了图20所示的单个分开切割时的结构的剖视图；
图22是示出了本发明的实施例1的半导体器件的装配中的装配完成之后，结构例子的剖视图；
图23是示出了本发明的实施例2的半导体器件的结构例子的剖视图；
图24是示出了在本发明的实施例2的半导体器件的装配中，在单个分开切割时，结构例子的剖视图；
图25是示出了薄片(tab)内置型的QFN结构的剖视图，该结构是本发明的改型；
图26是示出了薄片内置型的QFN结构的剖视图，该结构是本发明的改型；
图27是示出了薄片内置型的QFN结构的剖视图，该结构是本发明的改型；
图28是导线键合中部分放大的剖视图；
图29是导线键合之后部分放大的剖视图和部分放大的透视图；
图30是通过单个模制的半导体器件的部分放大的剖视图；以及
图31是通过批量模制的半导体器件的部分放大的剖视图。
具体实施方式
在下列实施例中，除特别需要时，相同的说明或相同的部分原则上不再重复。
此外，在下述实施例中，为了方便起见，必要时将分为多个部分或多个实施例进行描述。这些多个部分或实施例不是彼此独立的，而是处于一个是另一个的部分或整体的改型例子、细节或补充描述，除非另外特别地指出。
接下来，在下述实施例中，当涉及元件数目(包括数目、值、数量和范围)时，该数目不局限于特定数目，而是可以大于或小于该特定数目，除非另外特别地指出或很明显该数目局限于该特定数目。
此后，基于附图详细说明本发明的实施例。在用于描述这些实施例的所有附图中，相同功能的元件将由相同的参考标号标识以及将省略重复的描述。
(实施例1)
图1是透过模制体的透视图，以及其中示出了本发明的实施例1的半导体器件的结构例子；图2是示出了图1所示的半导体器件结构的剖视图；图3是示出了图1所示的半导体器件的短引脚型结构的例子的剖视图；图4是示出了图1所示的半导体器件的反向键合型结构的例子的剖视图；图5是示出了图1所示的半导体器件的引脚结构的例子的透视图；图6和图7分别是示出了图1所示的半导体器件的改型引脚结构的透视图；图8是示出了图1所示的半导体器件的反梯形引脚结构的例子的透视图；图9是示出了图8所示的引脚结构的正视图；图10是示出了图1所示的半导体器件的反梯形引脚的改型结构的透视图；图11是示出了图10所示的引脚结构的正视图；图12是示出了图1所示的半导体器件的反梯形引脚的改型结构的透视图；图13是示出了图12所示的引脚结构的正视图；图14是示出了引脚框的结构例子的平面图，用于装配本发明的实施例1的半导体器件；图15是示出了图14所示的引脚框结构的侧视图；图16是示出了在本发明的实施例1的半导体器件的装配中的管芯键合之后，结构例子的侧视图；图17是示出了在本发明的实施例1的半导体器件的装配中的导线键合之后，结构例子的侧视图；图18是示出了在本发明的实施例1的半导体器件的装配中的树脂模制时，结构例子的部分剖视图；图19是示出了树脂模制之后结构的透视图；图20是示出了在本发明的实施例1的半导体器件的装配中，在单个分开切割时，结构例子的透视图；图21是示出了图20所示的单个分开切割时结构的剖视图；图22是示出了本发明的实施例1的半导体器件的装配中的装配完成之后，结构例子的剖视图；图28是导线键合中部分放大的剖视图；图29是导线键合之后部分放大的剖视图和部分放大的透视图；图30是通过单个模制的半导体器件的部分放大的剖视图；以及图31是通过批量模制的半导体器件的部分放大的剖视图。
图1和图2所示的实施例1的半导体器件是模塑类型，并且是小的半导体封装，以及是无引脚型件(thing)，多个引脚1a的每个安装表面1g依次放置，并布置成暴露于模制体3的背表面3a的边缘部分。实施例1说明采取QFN 5作为所述半导体器件的一个例子。尽管QFN 5是小的半导体封装，但是它使封装尺寸尽可能地接近芯片尺寸。
如果说明QFN 5的结构，就是它具有半导体芯片2、薄片1b、多个引脚1a、导线4以及模制体3，半导体芯片2具有半导体元件和主表面2b中的多个焊盘(电极)2a，薄片1b作为芯片安装部分连接到半导体芯片2，多个引脚1a具有安装表面(第一主表面)1g和布置在相对侧面中的导线连接表面(第二主表面)1h，并具有厚的部分(第一部分)1e和薄的部分(第二部分)1f，厚的部分(第一部分)1e具有导线连接表面1h，薄的部分(第二部分)1f具有比厚的部分1e薄的厚度，导线连接表面1h的延伸方向的长度分别形成为比安装表面1g更短，以及在厚的部分1e中的延伸方向的长度形成为比薄的部分1f中的延伸方向的长度短，导线4是分别连接半导体芯片2的多个焊盘2a和对应于这些焊盘的多个引脚1a的多个导线，以及模制体3执行半导体芯片2和多个导线4的树脂模制。
布置每个引脚1a，使得每个引脚1a的薄的部分1f可以伸入半导体芯片2的下部，并可以与半导体芯片2的背表面2c相对，同时安装表面1g沿模制体3的背表面3a的边缘部分布置。
因此，关于QFN 5，通过布置每个引脚1a的薄的部分1f伸入半导体芯片2的下部，同时保证每个引脚1a的安装表面1g的引脚延伸方向的长度(Lp)暴露于模制体3的背表面3a和保持安装时的强度，使从半导体芯片2的侧面2d至模制体3的侧面3b的距离(La)尽可能地短，由此使封装尺寸接近芯片尺寸，并力求QFN 5的小型化。
因此，使每个引脚1a的厚的部分1e的导线连接表面1h的引脚延伸方向的长度为连接导线4所需要的最小长度。在实施例1中，形成厚的部分1e中的延伸方向的长度比薄的部分1f中的延伸方向的长度短。因此，使距离(La)尽可能地短。
如图18所示，在装配中，采用通过树脂模制金属模具9的一个模腔9c覆盖一个引脚框1的多个器件形成区以及执行树脂模制的批量模制方法，来装配实施例1的QFN 5，此后进一步通过切割将其单个分开。因此，由于形成模制体3的侧面3b几乎垂直于引脚1a的安装表面1g，所以能够以高度方向均匀距离(La)形成与半导体芯片2的侧面2d毗邻的模制体3的区域。由此，它具有容易保证在半导体芯片2的侧部中布置导线4的区域的结构。
首先，暴露于模制体3的背表面3a侧面的引脚端子的长度规定为诸如安装QFN 5的安装板或JEITA的规格。为此，当设法使封装尺寸更薄以及力求它的小型化时，引脚1a的导线连接表面侧(在引脚1a中邻近薄片1b的端部)将接触半导体芯片2(特别是背表面2c侧面的边缘部分)。然后，如实施例1，在引脚1a的导线连接表面1h中形成薄的部分1f，并防止半导体芯片2和引脚1a接触。如果此时仅仅薄薄地形成引脚1a，那么由于封装尺寸的小型化，从半导体芯片2的侧面2d至模制体3的侧面3b的距离变短，并且第一键合部分和第二键合部分的垂直间距变大，导线键合将以陡峭(steep)角度执行。如果导线键合以陡峭角度执行，如图28所示，那么应力将集中于根部4a，在根部4a处导线4从通过导线键合技术在第一键合侧中形成的柱凸块(stud bump)拔出，并且这将成为在所述根部4a附近开路的原因。因此，使第二键合侧附近的导线连接表面1h留下厚度，作为厚的部分1e，以及减小第一键合点和第二键合点的垂直间距，以便不会产生导致开路的应力。这里，为了使封装尺寸完全小型化，关于具有导线连接表面1h的厚的部分1e，仅仅形成其中可以进行导线键合的区域(长度)，以及薄薄地形成其他区域作为薄的部分1f。在实施例1中，形成厚的部分1e的区域(长度)比薄的部分1f小(窄)。由此，抑制半导体芯片2和引脚1a的接触，以及可以力求封装尺寸的小型化。
当通过正向键合形成导线4时，如图29所示，由于通过压力将第二键合侧粘结到引脚1a的导线连接表面1h，以致导线4可能被扯下(tear off)，所以它变得大于第一键合侧上的键合区。如果通过由具有锥形的一个模腔9c覆盖并执行一个器件区域1t的树脂模制的单个模制来形成模制体3，如图23所示，那么模制体3的侧面3b变成斜坡，并且由于在用金属模具夹持引脚1a的条件下执行树脂模制，所以形成切割边沿1v。因此，用于进行(strike)第二键合的导线连接表面1h的区域(长度)X变小(窄)。
结果，如图30所示，在第二键合的情况下，导线端部4b从模制体3的侧面3b露出，并成为短路缺陷原因。但是，如果通过图2所示的批量模制形成模制体3，那么可以形成模制体3的侧面3b几乎垂直于引脚1a的导线连接表面1h，并且将不会形成在夹持引脚1a时形成的切割边沿1v。因此，由于与图30所示的单个模制型相比，可以保证进行第二键合的引脚1a的导线连接表面1h的区域(长度)Y更宽广，如图31所示(X＜Y)，所以可以抑制从模制体3的侧面3b露出的问题。
例如，通过半刻蚀工艺、加压加工等，以厚的部分1e的约1/2厚度薄薄地形成每个引脚1a的薄的部分1f。例如，当引脚框1(参照图14)的厚度是0.2mm时，每个引脚1a的厚的部分1e以及薄片1b的厚度设为0.2mm，而薄的部分1f变为它的约1/2厚度。由此，使树脂介入在半导体芯片2的背表面2c和引脚1a的薄的部分1f之间，以及引脚1a的薄的部分1f可以伸入半导体芯片2的下部。
由于每个引脚1a的薄的部分1f布置在半导体芯片2的背表面2c侧，所以薄片1b是形成为小于半导体芯片2的尺寸的小薄片结构件，使得它不会影响每个引脚1a的薄的部分1f。
在QFN 5中，例如，横断厚度的平面是四边形，用硅等形成半导体芯片2，以及通过管芯键合材料6将背表面2c连接并固定到薄片1b的主表面1c。
例如，每个引脚1a和薄片1b用铜合金形成，此外，导线4例如是金导线，以及模制体3例如包括热固性环氧树脂等。
在图2所示的QFN 5中，引脚1a的安装表面1g的引脚延伸方向的长度(Lp)是标准的0.6mm，在此情况下，例如，从半导体芯片2的侧面2d至模制体3的侧面3b的距离(La)可以缩短为约0.35mm。
如图3所示的短引脚型的QFN 5那样，通过在与图2的QFN 5相同结构中采用更短的引脚1a，例如引脚1a的长度(Lp)可以是0.45mm。
在实施例1的QFN 5中，每个引脚1a的薄薄地形成的薄的部分1f被布置成伸入半导体芯片2的下部。由此，保证每个引脚1a的安装表面1g的引脚延伸方向的长度(Lp)，以及保持安装时的键合强度，这样可以尽可能地缩短从半导体芯片2的侧面2d至模制体3的侧面3b的距离(La)，可以使封装尺寸接近芯片尺寸，以及可以力求QFN 5的小型化。
作为对QFN 5中半导体芯片2的侧部区域的水平长度的规定，例如，通过使与引脚1a的延伸方向平行方向的导线连接表面1h的长度小于或等于安装表面1g的相同方向的长度，可以力求QFN 5的小型化。或者，通过使从半导体芯片2的侧面2d至模制体3的侧面3b的距离(La)为0.35mm或更小，可以力求QFN 5的小型化。
在实施例1的QFN 5中，通过将每个引脚1a的薄的部分1f布置为伸入半导体芯片2的下部，仅其中比厚的部分1e更薄地形成薄的部分1f的部分可以使模制体3的厚度减薄，以及可以力求使QFN 5更薄。
在QFN 5中，由于薄片1b被布置成背表面1d可以暴露于模制体3的背表面3a，所以可以使从半导体芯片2散发的热量能够从薄片1b辐射到外部，并可以提高QFN 5的热辐射特性。由于薄片1b暴露于模制体3的背表面3a，所以在安装到安装板时，通过使用用于GND连接的薄片1b，可以力求QFN 5的GND增强并可以稳定GND。
由于布置成薄片1b可以暴露于模制体3的背表面3a，所以可以力求使QFN 5更薄。
接下来，说明图4所示的QFN 5的结构。
图4所示的QFN 5是反向键合型结构的情况，并且它力求进一步小型化，而不改变用于图3所示的QFN 5的芯片尺寸。
在图2和图3所示的QFN 5中，采用正向键合方法，在导线键合的情况下，首先预先连接半导体芯片2侧，之后连接引脚1a侧，与该正向键合方法相反，对于图4所示的QFN 5，使用反向键合方法，在导线键合的情况下，首先预先连接引脚1a侧，之后连接半导体芯片2侧。
在导线键合中，预先连接侧(下面称作第一键合侧)可以竖立导线4几乎垂直于连接表面。此外，与在后连接侧(下面称作第二键合侧)相比较，可以使所述连接表面中需要的键合面积较小。因此，使用导线键合的情况中的该性能，对引脚1a侧执行第一键合。引脚1a的厚的部分1e中的导线连接表面1h的长度甚至可减小到几乎与通过导线键合技术形成的柱凸块相等的长度(宽度)。如上所述，由于导线4从第一键合侧中形成的柱凸块，几乎垂直于引脚1a的导线连接表面1h地上升(拔出)，所以与正向键合方法相比较，可以减小与导线4的根部4a相关的应力。因此，可以使从半导体芯片2的侧面2d至模制体3的侧面3b的距离(La)最小，并且可以减小在第一键合侧的导线4的根部4a中产生的应力。
例如，在那种情况下，每个引脚1a的安装表面1g的引脚延伸方向的长度(Lp)保证Lp＝0.45mm，以及保持衬底安装时的键合强度。
因此，如图4所示的QFN 5，通过采用批量模制方法和反向键合方法，可以使QFN 5中的距离(La)最小，并可以进一步力求QFN 5的小型化，胜于图2和图3中所示的结构。例如，在图4所示的QFN5中，距离(La)约为0.30mm。
由于在图4所示的QFN 5中，导线键合的第二键合侧是半导体芯片2侧，所以在第二键合中，导线4和半导体芯片2的焊盘2a将被连接。当导线4是金导线时，预先在焊盘2a上连接金凸块7，由于半导体芯片2的焊盘2a的表面是铝层，所以在第二键合的情况下，这可以使导线4连接到该金凸块7，如图4所示。因此，在通过第二键合连接导线4和半导体芯片2的铝焊盘2a中，通过在焊盘2a上预先连接金凸块7以及连接该金凸块7和导线4，可以更大地增加导线4和焊盘2a的连接可靠性。
但是，即使导线4直接连接到焊盘2a，只要特别在连接可靠性上令人满意，导线4和焊盘2a就可以直接连接，而不用使用金凸块7。
当在焊盘2a上形成金凸块7时，优选利用使用导线键合技术的柱凸块形成方法来形成。
接下来，说明QFN 5中的各种引脚形状。图5示出了制成图1所示的QFN 5的引脚1a形状的例子，以及包括厚的部分1e和薄的部分1f，并且厚的部分1e具有导线连接表面(第二主表面)1h。另一方面，薄的部分1f其厚度比厚的部分1e薄，具有台阶(stepped)表面(第三主表面)1i。
另一方面，关于图6所示的改型的引脚1a，在薄的部分If的台阶表面1i中形成波纹状的不规则体1j。由此，可以增加引脚1a和用于模制(参照图18)的树脂8的接触面积，并可以提高引脚1a和用于模制的树脂8的粘结度。通过形成不规则体1j，可以提高从模制体3至引脚1a的延伸方向的拉长(dfawing-out)强度，并可以减少引脚1a从模制体3脱落。
关于图7所示的改型的引脚1a，在薄的部分1f的台阶表面1i中形成微坑(dimple)1k，微坑1k是大量的中空部分。如所述的不规则体1j的情况那样，可以增加引脚1a和用于模制的树脂8的接触面积，并且可以提高引脚1a和用于模制的树脂8的粘结度。可以提高从模制体3至封装水平方向的拉长强度，并且可以减少引脚1a从模制体3脱落。
与图5、图6和图7所示的引脚1a相比，图8-图13所示的引脚1a分别形成与引脚1a的延伸方向成直角方向的宽度，使得导线连接表面1h或台阶表面1i会变得大于安装表面1g。亦即，如图9、图11和图13所示，形成为每个引脚1a可以朝安装表面1g的方向变窄，以及每个引脚1a的长边方向的侧部的表面形成斜坡1m。因此，形成为每个引脚1a的正面形状可以成为倒梯形，以及由此，可以提高从模制体3至引脚1a的厚度方向的拉长强度，并可以减少引脚1a从模制体3脱落。
在所述的专利参考文献1(日本未审专利公开No.2003-37219)的结构的情况下，在内引脚部分中，在第二键合点和模制体的侧面之间形成凹陷(depressed)部分，以便增加树脂和引脚的粘合。为此，即使通过单个模制形成模制体，由于充分地保证从第二键合点至模制体的侧面的距离，所以它也不从模制体的侧面露出。但是，利用该结构，接近芯片尺寸的封装尺寸是不可实现的。
另一方面，在实施例1中，仅仅其中可进行导线键合的区域(长度，宽度)形成具有导线连接表面1h的厚的部分1e。因此，由于在导线连接表面1h上不能形成例如，用于增加与树脂的粘合的凹陷部分(沟槽)等，所以如图6至图13所示的结构对于引脚1a的粘合度增强是有效的。仅仅在导线连接表面1h上不形成凹陷部分(沟槽)的部分可以实现封装尺寸的小型化。
接下来，说明实施例1的QFN 5(半导体器件)的制造方法。
首先，如图14和图15所示，制备引脚框1，其中执行多个器件区域(器件形成区)的块形成。一个器件区域1t包括多个引脚1a和薄片1b，引脚1a具有安装表面1g和布置在相对侧中的导线连接表面1h，具有厚的部分1e和薄的部分1f，厚的部分1e具有导线连接表面1h，薄的部分1f具有比厚的部分1e薄的厚度，导线连接表面1h的引脚延伸方向的长度还分别形成的比安装表面1g更短，以及薄片1b布置在多个引脚1a内部且作为芯片安装部分。通过半刻蚀工艺或加压加工形成的是薄的部分1f，其厚度远远薄于厚的部分1e。
关于引脚框1，对多个器件区域1t执行块形成，在该多个器件区域1t外面的框架部分1u中，分别形成用于应力缓和的多个第一缝隙1n、用于树脂通道的第二缝隙1p、用于防止框架翘曲的长缝隙1q、用于输送的导向孔1r以及工具孔1s。
然后，如图16所示执行管芯键合。这里，经由管芯键合材料6，在引脚框1的薄片1b的主表面1c上安装半导体芯片2，并且半导体芯片2被粘结。在此情况下，半导体芯片2安装在薄片1b上方，使得半导体芯片2的背表面2c和引脚1a的薄的部分1f可以相对。
在管芯键合之后，如图17所示，执行导线键合。亦即，用导线4连接半导体芯片2的焊盘2a和引脚1a的厚的部分1e的导线连接表面1h。
在此情况下，在采用如图4所示的反向键合中，首先预先执行引脚1a的厚的部分1e的导线连接表面1h和导线4的导线键合。由此，由于第一键合侧可以在竖立导线4几乎垂直于连接表面的条件下，完成与引脚1a的导线连接表面1h的键合，所以可以连接几乎垂直地竖立的导线4。
第一键合侧的键合所需的面积小于第二键合侧的键合所需的面积。由此，在能够使竖立的导线4几乎与导线连接表面1h成直角的同时，可以使引脚1a的厚的部分1e的导线连接表面1h最小，以及导线4可以与该导线连接表面1h几乎成直角地竖立。因此，可以使从半导体芯片2的侧面2d至模制体3的侧面3b的距离(La)最小，以及可以减小在第一键合侧导线4的根部4a中产生的应力。
在第一键合结束之后，执行连接导线4和半导体芯片2的焊盘2a的第二键合。在那种情况下，连接导线4和预先连接在半导体芯片2的焊盘2a上的金凸块7。但是，金凸块7不是必须要使用。
当执行正向键合作为导线键合时(即，在半导体芯片2侧上执行第一键合之后，当在引脚1a侧上执行第二键合时)，如图3所示，首先，连接半导体芯片2的焊盘2a和导线4，作为第一键合，之后连接引脚1a的厚的部分1e的导线连接表面1h和导线4，作为第二键合。
在导线键合结束之后，执行树脂模制。亦即，执行半导体芯片2和多个导线4的树脂模制，使得多个引脚1a的每个安装表面(第一主表面)1g可以暴露于模制体3的背表面3a的边缘部分，并且形成模制体3。在薄片暴露结构的情况下，执行树脂模制，使得薄片1b也可以暴露于模制体3的背表面3a。
在实施例1中，通过批量模制方法执行树脂模制，由树脂模制金属模具的一个模腔覆盖多个器件区域(器件形成区)1t，在引脚框1上执行块形成，以及在树脂模制步骤执行所述的树脂模制。在此情况下，如图18所示，引脚框1布置在树脂模制金属模具9的上模具9a的金属模具表面9d上。对于每个希望数目的块，通过树脂模制金属模具9的上模具9a的多个模腔9c中的每一个来覆盖多个器件区域1t，由此在引脚框1上执行块形成。亦即，包括预定数目的器件区域1t的块单元被一个模腔9c覆盖，并执行在划分为每块单元的条件下的批量模制。但是，在此情况下采取这样的方法，即采用膜位置14等并覆盖引脚1a的端面以便可以露出多个引脚1a的各安装表面(第一主表面)1g，以及防止模制树脂泄漏到暴露端面。
因此，通过划分整个块单元、由一个模腔9c来覆盖、以及执行批量模制，如图19所示，可以在一个引脚框1上形成划分成了多个的批量模制体10。从而根据树脂(例如，热固性环氧树脂)和金属(例如，铜合金)的热收缩量的差值在引脚框1上产生的应力可以被分散，并且可以减小引脚框1中的翘曲。
在树脂模制之后，执行单个分开，将多个引脚1a的每一个从引脚框1分开。这里，如图20和图21所示，使用刀片11切割，执行单个分开，并且这使得QFN 5的装配完成，如图22所示。
因此，在实施例1中，使用其中形成引脚1a的导线连接表面1h比安装表面1g短的这样的引脚框1，如使半导体芯片2的背表面2c与引脚1a的薄的部分1h相对那样，将半导体芯片2安装在薄片1b上，并进行装配。由此，如图2或图3所示，可以缩短从半导体芯片2的侧面2d至模制体3的侧面3b的距离(La)，结果，可以使封装尺寸接近芯片尺寸，并可以力求QFN 5的小型化。
通过反向键合，在导线键合中预先连接引脚1a的导线连接表面(第二主表面)1h和导线4，之后连接导线4和半导体芯片2的焊盘2a(反向键合)，不缩短引脚1a的安装表面1g，如图4所示，可以进一步缩短半导体芯片2的侧面2d和模制体3的侧面3b的距离(La)。
结果，在不缩短暴露于模制体3的背表面3a的引脚1a的安装表面1g的条件下，可以使封装尺寸更接近芯片尺寸，并可以力求QFN 5的小型化，而在衬底安装之后不减小键合强度和电性能。亦即，可以使封装尺寸更接近芯片尺寸并可以力求QFN 5的小型化。
如实施例1所述，当通过批量模制执行树脂模制执行反向键合时，由于可以竖立导线4几乎与引脚1a的导线连接表面1h成直角，所以可以通过批量模制和通过随后切割的单个分开来形成模制体3，切割使得引脚1a的导线连接表面1h的宽度(半导体芯片2的侧部)均匀。由此，通过反向键合在导线连接表面1h上几乎垂直地竖立的导线4可以被树脂充分地覆盖。
在正向键合(对半导体芯片2执行第一键合以及对引脚1a执行第二键合的导线键合)的情况下，批量模制也是有效的。
亦即，当把批量模制和正向键合结合时，对引脚1a的导线连接表面1h执行正向键合中的第二键合。在此情况下，由于，在如图23所示的半导体器件的单个模制(通过一个模腔9c覆盖和执行一个器件区域1t的树脂模制)类型中，在引脚1a的导线连接表面1h的外端处需要切割边沿1v，导线连接表面1h变窄，并且在第二键合侧的键合条件变得严重。另一方面，在批量模制中，由于之前正好在如图22所示的外端，由树脂覆盖了引脚1a的导线连接表面1h，因此在基于引脚1a的导线连接表面1h的第二键合侧给予键合条件一定余地。
因此，批量模制对于正向键合或反向键合同样是显著有效的，同时它对具有小的导线连接表面1h的引脚1a显著有效。
(实施例2)
图23是示出了本发明的实施例2的半导体器件的结构例子的剖视图；以及图24是示出了在本发明的实施例2的半导体器件的装配中的单个分开切割时，结构例子的剖视图。
实施例2的半导体器件是使封装尺寸接近芯片尺寸的QFN 12，如实施例1的QFN 5那样。但是，QFN 12是这样的半导体器件，它在树脂模制步骤执行单个模制，并且在单个分开步骤使用如图24所示的切割模具13执行切割，被进一步单个地分开。
就是说，图23所示的QFN 12具有多个引脚1a，每个引脚1a中具有薄的部分1f和厚的部分1e，如实施例1的QFN 5中那样。以及半导体芯片2的背表面2c和每个引脚1a的薄的部分1f面对面布置，并且每个引脚1a的薄的部分1f伸入半导体芯片2的背表面2c侧。由此，在缩短半导体芯片2的侧面2d和模制体3的侧面3b的距离的同时，在导线键合中执行反向键合，可以使封装尺寸接近芯片尺寸，并可以力求小型化。
在QFN 12的装配中，执行反向键合，在导线键合的情况下，将导线4连接到引脚1a的厚的部分1e的导线连接表面1h作为第一键合，之后将导线4连接到半导体芯片2的焊盘2a作为第二键合。导线键合之后，通过单个模制，执行树脂模制并形成模制体3。
实施例1说明了QFN 5，其中在通过反向键合执行导线键合之后，通过批量模制方法形成模制体3。如上所述，由于通过反向键合执行导线键合，所以可以减小从半导体芯片2的侧面2d至模制体3的侧面3b的距离(La)。换句话说，如果它形成为可以形成切割边沿1v，并且通过单个模制，模制体3的侧面3b可以变成斜坡(锥形)，那么导线连接表面1h的长度(宽度)将变短。但是，在通过反向键合执行导线键合的情况下，会减小第一键合侧的键合面积，而不是第二侧的键合面积。因此，即使从通过单个模制形成的模制体3的侧面3b至半导体芯片2的侧面2d的距离变窄，它也可以形成，而导线4不会从模制体3的侧面3b露出。
在使用图24所示的切割模具13的树脂模制步骤之后，在单个分开步骤执行单个分开。在那种情况下，用切割模具13的上模具13a和下模具13b挤压引脚框1，以及切割刀片13c执行引脚修整(trimming)。在由下模具13b的支撑部分13f支撑的引脚框1部分的头部宽度约为0.1mm，因此图23所示的每个引脚1a的切割边沿1v也约为0.1mm。
在引脚1a的切割中，一个拐角部分对应于第一格栅切割(格栅切割)。接下来，对剩余的三个拐角部分执行引脚修整(挤压切割)，以及进一步切割对应于两个方向的任何一个方向侧形成的多个引脚1a(X侧的引脚尖端切割)。然后，对应于两个方向的任意另一侧的方向侧形成的多个引脚1a被切割(Y侧的引脚尖端切割)。亦即，在引脚修整中，引脚修整分成四个步骤执行。
在切割模具13的上模具13a和下模具13b中分别形成辗轧(rolloff)13d和13e。亦即，通过在上模具13a和模制体3之间以及在下模具13b和模制体3之间分别形成辗轧13d和13e，形成间隙。特别在引脚修整的时候，切割残渣可以落到辗轧13e，而在下模具13b和模制体3之间不会插入引脚1a的所述切割残渣、树脂等。由此，可以防止在模制体3中由所述切割残渣形成瑕疵。
上模具13a的辗轧13d用作选出薄片1b的形状，以及它形成为在引脚修整的时候可以仅向下挤压引脚1a。由此，在引脚修整的时候压力不给予薄片1b，而可以避免将压力施加到半导体芯片2。
因此，执行引脚修整，并完成图23所示的QFN 12的装配。
如实施例2的QFN 12那样，即使执行单个模制并且此后通过引脚修整执行单个分开，也可以使封装尺寸接近芯片尺寸，并可以力求QFN 12的小型化。
如上所述，基于上面的实施例具体地说明了由本发明人完成的本发明，但是本发明不限于上面的实施例，而是在不偏离本质的限制下显然可以用各种方式进行改变和改型。
例如，所述实施例1说明了这样的情况，其中划分为每个块单元并通过用于每个块的一个模腔9c覆盖多个器件区域1t作为批量模制，这样来执行批量模制。但是，作为所述的批量模制，在引脚框1上形成的所有器件区域1t可以被一个模腔9c覆盖，而不用划分为每个块，由此可以执行批量模制。
所述的实施例1和2说明了薄片1b从模制体3的背表面3a露出的结构。但是，可以从背表面1d朝主表面1c的方向对薄片1b执行半刻蚀，以及可以使薄片1b内置模制体3中，如图25-图27所示。与从模制体3的背表面3a露出薄片1b的情况相比较，通过使薄片1b内置模制体3，使得在安装QFN 5的安装板侧的布线图形的布线的区域变大，并且可以提高自由度。
本发明适合于电子器件和半导体器件的制造技术。

Claims (17)

1.一种半导体器件的制造方法，包括以下步骤：
(a)制备引脚框，所述引脚框包括多个引脚和布置在所述多个引脚内部的芯片安装部分，所述多个引脚具有作为安装表面的第一主表面和布置在所述第一主表面的相对侧的第二主表面，以及具有第一部分和其厚度比所述第一部分薄的第二部分，以及其中还将所述第二主表面的延伸方向的每个长度形成为比所述第一主表面短；
(b)将半导体芯片安装在所述芯片安装部分上方，使得所述半导体芯片的背表面和所述引脚的所述第二部分可以相对；
(c)用导线连接所述半导体芯片的电极和所述引脚的所述第一部分的所述第二主表面；
(d)形成模制体，执行所述半导体芯片和所述导线的树脂模制，使得所述多个引脚的各第一主表面可以暴露于所述模制体的背表面；以及
(e)将所述多个引脚的每一个从所述引脚框单个地分开；
其中在所述步骤(c)中，预先连接所述引脚的所述第一部分的所述第二主表面和所述导线，以及之后连接所述导线和所述半导体芯片的所述电极。
2.根据权利要求1的半导体器件的制造方法，其中
在所述步骤(d)中，通过树脂模制金属模具的一个模腔覆盖多个器件形成区，在所述引脚框上方执行块形成，由此执行所述树脂模制；以及
在所述步骤(e)中，通过切割执行所述单个分开。
3.根据权利要求1的半导体器件的制造方法，其中
在所述步骤(d)中，通过树脂模制金属模具的多个模腔分别覆盖多个器件形成区，在所述引脚框上方为每个希望数目的块执行块形成，由此执行所述树脂模制。
4.根据权利要求1的半导体器件的制造方法，其中
关于与所述引脚的延伸方向成直角方向的宽度，形成所述第二部分的所述第二主表面或第三主表面比所述第一主表面更宽。
5.根据权利要求1的半导体器件的制造方法，其中
在所述引脚的所述第二部分的第三主表面中形成不规则体，其被布置为与所述半导体芯片的所述背表面相对。
6.根据权利要求1的半导体器件的制造方法，其中
在所述引脚的所述第二部分的第三主表面中形成多个中空部分，其被布置为与所述半导体芯片的所述背表面相对。
7.根据权利要求1的半导体器件的制造方法，其中
所述芯片安装部分的背表面暴露于所述模制体的所述背表面。
8.根据权利要求1的半导体器件的制造方法，其中
所述芯片安装部分的背表面被所述模制体覆盖。
9.一种半导体器件的制造方法，包括以下步骤：
(a)制备引脚框，所述引脚框包括多个引脚和布置在所述多个引脚内部的芯片安装部分，所述多个引脚具有作为安装表面的第一主表面和布置在所述第一主表面的相对侧的第二主表面，以及具有第一部分和其厚度比所述第一部分薄的第二部分，以及其中还形成所述第二主表面的延伸方向的每个长度比所述第一主表面短，并且形成所述第一部分的延伸方向的长度比所述第二部分短；
(b)将半导体芯片安装在所述芯片安装部分上方，使得所述半导体芯片的背表面和所述引脚的所述第二部分可以相对；
(c)用导线连接所述半导体芯片的电极和所述引脚的所述第一部分的所述第二主表面；
(d)在通过树脂模制金属模具的一个模腔覆盖多个器件形成区，由此在所述引脚框上方执行块形成的条件下，形成模制体，执行所述半导体芯片和所述导线的树脂模制，使得所述多个引脚的每个第一主表面可以暴露于所述模制体的背表面；以及
(e)通过切割将所述多个引脚的每一个从所述引脚框单个地分开；
其中在所述步骤(c)中，预先连接所述半导体芯片的所述电极和所述导线，以及之后连接所述引脚的所述第一部分的所述第二主表面和所述导线。
10.根据权利要求9的半导体器件的制造方法，其中
在平行于所述引脚延伸方向的方向上，所述第二主表面的长度是所述第一主表面的长度的1/2或更小。
11.根据权利要求9的半导体器件的制造方法，其中
从所述半导体芯片的侧面至所述模制体的侧面的距离是0.35mm或更小。
12.根据权利要求9的半导体器件的制造方法，其中
在所述步骤(d)中，通过树脂模制金属模具的多个模腔分别覆盖多个器件形成区，在所述引脚框上方为每个希望数目的块执行块形成，由此执行所述树脂模制。
13.根据权利要求9的半导体器件的制造方法，其中
关于与所述引脚的延伸方向成直角方向的宽度，形成所述第二部分的所述第二主表面或第三主表面比所述第一主表面更宽。
14.根据权利要求9的半导体器件的制造方法，其中
在所述引脚的所述第二部分的第三主表面中形成不规则体，其被布置为与所述半导体芯片的所述背表面相对。
15.根据权利要求9的半导体器件的制造方法，其中
在所述引脚的所述第二部分的所述第三主表面中形成多个中空部分，其被布置为与所述半导体芯片的所述背表面相对。
16.根据权利要求9的半导体器件的制造方法，其中
所述芯片安装部分的背表面暴露于所述模制体的所述背表面。
17.根据权利要求9的半导体器件的制造方法，其中
所述芯片安装部分的背表面被所述模制体覆盖。
CNB2005100986435A 2004-09-30 2005-09-05 半导体器件 Active CN100446201C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004285839A JP4525277B2 (ja) 2004-09-30 2004-09-30 半導体装置
JP285839/2004 2004-09-30

Publications (2)

Publication Number Publication Date
CN1755907A true CN1755907A (zh) 2006-04-05
CN100446201C CN100446201C (zh) 2008-12-24

Family

ID=36145875

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100986435A Active CN100446201C (zh) 2004-09-30 2005-09-05 半导体器件

Country Status (5)

Country Link
US (2) US7323366B2 (zh)
JP (1) JP4525277B2 (zh)
KR (1) KR101160694B1 (zh)
CN (1) CN100446201C (zh)
TW (1) TWI431738B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263079A (zh) * 2011-07-18 2011-11-30 日月光半导体制造股份有限公司 半导体封装结构
CN101740528B (zh) * 2008-11-12 2011-12-28 力成科技股份有限公司 增进散热的无外引脚式半导体封装构造及其组合
CN104517925A (zh) * 2013-09-26 2015-04-15 恩智浦有限公司 半导体器件引线框架
CN104517926A (zh) * 2013-09-26 2015-04-15 恩智浦有限公司 半导体器件引线框架
CN114226185A (zh) * 2022-02-17 2022-03-25 常州江苏大学工程技术研究院 一种基于物联网线路板的输送系统及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001798B2 (en) * 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
US8344524B2 (en) * 2006-03-07 2013-01-01 Megica Corporation Wire bonding method for preventing polymer cracking
MY144694A (en) * 2006-06-22 2011-10-31 Dainippon Printing Co Ltd Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
JP5499437B2 (ja) * 2008-01-10 2014-05-21 株式会社デンソー モールドパッケージ
US20090315159A1 (en) * 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
US8080885B2 (en) * 2008-11-19 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with multi level contact and method of manufacture thereof
JP5157964B2 (ja) * 2009-02-27 2013-03-06 オムロン株式会社 光伝送モジュール、電子機器、及び光伝送モジュールの製造方法
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011077277A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置
JP2012049421A (ja) * 2010-08-30 2012-03-08 Keihin Corp 電子部品の実装構造
JP5966275B2 (ja) * 2011-08-10 2016-08-10 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
KR101464605B1 (ko) * 2012-12-07 2014-11-24 시그네틱스 주식회사 솔더 접합 능력을 향상하는 큐. 에프. 엔 반도체 패키지 및 그의 제조방법
JP6395045B2 (ja) * 2014-11-18 2018-09-26 日亜化学工業株式会社 複合基板並びに発光装置及びその製造方法
JP6608672B2 (ja) * 2015-10-30 2019-11-20 新光電気工業株式会社 半導体装置及びその製造方法、リードフレーム及びその製造方法
US11742265B2 (en) * 2019-10-22 2023-08-29 Texas Instruments Incorporated Exposed heat-generating devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008068A (en) * 1994-06-14 1999-12-28 Dai Nippon Printing Co., Ltd. Process for etching a semiconductor lead frame
CN1072393C (zh) * 1997-02-05 2001-10-03 华通电脑股份有限公司 球阵式集成电路封装方法
JP3405202B2 (ja) * 1998-06-26 2003-05-12 松下電器産業株式会社 リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
US6198171B1 (en) * 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
JP4349541B2 (ja) * 2000-05-09 2009-10-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
JP4523138B2 (ja) * 2000-10-06 2010-08-11 ローム株式会社 半導体装置およびそれに用いるリードフレーム
CN1354526A (zh) * 2000-11-21 2002-06-19 财团法人工业技术研究院 发光元件覆晶组装的方法及其结构
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6882048B2 (en) * 2001-03-30 2005-04-19 Dainippon Printing Co., Ltd. Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
JP2002368176A (ja) * 2001-06-11 2002-12-20 Rohm Co Ltd 半導体電子部品のリードフレーム
KR100445072B1 (ko) * 2001-07-19 2004-08-21 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JP3879452B2 (ja) * 2001-07-23 2007-02-14 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
EP1318544A1 (en) * 2001-12-06 2003-06-11 STMicroelectronics S.r.l. Method for manufacturing semiconductor device packages

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740528B (zh) * 2008-11-12 2011-12-28 力成科技股份有限公司 增进散热的无外引脚式半导体封装构造及其组合
CN102263079A (zh) * 2011-07-18 2011-11-30 日月光半导体制造股份有限公司 半导体封装结构
CN102263079B (zh) * 2011-07-18 2017-06-09 日月光半导体制造股份有限公司 半导体封装结构
CN104517925A (zh) * 2013-09-26 2015-04-15 恩智浦有限公司 半导体器件引线框架
CN104517926A (zh) * 2013-09-26 2015-04-15 恩智浦有限公司 半导体器件引线框架
CN104517926B (zh) * 2013-09-26 2018-05-22 安普林荷兰有限公司 制造半导体器件的方法
CN104517925B (zh) * 2013-09-26 2018-09-28 安普林荷兰有限公司 半导体器件引线框架
CN114226185A (zh) * 2022-02-17 2022-03-25 常州江苏大学工程技术研究院 一种基于物联网线路板的输送系统及其制造方法
CN114226185B (zh) * 2022-02-17 2022-04-29 常州江苏大学工程技术研究院 一种基于物联网线路板的输送系统及其制造方法

Also Published As

Publication number Publication date
TWI431738B (zh) 2014-03-21
JP4525277B2 (ja) 2010-08-18
JP2006100636A (ja) 2006-04-13
TW200614474A (en) 2006-05-01
KR101160694B1 (ko) 2012-06-28
CN100446201C (zh) 2008-12-24
US20080135992A1 (en) 2008-06-12
US7323366B2 (en) 2008-01-29
US20060079028A1 (en) 2006-04-13
US7728412B2 (en) 2010-06-01
KR20060051340A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
CN1755907A (zh) 半导体器件的制造方法
US7514293B2 (en) Method of manufacturing a semiconductor device
CN1219322C (zh) 树脂密封型半导体装置及其制造方法
CN1622328A (zh) 半导体器件及其制造方法
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1191632C (zh) 光照射装置、其制造方法及使用了该光照射装置的照明装置
CN1197156C (zh) 半导体设备
CN1512574A (zh) 半导体器件及其制造方法
CN1160781C (zh) 分立半导体器件及其制造方法
CN1581474A (zh) 无引线型半导体封装及其制造方法
CN1779951A (zh) 半导体器件及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1659698A (zh) 包括半导体器件的四方扁平无引线封装
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
CN1329365A (zh) 光照射装置的制造方法
CN1992365A (zh) 半导体发光器件及其制造方法
CN1638158A (zh) 表面安装型半导体器件及其引线架结构
CN101047146A (zh) 半导体器件的制造方法
CN1210794C (zh) 载带自动键合式半导体装置
CN1641832A (zh) 半导体器件及其制造方法
CN1499623A (zh) 引线框架、树脂密封型半导体装置及其制造方法
CN1197292A (zh) 一种半导体器件引线框架及引线接合法
CN1674268A (zh) 半导体器件
CN1381886A (zh) 半导体器件和封装及其制造方法
CN1109217A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100919

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100919

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Renesas Technology Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation