[go: up one dir, main page]

CN1674268A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1674268A
CN1674268A CNA2005100082591A CN200510008259A CN1674268A CN 1674268 A CN1674268 A CN 1674268A CN A2005100082591 A CNA2005100082591 A CN A2005100082591A CN 200510008259 A CN200510008259 A CN 200510008259A CN 1674268 A CN1674268 A CN 1674268A
Authority
CN
China
Prior art keywords
lead
wire
tab
semiconductor device
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100082591A
Other languages
English (en)
Other versions
CN100466241C (zh
Inventor
岛贯好彦
土屋孝司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1674268A publication Critical patent/CN1674268A/zh
Application granted granted Critical
Publication of CN100466241C publication Critical patent/CN100466241C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/12—Revetment of banks, dams, watercourses, or the like, e.g. the sea-floor
    • E02B3/14—Preformed blocks or slabs for forming essentially continuous surfaces; Arrangements thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K61/00—Culture of aquatic animals
    • A01K61/10—Culture of aquatic animals of fish
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geometry (AREA)
  • Environmental Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Marine Sciences & Fisheries (AREA)
  • Zoology (AREA)
  • Animal Husbandry (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Ocean & Marine Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体器件，该半导体器件可以减小管脚的数量和它的尺寸。该半导体器件包括绝缘树脂形成的密封体，该密封体具有上表面、与上表面相反的下表面和使上表面和下表面彼此连接的侧面；密封在密封体内的导电接片；与接片邻接并部分地暴露到密封体的下表面和侧面的接片悬置导线；固定到接片的下表面的半导体芯片；多个导电导线，每个导电导线具有在密封体内设置的内端部分、暴露到密封体的下表面和侧面的外端部分和从每个导电导线的侧面凸伸到密封体的凸伸部分；从每个接片悬置导线的侧面凸伸并设置在密封体内的凸伸部分；和在密封体内设置的并将在半导体芯片的下表面上形成的电极与导电导线和接片悬置导线的凸伸部分连接的导电引线。

Description

半导体器件
相关申请的交叉引用
本申请要求2004年3月23日申请的日本专利申请No.2004-084170的优先权之利益，在此以引用参考的方式将其全部内容并入在本申请中。
技术领域
本发明涉及一种半导体器件及其制造方法。具体的说，本发明与可有效地用于半导体器件(无导线半导体器件)比如SON(小轮廓无导线封装)和QFN(四线扁平无导线封装)的制造的技术相关，其中外部电极端子被暴露到安装表面侧而不用在封装的侧面上有意凸伸。
背景技术
在制造树脂封装型的半导体器件的过程中使用导线框。通过使用精确的冲压机进行冲压或蚀刻将金属板构图成所需的图形来制造导线框。导线框具有称为接片或电路片焊接区的支撑部分和其前端(内端)在支撑部分周围相对的多个导线，这个支撑部分用于将半导体元件(半导体芯片)固定到其中。接片由从导线框的框架部分延伸的接片悬置导线支撑。
在使用这种导线框制造树脂密封型半导体器件的过程中，半导体芯片固定到导线框的接片，并且在半导体芯片上的电极和导线的前端通过导电引线彼此连接，此后包括引线和半导体芯片的导线的内端侧以绝缘树脂密封以形成密封体(封装)，然后割掉不需要的导线框部分。在需要时，对从密封体凸伸的导线进行成型工作。
在另一方面，作为通过使用导线框制造树脂密封型的半导体器件，存在一种公知的半导体器件(无导线半导体器件)，其中对导线框的一个表面进行单侧模制以形成封装并将作为外部电极端子的导线暴露到封装的一个表面而不需要从封装的周边表面进行有意的凸伸。作为这种类型的半导体器件是公知的SON和QFN，在SON中导线暴露到封装的一个表面的两侧边缘，在QFN中导线暴露到四边形封装的四侧。还存在一种公知的半导体器件，其中接片的上部表面暴露在密封体的上部表面(例如参见专利文献1)。
在专利文献1中公开了一种半导体器件封装，其中导线的下部表面暴露在树脂膜片(密封体)的下部表面的周边部分。根据其中公开的结构，导线内端的下部表面是半蚀刻的，在半导体芯片的下表面上的半蚀刻的表面和电极通过引线彼此连接。此外，在半导体芯片上的电极和焊接区通过地线彼此电连接。
[专利文献1]
日本未审查专利出版物
No.2002-134676
发明内容
在半导体器件中，随着功能的改进等使外部电极端子(管脚)数量的进一步增加。此外，要求进一步减小半导体器件的尺寸，因为在其上安装各种电子器件。
在IC(集成电路)中，接地端子设置在多个位置上以用于稳定电源电位比如在电路上的接地端子。接地端子的数量的增加导致了管脚数量的增加，由此导致了半导体器件的尺寸的增加。至于其中具有安装的半导体芯片的接片被设置在接地电位的半导体器件，存在这样的方法：其中连接到半导体芯片的接地电极的引线连接到在半导体芯片的外面设置的接片部分以降低接地端子的数量。然而，这种情况下，接片在尺寸上变得更大，因此半导体器件也变得更大。
本发明的一个目的是提供一种即使半导体芯片的电源电位电极的数量较大的情况下仍然能够减小尺寸的半导体器件以及制造这种半导体器件的方法。
本发明的另一目的是提供一种能够从密封体的上部表面侧散热的无导线半导体器件以及制造这种半导体器件的方法。
从下文的描述和附图中可以清楚地看出本发明的上述和其它目的和新颖的特征。
下文概述在此公开的本发明的典型模式。
(1).一种半导体器件，包括绝缘树脂形成的密封体，该密封体具有上表面、与上表面相反的下表面和使上表面和下表面彼此连接的侧面；密封在密封体内的导电接片；与接片邻接并部分地暴露到密封体的下表面和侧面的接片悬置导线；固定到接片的下表面的半导体芯片；多个导电导线，每个导电导线具有在密封体内设置的内端部分、暴露到密封体的下表面和侧面的外端部分和从每个导电导线的侧面凸伸到密封体的凸伸部分；从每个接片悬置导线的侧面凸伸并设置在密封体内的凸伸部分；和在密封体内设置的并将在半导体芯片的下表面上形成的电极与导电导线和接片悬置导线的凸伸部分连接的导电引线。
与所述引线相连的导线和接片悬置导线的凸伸部分的下表面被蚀刻掉预定的厚度并变薄，引线连接到更薄的下表面。通过引线被连接到接片悬置导线的半导体芯片的电极是电源电位电极。接片悬置导线在中间弯曲并将接片的上表面暴露到密封体的上表面。暴露到密封体的上表面的接片的上表面是通过抛光已经进行了附着树脂清除处理的表面。
如上文构造的半导体器件通过包括如下步骤的方法制造：
形成导线框，该导线框包括每个具有从它的侧面凸伸的凸伸部分的多个导线、固定半导体芯片的接片、与接片邻接并且每个具有从它的侧面凸伸的凸伸部分的多个悬置导线和将导线和接片悬置导线彼此连接的框架部分，导线、接片、接片悬置导线和框架部分每个具有第一表面与第一表面相反的第二表面，导线和接片悬置导线的凸伸部分具有至少部分地在第二表面上的引线连接表面，引线连接表面设置成比其它部分更靠近第一表面侧；
将半导体元件固定到接片的第二表面；
通过导电引线将半导体元件的电极与在第二表面侧上的导线和接片悬置导线的引线连接表面电连接；
以绝缘树脂密封半导体元件、引线、导线和导线和接片悬置导线的凸伸部分以使导线和接片悬置导线的第二表面从绝缘树脂暴露以形成密封体；和
从框架部分切割导线和接片悬置导线。
在导线框形成步骤中，导线和接片悬置导线上与其凸伸部分相对应的表面被蚀刻预定的厚度以形成引线连接部分。在连接引线的过程中，半导体芯片的接地电位电极和接片悬置导线的凸伸部分通过引线彼此连接。在密封体形成之后，附着到暴露于密封体表面的接片表面的树脂通过抛光被清除。
(2).在上述的结构(1)中，凸伸部分从导线和接片悬置导线的两侧面凸伸。
在这种半导体器件的制造过程中，在形成导线框时在导线的两侧面上形成凸伸部分。
(3).在上述的结构(1)中，导线的凸伸部分从导线的两侧面凸伸。相邻的导线的凸伸部分被设置成在导线的延伸方向上彼此错开以便不被设置成在与导线交叉的方向上成一行。在相邻的导线中，由所述将一个相邻的所述导线的每个凸伸部分连接至在半导体芯片上的相关电极的引线形成一个环路，由所述将其它导线的每个凸伸部分连接至在半导体芯片上的相关电极连接的引线形成另一个环路，所述两个环路的高度彼此不同，以便彼此不接触。
在制造这种半导体器件的过程中，在形成导线框时凸伸部分被形成在每个导线的两侧面上。在这种情况下，在相邻的导线中，凸伸部分被设置成在导线的延伸方向上彼此错开以便不被设置成在互连导线的方向上成一行。此外，进行引线连接，以使在相邻的导线中将在一个导线中的每个凸伸部分与在半导体芯片上的相关的电极连接的引线的环路和将在其它导线中的每个凸伸部分与在半导体芯片上的相关的电极连接的引线的环路具有不同的高度以免相互接触。
下文概述通过如在此所公开的本发明的典型方式获得的效果。
根据上述的装置(1)，(a)由于形成在与设置在接地电位上的接片邻接的接片悬置导线的侧面上的凸伸部分和在半导体芯片上的接地电位电极通过引线彼此连接，因此可以降低作为接地电位导线提供的导线的数量，因此可以实现半导体器件的尺寸的减小。
(b)由于形成在与设置在接地电位上的接片邻接的接片悬置导线的侧面上形成的凸伸部分和半导体芯片的接地电位电极通过引线彼此连接并且引线不连接到从半导体芯片偏离的接片部分，因此可以实现接片和半导体器件的尺寸的减小。
(c)由于形成在导线的侧面上的凸伸部分用作引线连接部分，因此在密封之后的导线难以从密封体中脱落，因此改善了半导体器件的可靠性。
(d)由于带有固定到其中的半导体芯片的接片上表面从密封体的上表面暴露，因此散热部件可以连接到接片并且可以提供具有较高散热性能的半导体器件。由于附着到暴露的接片表面的树脂通过抛光被清除，因此不再存在阻碍热量的散发的任何物质，因此进一步改善了散热性能。
根据上述的装置(2)，由于凸伸部分形成在导线和接片悬置导线每个的两侧上，因此引线连接的数量增加并且管脚的数量可以被降低。
根据上述的装置(3)，导线的凸伸部分被设置成使在相邻的导线之间的凸伸部分在导线的延伸部分上彼此错开，以便在与导线交叉的方向上不设置成一行。此外，在相邻的导线中，通过连接一个导线中每个凸伸部分的引线形成的环路的高度和连接其它导线中每个凸伸部分的引线形成的环路的高度相互不同，以便避免互相接触。因此，半导体器件的可靠性变高。
附图说明
附图1所示为底部示意图，其中根据本发明的第一实施例的半导体器件的导线、引线和半导体芯片可看到；
附图2所示为第一实施例的半导体器件的平面视图；
附图3所示为基本沿附图2的线A-A的示意剖面图；
附图4所示为基本沿附图2的线B-B的示意剖面图；
附图5所示为在半导体器件中的引线连接的导线部分的翻转状态的示意性透视图；
附图6(a)、6(b)和6(c)所示为引线连接的导线部分的翻转状态的附图；
附图7所示为在半导体器件中的引线连接的接片悬置导线部分的翻转状态的示意透视图；
附图8(a)，8(b)，8(c)所示为引线连接的接片悬置导线部分的翻转状态的附图；
附图9所示为半导体器件的封装状态的示意剖视图；
附图10所示为在制造第一实施例的半导体器件的过程中使用的导线框的平面视图；
附图11所示为导线框的平面视图，说明了其中在制造第一实施例的半导体器件的过程中将半导体芯片固定到接片上并将半导体芯片的电极通过引线与导线和接片悬置导线连接的状态；
附图12所示为导线框的平面视图，说明了其中在制造第一实施例的半导体器件的过程中导线和接片悬置导线的部分以及半导体芯片、引线和接片以密封体覆盖的状态；
附图13所示为说明了其中在制造第一实施例的半导体器件的过程中通过抛光清除附着在暴露到密封体的下表面的接片的表面上的树脂的状态的示意图；
附图14所示为说明其中根据本发明的第二实施例的半导体器件的导线、引线和半导体芯片都可见的状态的示意底视图；
附图15(a)、15(b)和15(c)所示为说明在第二实施例的半导体器件的一侧上具有引线连接的凸伸部分的单翼导线部分的翻转状态的附图；
附图16(a)、16(b)和16(c)所示为说明在第二实施例的半导体器件的两侧上具有引线连接的凸伸部分的双翼导线部分的翻转状态的附图；
附图17所示为说明其中根据本发明的第三实施例的半导体器件的导线、引线和半导体芯片都可见的状态的示意底视图；
附图18所示为如在接片悬置导线的延伸方向上看见的第三实施例的半导体器件的示意剖视图；
附图19所示为在第三实施例的半导体器件中的内端的两侧上和它的内端侧上具有引线连接的凸伸部分的内翼导线的引线连接状态的示意剖视图；
附图20(a)、20(b)和20(c)所示为在第三实施例的半导体器件中的内翼导线的翻转状态的附图；
附图21所示为在第三实施例的半导体器件中在中间位置的两侧上和在它的中间位置上具有引线连接的凸伸部分的中翼上的引线连接的状态的示意剖视图；
附图22(a)、22(b)和22(c)所示为在第三实施例的半导体器件中的中翼导线的翻转状态的附图；
附图23所示为在第三实施例的半导体器件的内翼导线和中翼导线之间的引线环路高度的差别的示意附图；
附图24所示为说明其中根据本发明的第四实施例的半导体器件的导线、引线和半导体芯片都可见的状态的示意底视图；
附图25(a)、25(b)和25(c)所示为在第四实施例的半导体器件中的内端的两侧上和它的内端侧上具有引线连接部分的内翼导线的翻转状态的附图；
附图26(a)、26(b)和26(c)所示为在中间位置的两侧上和它的中间位置上具有引线连接的凸伸部分的中翼导线的翻转状态的附图；
附图27所示为说明其中根据本发明的第五实施例的半导体器件的导线、引线和半导体芯片都可见的状态的示意底视图；
附图28所示为如在接片悬置导线的延伸方向上所见的第五实施例的半导体器件的示意剖面图；
附图29(a)、29(b)和29(c)所示为在它的两侧上具有引线连接部分的接片悬置导线的翻转状态的附图；
附图30所示为在第五实施例的半导体器件中引线到导线内端的连接状态的示意剖视图；
附图31(a)、31(b)和31(c)所示为在第五实施例的半导体器件中导线的引线连接内端的翻转状态的附图；
附图32所示为在制造第五实施例的半导体器件的过程中使用的导线框的平面视图；
附图33所示为根据如在接片悬置导线的延伸方向上所见的第五实施例改型的半导体器件的示意剖面图；
附图34(a)、34(b)和34(c)所示为在根据第五实施例的改型的半导体器件中在它的两侧上具有引线连接凸伸部分的接片悬置导线的翻转状态的附图；和
附图35所示为在根据第四实施例的改型的半导体器件中的两个相邻的导线7的示意平面视图。
具体实施方式
下文参考附图进一步详细地描述本发明的实施例。在解释实施例的所有附图中，具有相同功能的部分以相同的参考标号表示并省去对它们的重复解释。
(第一实施例)
附图1至13说明了根据本发明的第一实施例的半导体器件，其中附图1至8说明了半导体器件的结构，附图9说明了半导体器件的封装状态，以及附图10至13说明了制造半导体器件的方法。
在第一实施例中，本发明应用到无导线的半导体器件(QFN)，其中接片的上表面暴露到四边形的密封体的上表面，导线的下表面暴露到密封体的下表面的四侧。
如附图1至4所示，QFN型半导体器件(以1指示)具有由绝缘树脂形成的扁平的且四边形(正方形)的密封体(封装)2。密封体2的四个角斜切以形成斜面2a(参见附图2至4)。四边形半导体芯片(半导体元件)3嵌入在密封体2的内部。半导体芯片3通过粘合剂5固定到四边形接片4的下表面(参见附图3和4)。
这个接片悬置导线6分别提供在接片4的四个角上。接片悬置导线6在四边形接片4的对角方向上延伸并且它的外端暴露到密封体2的斜面2a。这是因为在制造半导体器件1的过程中从密封体的斜面2a凸伸的接片悬置导线6在它们的凸伸位置上从斜面2a被切断。
接片4比半导体芯片3大一点。接片4的四个侧面延伸到半导体芯片3的四侧的外面，并且密封体的四个侧面沿着接片4的四个侧面延伸到外面。
如附图3和4所示，在将半导体器件1安装到安装衬底时密封体2的下表面用作安装表面。与接片4邻接的接片悬置导线6的下表面和导线7的下表面暴露到密封体的安装表面或者封装2，如附图3和4所示。在将半导体器件1安装到安装衬底时暴露在密封体2的下表面的导线7和接片悬置导线6的部分用作安装表面。接片悬置导线6在它们的内端侧上邻接其上表面暴露到密封体2的上表面的接片4，同时它们的外端部分暴露到密封体2的下表面。因此，接片悬置导线6的中间部分弯曲一个台阶，如附图4所示。
为解释的方便，接片4、接片悬置导线6、导线7和密封体2的上表面被指定为第一表面，而它们的上表面被指定为第二表面。如下文所描述，使用导线框制造半导体器件1，以及通过切割一个导线框的预定的部分生产接片4、接片悬置导线6和导线7。通过使用冲压机冲压，通过将单金属板蚀刻到预定的导线图形而形成导线框。半导体器件1从导线图形制造。在这个第一实施例中，通过例如厚度为0.2毫米的铜板形成导线框。
在半导体芯片3的电极(电极焊盘)9和导线7通过导电引线10彼此电连接。半导体芯片3的背面电极通过粘合剂5连接到接片4的下表面(第二表面)。因此，多个电极(电极焊盘)9设置在半导体芯片3的下表面上(参见附图1)。因此，引线以下面的方式连接到电极9。导线7的下表面(第二表面)翻转到上表面，并在这种状态下使用常规的丝焊设备在半导体芯片3上的电极9和导线7之间执行丝焊。从防潮性和外观上看，引线从密封体2的下表面(第二表面)凸伸或暴露到其中是不理想的。因此，导线7的前端部分从它的一个表面(第二表面)蚀刻预定的深度，并且引线连接到作为引线连接表面的蚀刻的表面(第二表面)。例如，如果导线框0.2毫米厚度的导线7从第二表面侧蚀刻预定的深度并且每个连接的引线的高度(引线环路高度)比蚀刻深度更低，则可以防止引线从密封体的下表面(第二表面)暴露。虽然没有示出，但是电镀膜形成在每个引线连接表面上以改善引线可连接性。例如，电镀膜由Au、Ag或Pd形成。
附图5、6(a)、6(b)和6(c)显示了导线7，其中附图5是说明在引线10连接到其中的翻转状态下导线7的一部分的透视图，附图6(a)是导线7的正视图，附图6(b)是它的平面视图，以及附图6(c)是它的侧视图。在附图5中，上表面用作第二表面。导线7的前端部分的一部分形成了在一侧上弯曲并凸伸的引线连接部分11a。引线连接部分11a从第二表面侧蚀刻较薄。通过蚀刻形成的凹陷表面形成了引线连接表面11。引线10连接到引线连接表面11。由于蚀刻从一个表面侧执行，因此与导线7的引线连接表面11相对的第一表面部分和导线7的第一表面彼此齐平。由于导线7的前端部分弯曲并凸伸到一侧，因此它咬进形成密封体2的树脂中，因此导线不会从密封体2中脱落。
此外，在这个第一实施例中，为防止每个导线7自密封体2移动，提供在导线7的两侧凸伸的薄固定件15并在第一表面上形成凹陷16。固定件15咬进密封体2并且树脂进入凹陷16，因此导线7变得难以从密封体2中脱落。
在另一方面，如附图1、7和8所示，凸伸部分17提供在每个接片悬置导线6的两侧上。附图8(a)所示为接片悬置导线6的正视图，附图8(b)所示为它的平面视图，以及附图8(c)为它的侧视图。如附图7所示，局部较宽的部分20形成在接片悬置导线6的外端，并且比接片悬置导线6更薄的凸伸部分17形成在宽的部分20的两侧上。通过从导线框的第二表面侧蚀刻接片悬置导线6部分预定的深度而形成凸伸部分17。因此，凸伸部分17的第一表面与接片悬置导线6的第一表面邻接并与其平齐。
凸伸部分17咬进形成密封体2的树脂中，因此接片悬置导线6被固定地保持在密封体2内。凹陷21和22分别形成在接片悬置导线6的第一表面上和宽的部分20的外边缘上。形成密封体2的树脂进入凹陷21和22。结果，接片悬置导线6的宽的部分20被树脂固定地保持。
在第一实施例的半导体器件1中，由于接片4被设定在地电位，因此接片悬置导线6也不可避免地被设定在地电位。因此，连接到接片悬置线6的凸伸部分17的引线10连接到在半导体芯片3上的地电位电极9。电镀膜形成在接片悬置导线6的每个凸伸部分17的引线连接表面上以改进引线可连接性。例如，电镀膜由Au、Ag或Pd形成。
虽然在这个第一实施例中具有引线连接表面11的引线连接部分11a、固定件15和凸伸部分17通过蚀刻形成，但是它们也可以通过使用压力机压印形成。与蚀刻相比，压制适合于批量生产并且可以实现成本降低。
在制造半导体器件1的过程中在密封体形成之后通过压力机切割导线部分而形成导线7的外端。在自密封体2大约0.1毫米的凸伸长度上切割导线7。
现在给出半导体器件的高度方向上的尺寸的实例。导线7和接片悬置导线6每个0.2毫米厚，通过蚀刻作为凹陷表面而形成的引线连接表面的深度是0.1毫米，每个引线10的环路高度大约80微米，半导体芯片3的厚度大约280微米，以及半导体器件的厚度大约0.5至0.8毫米。
附图9所示为半导体器件1安装在作为布线衬底的安装衬底30上的安装状态的剖视图。在安装衬底30的一个表面上，形成对应于作为外部电极端子的导线7和接片悬置导线6的电极(焊接区)31。在半导体器件1中接片悬置导线6和作为外部电极端子的导线7叠加在焊接区31上并通过键合材料32比如焊料电连接到焊接区。具有散热翼片34的散热部件35通过高导热性的粘合剂33固定到暴露到密封体2上表面的接片4的上表面。通过散热部件35，在半导体芯片3中产生的热量有效地耗散到大气中，因此半导体器件1可以稳定地工作。
接着，下文参考附图10至13描述制造根据这个第一实施例的半导体器件1的方法。
首先，形成如附图10所示的这种导线框40。附图10所示为在制造根据第一实施例的QFN型半导体器件1中使用的矩阵结构的导线框40的平面示意图。
虽然没有特别限制，在导线框40中，如附图10所示，每个由单元导线图形构成的产品形成部分41在导线框40的纵向方向(X方向)上排列成5行和在导线框的横向方向(Y方向)上排列成3列，以使一个导线框40可以制造15个半导体器件1。在这个第一实施例中，产品形成部分41被彼此相对较宽地间隔开，因为给每个产品形成部分41形成密封体2。
用于传送和定位导线框40的导孔42形成在导线框的各种位置上。薄的狭缝43每个形成在相邻的行之间以便减轻热变形。
例如，通过蚀刻0.2毫米厚的铜合金板或以冲压机将该板冲压成所需的图形而形成导线框40。根据如附图10所示的导线框40的结构，接片悬置导线6分别从矩形框部分的角凸伸并支撑着位于框架部分中心的方形接片4的角。此外，多个导线7从框架部分的四个内侧凸伸。接片悬置导线6的结构和导线7的结构已经参考附图5至8描述过，因此省去了对它们的解释。接片悬置导线6和固定件15的凸伸部分17和导线7的引线连接部分11a通过蚀刻形成。虽然没有示出，但是电镀膜形成在导线7和接片悬置导线6的每个引线连接表面上。例如，电镀膜通过Au、Ag或Pd形成。
接着，如附图11所示，半导体芯片3通过粘合剂5固定(安装)在每个产品形成部分41的一个表面(例如第二表面)上(参见附图3和4)。多个电极(电极焊盘)9形成在半导体芯片3的主表面上并且背面电极形成在芯片的背面上。半导体芯片3通过粘合剂5连接到接片4以使背面电极面对着接片4的第二表面。例如，Ag膏用作粘合剂5。因此，在半导体芯片3连接到接片4之后，通过焙烧固化Ag膏以将芯片固定到接片。
然后，如附图11所示，在半导体芯片3上的电极9和在导线7上的引线连接表面11通过导电引线10连接在一起。例如，引线10是金线。这时，作为地电位电极的电极9和接片悬置导线16的凸伸部分17通过引线10连接在一起。
接着，通过常规的转移模制法对导线框40的第一表面侧进行一侧模制以形成密封体2，如附图12所示。在每个产品形成部分41中，半导体芯片3、引线10、接片4、接片悬置导线6和导线7的部分以密封体2密封。
然后，如附图13所示，以密封体2形成的导线框40固定到抛光设备的工作台45上并旋转研磨机46，以在供应磨料和冲洗水的情况下对暴露到密封体2上表面的接片4的表面进行抛光。通过这种抛光操作，可以清除通过到接片4的表面的树脂的渗出和键合形成的树脂毛刺47。结果，暴露到斜面2a上表面的接片4的表面(上表面)变得清洁并用作有效的散热表面。
作为无需抛光过程的方法，可以采用转移模制方法，其中在形成树脂密封体2时，在模制模具的上模中的空腔的内壁表面和接片4之间使用柔性片。例如，考虑到从模制模具中的脱模能力和在转移模制中的树脂泄漏，使用含氟树脂作为柔性片。使用这种柔性片的转移模制一般称为层压模制或贴片模制。
接着，从密封体2周围凸伸的导线7和从密封体2的斜面2a凸伸的接片悬置导线6被切割以制造多个半导体器件1，如附图2至4所示。
这个第一实施例实现了如下的效果。
(1)由于形成在接片悬置导线6的侧面上的凸伸部分17和地电位电极9通过引线10连接在一起，该接片悬置导线6与置于地电位上的接片4邻接，因此可以减少作为接地电位导线提供的导线7的数量，由此可以实现半导体器件1的尺寸的减小。
(2)由于形成在接片悬置导线6的侧面上的凸伸部分17和地电位电极9通过引线10连接在一起并且引线10不连接到偏离半导体芯片3的接片部分，该接片悬置导线6与置于地电位上的接片4邻接，因此可以实现减少接片4的尺寸，由此可以减小半导体器件1的尺寸。
(3)虽然引线10连接到每个导线7的前端(内端)，但是引线连接部分11a较宽并且在一侧凸伸。这种凸伸部分咬进形成密封体的树脂中，并且防止了导线7从密封体2中脱落。此外，在每个导线7中，由于固定件15提供在两侧上并且凹陷16形成在导线的第二表面上，因此固定件15和凹陷16咬进形成密封体2的树脂中，由此可以防止导线7从密封体2脱落。结果，可以提高半导体器件1的可靠性。即使每个导线7形成为直的并且仅仅提供固定件15，仍然可以防止导线7移动。
(4)由于半导体芯片3固定其中的接片4的上表面暴露到密封体2的上表面，因此散热部件35可以连接到接片4并且可以提供具有优良的散热性能的半导体器件1。
(5)由于附着到暴露在密封体2上表面的接片4的表面上的树脂可以通过抛光被清除，因此不再存在任何阻碍散热的物质，结果改善了散热性能。
(第二实施例)
附图14至16所示为根据本发明的第二实施例的半导体器件。根据本第二实施例的半导体器件1的结构，在第一实施例的半导体器件1中，导线7形成得更短，并且作为引线连接部分的薄的凸伸部分18形成在每个导线7的一侧或两侧上。
附图14所示为半导体器件的示意底视图，说明了从底侧可见导线、引线和半导体器件的状态。附图15和16显示在翻转状态(即其中第二表面是上表面的状态)中的导线7。附图15(a)、15(b)和15(c)所示为在带有凸伸部分18的一侧上提供的导线7，其中附图15(a)是它的正视图，附图15(b)是它的平面视图，以及附图15(c)是它的侧视图。
在密封体2的四侧上设置的导线7中，分别设置在四侧的中心附近的导线7每个具有这样的结构，其中凸伸部分18形成在如附图16所示的导线的两侧上，而其它的导线7每个具有这样的结构，其中凸伸部分18形成在导线的右侧或左侧上。导线间距与第一实施例的半导体器件1的间距相同。如果凸伸部分18形成在所有导线7的两侧上，则造成相邻的导线相接触。
因此，如附图14所示，中心导线7每个具有形成在左右两侧上的凸伸部分18，即中心导线7是双翼导线7d。设置在每个双翼导线7d的右侧上的导线是单翼导线7e，每个单翼导线7e仅在它的右侧上具有凸伸部分18，而设置在每个双翼导线7d的左侧上的导线是单翼导线7f，每个单翼导线7f仅在它的左侧上具有凸伸部分18。
附图16所示为双翼导线7d和附图15所示为单翼导线7f。每个凸伸部分18形成为从相关的导线7的内端面到导线的中间部分。以与在前文第一实施例中描述的每个接片悬置导线6中形成凸伸部分17的方法相同的方法形成凸伸部分18。即，在形成导线框的过程中通过蚀刻形成凸伸部分18。蚀刻的表面用作引线连接表面11。
正如在第一实施例中所描述的导线7那样，在每个单翼导线中，如附图15所示，固定件15提供在没有凸伸部分18的侧面上，而凹陷16形成在第二表面上，如附图16所示，凹陷16形成在双翼导线7d的第二表面上。
在这种第二实施例中，可以实现与第一实施例相同的效果。此外，由于导线长度短于第一实施例的半导体器件1中的长度，因此导线7可以接近接片4，并且通过半导体器件1的尺寸的减小和引线长度的减小可以实现成本的降低和散热性能的改进。
(第三实施例)
附图17至23所示为本发明的第三实施例的半导体器件。这个第三实施例的半导体器件1具有这样的结构，其中在第二实施例的半导体器件1中，所有的导线7都形成为双翼导线7d，并且凸伸部分18在导线延伸方向上错开以便在相邻的导线之间彼此不相接触。
一种类型的导线7具有如附图20(a)至20(c)所示的这样的结构，其中四边形凸起18形成在导线7的内端部分的两侧上(内翼导线7g)，而导线7的其它类型具有如附图22(a)至22(c)所示的结构，其中凸伸部分18形成在导线的中间部分的两侧上(中翼导线7h)。这个第三实施例的半导体器件1具有如附图17所示的这样的结构，其中内翼导线7g和中翼导线7h交替地设置在密封体2的四侧上。由于中翼导线7h的凸伸部分18和内翼导线7g的凸伸部分18在导线延伸方向上彼此错开，因此永远都不会彼此相接触。在附图20(a)至20(c)和22(a)至22(c)中，通过蚀刻形成的表面用作引线连接表面11。在内翼导线7a和中翼导线7h每个中，凹陷16形成第二主表面中。
在半导体芯片3上的电极9通过引线10连接到接片悬置导线6和导线7。附图18所示为其中接片悬置导线6的凸伸部分17和半导体芯片3通过引线10连接在一起的状态。附图19所示为使半导体芯片3和内翼导线7g的凸伸部分18彼此连接的引线10的连接状态。附图21所示为使半导体芯片3和中翼导线7h的凸伸部分18彼此连接的引线10的连接状态。
在制造这个第三实施例的半导体器件1的过程中，相邻导线7的凸伸部分18在导线延伸方向上彼此错开以便在与导线7交叉的方向上不排列成一行。根据这种结构，在通过引线键合将相邻导线的凸伸部分18与在半导体芯片上的电极9连接时，在一个导线中通过引线10形成的环路的高度和在其它导线中的高度彼此不同。在相邻导线中的引线10彼此不相接触地延伸，如附图17和23所示。附图23所示为其中示出了内翼导线7g和中翼导线7h两者以指示在两导线中引线10的环路高度和形状的差异的示意图。
根据这个第三实施例，除了在第一和第二实施例中实现的效果之外还可以实现如下的效果。由于每个导线7的引线连接部分的数量变得更大，因此可以实现更复杂的布线设计。即使在半导体芯片上不是所有的接地电位电极都能被连接到接片悬置导线6并且使某些导线为接地导线的情况下，这种接地导线的数量仍然可以被减小，因为每个导线的引线连接部分的数量变得更大，因此可以减小半导体器件1的尺寸。
(第四实施例)
附图24至26所示为根据本发明的第四实施例的半导体器件，其中附图24是其中导线、引线和半导体芯片可见的状态的示意底视图，附图25所示为在它的内端侧上具有凸伸部分的内翼导线的翻转状态，以及附图26所示为在它的中间位置上具有凸伸部分的中翼导线的翻转状态。
根据本第四实施例，改变在第三实施例的半导体器件1中的每个导线的凸伸部分18的平面形状。如附图25(a)、25(b)、25(c)和附图26(a)、26(b)、26(c)所示，内翼和中翼导线7g、7h的凸伸部分18每个被形成为在底部部分变窄并且朝顶端变得更厚。例如，凸伸部分18的顶端为圆形。
通过因此使每个凸伸部分18的底部部分变窄，凸伸部分18更加紧固地咬进形成密封体2的树脂中，因此导线7变得难以从密封体2中脱落。
附图35所示为根据第四实施例的改型的两个相邻的导线7的示意图。在这个改型中，相邻的导线7的凸伸部分18在与虚线的延伸方向垂直的方向上彼此重叠，如附图35所示。在这种情况下，可以使在相邻的导线7之间的间距变窄对应于相邻的凸伸部分18的重叠的量的大小。
(第五实施例)
附图27至34所示为根据本发明的第五实施例的半导体器件。在这个第五实施例中，在制造半导体器件1的过程中使用如附图32中所示的导线框40。在导线框40中，每个能够提供半导体器件1的产品形成部分41在导线框40的纵向方向上排列成9行和在导线框的横向方向上排列成3列，因此从一个导线框40中可以制造总共27个半导体器件1。
在这个第五实施例的导线框40中，产品形成部分41的框架和它的相邻的产品形成部分41的框架两者公共地使用一个框架。因此，通过在芯片键合和引线键合结束之后在导线框40的一个表面上形成树脂层并且通过一次切割导线框40和树脂层两者，可以制造如附图27所示的这种方形半导体器件1。
使用预定的厚度的切割刀片实施切割。通过这种切割，切下并去掉较薄的框架部分，将导线7和接片悬置导线6的端面暴露给切割的表面。在切割过程中，将支撑带固定到树脂层的表面，然后执行切割直到支撑带的中间深度位置以切割导线框40和树脂层。此后，清除支撑带以提供半导体器件1。
虽然没有示出，电镀膜形成在导线框40的引线连接表面上以改善引线的可连接性。例如，电镀膜由Au、Ag或Pd形成。
这个第五实施例的半导体器件1与第一实施例的半导体器件1不同之处在于其中使用的接片4小于半导体芯片3并且是圆形。此外，在这个第五实施例中，每个接片悬置导线6的凸伸部分17和在每个导线7的前端上的弯曲的且宽的引线连接部分11a利用压力机弯曲。这个点也不同于第一实施例。附图28所示为在接片悬置导线6的延伸方向上获取的半导体器件1的示意剖视图，以及附图29(a)至29(c)所示为在两个侧面上提供有利用压力机弯曲成型的凸伸部分17的接片悬置导线的翻转状态，其中附图29(a)是正视图，附图29(b)是平面视图，以及附图29(c)是侧视图。
附图30所示为在导线7的延伸方向上获取的半导体器件的示意剖视图，附图31(a)至31(c)所示为在内端侧上提供有通过利用压力机弯曲成型的引线连接部分11a的导线7的翻转状态，其中附图31(a)是正视图，附图31(b)是平面视图，以及附图31(c)是侧视图。
在相对于导线和接片悬置导线的第二表面使每个引线连接表面呈台阶状的情况下，除了蚀刻之外，还可以采用利用压力机的弯曲法。利用压力机的弯曲法适合于批量生产，可以降低制造成本。
附图33和34所示为第五实施例的改型，其中接片悬置导线6的凸伸部分17通过压印形成。更具体地说，凸伸部分形成在接片悬置导线6的两侧面上对应于密封体2角落部分的位置处，然后通过压力机变形以形成如附图34所示的凸伸部分17。附图34(a)、34(b)和34(c)所示为接片悬置导线6的翻转状态，其中附图34(a)是正视图，附图34(b)是平面视图，以及附图34(c)是侧视图。
也是在这个改型中，每个接片悬置导线6的凸伸部分17可以利用压力机成型，因此可以减小制造成本。
接片4的形状并不限于圆形，还可以是四边形或十字形，只要所采用的形状小于芯片的面积即可。
虽然通过实施例上文具体描述了本发明，但是不用说，本发明并不限于上述的实施例，在不脱离本发明的要点的前提下还可以作出各种修改。例如，虽然具有单行排列端子的QFN用作在上述的实施例的半导体器件中的模型，在具有多行外部端子的QFN(LLGA：导线框焊接区网格阵列)的情况下也可以实现如上文所述的相同效果。

Claims (29)

1.一种半导体器件，包括：
绝缘树脂形成的密封体，该密封体具有上表面、与所述上表面相反的下表面和使所述上表面和下表面彼此连接的侧面；
密封在所述密封体内的导电接片；
与所述接片邻接并部分地暴露到所述密封体的下表面和侧面的接片悬置导线；
固定到所述接片的下表面的半导体芯片；
多个导电导线，每个导电导线具有在所述密封体内设置的内端部分和暴露到所述密封体的下表面和一个侧面的外端部分；
从每个接片悬置导线的侧面凸伸并设置在所述密封体内的凸伸部分；和
在所述密封体内设置并将在所述半导体芯片的下表面上形成的电极与所述导线和所述凸伸部分连接的导电引线。
2.根据权利要求1的半导体器件，其中与所述引线相连的所述导线的引线连接部分以及所述接片悬置导线的凸伸部分比所述导线和接片悬置导线更薄。
3.根据权利要求1的半导体器件，其中与所述引线相连的所述导线的引线连接部分以及所述接片悬置导线的凸伸部分比所述导线和接片悬置导线更薄，并且所述引线连接部分和凸伸部分的上表面与所述导线和接片悬置导线的上表面平齐。
4.根据权利要求2或权利要求3的半导体器件，其中所述引线连接部分和凸伸部分通过蚀刻所述导线或接片悬置导线形成或利用压力机压印所述导线和接片悬置导线形成。
5.根据权利要求1的半导体器件，其中与所述引线相连的导线的引线连接部分和接片悬置导线的凸伸部分弯曲并从所述导线和接片悬置导线伸出。
6.根据权利要求1的半导体器件，其中连接到在所述半导体芯片的下表面上形成的电极的引线连接到所述接片悬置导线和所述导线的下表面。
7.根据权利要求1的半导体器件，其中所述凸伸部分提供在每个所述接片悬置导线的两侧上。
8.根据权利要求1的半导体器件，其中通过引线连接到所述接片悬置导线的所述半导体芯片的电极是电源电位电极。
9.根据权利要求1的半导体器件，其中与所述引线相连的导线的所述引线连接部分通过所述导线的内端部分形成。
10.根据权利要求1的半导体器件，其中与所述引线相连的所述导线的引线连接部分通过从所述导线的侧面凸伸进所述密封体的凸伸部分而形成。
11.根据权利要求10的半导体器件，其中所述凸伸部分从每个导线的两侧凸伸。
12.根据权利要求11的半导体器件，其中所述凸伸部分形成在每个导线的内端部分的侧面上。
13.根据权利要求10或权利要求11的半导体器件，其中相邻的所述导线的凸伸部分彼此错开以便在与所述导线交叉的方向上不排列在一行上。
14.根据权利要求13的半导体器件，其中由所述将一个相邻的所述导线的每个凸伸部分连接至在半导体芯片上的相关电极的引线形成一个环路，由所述将其它导线的每个凸伸部分连接至在半导体芯片上的相关电极连接的引线形成另一个环路，所述两个环路的高度彼此不同，以避免引线相互接触。
15.根据权利要求1或权利要求10的半导体器件，其中所述凸伸部分在所述导线和接片悬置导线的底部部分上变窄，但在它们的顶端上变厚。
16.根据权利要求1的半导体器件，其中所述凸伸部分的顶端为圆形。
17.根据权利要求1的半导体器件，其中所述接片的上表面暴露于所述密封体的上表面，对所暴露的接片的上表面进行附着树脂的清除处理。
18.根据权利要求1的半导体器件，其中所述接片悬置导线中间弯曲并且所述接片的上表面暴露到所述密封体的上表面。
19.一种制造半导体器件的方法，包括如下步骤：
形成导线框，该导线框包括多个导线、固定半导体芯片的接片、与所述接片邻接并且每个都具有从其侧面凸伸的凸伸部分的多个悬置导线、以及将所述导线和接片悬置导线彼此连接的框架部分，所述导线、接片、接片悬置导线和框架部分每个具有第一表面与第一表面相反的第二表面，所述导线和凸伸部分具有至少部分地在第二表面上的引线连接表面，所述引线连接表面被设置成比其它部分更靠近第一表面侧；
将半导体元件固定到所述接片的第二表面；
通过导电引线将所述半导体元件的电极与在第二表面侧上的导线和凸伸部分的引线连接表面电连接；
以绝缘树脂密封所述半导体元件、引线、导线、接片悬置导线和接片悬置导线的凸伸部分以使所述导线和接片悬置导线的第二表面从绝缘树脂暴露，从而形成密封体；和
从所述框架部分切割所述导线和接片悬置导线。
20.根据权利要求19的方法，其中：
在形成所述导线框的步骤中，该引线框被形成为包括在纵向方向和横向方向上顺序地排列的产品形成部分，所述产品形成部分每个包括所述导线、接片、接片悬置导线、凸伸部分和框架部分；
在形成所述密封体的步骤中，所述产品形成部分每个都以绝缘树脂覆盖以形成树脂层；和
在切割所述导线和接片悬置导线的步骤中，沿所述产品形成部分的边缘在纵向和横向两个方向上连同树脂层一起切割所述导线框以形成多个半导体器件。
21.根据权利要求19的方法，其中在形成所述导线框的步骤中，所述导线框的第二表面被蚀刻到预定的厚度以使所述与引线连接的凸伸部分和导线部分变薄。
22.根据权利要求19的方法，其中在形成所述导线框的步骤中，通过从第二表面侧利用压力机压印所述导线框以使引线连接到其中的凸伸部分和导线部分变薄。
23.根据权利要求19的方法，其中在形成所述导线框的步骤中，从第二表面侧到第一表面侧压印使所述导线框弯曲以形成引线连接到其中的凸伸部分和导线部分。
24.根据权利要求19的方法，其中在形成所述导线框的步骤中，用于引线连接的凸伸部分形成在每个导线的侧面上方，并且作为所述凸伸部分的第二表面的引线连接表面形成为相对于所述导线的第二表面缩回的表面。
25.根据权利要求24的方法，其中所述凸伸部分形成在所述导线的内端部分的侧面上。
26.根据权利要求25的方法，其中所述凸伸部分形成在所述导线的两侧面上。
27.根据权利要求24或权利要求26的方法，其中相邻的所述导线的凸伸部分在导线的延伸方向上彼此错开以便在与导线交叉的方向上不排列在一行上。
28.根据权利要求19或权利要求24的方法，其中在导线和接片悬置导线中，所述凸伸部分被形成为在它们的底部部分上变窄，并且在它们的顶端上变厚。
29.根据权利要求19的方法，其中所述接片悬置导线在中间弯曲以便所述接片的上表面暴露到所述密封体的上表面，以及在所述密封体形成之后，对暴露到所述密封体上表面的所述接片的上表面进行用于清除附着到所述接片的上表面上的树脂的处理。
CNB2005100082591A 2004-03-23 2005-02-07 半导体器件 Expired - Fee Related CN100466241C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004084170 2004-03-23
JP2004084170A JP4417150B2 (ja) 2004-03-23 2004-03-23 半導体装置

Publications (2)

Publication Number Publication Date
CN1674268A true CN1674268A (zh) 2005-09-28
CN100466241C CN100466241C (zh) 2009-03-04

Family

ID=34988807

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100082591A Expired - Fee Related CN100466241C (zh) 2004-03-23 2005-02-07 半导体器件

Country Status (5)

Country Link
US (2) US7176557B2 (zh)
JP (1) JP4417150B2 (zh)
KR (1) KR101103871B1 (zh)
CN (1) CN100466241C (zh)
TW (2) TWI505418B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071810B (zh) * 2006-05-12 2010-12-22 瑞萨电子株式会社 半导体器件
CN102169866A (zh) * 2010-02-26 2011-08-31 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN102751205A (zh) * 2011-04-21 2012-10-24 瑞萨电子株式会社 半导体器件及其制造方法
CN103426781A (zh) * 2012-05-23 2013-12-04 瑞萨电子株式会社 半导体器件的制造方法
US9443794B2 (en) 2011-12-01 2016-09-13 Renesas Electronics Corporation Semiconductor device
CN107644854A (zh) * 2010-07-12 2018-01-30 美国亚德诺半导体公司 用于集成电路封装的设备
CN111834323A (zh) * 2020-07-29 2020-10-27 北京燕东微电子科技有限公司 一种半导体封装件及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
JP2008071927A (ja) * 2006-09-14 2008-03-27 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP5180495B2 (ja) 2007-03-14 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5155644B2 (ja) * 2007-07-19 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置
US7847376B2 (en) * 2007-07-19 2010-12-07 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US7851897B1 (en) * 2008-06-16 2010-12-14 Maxim Integrated Products, Inc. IC package structures for high power dissipation and low RDSon
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
JP2010258159A (ja) * 2009-04-23 2010-11-11 Renesas Electronics Corp 半導体装置
JP5380244B2 (ja) * 2009-10-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5204271B2 (ja) * 2011-06-16 2013-06-05 株式会社東芝 内視鏡装置および基板
JP2013093483A (ja) * 2011-10-27 2013-05-16 Semiconductor Components Industries Llc 半導体装置及びその製造方法
JP5817513B2 (ja) * 2011-12-27 2015-11-18 大日本印刷株式会社 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP6011083B2 (ja) * 2012-07-09 2016-10-19 日亜化学工業株式会社 発光装置用リードフレームおよびその製造方法ならびに発光装置の製造方法
TWI570858B (zh) * 2014-12-23 2017-02-11 揚智科技股份有限公司 半導體封裝結構
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US9847283B1 (en) * 2016-11-06 2017-12-19 Nexperia B.V. Semiconductor device with wettable corner leads
KR20230019692A (ko) 2021-08-02 2023-02-09 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2888183B2 (ja) * 1995-11-13 1999-05-10 ヤマハ株式会社 樹脂封止型半導体装置
US6909179B2 (en) * 1996-03-18 2005-06-21 Renesas Technology Corp. Lead frame and semiconductor device using the lead frame and method of manufacturing the same
US5936837A (en) * 1997-08-11 1999-08-10 Motorola, Inc. Semiconductor component having leadframe with offset ground plane
JP2000236060A (ja) * 1999-02-16 2000-08-29 Matsushita Electronics Industry Corp 半導体装置
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3786339B2 (ja) * 2000-03-23 2006-06-14 株式会社三井ハイテック 半導体装置の製造方法
JP3640601B2 (ja) 2000-07-11 2005-04-20 セントラル硝子株式会社 フッ素含有化合物ガスの検出方法
SG102638A1 (en) * 2000-09-15 2004-03-26 Samsung Techwin Co Ltd Lead frame, semiconductor package having the same, and semiconductor package manufacturing method
JP2002184927A (ja) * 2000-12-19 2002-06-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2004022725A (ja) * 2002-06-14 2004-01-22 Renesas Technology Corp 半導体装置
WO2004004005A1 (ja) * 2002-07-01 2004-01-08 Renesas Technology Corp. 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071810B (zh) * 2006-05-12 2010-12-22 瑞萨电子株式会社 半导体器件
CN102169866A (zh) * 2010-02-26 2011-08-31 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN107644854A (zh) * 2010-07-12 2018-01-30 美国亚德诺半导体公司 用于集成电路封装的设备
CN102751205A (zh) * 2011-04-21 2012-10-24 瑞萨电子株式会社 半导体器件及其制造方法
US9443794B2 (en) 2011-12-01 2016-09-13 Renesas Electronics Corporation Semiconductor device
CN103137592B (zh) * 2011-12-01 2017-09-05 瑞萨电子株式会社 半导体器件
CN103426781A (zh) * 2012-05-23 2013-12-04 瑞萨电子株式会社 半导体器件的制造方法
CN103426781B (zh) * 2012-05-23 2017-08-25 瑞萨电子株式会社 半导体器件的制造方法
CN111834323A (zh) * 2020-07-29 2020-10-27 北京燕东微电子科技有限公司 一种半导体封装件及其制造方法

Also Published As

Publication number Publication date
KR20060041909A (ko) 2006-05-12
US20050212116A1 (en) 2005-09-29
JP4417150B2 (ja) 2010-02-17
US7339261B2 (en) 2008-03-04
JP2005276890A (ja) 2005-10-06
KR101103871B1 (ko) 2012-01-12
TWI359484B (zh) 2012-03-01
CN100466241C (zh) 2009-03-04
US20070108563A1 (en) 2007-05-17
TW201222744A (en) 2012-06-01
TWI505418B (zh) 2015-10-21
US7176557B2 (en) 2007-02-13
TW200536088A (en) 2005-11-01

Similar Documents

Publication Publication Date Title
CN1674268A (zh) 半导体器件
CN1512574A (zh) 半导体器件及其制造方法
CN1163963C (zh) 引线架及树脂封装型半导体器件的制造方法
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
US7514293B2 (en) Method of manufacturing a semiconductor device
CN1862797A (zh) 引线框架及树脂密封型半导体器件
CN1424757A (zh) 半导体器件及其制造方法
CN1123469A (zh) 半导体器件
CN1381886A (zh) 半导体器件和封装及其制造方法
CN1499623A (zh) 引线框架、树脂密封型半导体装置及其制造方法
CN1156910C (zh) 引线框、使用该引线框的半导体器件及其制造方法
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1160781C (zh) 分立半导体器件及其制造方法
CN1672269A (zh) 半导体发光装置及其制法和半导体发光装置用反射器
CN1227734C (zh) 半导体器件
CN1659698A (zh) 包括半导体器件的四方扁平无引线封装
CN1251943A (zh) 连接端凸点架及其制造方法
CN1457094A (zh) 半导体器件及其制造方法
CN1204622C (zh) 半导体器件及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1755907A (zh) 半导体器件的制造方法
CN1138303C (zh) 树脂密封型半导体装置及其制造方法
CN1577828A (zh) 半导体器件及引线框架
CN1310316C (zh) 混合集成电路装置
CN1835214A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100716

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN COUNTY

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: NEC ELECTRONICS Corp.

TR01 Transfer of patent right

Effective date of registration: 20100716

Address after: Kanagawa, Japan

Patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corp.

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304

Termination date: 20190207

CF01 Termination of patent right due to non-payment of annual fee