[go: up one dir, main page]

JP5817513B2 - 半導体装置製造用リードフレーム及び半導体装置の製造方法 - Google Patents

半導体装置製造用リードフレーム及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5817513B2
JP5817513B2 JP2011285504A JP2011285504A JP5817513B2 JP 5817513 B2 JP5817513 B2 JP 5817513B2 JP 2011285504 A JP2011285504 A JP 2011285504A JP 2011285504 A JP2011285504 A JP 2011285504A JP 5817513 B2 JP5817513 B2 JP 5817513B2
Authority
JP
Japan
Prior art keywords
lead
leads
semiconductor element
element mounting
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011285504A
Other languages
English (en)
Other versions
JP2013135132A (ja
Inventor
幸治 冨田
幸治 冨田
洋二 張替
洋二 張替
雅樹 矢崎
雅樹 矢崎
柴崎 聡
聡 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011285504A priority Critical patent/JP5817513B2/ja
Publication of JP2013135132A publication Critical patent/JP2013135132A/ja
Application granted granted Critical
Publication of JP5817513B2 publication Critical patent/JP5817513B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置を製造するために用いられるリードフレーム及び当該リードフレームを用いた半導体装置の製造方法に関する。
近年、基板実装の高密度化に伴い、基板に実装される半導体装置の小型化・薄型化が要求されてきている。かかる要求に対応すべく、従来、リードフレームを用い、当該リードフレームの搭載面に搭載した半導体素子を封止樹脂にて封止するとともに、下面側にリードの一部分を露出させてなる、いわゆるQFN(Quad Flat Non-lead)タイプの半導体装置が種々提案されている。
このようなQFNタイプの半導体装置の一例として、図11に示すように、4本の吊りリード400が連続するダイパッド200上に搭載された半導体素子110と、半導体素子110の上面の端子と外部端子300とを電気的に接続するワイヤー120と、外部端子300の下面を露出させるようにして、半導体素子110等を封止する封止樹脂(図示せず)とを備え、外部端子300のうちの吊りリード400最近傍に位置する外部端子300は、その先端部に吊りリード400に沿って切り欠かれてなる切欠部300aを有する半導体装置100が提案されている(特許文献1参照)。
特許第4388586号公報
上記のようなQFNタイプの半導体装置においては、現在のところ、外部端子ピッチ0.65mm又は0.50mmのものが標準仕様となっているが、近年の半導体装置の高機能化等により外部端子のファインピッチ化が進められており、外部端子ピッチが0.40mm又は0.30mmである半導体装置の開発、量産が急がれている。
一般に、図11に示す構成を有する半導体装置100は、ダイパッド200、複数の外部端子300及び吊りリード400が枠状のフレームに連続してなるリードフレームを用いて製造され、かかるリードフレームは、所定のパターン形状を有するレジスト膜等が表面に形成された金属板にエッチング処理等を施すことにより製造される。
しかし、半導体装置における外部端子のファインピッチ化が進められると、かかる半導体装置100において、吊りリード400の最近傍に位置する外部端子300がさらに吊りリード400に近接することになる。そして、吊りリード400とその最近傍に位置する外部端子300とのピッチが狭くなりすぎると(例えば、当該ピッチが金属板厚の80%以下)、リードフレームを製造する際のエッチング加工等が困難となってしまう。そのため、かかる問題を解消すべく、上記半導体装置100において、吊りリード400の最近傍に位置する外部端子300は、その先端部に、吊りリード400に沿って切り欠かれてなる切欠部300aを有する構成となっている。
このように、吊りリード400の最近傍に位置する外部端子300が、その先端部に、吊りリード400に沿って切り欠かれてなる切欠部300aを有することで、吊りリード400とその最近傍に位置する外部端子300とのピッチを、エッチング加工等が可能な程度に設定することができるものの、ダイパッド200上に搭載される半導体素子110の端子と切欠部300aを有する外部端子300との間のワイヤーボンディングが困難となるおそれがあるという問題がある。
というのも、一般に、半導体素子110の端子と外部端子300との間のワイヤーボンディングは、ワイヤーボンディング装置を用いて行われる。かかるワイヤーボンディング装置として、半導体素子110の端子から接続すべき外部端子300の方向に伸ばした線分を、外部端子300の先端部と交差した地点から所定の距離延伸させた位置を外部端子300上の被ボンディング位置として検出する位置検出機構を有するものを用いた場合、ワイヤーの引き回し角度(半導体素子110の端子と当該端子に接続すべき外部端子300上の被ボンディング位置を結ぶ線分の、外部端子300の長手方向、すなわち外部端子300が対向するダイパッド200の一辺に略垂直な方向に対するなす角度)が大きくなるに従い、位置検出機構による被ボンディング位置の検出が困難となるおそれがある。特に、外部端子300のファインピッチ化とともに、半導体素子110が小型化されるに従い、各外部端子300におけるワイヤーの引き回し角度が大きくなるとともに、外部端子300の幅が狭くなることで、ワイヤーボンディング装置による被ボンディング位置の検出がより困難となり、その結果、外部端子300に対するワイヤーボンディングが困難を極め、ワイヤーの接続不良を引き起こしてしまうという問題がある。
上記課題に鑑みて、本発明は、半導体装置を製造するにあたり所定の位置検出機構を有するワイヤーボンディング装置を用いて半導体素子とリードとの間のワイヤーを接続する際に、高い信頼性をもって、かつ容易に当該ワイヤーを接続することのできる半導体装置製造用リードフレーム及び当該リードフレームを用いた半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、半導体装置を製造するために用いられるリードフレームであって、上面に半導体素子が搭載される略方形状の半導体素子搭載部と、前記半導体素子搭載部を支持する複数の吊りリードと、前記半導体素子搭載部に先端部を対向させ、かつ前記半導体素子搭載部を取り囲むようにして、隣り合う前記吊りリード間のそれぞれに並設されてなる複数のリードとを備え、前記複数のリードは、前記吊りリードの最近傍の位置に設けられてなる第1リードと、当該第1リードよりも前記吊りリードから離れた位置に設けられてなる第2〜第nリード(nは2以上の整数である)とを含み、前記第1リードは、前記第1リードに隣接する前記吊りリード側に位置する第1側面及び当該第1側面に対向する第2側面を有する肉厚部と、前記肉厚部の第1側面に連続し、前記肉厚部よりも厚さの薄い第1肉薄部と、前記第2側面に連続し、前記肉厚部よりも厚さの薄い第2肉薄部とを有し、前記リードフレームの平面視において、前記第1リードに対向する前記半導体素子搭載部の一辺に略平行な当該第1リードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第1リードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置していることを特徴とするリードフレームを提供する(発明1)。
なお、本発明において「肉厚部の中心を通る線分」とは、リードフレームの平面視において、肉厚部の長手方向(複数のリードの並列方向に略直交する方向)の長さの中心(中点)であって、当該肉厚部の幅方向(複数のリードの並列方向と略平行な方向)の中心(中点)を通る線分を意味するものとする。
上記発明(発明1)においては、前記リードフレームの平面視において、前記第1リードは、前記第1リードの第2肉薄部を構成する辺部のうちの前記第1リードに対向する前記半導体素子搭載部の一辺に略垂直な辺部から前記複数のリードの並列方向中央部側に向かって突出する突出部を有するのが好ましい(発明2)。
上記発明(発明1,2)においては、少なくとも前記第1リードの第1肉薄部は、当該第1肉薄部における先端部の角部が前記吊りリードに沿って切り欠かれてなる切欠部を有するのが好ましい(発明3)。
上記発明(発明1〜3)においては、前記第2〜第nリードは、前記リードフレームの厚さ方向に略平行であり、かつ当該第2〜第nリードに対向する前記半導体素子搭載部の一辺に略垂直な2つの側面を有する肉厚部と、前記肉厚部の両側面のそれぞれに連続し、前記肉厚部よりも厚さの薄い肉薄部とを有し、前記リードフレームの平面視において、前記第2〜第nリードに対向する前記半導体素子搭載部の一辺に略平行な当該第2〜第nリードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第2〜第nリードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置しているのが好ましい(発明4)。
上記発明(発明4)においては、前記第2〜第nリードのそれぞれの先端部を構成する辺部の中心と、前記第2〜第nリードのそれぞれの肉厚部の中心を通る線分との間の各距離は、前記第1リードの先端部を構成する辺部の中心と、前記第1リードの肉厚部の中心を通る線分との間の距離よりも短いのが好ましい(発明5)。
上記発明(発明5)においては、前記第2〜第nリードのそれぞれの先端部を構成する辺部の中心と、前記第2〜第nリードのそれぞれの肉厚部の中心を通る線分との間の各距離は、前記複数のリードの並列方向中央部側に向かって漸減しているのが好ましい(発明6)。
上記発明(発明4〜6)においては、前記第2リードは、前記第1リードに隣接しており、少なくとも前記第2リードは、前記第1リード側に位置する一の肉薄部の角部が切り欠かれてなる切欠部と、他の肉薄部を構成する辺部のうちの前記第2リードに対向する前記半導体素子搭載部の一辺に略垂直な辺部から前記複数のリードの並列方向中央部側に向かって突出する突出部とを有するのが好ましい(発明7)。
上記発明(発明1〜7)においては、前記複数のリードの先端部には、前記半導体素子搭載部に対向し、厚さの薄い先端側肉薄部が設けられてなるのが好ましい(発明8)。
また、本発明は、上記発明(発明1〜8)に係るリードフレームの前記半導体素子搭載部の上面に搭載された半導体素子の複数の端子のそれぞれと前記複数のリードのそれぞれとを接続するワイヤーの一端部を、前記複数のリードの上面のそれぞれにワイヤーボンディング装置を用いて接続する接続工程を含み、前記ワイヤーボンディング装置は、前記ワイヤーの一端部を接続すべき前記リードに向かって前記半導体素子の端子から伸ばした線分が、前記リードに対向する前記半導体素子搭載部の一辺に略平行な当該リードの先端部を構成する辺部と交差する点から所定の距離延伸させた地点を被ボンディング位置として検出する位置検出機構を有することを特徴とする半導体装置の製造方法を提供する(発明9)。
本発明によれば、半導体装置を製造するにあたり所定の位置検出機構を有するワイヤーボンディング装置を用いて半導体素子とリードとの間のワイヤーを接続する際に、高い信頼性をもって、かつ容易に当該ワイヤーを接続することのできる半導体装置製造用リードフレーム及び当該リードフレームを用いた半導体装置の製造方法を提供することができる。
図1は、本発明の一実施形態に係るリードフレームを示す平面図である。 図2は、本発明の一実施形態に係るリードフレームを示す、図1におけるA−A線切断端面図である。 図3は、本発明の一実施形態におけるリード(第1〜第3リード)の概略構成を示す部分拡大平面図である。 図4は、本発明の一実施形態におけるリード(第4リード)の概略構成を示す部分拡大平面図である。 図5は、本発明の一実施形態におけるリード(第1〜第3リード)の概略構成を示す斜視図である。 図6は、本発明の一実施形態におけるリード及び半導体素子搭載部の一部の構成を示す部分拡大平面図である。 図7は、本発明の一実施形態に係るリードフレームの製造工程を示す切断端面図である。 図8は、本発明の一実施形態における半導体装置の製造工程を示す切断端面図である。 図9は、本発明の他の実施形態におけるリードの先端部(その1)の概略構成を示す部分拡大平面図である。 図10は、本発明の他の実施形態におけるリードの先端部(その2)の概略構成を示す部分拡大平面図である。 図11は、従来のQFNタイプの半導体装置の概略構成を示す平面図である。
本発明の実施の形態を、図面を参照しながら説明する。
〔リードフレーム〕
図1は、本発明の一実施形態に係るリードフレームを示す、下面側から見た平面図であり、図2は、同実施形態に係るリードフレームを示す、図1におけるA−A線切断端面図であり、図3は、同実施形態における複数のリード(第1〜第3リード)のうちの一のリードの概略構成を示す部分拡大平面図であり、図4は、同実施形態における第4リードの概略構成を示す部分拡大平面図であり、図5は、同実施形態におけるリード(第1〜第3リード)の概略構成を示す斜視図であり、図6は、同実施形態におけるリード(第1〜第4リード)及び半導体素子搭載部の一部の構成を示す部分拡大平面図である。
図1〜5より明らかなように、本実施形態に係るリードフレーム1は、半導体素子が搭載される上面(搭載面)を有する略方形状の半導体素子搭載部2と、半導体素子搭載部2の周囲に、先端部を半導体素子搭載部2に対向させるようにして設けられてなる複数のリード3と、半導体素子搭載部2の四隅のそれぞれに連続し、当該半導体素子搭載部2を支持する吊りリード4とを備える。なお、本実施形態に係るリードフレーム1は、多面付けにより多数の半導体素子搭載部2を有し、各リード3は格子状に配置された複数のタイバー5により支持されているものであるが、図1及び図2においては1個の半導体素子搭載部2のみを示している。
半導体素子搭載部2は、肉厚部21と、当該肉厚部21の周縁に位置する肉薄部22とを有し、4本の吊りリード4を介して枠部(図示せず)に連続している。肉薄部22及び吊りリード4の厚さは、リードフレーム1における他の部分(肉厚部21、後述するリード3の肉厚部311〜341)の厚さよりも薄く、好ましくは肉厚部21の厚さの略半分である(図2参照)。かかる肉薄部22の厚さは、多面付リードフレーム1を製造する際に用いられる基材の厚さにもよるが、通常50〜120μm程度である。
リード3は、半導体素子搭載部2の各辺に沿ってそれぞれ並設されており、各吊りリード4に隣接する第1リード31,31と、各第1リード31,31に隣接する第2リード32,32と、各第2リード32,32に隣接する第3リード33,33と、第3リード33,33間に設けられている第4リード34とを含む(図1参照)。なお、本実施形態においては、半導体素子搭載部2の各辺に沿ってそれぞれ7個(合計28個)のリード3が並設されているが、リード3の数は半導体素子搭載部2の上面に搭載される半導体素子の端子数等に応じて適宜変更することができる。
第1リード31は、第1リード31に隣接する吊りリード4側に位置する第1側面31a及び第1側面31aに対向する第2側面31bを有する肉厚部311と、第1側面31aに連続する第1肉薄部312と、第2側面31bに連続する第2肉薄部313とを有する(図3参照)。
第2リード32及び第3リード33は、それぞれ半導体素子搭載部2の一辺に対向して並設されてなるリード3の並列方向端部側に位置する第1側面32a,33a及び当該リード3の並列方向中央部側に位置する第2側面32b,33bを有する肉厚部321,331と、第1側面32a,33aに連続する第1肉薄部322,332と、第2側面32b,33bに連続する第2肉薄部323,333とを有する(図3参照)。
第4リード部34は、隣接する第3リード部33,33側に位置する側面34a,34aを有する肉厚部341と、両側面34a,34aに連続する肉薄部342,342とを有する(図4参照)。
なお、第1〜第4リード31〜34の肉厚部311〜341の上面31c〜34cの所定の位置(図6において二点破線円で囲まれた領域)が、半導体素子搭載部2の上面に搭載される半導体素子の端子との間で電気的に接続するためのワイヤーが接続される位置(被ボンディング位置)BPとなる。
第1〜第3リード31〜33の第1肉薄部312〜332及び第2肉薄部313〜333、並びに第4リード34の肉薄部342の厚さは、肉厚部311〜341の厚さよりも薄く、好ましくは肉厚部311〜341の厚さの略半分の厚さである。かかる第1肉薄部312〜332及び第2肉薄部313〜333、並びに肉薄部342の厚さは、リードフレーム1を製造する際に用いられる基材の厚さにもよるが、通常50〜120μm程度である。
本実施形態に係るリードフレーム1の平面視において、第1〜第3リード31〜33に対向する半導体素子搭載部2の一辺に略平行な、第1〜第3リード31〜33の先端部を構成する辺部31A〜33Aの中点P1〜P3が、当該半導体素子搭載部2の一辺に略垂直な線分であって、第1〜第3リード31〜33の肉厚部311〜331の長手方向(リード3の並列方向に略直交する方向)及び幅方向(リード3の並列方向)の中心PC1〜PC3を通る線分L1〜L3よりもリード3の並列方向中央部側に位置するように、第1〜第3リード31〜33は構成されている(図3参照)。
具体的には、第1〜第3リード31〜33の第2肉薄部313〜333は、第2肉薄部313〜333を構成する辺部のうち、第1〜第3リード31〜33に対向する半導体素子搭載部2の一辺に略垂直な辺部313A〜333Aからリード3の並列方向中央部側に向かって略三角形状に突出する突出部314〜334を有する(図3及び図5参照)。
また、第1〜第3リード31〜33のそれぞれは、第1肉薄部312〜332の先端部側の角部のそれぞれ及び肉厚部311〜331の角部のそれぞれが、吊りリード4及び突出部314,324のそれぞれに沿って切り欠かれてなる切欠部315〜335を有する(図3及び図5参照)。
さらに、第4リード34は、肉薄部342,342の角部が、当該第4リード34に隣接する2つの第3リード33,33の第2肉薄部333,333の突出部334,334に沿って切り欠かれてなる切欠部345,345を有する(図4参照)。
第1〜第3リード31〜33は、第1〜第3リード31〜33の先端部を構成する辺部31A〜33Aの中点P1〜P3と、第1〜第3リード31〜33の肉厚部311〜331の幅方向(リード3の並列方向)中心を通る線分L1〜L3との距離D1〜D3のうち、第1リード31における当該距離D1が最も長く、リード3の並列方向中央部側に向かって漸減して、第3リード33における当該距離D3が最も短くなるように構成されている。
なお、第4リード34は、第4リード34の先端部を構成する辺部34Aの中点P4と、第4リード34の肉厚部341の長手方向(リード3の並列方向に略直交する方向)及び幅方向(リード3の並列方向)の中心PC4を通る線分L4とが略一致するように構成されている。
本実施形態において、第1〜第3のリード31〜33における中点P1〜P3と線分L1〜L3との距離D1〜D3は、半導体素子搭載部2の上面に搭載される半導体素子における端子位置や端子ピッチ等に応じ、所定の位置検出機構を有するワイヤーボンディング装置により各リード3における被ボンディング位置が高精度に検出され得る程度に適宜設定することができる。特に、半導体装置における外部端子のファインピッチ化や半導体素子の小型化、さらには半導体素子搭載部2に複数の半導体素子が搭載されること等により、各リード3におけるワイヤーの引き回し角度(半導体素子搭載部2に搭載される半導体素子の端子と当該端子に接続すべきリード3の被ボンディング位置BPを結ぶ線分の、リード3の長手方向に対するなす角度)が大きくなったり、各リード3の幅が狭くなったりすることがある。しかしながら、このような場合であっても、上記ワイヤーボンディング装置により各リード3における被ボンディング位置が高精度に検出され得るために、半導体素子搭載部2の中心PDPと、第1〜第4リード31〜34の肉厚部311〜341における長手方向及び幅方向の中心PC1〜PC4とを結ぶ線分L5が、第1〜第4リード31〜34の先端部を構成する辺部31A〜34Aに確実に交差するように、第1〜第4リード31〜34における中点P1〜P4と線分L1〜L4との距離D1〜D4を、余裕をもって設定してもよい(図6参照)。
上述したような構成を有する本実施形態に係るリードフレーム1によれば、第1〜第3リード31〜33の第2肉薄部313〜333に突出部314〜334が設けられ、第1〜第3リード31〜33の先端部を構成する辺部31A〜33Aの中点P1〜P3が、第1〜第3リード31〜33の肉厚部311〜331の幅方向(リード3の並列方向)中心を通る線分L1〜L3よりもリード3の並列方向中央部側に位置していることで、当該リードフレーム1を用いて半導体装置を製造する際に用いられるワイヤーボンディング装置が、半導体素子の端子から接続すべきリード3の方向に伸ばした線分を、リード3の先端部を構成する辺部31A〜34Aと交差した地点から所定の距離延伸させた位置を被ボンディング位置BPとして検出する位置検出機構を有するものである場合、半導体素子の端子から接続すべきリード3の方向に伸ばした線分がリード3の先端部を構成する辺部31A〜34Aに確実に交差するため、各リード3の被ボンディング位置BPを高精度で検出することができる。その結果として、当該ワイヤーボンディング装置を用いて各リード3の被ボンディング位置BPに確実にワイヤーを接続することができる。
特に、半導体装置のファインピッチ化に伴いリード3のピッチが狭くなり(例えば、0.40mm、0.30mm等)、かつ半搭載素子搭載部2に搭載される半導体素子が小型化されるに従い、各リード3におけるワイヤーの引き回し角度が大きくなるとともに、リード3の幅が狭くなる。しかしながら、このような場合であっても、上記ワイヤーボンディング装置の位置検出機構により各リード3の被ボンディング位置BPを高精度で検出することができ、各リード3の被ボンディング位置BPに確実にワイヤーを接続することができる。
また、吊りリード4に沿って切欠部315が設けられているとともに、第2肉薄部313〜333の突出部314〜334に沿って切欠部325〜345が設けられていることで、吊りリード4と切欠部315とのピッチ、及び突出部314〜334と切欠部325〜345とのピッチを、エッチング加工等が可能な程度に設定することができ、リードフレーム1を容易に製造することができる。
さらに、本実施形態に係るリードフレーム1を用いて半導体装置を製造する過程において、第1肉薄部312〜332、第2肉薄部313〜333及び肉薄部342,342の下方には封止樹脂が充填され、最終的に半導体素子ごとにダイシングされ、タイバー5から各リード3が切り離されることになるが、この場合において、これら各リード3が第1肉薄部312〜332、第2肉薄部313〜333及び肉薄部342,342を有することで、個片化された半導体装置において各リード3が下方に抜け落ちるのを防止することができる。
〔リードフレームの製造方法〕
上述した本実施形態に係るリードフレーム1の製造方法について説明する。
図7(a)〜(d)は、本実施形態に係るリードフレーム1の製造工程を示す切断端面図(図1におけるA−A線に相当する位置で切断した端面図)である。
まず、導電性基板40として、銅、銅合金、42合金(Ni41%のFe合金)等の金属基板(厚み100〜250μm)を用意する(図7(a)参照)。なお、導電性基板40は、その両面(上面及び下面)に脱脂処理、洗浄処理等を施したものを用いるのが好ましい。
次に、導電性基板40の上面及び下面に感光性レジストを塗布し、乾燥させ、所望のフォトマスクを介して露光した後に現像してレジストパターン51,52を形成する(図7(b)参照)。感光性レジストとしては、従来公知のものを用いることができる。なお、図7(b)において、レジストパターン51aはリードフレーム1における半導体素子搭載部2の上面に相当する位置に、レジストパターン51bはリードフレーム1におけるリード3の上面(肉厚部311〜341、並びに第1肉薄部312〜332、第2肉薄部313〜333及び肉薄部342,342の上面)に相当する位置に、レジストパターン52はリードフレーム1における肉厚部21の下面に相当する位置及び肉厚部311〜341の下面に相当する位置に形成されるものである。また、図示しないが、吊りリード4及びタイバー5の上面に相当する位置にもレジストパターンが形成されている。
続いて、レジストパターン51,52をマスクとして、エッチング液を用いて導電性基板40にエッチング処理を施す(図7(c)参照)。エッチング処理に用いるエッチング液は、導電性基板40の材質に応じて適宜選択され得るものであり、例えば、導電性基板40として銅基板を用いる場合、一般に塩化第二鉄水溶液をエッチング液として用い、導電性基板40の両面(上面及び下面)からエッチング処理を施す。
このとき、導電性基板40において、リードフレーム1における半導体素子搭載部2の肉薄部22の下面に相当する位置、第1肉薄部312〜332、第2肉薄部313〜333及び肉薄部342,342の下面に相当する位置、吊りリード4の下面に相当する位置、並びにタイバー5の下面に相当する位置には、レジストパターンが形成されていないため、これらの部分は下面側から切り欠かれた状態、すなわちハーフエッチングされることになる。これにより、半導体素子搭載部2の肉厚部21及びリード3の肉厚部311〜341の厚さの略半分の厚さを有する半導体素子搭載部2の肉薄部22、リード3の第1肉薄部312〜332、第2肉薄部313〜333及び肉薄部342,342、吊りリード4、並びにタイバー5を形成することができる。
最後に、導電性基板40の両面(上面及び下面)に残存するレジストパターン51,52を剥離して除去する(図7(d)参照)。これにより、本実施形態に係るリードフレーム1を製造することができる。
〔半導体装置の製造方法〕
本発明の一実施形態における半導体装置の製造方法について説明する。
図8(a)〜(e)は、本発明の一実施形態における半導体装置の製造工程を示す断面図である。
まず、図7(a)〜(d)に示す工程により作製されたリードフレーム1を準備し、当該リードフレーム1の半導体素子搭載部2の上面に、ダイボンド材(図示せず)等により半導体素子11を固着する(図8(a)参照)。
次に、半導体素子搭載部2に半導体素子11が搭載されたリードフレーム1を、ワイヤーボンディング装置のステージ上に載置し、当該ワイヤーボンディング装置を用いて、半導体素子11の端子11aにワイヤー12の一端部を接続する(図8(b))。なお、当該ワイヤーボンディング装置は、半導体素子11の端子11aから接続すべきリード3の方向に伸ばした線分を、リード3の先端部を構成する辺部31A〜34Aと交差した地点から所定の距離延伸させた位置を被ボンディング位置BPとして検出する位置検出機構を有するものである。
続いて、当該ワイヤーボンディング装置の位置検出機構により、各リード3の肉厚部311〜341の上面の被ボンディング位置BPを検出し、当該被ボンディング位置BPにワイヤー12の他端部を接続する(図8(c))。
このとき、リードフレーム1の第1〜第3リード31〜33の第2肉薄部313〜333に突出部314〜334が設けられ、第1〜第3リード31〜33の先端部を構成する辺部31A〜33Aの中点P1〜P3が、第1〜第3リード31〜33の肉厚部311〜331の幅方向(リード3の並列方向)中心を通る線分L1〜L3よりもリード3の並列方向中央部側に位置していることで、半導体素子11の端子11aから接続すべきリード3の方向に伸ばした線分がリード3の先端部を構成する辺部31A〜34Aに確実に交差するため、各リード3の被ボンディング位置BPを高精度で検出することができる。その結果として、当該ワイヤーボンディング装置を用いて各リード3の被ボンディング位置BPに確実にワイヤーを接続することができ、ワイヤーボンディング装置における被ボンディング位置BPの検出誤差によりワイヤーの接続不良が生じるのを防止することができる。
このようにして、半導体素子11におけるすべての接続すべき端子11aと各リード3とをワイヤー12により接続した後、当該リードフレーム1を成形金型内に収容し、各リード3の肉厚部311〜341の下面を外部に露出させるようにして、半導体素子11、半導体素子搭載部2、リード3、吊りリード4及びワイヤー12を封止樹脂13により封止する(図8(d)参照)。
続いて、封止樹脂13により封止されたリードフレーム1を成形金型から取り出し、肉厚部311〜341におけるリード3の先端部に対向する面を外部に露出させるようにして、当該肉厚部311〜341と吊りリード4とを切断し、半導体装置10ごとに分離する。具体的には、半導体素子11ごとにタイバー5に沿ってダイシングすることにより、各リード3の肉厚部311〜341及び各吊りリード4を切断し、タイバー5を除去する。このようにして、半導体素子搭載部2と、半導体素子搭載部2の上面に搭載された半導体素子11と、半導体素子搭載部2と電気的に独立するようにして当該半導体素子搭載部2の周囲に設けられてなる複数の外部端子30と、半導体素子11の各端子11aと各外部端子30とを電気的に接続するワイヤー12と、外部端子30の下面及び先端部に対向する側面を外部に露出させるようにして、半導体素子搭載部2、各外部端子30、吊りリード4、半導体素子11及びワイヤー12を封止する封止樹脂13とを備える半導体装置10を得ることができる(図8(e)参照)。
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
上記実施形態においては、各リード3の側面31a〜33a,31b〜33b,34aに肉薄部312〜332,313〜333,342が設けられているが、本発明はこのような態様に限定されるものではなく、例えば、図9(a)及び(b)に示すように、各リード3の先端部に先端側肉薄部316〜346が設けられていてもよい。このような態様とすることで、切欠部315〜335により切り欠かれる肉厚部311〜331の面積を小さくすることができる。言い換えれば、かかる態様のリードフレームを用いて製造された半導体装置において、外部に露出する外部端子(リードフレームにおけるリード3の肉厚部311〜341に相当)の露出面積を大きくすることができる。その結果として、当該半導体装置と、それが搭載されるプリント基板等とをより良好に接続することができる。
上記実施形態においては、各リード3の肉厚部311〜341の先端部が、対向する半導体素子搭載部2の一辺と略平行な辺部31A〜34Aにより構成されているが、本発明はこのような態様に限定されるものではなく、図10(a)及び(b)に示すように、肉厚部311〜341がその先端部に向かって突出する曲線状(R状、平面視略U字状)に構成されていてもよい。
上記実施形態においては、半導体素子搭載部2の各辺に対向するリード3が奇数個(7個)であるが、本発明はこのような態様に限定されるものではなく、当該リード3が偶数個であってもよい。この場合において、隣り合う吊りリード4間に並設されているリード3は、吊りリード4の最近傍に位置する第1リードから、リード3の並列方向中央部に位置する2つの第nリード(nは2以上の整数である)までを含むようにすればよい。そして、第n−1リード側に位置する第nリードの肉薄部は、第n−1リードの突出部に沿って切り欠かれてなる切欠部を有し、第nリードにおいて相互に対向する肉薄部は、突出部を有さずに、当該肉薄部を構成する辺部のうちの半導体素子搭載部2の一辺に略垂直な辺部がリード部3の並列方向中央部側に突出することなく第nリードの先端部まで延伸していればよい。
上記実施形態においては、半導体素子搭載部2は肉厚部21とその周縁に下面側からのハーフエッチング加工が施されてなる肉薄部22とを有するが、本発明はこのような態様に限定されるものではなく、半導体素子搭載部2全体がリードフレーム1における他の部分(後述するリード3の肉薄部311〜341)の厚さよりも薄いものであってもよいし、半導体素子搭載部2全体がリード3の肉厚部311〜341と略同一の厚さを有するものであってもよい。
上記実施形態においては、第2〜第4リード32〜34は、隣接するリード3の突出部314〜334に沿って切り欠けられてなる切欠部325〜345を有しているが、本発明はこのような態様に限定されるものではなく、各リード3のピッチ(突出部314〜334の角部と隣接するリード3の角部との間隔)が、金属板にエッチング加工処理等を施してリードフレーム1を製造する際に、当該エッチング加工処理が可能な程度のものである場合には、第2〜第4リード32〜34は、切欠部325〜345を有していなくてもよいし、少なくとも第2リード32には切欠部325が設けられていてもよい。
上記実施形態においては、第1〜第3リード31〜33の突出部314〜334は、リードフレーム1の平面視において略三角形状を有するものであるが、本発明はこのような態様に限定されるものではなく、例えば、当該突出部は、リードフレームの平面視において略方形状を有するものであってもよい。この場合において、少なくとも第1リード31以外のリード(第2〜第4リード32〜34)における切欠部の形状が、当該突出部の形状に対応した鉤状であるのが好ましい。
本発明は、QFNタイプ等のような樹脂封止型半導体装置を製造するためのリードフレームとして有用である。
1…リードフレーム
2…半導体素子搭載部
3…リード
31〜34…第1〜第4リード
311〜341…肉厚部
312〜332…第1肉薄部
313〜333…第2肉薄部
342…肉薄部
314〜334…突出部
315〜345…切欠部
316〜346…先端側肉薄部
31A〜34A…辺部
P1〜P4…中点
L1〜L4…線分
4…吊りリード
11…半導体素子
11a…端子
12…ワイヤー
13…封止樹脂
30…外部端子

Claims (9)

  1. 半導体装置を製造するために用いられるリードフレームであって、
    上面に半導体素子が搭載される略方形状の半導体素子搭載部と、
    前記半導体素子搭載部を支持する複数の吊りリードと、
    前記半導体素子搭載部に先端部を対向させ、かつ前記半導体素子搭載部を取り囲むようにして、隣り合う前記吊りリード間のそれぞれに並設されてなる複数のリードと
    を備え、
    前記複数のリードは、前記吊りリードの最近傍の位置に設けられてなる第1リードと、当該第1リードよりも前記吊りリードから離れた位置に設けられてなる第2〜第nリード(nは2以上の整数である)とを含み、
    前記第1リードは、前記第1リードに隣接する前記吊りリード側に位置する第1側面及び当該第1側面に対向する第2側面を有する肉厚部と、前記肉厚部の第1側面に連続し、前記肉厚部よりも厚さの薄い第1肉薄部と、前記第2側面に連続し、前記肉厚部よりも厚さの薄い第2肉薄部とを有し、
    前記リードフレームの平面視において、前記第1リードに対向する前記半導体素子搭載部の一辺に略平行な当該第1リードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第1リードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置していることを特徴とするリードフレーム。
  2. 前記リードフレームの平面視において、前記第1リードは、前記第1リードの第2肉薄部を構成する辺部のうちの前記第1リードに対向する前記半導体素子搭載部の一辺に略垂直な辺部から前記複数のリードの並列方向中央部側に向かって突出する突出部を有することを特徴とする請求項1に記載のリードフレーム。
  3. 少なくとも前記第1リードの第1肉薄部は、当該第1肉薄部における先端部の角部が前記吊りリードに沿って切り欠かれてなる切欠部を有することを特徴とする請求項1又は2に記載のリードフレーム。
  4. 前記第2〜第nリードは、前記リードフレームの厚さ方向に略平行であり、かつ当該第2〜第nリードに対向する前記半導体素子搭載部の一辺に略垂直な2つの側面を有する肉厚部と、前記肉厚部の両側面のそれぞれに連続し、前記肉厚部よりも厚さの薄い肉薄部とを有し、
    前記リードフレームの平面視において、前記第2〜第nリードに対向する前記半導体素子搭載部の一辺に略平行な当該第2〜第nリードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第2〜第nリードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置していることを特徴とする請求項1〜3のいずれかに記載のリードフレーム。
  5. 前記第2〜第nリードのそれぞれの先端部を構成する辺部の中心と、前記第2〜第nリードのそれぞれの肉厚部の中心を通る線分との間の各距離は、前記第1リードの先端部を構成する辺部の中心と、前記第1リードの肉厚部の中心を通る線分との間の距離よりも短いことを特徴とする請求項4に記載のリードフレーム。
  6. 前記第2〜第nリードのそれぞれの先端部を構成する辺部の中心と、前記第2〜第nリードのそれぞれの肉厚部の中心を通る線分との間の各距離は、前記複数のリードの並列方向中央部側に向かって漸減していることを特徴とする請求項5に記載のリードフレーム。
  7. 前記第2リードは、前記第1リードに隣接しており、
    少なくとも前記第2リードは、前記第1リード側に位置する一の肉薄部の角部が切り欠かれてなる切欠部と、他の肉薄部を構成する辺部のうちの前記第2リードに対向する前記半導体素子搭載部の一辺に略垂直な辺部から前記複数のリードの並列方向中央部側に向かって突出する突出部とを有することを特徴とする請求項4〜6のいずれかに記載のリードフレーム。
  8. 前記複数のリードの先端部には、前記半導体素子搭載部に対向し、厚さの薄い先端側肉薄部が設けられてなることを特徴とする請求項1〜7のいずれかに記載のリードフレーム。
  9. 請求項1〜8のいずれかに記載のリードフレームの前記半導体素子搭載部の上面に搭載された半導体素子の複数の端子のそれぞれと前記複数のリードのそれぞれとを接続するワイヤーの一端部を、前記複数のリードの上面のそれぞれにワイヤーボンディング装置を用いて接続する接続工程を含み、
    前記ワイヤーボンディング装置は、前記ワイヤーの一端部を接続すべき前記リードに向かって前記半導体素子の端子から伸ばした線分が、前記リードに対向する前記半導体素子搭載部の一辺に略平行な当該リードの先端部を構成する辺部と交差する点から所定の距離延伸させた地点を被ボンディング位置として検出する位置検出機構を有することを特徴とする半導体装置の製造方法。
JP2011285504A 2011-12-27 2011-12-27 半導体装置製造用リードフレーム及び半導体装置の製造方法 Active JP5817513B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011285504A JP5817513B2 (ja) 2011-12-27 2011-12-27 半導体装置製造用リードフレーム及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011285504A JP5817513B2 (ja) 2011-12-27 2011-12-27 半導体装置製造用リードフレーム及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013135132A JP2013135132A (ja) 2013-07-08
JP5817513B2 true JP5817513B2 (ja) 2015-11-18

Family

ID=48911626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011285504A Active JP5817513B2 (ja) 2011-12-27 2011-12-27 半導体装置製造用リードフレーム及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5817513B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153543U (ja) * 1984-03-23 1985-10-12 九州日本電気株式会社 半導体装置用リ−ドフレ−ム
JPS6450432A (en) * 1987-08-20 1989-02-27 Fujitsu Ltd Method for recognizing bonding position of lead frame in wire bonder
JPH08313213A (ja) * 1995-05-23 1996-11-29 Rohm Co Ltd ワイヤボンディング点の位置決め方法及びその装置
JP2004022725A (ja) * 2002-06-14 2004-01-22 Renesas Technology Corp 半導体装置
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
US7834431B2 (en) * 2008-04-08 2010-11-16 Freescale Semiconductor, Inc. Leadframe for packaged electronic device with enhanced mold locking capability

Also Published As

Publication number Publication date
JP2013135132A (ja) 2013-07-08

Similar Documents

Publication Publication Date Title
JP7044142B2 (ja) リードフレームおよびその製造方法
CN103021993A (zh) 引线框架及其制造方法、半导体器件及其制造方法
JP4091050B2 (ja) 半導体装置の製造方法
JP7174363B2 (ja) リードフレームおよび半導体装置
JP7193284B2 (ja) リードフレーム及びリードフレームの製造方法
JP6028454B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP2008227410A (ja) 半導体装置およびその製造方法
JP5817513B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP4215814B2 (ja) 半導体装置の製造方法
JP6911377B2 (ja) リードフレームおよび半導体装置
JP5870681B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP7380750B2 (ja) リードフレームおよび半導体装置
JP6788825B2 (ja) リードフレームおよび半導体装置
JP7081702B2 (ja) リードフレームおよび半導体装置
JP5884506B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP2014033061A (ja) リードフレーム
JP2012253234A (ja) Led素子用リードフレーム基板および発光素子
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
JP6842649B2 (ja) リードフレームおよび半導体装置
JP7061278B2 (ja) リードフレームおよび半導体装置
JP2008501858A (ja) 改良エッチング方法
JP4176092B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP6421478B2 (ja) 半導体装置用リードフレームおよび樹脂封止型半導体装置
JP2023092969A (ja) リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
JP2017034274A (ja) 多面付リードフレーム、リードフレーム、及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5817513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150