JP5817513B2 - 半導体装置製造用リードフレーム及び半導体装置の製造方法 - Google Patents
半導体装置製造用リードフレーム及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5817513B2 JP5817513B2 JP2011285504A JP2011285504A JP5817513B2 JP 5817513 B2 JP5817513 B2 JP 5817513B2 JP 2011285504 A JP2011285504 A JP 2011285504A JP 2011285504 A JP2011285504 A JP 2011285504A JP 5817513 B2 JP5817513 B2 JP 5817513B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- semiconductor element
- element mounting
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
〔リードフレーム〕
図1は、本発明の一実施形態に係るリードフレームを示す、下面側から見た平面図であり、図2は、同実施形態に係るリードフレームを示す、図1におけるA−A線切断端面図であり、図3は、同実施形態における複数のリード(第1〜第3リード)のうちの一のリードの概略構成を示す部分拡大平面図であり、図4は、同実施形態における第4リードの概略構成を示す部分拡大平面図であり、図5は、同実施形態におけるリード(第1〜第3リード)の概略構成を示す斜視図であり、図6は、同実施形態におけるリード(第1〜第4リード)及び半導体素子搭載部の一部の構成を示す部分拡大平面図である。
上述した本実施形態に係るリードフレーム1の製造方法について説明する。
図7(a)〜(d)は、本実施形態に係るリードフレーム1の製造工程を示す切断端面図(図1におけるA−A線に相当する位置で切断した端面図)である。
本発明の一実施形態における半導体装置の製造方法について説明する。
図8(a)〜(e)は、本発明の一実施形態における半導体装置の製造工程を示す断面図である。
2…半導体素子搭載部
3…リード
31〜34…第1〜第4リード
311〜341…肉厚部
312〜332…第1肉薄部
313〜333…第2肉薄部
342…肉薄部
314〜334…突出部
315〜345…切欠部
316〜346…先端側肉薄部
31A〜34A…辺部
P1〜P4…中点
L1〜L4…線分
4…吊りリード
11…半導体素子
11a…端子
12…ワイヤー
13…封止樹脂
30…外部端子
Claims (9)
- 半導体装置を製造するために用いられるリードフレームであって、
上面に半導体素子が搭載される略方形状の半導体素子搭載部と、
前記半導体素子搭載部を支持する複数の吊りリードと、
前記半導体素子搭載部に先端部を対向させ、かつ前記半導体素子搭載部を取り囲むようにして、隣り合う前記吊りリード間のそれぞれに並設されてなる複数のリードと
を備え、
前記複数のリードは、前記吊りリードの最近傍の位置に設けられてなる第1リードと、当該第1リードよりも前記吊りリードから離れた位置に設けられてなる第2〜第nリード(nは2以上の整数である)とを含み、
前記第1リードは、前記第1リードに隣接する前記吊りリード側に位置する第1側面及び当該第1側面に対向する第2側面を有する肉厚部と、前記肉厚部の第1側面に連続し、前記肉厚部よりも厚さの薄い第1肉薄部と、前記第2側面に連続し、前記肉厚部よりも厚さの薄い第2肉薄部とを有し、
前記リードフレームの平面視において、前記第1リードに対向する前記半導体素子搭載部の一辺に略平行な当該第1リードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第1リードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置していることを特徴とするリードフレーム。 - 前記リードフレームの平面視において、前記第1リードは、前記第1リードの第2肉薄部を構成する辺部のうちの前記第1リードに対向する前記半導体素子搭載部の一辺に略垂直な辺部から前記複数のリードの並列方向中央部側に向かって突出する突出部を有することを特徴とする請求項1に記載のリードフレーム。
- 少なくとも前記第1リードの第1肉薄部は、当該第1肉薄部における先端部の角部が前記吊りリードに沿って切り欠かれてなる切欠部を有することを特徴とする請求項1又は2に記載のリードフレーム。
- 前記第2〜第nリードは、前記リードフレームの厚さ方向に略平行であり、かつ当該第2〜第nリードに対向する前記半導体素子搭載部の一辺に略垂直な2つの側面を有する肉厚部と、前記肉厚部の両側面のそれぞれに連続し、前記肉厚部よりも厚さの薄い肉薄部とを有し、
前記リードフレームの平面視において、前記第2〜第nリードに対向する前記半導体素子搭載部の一辺に略平行な当該第2〜第nリードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第2〜第nリードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置していることを特徴とする請求項1〜3のいずれかに記載のリードフレーム。 - 前記第2〜第nリードのそれぞれの先端部を構成する辺部の中心と、前記第2〜第nリードのそれぞれの肉厚部の中心を通る線分との間の各距離は、前記第1リードの先端部を構成する辺部の中心と、前記第1リードの肉厚部の中心を通る線分との間の距離よりも短いことを特徴とする請求項4に記載のリードフレーム。
- 前記第2〜第nリードのそれぞれの先端部を構成する辺部の中心と、前記第2〜第nリードのそれぞれの肉厚部の中心を通る線分との間の各距離は、前記複数のリードの並列方向中央部側に向かって漸減していることを特徴とする請求項5に記載のリードフレーム。
- 前記第2リードは、前記第1リードに隣接しており、
少なくとも前記第2リードは、前記第1リード側に位置する一の肉薄部の角部が切り欠かれてなる切欠部と、他の肉薄部を構成する辺部のうちの前記第2リードに対向する前記半導体素子搭載部の一辺に略垂直な辺部から前記複数のリードの並列方向中央部側に向かって突出する突出部とを有することを特徴とする請求項4〜6のいずれかに記載のリードフレーム。 - 前記複数のリードの先端部には、前記半導体素子搭載部に対向し、厚さの薄い先端側肉薄部が設けられてなることを特徴とする請求項1〜7のいずれかに記載のリードフレーム。
- 請求項1〜8のいずれかに記載のリードフレームの前記半導体素子搭載部の上面に搭載された半導体素子の複数の端子のそれぞれと前記複数のリードのそれぞれとを接続するワイヤーの一端部を、前記複数のリードの上面のそれぞれにワイヤーボンディング装置を用いて接続する接続工程を含み、
前記ワイヤーボンディング装置は、前記ワイヤーの一端部を接続すべき前記リードに向かって前記半導体素子の端子から伸ばした線分が、前記リードに対向する前記半導体素子搭載部の一辺に略平行な当該リードの先端部を構成する辺部と交差する点から所定の距離延伸させた地点を被ボンディング位置として検出する位置検出機構を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011285504A JP5817513B2 (ja) | 2011-12-27 | 2011-12-27 | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011285504A JP5817513B2 (ja) | 2011-12-27 | 2011-12-27 | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013135132A JP2013135132A (ja) | 2013-07-08 |
JP5817513B2 true JP5817513B2 (ja) | 2015-11-18 |
Family
ID=48911626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011285504A Active JP5817513B2 (ja) | 2011-12-27 | 2011-12-27 | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5817513B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60153543U (ja) * | 1984-03-23 | 1985-10-12 | 九州日本電気株式会社 | 半導体装置用リ−ドフレ−ム |
JPS6450432A (en) * | 1987-08-20 | 1989-02-27 | Fujitsu Ltd | Method for recognizing bonding position of lead frame in wire bonder |
JPH08313213A (ja) * | 1995-05-23 | 1996-11-29 | Rohm Co Ltd | ワイヤボンディング点の位置決め方法及びその装置 |
JP2004022725A (ja) * | 2002-06-14 | 2004-01-22 | Renesas Technology Corp | 半導体装置 |
JP4417150B2 (ja) * | 2004-03-23 | 2010-02-17 | 株式会社ルネサステクノロジ | 半導体装置 |
US7834431B2 (en) * | 2008-04-08 | 2010-11-16 | Freescale Semiconductor, Inc. | Leadframe for packaged electronic device with enhanced mold locking capability |
-
2011
- 2011-12-27 JP JP2011285504A patent/JP5817513B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013135132A (ja) | 2013-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7044142B2 (ja) | リードフレームおよびその製造方法 | |
CN103021993A (zh) | 引线框架及其制造方法、半导体器件及其制造方法 | |
JP4091050B2 (ja) | 半導体装置の製造方法 | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP7193284B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
JP6028454B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
JP2008227410A (ja) | 半導体装置およびその製造方法 | |
JP5817513B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
JP4215814B2 (ja) | 半導体装置の製造方法 | |
JP6911377B2 (ja) | リードフレームおよび半導体装置 | |
JP5870681B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
JP6788825B2 (ja) | リードフレームおよび半導体装置 | |
JP7081702B2 (ja) | リードフレームおよび半導体装置 | |
JP5884506B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
JP2014033061A (ja) | リードフレーム | |
JP2012253234A (ja) | Led素子用リードフレーム基板および発光素子 | |
JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
JP6842649B2 (ja) | リードフレームおよび半導体装置 | |
JP7061278B2 (ja) | リードフレームおよび半導体装置 | |
JP2008501858A (ja) | 改良エッチング方法 | |
JP4176092B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP6421478B2 (ja) | 半導体装置用リードフレームおよび樹脂封止型半導体装置 | |
JP2023092969A (ja) | リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法 | |
JP2017034274A (ja) | 多面付リードフレーム、リードフレーム、及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150914 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5817513 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |