JP5817513B2 - Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device - Google Patents
Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP5817513B2 JP5817513B2 JP2011285504A JP2011285504A JP5817513B2 JP 5817513 B2 JP5817513 B2 JP 5817513B2 JP 2011285504 A JP2011285504 A JP 2011285504A JP 2011285504 A JP2011285504 A JP 2011285504A JP 5817513 B2 JP5817513 B2 JP 5817513B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- semiconductor element
- element mounting
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 147
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 12
- 239000000725 suspension Substances 0.000 claims description 41
- 238000001514 detection method Methods 0.000 claims description 12
- 230000007423 decrease Effects 0.000 claims description 2
- 239000011295 pitch Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 11
- 238000007789 sealing Methods 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 235000013372 meat Nutrition 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体装置を製造するために用いられるリードフレーム及び当該リードフレームを用いた半導体装置の製造方法に関する。 The present invention relates to a lead frame used for manufacturing a semiconductor device and a method for manufacturing a semiconductor device using the lead frame.
近年、基板実装の高密度化に伴い、基板に実装される半導体装置の小型化・薄型化が要求されてきている。かかる要求に対応すべく、従来、リードフレームを用い、当該リードフレームの搭載面に搭載した半導体素子を封止樹脂にて封止するとともに、下面側にリードの一部分を露出させてなる、いわゆるQFN(Quad Flat Non-lead)タイプの半導体装置が種々提案されている。 2. Description of the Related Art In recent years, with the increase in density of board mounting, there has been a demand for downsizing and thinning of semiconductor devices mounted on a board. In order to meet such demands, a conventional lead frame is used, and a semiconductor element mounted on the mounting surface of the lead frame is sealed with a sealing resin, and a part of the lead is exposed on the lower surface side, so-called QFN. Various (Quad Flat Non-lead) type semiconductor devices have been proposed.
このようなQFNタイプの半導体装置の一例として、図11に示すように、4本の吊りリード400が連続するダイパッド200上に搭載された半導体素子110と、半導体素子110の上面の端子と外部端子300とを電気的に接続するワイヤー120と、外部端子300の下面を露出させるようにして、半導体素子110等を封止する封止樹脂(図示せず)とを備え、外部端子300のうちの吊りリード400最近傍に位置する外部端子300は、その先端部に吊りリード400に沿って切り欠かれてなる切欠部300aを有する半導体装置100が提案されている(特許文献1参照)。
As an example of such a QFN type semiconductor device, as shown in FIG. 11, a
上記のようなQFNタイプの半導体装置においては、現在のところ、外部端子ピッチ0.65mm又は0.50mmのものが標準仕様となっているが、近年の半導体装置の高機能化等により外部端子のファインピッチ化が進められており、外部端子ピッチが0.40mm又は0.30mmである半導体装置の開発、量産が急がれている。 At present, in the QFN type semiconductor device as described above, the external terminal pitch of 0.65 mm or 0.50 mm is a standard specification. Fine pitches are being advanced, and development and mass production of semiconductor devices having external terminal pitches of 0.40 mm or 0.30 mm are urgently needed.
一般に、図11に示す構成を有する半導体装置100は、ダイパッド200、複数の外部端子300及び吊りリード400が枠状のフレームに連続してなるリードフレームを用いて製造され、かかるリードフレームは、所定のパターン形状を有するレジスト膜等が表面に形成された金属板にエッチング処理等を施すことにより製造される。
In general, the
しかし、半導体装置における外部端子のファインピッチ化が進められると、かかる半導体装置100において、吊りリード400の最近傍に位置する外部端子300がさらに吊りリード400に近接することになる。そして、吊りリード400とその最近傍に位置する外部端子300とのピッチが狭くなりすぎると(例えば、当該ピッチが金属板厚の80%以下)、リードフレームを製造する際のエッチング加工等が困難となってしまう。そのため、かかる問題を解消すべく、上記半導体装置100において、吊りリード400の最近傍に位置する外部端子300は、その先端部に、吊りリード400に沿って切り欠かれてなる切欠部300aを有する構成となっている。
However, when the fine pitch of the external terminals in the semiconductor device is advanced, the
このように、吊りリード400の最近傍に位置する外部端子300が、その先端部に、吊りリード400に沿って切り欠かれてなる切欠部300aを有することで、吊りリード400とその最近傍に位置する外部端子300とのピッチを、エッチング加工等が可能な程度に設定することができるものの、ダイパッド200上に搭載される半導体素子110の端子と切欠部300aを有する外部端子300との間のワイヤーボンディングが困難となるおそれがあるという問題がある。
Thus, the
というのも、一般に、半導体素子110の端子と外部端子300との間のワイヤーボンディングは、ワイヤーボンディング装置を用いて行われる。かかるワイヤーボンディング装置として、半導体素子110の端子から接続すべき外部端子300の方向に伸ばした線分を、外部端子300の先端部と交差した地点から所定の距離延伸させた位置を外部端子300上の被ボンディング位置として検出する位置検出機構を有するものを用いた場合、ワイヤーの引き回し角度(半導体素子110の端子と当該端子に接続すべき外部端子300上の被ボンディング位置を結ぶ線分の、外部端子300の長手方向、すなわち外部端子300が対向するダイパッド200の一辺に略垂直な方向に対するなす角度)が大きくなるに従い、位置検出機構による被ボンディング位置の検出が困難となるおそれがある。特に、外部端子300のファインピッチ化とともに、半導体素子110が小型化されるに従い、各外部端子300におけるワイヤーの引き回し角度が大きくなるとともに、外部端子300の幅が狭くなることで、ワイヤーボンディング装置による被ボンディング位置の検出がより困難となり、その結果、外部端子300に対するワイヤーボンディングが困難を極め、ワイヤーの接続不良を引き起こしてしまうという問題がある。
This is because wire bonding between the terminal of the
上記課題に鑑みて、本発明は、半導体装置を製造するにあたり所定の位置検出機構を有するワイヤーボンディング装置を用いて半導体素子とリードとの間のワイヤーを接続する際に、高い信頼性をもって、かつ容易に当該ワイヤーを接続することのできる半導体装置製造用リードフレーム及び当該リードフレームを用いた半導体装置の製造方法を提供することを目的とする。 In view of the above problems, the present invention provides high reliability when connecting a wire between a semiconductor element and a lead using a wire bonding apparatus having a predetermined position detection mechanism in manufacturing a semiconductor device, and It is an object of the present invention to provide a lead frame for manufacturing a semiconductor device in which the wire can be easily connected and a method for manufacturing a semiconductor device using the lead frame.
上記課題を解決するために、本発明は、半導体装置を製造するために用いられるリードフレームであって、上面に半導体素子が搭載される略方形状の半導体素子搭載部と、前記半導体素子搭載部を支持する複数の吊りリードと、前記半導体素子搭載部に先端部を対向させ、かつ前記半導体素子搭載部を取り囲むようにして、隣り合う前記吊りリード間のそれぞれに並設されてなる複数のリードとを備え、前記複数のリードは、前記吊りリードの最近傍の位置に設けられてなる第1リードと、当該第1リードよりも前記吊りリードから離れた位置に設けられてなる第2〜第nリード(nは2以上の整数である)とを含み、前記第1リードは、前記第1リードに隣接する前記吊りリード側に位置する第1側面及び当該第1側面に対向する第2側面を有する肉厚部と、前記肉厚部の第1側面に連続し、前記肉厚部よりも厚さの薄い第1肉薄部と、前記第2側面に連続し、前記肉厚部よりも厚さの薄い第2肉薄部とを有し、前記リードフレームの平面視において、前記第1リードに対向する前記半導体素子搭載部の一辺に略平行な当該第1リードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第1リードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置していることを特徴とするリードフレームを提供する(発明1)。 In order to solve the above problems, the present invention provides a lead frame used for manufacturing a semiconductor device, wherein the semiconductor element mounting portion has a substantially rectangular semiconductor element mounting portion on which a semiconductor element is mounted, and the semiconductor element mounting portion. A plurality of suspension leads that support the semiconductor element mounting portion, and a plurality of leads that are arranged in parallel between the adjacent suspension leads so as to face the semiconductor element mounting portion and surround the semiconductor element mounting portion. The plurality of leads include a first lead provided at a position closest to the suspension lead, and a second to a second lead provided at a position farther from the suspension lead than the first lead. n leads (n is an integer greater than or equal to 2), and the first lead is a first side face located on the side of the suspension lead adjacent to the first lead and a second side face facing the first side face. A thick part having a thickness, a first side of the thick part, the first thin part having a smaller thickness than the thick part, and a second side of the thick part, and being thicker than the thick part. Of the side portion constituting the tip portion of the first lead that is substantially parallel to one side of the semiconductor element mounting portion facing the first lead in a plan view of the lead frame. The center is a line segment substantially perpendicular to one side of the semiconductor element mounting portion, and the plurality of leads is more than the line segment passing through the center of the thick part of the first lead in the parallel direction of the plurality of leads. Provided is a lead frame which is located on the center side in the parallel direction (Invention 1).
なお、本発明において「肉厚部の中心を通る線分」とは、リードフレームの平面視において、肉厚部の長手方向(複数のリードの並列方向に略直交する方向)の長さの中心(中点)であって、当該肉厚部の幅方向(複数のリードの並列方向と略平行な方向)の中心(中点)を通る線分を意味するものとする。 In the present invention, the “line segment passing through the center of the thick part” means the center of the length of the thick part in the plan view of the lead frame (the direction substantially perpendicular to the parallel direction of the plurality of leads). It is a (middle point) and means a line segment passing through the center (middle point) in the width direction of the thick portion (a direction substantially parallel to the parallel direction of the plurality of leads).
上記発明(発明1)においては、前記リードフレームの平面視において、前記第1リードは、前記第1リードの第2肉薄部を構成する辺部のうちの前記第1リードに対向する前記半導体素子搭載部の一辺に略垂直な辺部から前記複数のリードの並列方向中央部側に向かって突出する突出部を有するのが好ましい(発明2)。 In the above invention (Invention 1), in the plan view of the lead frame, the first lead is opposed to the first lead among the side portions constituting the second thin portion of the first lead. It is preferable to have a protruding portion that protrudes from a side portion that is substantially perpendicular to one side of the mounting portion toward the side in the parallel direction of the plurality of leads (Invention 2).
上記発明(発明1,2)においては、少なくとも前記第1リードの第1肉薄部は、当該第1肉薄部における先端部の角部が前記吊りリードに沿って切り欠かれてなる切欠部を有するのが好ましい(発明3)。
In the above inventions (
上記発明(発明1〜3)においては、前記第2〜第nリードは、前記リードフレームの厚さ方向に略平行であり、かつ当該第2〜第nリードに対向する前記半導体素子搭載部の一辺に略垂直な2つの側面を有する肉厚部と、前記肉厚部の両側面のそれぞれに連続し、前記肉厚部よりも厚さの薄い肉薄部とを有し、前記リードフレームの平面視において、前記第2〜第nリードに対向する前記半導体素子搭載部の一辺に略平行な当該第2〜第nリードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第2〜第nリードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置しているのが好ましい(発明4)。
In the above inventions (
上記発明(発明4)においては、前記第2〜第nリードのそれぞれの先端部を構成する辺部の中心と、前記第2〜第nリードのそれぞれの肉厚部の中心を通る線分との間の各距離は、前記第1リードの先端部を構成する辺部の中心と、前記第1リードの肉厚部の中心を通る線分との間の距離よりも短いのが好ましい(発明5)。 In the said invention (invention 4), the center of the side part which comprises each front-end | tip part of the said 2nd-nth lead, and the line segment which passes along the center of each thick part of the said 2nd-nth lead, Is preferably shorter than the distance between the center of the side part constituting the tip of the first lead and the line segment passing through the center of the thick part of the first lead (invention). 5).
上記発明(発明5)においては、前記第2〜第nリードのそれぞれの先端部を構成する辺部の中心と、前記第2〜第nリードのそれぞれの肉厚部の中心を通る線分との間の各距離は、前記複数のリードの並列方向中央部側に向かって漸減しているのが好ましい(発明6)。 In the said invention (invention 5), the center of the side part which comprises each front-end | tip part of the said 2nd-nth lead, and the line segment which passes along the center of each thick part of the said 2nd-nth lead, It is preferable that the distance between each of the plurality of leads is gradually reduced toward the center in the parallel direction of the plurality of leads (Invention 6).
上記発明(発明4〜6)においては、前記第2リードは、前記第1リードに隣接しており、少なくとも前記第2リードは、前記第1リード側に位置する一の肉薄部の角部が切り欠かれてなる切欠部と、他の肉薄部を構成する辺部のうちの前記第2リードに対向する前記半導体素子搭載部の一辺に略垂直な辺部から前記複数のリードの並列方向中央部側に向かって突出する突出部とを有するのが好ましい(発明7)。
In the above inventions (
上記発明(発明1〜7)においては、前記複数のリードの先端部には、前記半導体素子搭載部に対向し、厚さの薄い先端側肉薄部が設けられてなるのが好ましい(発明8)。 In the said invention (invention 1-7), it is preferable that the front-end | tip part of these some leads is provided with the thin part of the front end side thin part which faces the said semiconductor element mounting part, and is thin (invention 8). .
また、本発明は、上記発明(発明1〜8)に係るリードフレームの前記半導体素子搭載部の上面に搭載された半導体素子の複数の端子のそれぞれと前記複数のリードのそれぞれとを接続するワイヤーの一端部を、前記複数のリードの上面のそれぞれにワイヤーボンディング装置を用いて接続する接続工程を含み、前記ワイヤーボンディング装置は、前記ワイヤーの一端部を接続すべき前記リードに向かって前記半導体素子の端子から伸ばした線分が、前記リードに対向する前記半導体素子搭載部の一辺に略平行な当該リードの先端部を構成する辺部と交差する点から所定の距離延伸させた地点を被ボンディング位置として検出する位置検出機構を有することを特徴とする半導体装置の製造方法を提供する(発明9)。 Moreover, this invention is a wire which connects each of the several terminal of the semiconductor element mounted in the upper surface of the said semiconductor element mounting part of the lead frame which concerns on the said invention (invention 1-8), and each of these several lead | read | reed. A connection step of connecting one end of each of the plurality of leads to each of the upper surfaces of the plurality of leads using a wire bonding apparatus, wherein the wire bonding apparatus faces the lead to which the one end of the wire is to be connected. Bonded at a point where a line extending from the terminal of the lead wire extends a predetermined distance from a point intersecting a side portion constituting the tip end portion of the lead that is substantially parallel to one side of the semiconductor element mounting portion facing the lead Provided is a method for manufacturing a semiconductor device, characterized by having a position detection mechanism for detecting the position (Invention 9).
本発明によれば、半導体装置を製造するにあたり所定の位置検出機構を有するワイヤーボンディング装置を用いて半導体素子とリードとの間のワイヤーを接続する際に、高い信頼性をもって、かつ容易に当該ワイヤーを接続することのできる半導体装置製造用リードフレーム及び当該リードフレームを用いた半導体装置の製造方法を提供することができる。 According to the present invention, when connecting a wire between a semiconductor element and a lead using a wire bonding apparatus having a predetermined position detection mechanism in manufacturing a semiconductor device, the wire can be easily and reliably provided. Can be provided, and a semiconductor device manufacturing method using the lead frame can be provided.
本発明の実施の形態を、図面を参照しながら説明する。
〔リードフレーム〕
図1は、本発明の一実施形態に係るリードフレームを示す、下面側から見た平面図であり、図2は、同実施形態に係るリードフレームを示す、図1におけるA−A線切断端面図であり、図3は、同実施形態における複数のリード(第1〜第3リード)のうちの一のリードの概略構成を示す部分拡大平面図であり、図4は、同実施形態における第4リードの概略構成を示す部分拡大平面図であり、図5は、同実施形態におけるリード(第1〜第3リード)の概略構成を示す斜視図であり、図6は、同実施形態におけるリード(第1〜第4リード)及び半導体素子搭載部の一部の構成を示す部分拡大平面図である。
Embodiments of the present invention will be described with reference to the drawings.
〔Lead frame〕
1 is a plan view showing a lead frame according to an embodiment of the present invention as viewed from the lower surface side, and FIG. 2 is a cross-sectional view taken along line AA in FIG. 1 showing the lead frame according to the embodiment. FIG. 3 is a partially enlarged plan view showing a schematic configuration of one of a plurality of leads (first to third leads) in the same embodiment, and FIG. 4 is a first plan view in the same embodiment. FIG. 5 is a partially enlarged plan view showing a schematic configuration of four leads, FIG. 5 is a perspective view showing a schematic configuration of leads (first to third leads) in the embodiment, and FIG. 6 is a lead in the embodiment. FIG. 6 is a partial enlarged plan view showing a configuration of a part of (first to fourth leads) and a semiconductor element mounting portion.
図1〜5より明らかなように、本実施形態に係るリードフレーム1は、半導体素子が搭載される上面(搭載面)を有する略方形状の半導体素子搭載部2と、半導体素子搭載部2の周囲に、先端部を半導体素子搭載部2に対向させるようにして設けられてなる複数のリード3と、半導体素子搭載部2の四隅のそれぞれに連続し、当該半導体素子搭載部2を支持する吊りリード4とを備える。なお、本実施形態に係るリードフレーム1は、多面付けにより多数の半導体素子搭載部2を有し、各リード3は格子状に配置された複数のタイバー5により支持されているものであるが、図1及び図2においては1個の半導体素子搭載部2のみを示している。
As is apparent from FIGS. 1 to 5, the
半導体素子搭載部2は、肉厚部21と、当該肉厚部21の周縁に位置する肉薄部22とを有し、4本の吊りリード4を介して枠部(図示せず)に連続している。肉薄部22及び吊りリード4の厚さは、リードフレーム1における他の部分(肉厚部21、後述するリード3の肉厚部311〜341)の厚さよりも薄く、好ましくは肉厚部21の厚さの略半分である(図2参照)。かかる肉薄部22の厚さは、多面付リードフレーム1を製造する際に用いられる基材の厚さにもよるが、通常50〜120μm程度である。
The semiconductor
リード3は、半導体素子搭載部2の各辺に沿ってそれぞれ並設されており、各吊りリード4に隣接する第1リード31,31と、各第1リード31,31に隣接する第2リード32,32と、各第2リード32,32に隣接する第3リード33,33と、第3リード33,33間に設けられている第4リード34とを含む(図1参照)。なお、本実施形態においては、半導体素子搭載部2の各辺に沿ってそれぞれ7個(合計28個)のリード3が並設されているが、リード3の数は半導体素子搭載部2の上面に搭載される半導体素子の端子数等に応じて適宜変更することができる。
The leads 3 are juxtaposed along each side of the semiconductor
第1リード31は、第1リード31に隣接する吊りリード4側に位置する第1側面31a及び第1側面31aに対向する第2側面31bを有する肉厚部311と、第1側面31aに連続する第1肉薄部312と、第2側面31bに連続する第2肉薄部313とを有する(図3参照)。
The
第2リード32及び第3リード33は、それぞれ半導体素子搭載部2の一辺に対向して並設されてなるリード3の並列方向端部側に位置する第1側面32a,33a及び当該リード3の並列方向中央部側に位置する第2側面32b,33bを有する肉厚部321,331と、第1側面32a,33aに連続する第1肉薄部322,332と、第2側面32b,33bに連続する第2肉薄部323,333とを有する(図3参照)。
The
第4リード部34は、隣接する第3リード部33,33側に位置する側面34a,34aを有する肉厚部341と、両側面34a,34aに連続する肉薄部342,342とを有する(図4参照)。
The
なお、第1〜第4リード31〜34の肉厚部311〜341の上面31c〜34cの所定の位置(図6において二点破線円で囲まれた領域)が、半導体素子搭載部2の上面に搭載される半導体素子の端子との間で電気的に接続するためのワイヤーが接続される位置(被ボンディング位置)BPとなる。
A predetermined position (a region surrounded by a two-dot broken line circle in FIG. 6) of the
第1〜第3リード31〜33の第1肉薄部312〜332及び第2肉薄部313〜333、並びに第4リード34の肉薄部342の厚さは、肉厚部311〜341の厚さよりも薄く、好ましくは肉厚部311〜341の厚さの略半分の厚さである。かかる第1肉薄部312〜332及び第2肉薄部313〜333、並びに肉薄部342の厚さは、リードフレーム1を製造する際に用いられる基材の厚さにもよるが、通常50〜120μm程度である。
The first thin portions 312 to 332 and the second thin portions 313 to 333 of the first to
本実施形態に係るリードフレーム1の平面視において、第1〜第3リード31〜33に対向する半導体素子搭載部2の一辺に略平行な、第1〜第3リード31〜33の先端部を構成する辺部31A〜33Aの中点P1〜P3が、当該半導体素子搭載部2の一辺に略垂直な線分であって、第1〜第3リード31〜33の肉厚部311〜331の長手方向(リード3の並列方向に略直交する方向)及び幅方向(リード3の並列方向)の中心PC1〜PC3を通る線分L1〜L3よりもリード3の並列方向中央部側に位置するように、第1〜第3リード31〜33は構成されている(図3参照)。
In a plan view of the
具体的には、第1〜第3リード31〜33の第2肉薄部313〜333は、第2肉薄部313〜333を構成する辺部のうち、第1〜第3リード31〜33に対向する半導体素子搭載部2の一辺に略垂直な辺部313A〜333Aからリード3の並列方向中央部側に向かって略三角形状に突出する突出部314〜334を有する(図3及び図5参照)。
Specifically, the second thin portions 313 to 333 of the first to
また、第1〜第3リード31〜33のそれぞれは、第1肉薄部312〜332の先端部側の角部のそれぞれ及び肉厚部311〜331の角部のそれぞれが、吊りリード4及び突出部314,324のそれぞれに沿って切り欠かれてなる切欠部315〜335を有する(図3及び図5参照)。
In addition, each of the first to
さらに、第4リード34は、肉薄部342,342の角部が、当該第4リード34に隣接する2つの第3リード33,33の第2肉薄部333,333の突出部334,334に沿って切り欠かれてなる切欠部345,345を有する(図4参照)。
Further, the corners of the
第1〜第3リード31〜33は、第1〜第3リード31〜33の先端部を構成する辺部31A〜33Aの中点P1〜P3と、第1〜第3リード31〜33の肉厚部311〜331の幅方向(リード3の並列方向)中心を通る線分L1〜L3との距離D1〜D3のうち、第1リード31における当該距離D1が最も長く、リード3の並列方向中央部側に向かって漸減して、第3リード33における当該距離D3が最も短くなるように構成されている。
The first to
なお、第4リード34は、第4リード34の先端部を構成する辺部34Aの中点P4と、第4リード34の肉厚部341の長手方向(リード3の並列方向に略直交する方向)及び幅方向(リード3の並列方向)の中心PC4を通る線分L4とが略一致するように構成されている。
The
本実施形態において、第1〜第3のリード31〜33における中点P1〜P3と線分L1〜L3との距離D1〜D3は、半導体素子搭載部2の上面に搭載される半導体素子における端子位置や端子ピッチ等に応じ、所定の位置検出機構を有するワイヤーボンディング装置により各リード3における被ボンディング位置が高精度に検出され得る程度に適宜設定することができる。特に、半導体装置における外部端子のファインピッチ化や半導体素子の小型化、さらには半導体素子搭載部2に複数の半導体素子が搭載されること等により、各リード3におけるワイヤーの引き回し角度(半導体素子搭載部2に搭載される半導体素子の端子と当該端子に接続すべきリード3の被ボンディング位置BPを結ぶ線分の、リード3の長手方向に対するなす角度)が大きくなったり、各リード3の幅が狭くなったりすることがある。しかしながら、このような場合であっても、上記ワイヤーボンディング装置により各リード3における被ボンディング位置が高精度に検出され得るために、半導体素子搭載部2の中心PDPと、第1〜第4リード31〜34の肉厚部311〜341における長手方向及び幅方向の中心PC1〜PC4とを結ぶ線分L5が、第1〜第4リード31〜34の先端部を構成する辺部31A〜34Aに確実に交差するように、第1〜第4リード31〜34における中点P1〜P4と線分L1〜L4との距離D1〜D4を、余裕をもって設定してもよい(図6参照)。
In the present embodiment, the distances D1 to D3 between the midpoints P1 to P3 and the line segments L1 to L3 in the first to
上述したような構成を有する本実施形態に係るリードフレーム1によれば、第1〜第3リード31〜33の第2肉薄部313〜333に突出部314〜334が設けられ、第1〜第3リード31〜33の先端部を構成する辺部31A〜33Aの中点P1〜P3が、第1〜第3リード31〜33の肉厚部311〜331の幅方向(リード3の並列方向)中心を通る線分L1〜L3よりもリード3の並列方向中央部側に位置していることで、当該リードフレーム1を用いて半導体装置を製造する際に用いられるワイヤーボンディング装置が、半導体素子の端子から接続すべきリード3の方向に伸ばした線分を、リード3の先端部を構成する辺部31A〜34Aと交差した地点から所定の距離延伸させた位置を被ボンディング位置BPとして検出する位置検出機構を有するものである場合、半導体素子の端子から接続すべきリード3の方向に伸ばした線分がリード3の先端部を構成する辺部31A〜34Aに確実に交差するため、各リード3の被ボンディング位置BPを高精度で検出することができる。その結果として、当該ワイヤーボンディング装置を用いて各リード3の被ボンディング位置BPに確実にワイヤーを接続することができる。
According to the
特に、半導体装置のファインピッチ化に伴いリード3のピッチが狭くなり(例えば、0.40mm、0.30mm等)、かつ半搭載素子搭載部2に搭載される半導体素子が小型化されるに従い、各リード3におけるワイヤーの引き回し角度が大きくなるとともに、リード3の幅が狭くなる。しかしながら、このような場合であっても、上記ワイヤーボンディング装置の位置検出機構により各リード3の被ボンディング位置BPを高精度で検出することができ、各リード3の被ボンディング位置BPに確実にワイヤーを接続することができる。
In particular, as the fine pitch of the semiconductor device is reduced, the pitch of the
また、吊りリード4に沿って切欠部315が設けられているとともに、第2肉薄部313〜333の突出部314〜334に沿って切欠部325〜345が設けられていることで、吊りリード4と切欠部315とのピッチ、及び突出部314〜334と切欠部325〜345とのピッチを、エッチング加工等が可能な程度に設定することができ、リードフレーム1を容易に製造することができる。
Further, the notch portion 315 is provided along the
さらに、本実施形態に係るリードフレーム1を用いて半導体装置を製造する過程において、第1肉薄部312〜332、第2肉薄部313〜333及び肉薄部342,342の下方には封止樹脂が充填され、最終的に半導体素子ごとにダイシングされ、タイバー5から各リード3が切り離されることになるが、この場合において、これら各リード3が第1肉薄部312〜332、第2肉薄部313〜333及び肉薄部342,342を有することで、個片化された半導体装置において各リード3が下方に抜け落ちるのを防止することができる。
Further, in the process of manufacturing the semiconductor device using the
〔リードフレームの製造方法〕
上述した本実施形態に係るリードフレーム1の製造方法について説明する。
図7(a)〜(d)は、本実施形態に係るリードフレーム1の製造工程を示す切断端面図(図1におけるA−A線に相当する位置で切断した端面図)である。
[Lead frame manufacturing method]
A method for manufacturing the
7A to 7D are cut end views (end views cut at a position corresponding to the line AA in FIG. 1) showing the manufacturing process of the
まず、導電性基板40として、銅、銅合金、42合金(Ni41%のFe合金)等の金属基板(厚み100〜250μm)を用意する(図7(a)参照)。なお、導電性基板40は、その両面(上面及び下面)に脱脂処理、洗浄処理等を施したものを用いるのが好ましい。
First, a metal substrate (thickness: 100 to 250 μm) such as copper, copper alloy, 42 alloy (Ni 41% Fe alloy) is prepared as the conductive substrate 40 (see FIG. 7A). In addition, it is preferable to use what the
次に、導電性基板40の上面及び下面に感光性レジストを塗布し、乾燥させ、所望のフォトマスクを介して露光した後に現像してレジストパターン51,52を形成する(図7(b)参照)。感光性レジストとしては、従来公知のものを用いることができる。なお、図7(b)において、レジストパターン51aはリードフレーム1における半導体素子搭載部2の上面に相当する位置に、レジストパターン51bはリードフレーム1におけるリード3の上面(肉厚部311〜341、並びに第1肉薄部312〜332、第2肉薄部313〜333及び肉薄部342,342の上面)に相当する位置に、レジストパターン52はリードフレーム1における肉厚部21の下面に相当する位置及び肉厚部311〜341の下面に相当する位置に形成されるものである。また、図示しないが、吊りリード4及びタイバー5の上面に相当する位置にもレジストパターンが形成されている。
Next, a photosensitive resist is applied to the upper and lower surfaces of the
続いて、レジストパターン51,52をマスクとして、エッチング液を用いて導電性基板40にエッチング処理を施す(図7(c)参照)。エッチング処理に用いるエッチング液は、導電性基板40の材質に応じて適宜選択され得るものであり、例えば、導電性基板40として銅基板を用いる場合、一般に塩化第二鉄水溶液をエッチング液として用い、導電性基板40の両面(上面及び下面)からエッチング処理を施す。
Subsequently, using the resist
このとき、導電性基板40において、リードフレーム1における半導体素子搭載部2の肉薄部22の下面に相当する位置、第1肉薄部312〜332、第2肉薄部313〜333及び肉薄部342,342の下面に相当する位置、吊りリード4の下面に相当する位置、並びにタイバー5の下面に相当する位置には、レジストパターンが形成されていないため、これらの部分は下面側から切り欠かれた状態、すなわちハーフエッチングされることになる。これにより、半導体素子搭載部2の肉厚部21及びリード3の肉厚部311〜341の厚さの略半分の厚さを有する半導体素子搭載部2の肉薄部22、リード3の第1肉薄部312〜332、第2肉薄部313〜333及び肉薄部342,342、吊りリード4、並びにタイバー5を形成することができる。
At this time, in the
最後に、導電性基板40の両面(上面及び下面)に残存するレジストパターン51,52を剥離して除去する(図7(d)参照)。これにより、本実施形態に係るリードフレーム1を製造することができる。
Finally, the resist
〔半導体装置の製造方法〕
本発明の一実施形態における半導体装置の製造方法について説明する。
図8(a)〜(e)は、本発明の一実施形態における半導体装置の製造工程を示す断面図である。
[Method of Manufacturing Semiconductor Device]
A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described.
8A to 8E are cross-sectional views illustrating the manufacturing steps of the semiconductor device according to one embodiment of the present invention.
まず、図7(a)〜(d)に示す工程により作製されたリードフレーム1を準備し、当該リードフレーム1の半導体素子搭載部2の上面に、ダイボンド材(図示せず)等により半導体素子11を固着する(図8(a)参照)。
First, a
次に、半導体素子搭載部2に半導体素子11が搭載されたリードフレーム1を、ワイヤーボンディング装置のステージ上に載置し、当該ワイヤーボンディング装置を用いて、半導体素子11の端子11aにワイヤー12の一端部を接続する(図8(b))。なお、当該ワイヤーボンディング装置は、半導体素子11の端子11aから接続すべきリード3の方向に伸ばした線分を、リード3の先端部を構成する辺部31A〜34Aと交差した地点から所定の距離延伸させた位置を被ボンディング位置BPとして検出する位置検出機構を有するものである。
Next, the
続いて、当該ワイヤーボンディング装置の位置検出機構により、各リード3の肉厚部311〜341の上面の被ボンディング位置BPを検出し、当該被ボンディング位置BPにワイヤー12の他端部を接続する(図8(c))。
Then, the position detection mechanism of the wire bonding apparatus detects the bonding positions BP on the upper surfaces of the thick portions 311 to 341 of the
このとき、リードフレーム1の第1〜第3リード31〜33の第2肉薄部313〜333に突出部314〜334が設けられ、第1〜第3リード31〜33の先端部を構成する辺部31A〜33Aの中点P1〜P3が、第1〜第3リード31〜33の肉厚部311〜331の幅方向(リード3の並列方向)中心を通る線分L1〜L3よりもリード3の並列方向中央部側に位置していることで、半導体素子11の端子11aから接続すべきリード3の方向に伸ばした線分がリード3の先端部を構成する辺部31A〜34Aに確実に交差するため、各リード3の被ボンディング位置BPを高精度で検出することができる。その結果として、当該ワイヤーボンディング装置を用いて各リード3の被ボンディング位置BPに確実にワイヤーを接続することができ、ワイヤーボンディング装置における被ボンディング位置BPの検出誤差によりワイヤーの接続不良が生じるのを防止することができる。
At this time, the protrusions 314 to 334 are provided on the second thin portions 313 to 333 of the first to
このようにして、半導体素子11におけるすべての接続すべき端子11aと各リード3とをワイヤー12により接続した後、当該リードフレーム1を成形金型内に収容し、各リード3の肉厚部311〜341の下面を外部に露出させるようにして、半導体素子11、半導体素子搭載部2、リード3、吊りリード4及びワイヤー12を封止樹脂13により封止する(図8(d)参照)。
In this way, after all the
続いて、封止樹脂13により封止されたリードフレーム1を成形金型から取り出し、肉厚部311〜341におけるリード3の先端部に対向する面を外部に露出させるようにして、当該肉厚部311〜341と吊りリード4とを切断し、半導体装置10ごとに分離する。具体的には、半導体素子11ごとにタイバー5に沿ってダイシングすることにより、各リード3の肉厚部311〜341及び各吊りリード4を切断し、タイバー5を除去する。このようにして、半導体素子搭載部2と、半導体素子搭載部2の上面に搭載された半導体素子11と、半導体素子搭載部2と電気的に独立するようにして当該半導体素子搭載部2の周囲に設けられてなる複数の外部端子30と、半導体素子11の各端子11aと各外部端子30とを電気的に接続するワイヤー12と、外部端子30の下面及び先端部に対向する側面を外部に露出させるようにして、半導体素子搭載部2、各外部端子30、吊りリード4、半導体素子11及びワイヤー12を封止する封止樹脂13とを備える半導体装置10を得ることができる(図8(e)参照)。
Subsequently, the
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。 The embodiment described above is described for facilitating understanding of the present invention, and is not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.
上記実施形態においては、各リード3の側面31a〜33a,31b〜33b,34aに肉薄部312〜332,313〜333,342が設けられているが、本発明はこのような態様に限定されるものではなく、例えば、図9(a)及び(b)に示すように、各リード3の先端部に先端側肉薄部316〜346が設けられていてもよい。このような態様とすることで、切欠部315〜335により切り欠かれる肉厚部311〜331の面積を小さくすることができる。言い換えれば、かかる態様のリードフレームを用いて製造された半導体装置において、外部に露出する外部端子(リードフレームにおけるリード3の肉厚部311〜341に相当)の露出面積を大きくすることができる。その結果として、当該半導体装置と、それが搭載されるプリント基板等とをより良好に接続することができる。
In the said embodiment, although the thin parts 312-332,313-333,342 are provided in the side surfaces 31a-33a, 31b-33b, 34a of each lead | read |
上記実施形態においては、各リード3の肉厚部311〜341の先端部が、対向する半導体素子搭載部2の一辺と略平行な辺部31A〜34Aにより構成されているが、本発明はこのような態様に限定されるものではなく、図10(a)及び(b)に示すように、肉厚部311〜341がその先端部に向かって突出する曲線状(R状、平面視略U字状)に構成されていてもよい。
In the said embodiment, although the front-end | tip part of the thick parts 311 to 341 of each
上記実施形態においては、半導体素子搭載部2の各辺に対向するリード3が奇数個(7個)であるが、本発明はこのような態様に限定されるものではなく、当該リード3が偶数個であってもよい。この場合において、隣り合う吊りリード4間に並設されているリード3は、吊りリード4の最近傍に位置する第1リードから、リード3の並列方向中央部に位置する2つの第nリード(nは2以上の整数である)までを含むようにすればよい。そして、第n−1リード側に位置する第nリードの肉薄部は、第n−1リードの突出部に沿って切り欠かれてなる切欠部を有し、第nリードにおいて相互に対向する肉薄部は、突出部を有さずに、当該肉薄部を構成する辺部のうちの半導体素子搭載部2の一辺に略垂直な辺部がリード部3の並列方向中央部側に突出することなく第nリードの先端部まで延伸していればよい。
In the above embodiment, the number of
上記実施形態においては、半導体素子搭載部2は肉厚部21とその周縁に下面側からのハーフエッチング加工が施されてなる肉薄部22とを有するが、本発明はこのような態様に限定されるものではなく、半導体素子搭載部2全体がリードフレーム1における他の部分(後述するリード3の肉薄部311〜341)の厚さよりも薄いものであってもよいし、半導体素子搭載部2全体がリード3の肉厚部311〜341と略同一の厚さを有するものであってもよい。
In the above-described embodiment, the semiconductor
上記実施形態においては、第2〜第4リード32〜34は、隣接するリード3の突出部314〜334に沿って切り欠けられてなる切欠部325〜345を有しているが、本発明はこのような態様に限定されるものではなく、各リード3のピッチ(突出部314〜334の角部と隣接するリード3の角部との間隔)が、金属板にエッチング加工処理等を施してリードフレーム1を製造する際に、当該エッチング加工処理が可能な程度のものである場合には、第2〜第4リード32〜34は、切欠部325〜345を有していなくてもよいし、少なくとも第2リード32には切欠部325が設けられていてもよい。
In the said embodiment, although the 2nd-4th leads 32-34 have the notch parts 325-345 cut | disconnected along the protrusion parts 314-334 of the
上記実施形態においては、第1〜第3リード31〜33の突出部314〜334は、リードフレーム1の平面視において略三角形状を有するものであるが、本発明はこのような態様に限定されるものではなく、例えば、当該突出部は、リードフレームの平面視において略方形状を有するものであってもよい。この場合において、少なくとも第1リード31以外のリード(第2〜第4リード32〜34)における切欠部の形状が、当該突出部の形状に対応した鉤状であるのが好ましい。
In the above embodiment, the protrusions 314 to 334 of the first to
本発明は、QFNタイプ等のような樹脂封止型半導体装置を製造するためのリードフレームとして有用である。 The present invention is useful as a lead frame for manufacturing a resin-encapsulated semiconductor device such as a QFN type.
1…リードフレーム
2…半導体素子搭載部
3…リード
31〜34…第1〜第4リード
311〜341…肉厚部
312〜332…第1肉薄部
313〜333…第2肉薄部
342…肉薄部
314〜334…突出部
315〜345…切欠部
316〜346…先端側肉薄部
31A〜34A…辺部
P1〜P4…中点
L1〜L4…線分
4…吊りリード
11…半導体素子
11a…端子
12…ワイヤー
13…封止樹脂
30…外部端子
DESCRIPTION OF
Claims (9)
上面に半導体素子が搭載される略方形状の半導体素子搭載部と、
前記半導体素子搭載部を支持する複数の吊りリードと、
前記半導体素子搭載部に先端部を対向させ、かつ前記半導体素子搭載部を取り囲むようにして、隣り合う前記吊りリード間のそれぞれに並設されてなる複数のリードと
を備え、
前記複数のリードは、前記吊りリードの最近傍の位置に設けられてなる第1リードと、当該第1リードよりも前記吊りリードから離れた位置に設けられてなる第2〜第nリード(nは2以上の整数である)とを含み、
前記第1リードは、前記第1リードに隣接する前記吊りリード側に位置する第1側面及び当該第1側面に対向する第2側面を有する肉厚部と、前記肉厚部の第1側面に連続し、前記肉厚部よりも厚さの薄い第1肉薄部と、前記第2側面に連続し、前記肉厚部よりも厚さの薄い第2肉薄部とを有し、
前記リードフレームの平面視において、前記第1リードに対向する前記半導体素子搭載部の一辺に略平行な当該第1リードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第1リードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置していることを特徴とするリードフレーム。 A lead frame used for manufacturing a semiconductor device,
A substantially rectangular semiconductor element mounting portion on which the semiconductor element is mounted on the upper surface;
A plurality of suspension leads for supporting the semiconductor element mounting portion;
A plurality of leads arranged in parallel between each of the adjacent suspension leads so as to face the semiconductor element mounting portion and to surround the semiconductor element mounting portion;
The plurality of leads include a first lead provided at a position closest to the suspension lead, and second to n-th leads (n) provided at positions farther from the suspension lead than the first lead. Is an integer greater than or equal to 2),
The first lead includes a thick side portion having a first side surface located on the side of the suspension lead adjacent to the first lead and a second side surface facing the first side surface, and a first side surface of the thick portion. A first thin portion that is continuous and thinner than the thick portion, and a second thin portion that is continuous with the second side surface and is thinner than the thick portion,
In the plan view of the lead frame, the center of the side portion constituting the tip portion of the first lead that is substantially parallel to one side of the semiconductor element mounting portion facing the first lead is on one side of the semiconductor element mounting portion. It is a substantially vertical line segment, and is positioned closer to the center side in the parallel direction of the plurality of leads than a line segment passing through the center of the thick portion of the first lead in the parallel direction of the plurality of leads. Lead frame characterized by.
前記リードフレームの平面視において、前記第2〜第nリードに対向する前記半導体素子搭載部の一辺に略平行な当該第2〜第nリードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第2〜第nリードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置していることを特徴とする請求項1〜3のいずれかに記載のリードフレーム。 The second to nth leads have two side faces that are substantially parallel to the thickness direction of the lead frame and substantially perpendicular to one side of the semiconductor element mounting portion that faces the second to nth leads. A thick portion, and continuous with each of both side surfaces of the thick portion, and a thin portion having a thickness smaller than the thick portion,
In the plan view of the lead frame, the center of the side part constituting the tip part of the second to nth leads that is substantially parallel to one side of the semiconductor element mounting part that faces the second to nth leads is the semiconductor. A line segment that is substantially perpendicular to one side of the element mounting portion and that is parallel to the plurality of leads rather than a line segment that passes through the center of the thick portion of the second to nth leads in the parallel direction of the plurality of leads. The lead frame according to any one of claims 1 to 3, wherein the lead frame is located on the center side.
少なくとも前記第2リードは、前記第1リード側に位置する一の肉薄部の角部が切り欠かれてなる切欠部と、他の肉薄部を構成する辺部のうちの前記第2リードに対向する前記半導体素子搭載部の一辺に略垂直な辺部から前記複数のリードの並列方向中央部側に向かって突出する突出部とを有することを特徴とする請求項4〜6のいずれかに記載のリードフレーム。 The second lead is adjacent to the first lead;
At least the second lead is opposed to the second lead among the notches formed by cutting out the corners of one thin portion located on the first lead side and the side portions constituting the other thin portions. 7. A projecting portion that projects from a side portion substantially perpendicular to one side of the semiconductor element mounting portion to the center side in the parallel direction of the plurality of leads. Lead frame.
前記ワイヤーボンディング装置は、前記ワイヤーの一端部を接続すべき前記リードに向かって前記半導体素子の端子から伸ばした線分が、前記リードに対向する前記半導体素子搭載部の一辺に略平行な当該リードの先端部を構成する辺部と交差する点から所定の距離延伸させた地点を被ボンディング位置として検出する位置検出機構を有することを特徴とする半導体装置の製造方法。 One end portion of a wire connecting each of the plurality of terminals of the semiconductor element mounted on the upper surface of the semiconductor element mounting portion of the lead frame according to any one of claims 1 to 8 and each of the plurality of leads, Including a connection step of connecting to each of the upper surfaces of the plurality of leads using a wire bonding apparatus;
In the wire bonding apparatus, a lead extending from a terminal of the semiconductor element toward the lead to which one end of the wire is connected is substantially parallel to one side of the semiconductor element mounting portion facing the lead. A method for manufacturing a semiconductor device, comprising: a position detection mechanism that detects a point extended by a predetermined distance from a point that intersects a side part that constitutes the tip part of the tip part as a position to be bonded.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011285504A JP5817513B2 (en) | 2011-12-27 | 2011-12-27 | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011285504A JP5817513B2 (en) | 2011-12-27 | 2011-12-27 | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013135132A JP2013135132A (en) | 2013-07-08 |
JP5817513B2 true JP5817513B2 (en) | 2015-11-18 |
Family
ID=48911626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011285504A Active JP5817513B2 (en) | 2011-12-27 | 2011-12-27 | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5817513B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60153543U (en) * | 1984-03-23 | 1985-10-12 | 九州日本電気株式会社 | Lead frame for semiconductor devices |
JPS6450432A (en) * | 1987-08-20 | 1989-02-27 | Fujitsu Ltd | Method for recognizing bonding position of lead frame in wire bonder |
JPH08313213A (en) * | 1995-05-23 | 1996-11-29 | Rohm Co Ltd | Method and equipment for positioning wire bonding point |
JP2004022725A (en) * | 2002-06-14 | 2004-01-22 | Renesas Technology Corp | Semiconductor device |
JP4417150B2 (en) * | 2004-03-23 | 2010-02-17 | 株式会社ルネサステクノロジ | Semiconductor device |
US7834431B2 (en) * | 2008-04-08 | 2010-11-16 | Freescale Semiconductor, Inc. | Leadframe for packaged electronic device with enhanced mold locking capability |
-
2011
- 2011-12-27 JP JP2011285504A patent/JP5817513B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013135132A (en) | 2013-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7044142B2 (en) | Lead frame and its manufacturing method | |
CN103021993A (en) | Lead frame, semiconductor device, method of manufacturing lead frame, and method of manufacturing semiconductor device | |
JP4091050B2 (en) | Manufacturing method of semiconductor device | |
JP7174363B2 (en) | Lead frames and semiconductor equipment | |
JP7193284B2 (en) | Lead frame and lead frame manufacturing method | |
JP6028454B2 (en) | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device | |
JP2008227410A (en) | Semiconductor device and manufacturing method of the same | |
JP5817513B2 (en) | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device | |
JP4215814B2 (en) | Manufacturing method of semiconductor device | |
JP6911377B2 (en) | Lead frames and semiconductor devices | |
JP5870681B2 (en) | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device | |
JP7380750B2 (en) | Lead frames and semiconductor devices | |
JP6788825B2 (en) | Lead frames and semiconductor devices | |
JP7081702B2 (en) | Lead frames and semiconductor devices | |
JP5884506B2 (en) | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device | |
JP2014033061A (en) | Lead frame | |
JP2012253234A (en) | Lead frame substrate for led element, and light emission element | |
JP3884552B2 (en) | Semiconductor device, circuit member used therefor, and method for manufacturing semiconductor device | |
JP6842649B2 (en) | Lead frames and semiconductor devices | |
JP7061278B2 (en) | Lead frames and semiconductor devices | |
JP2008501858A (en) | Improved etching method | |
JP4176092B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP2023092969A (en) | Lead frame, lead frame manufacturing method, semiconductor device, and semiconductor device manufacturing method | |
JP2017034274A (en) | Polygonal lead frame, lead frame and semiconductor device | |
JP2005260271A (en) | Circuit member for resin-sealed semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150914 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5817513 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |