[go: up one dir, main page]

KR20010054002A - 적층형 반도체 패키지 및 그 제조방법 - Google Patents

적층형 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20010054002A
KR20010054002A KR1019990054589A KR19990054589A KR20010054002A KR 20010054002 A KR20010054002 A KR 20010054002A KR 1019990054589 A KR1019990054589 A KR 1019990054589A KR 19990054589 A KR19990054589 A KR 19990054589A KR 20010054002 A KR20010054002 A KR 20010054002A
Authority
KR
South Korea
Prior art keywords
lead portion
semiconductor chip
lead
mold body
adhesive tape
Prior art date
Application number
KR1019990054589A
Other languages
English (en)
Inventor
조형욱
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019990054589A priority Critical patent/KR20010054002A/ko
Publication of KR20010054002A publication Critical patent/KR20010054002A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 짧은 신호선과 높은 열방출 성능을 갖는 한편 리드 벤트가 방지되어 기계적·전기적 신뢰성이 뛰어날 뿐만 아니라, 반도체 패키지의 사이즈가 경박단소화되며, 적층을 통해 메모리 용량의 확장이 가능한 새로운 구조의 반도체 패키지를 제공하기 위한 것이다.
이를 위해, 본 발명은 상면에 복수개의 본딩패드(100)가 구비된 반도체칩(1)과; 상기 반도체칩(1) 양측에 이격되어 위치하며 상기 반도체칩(1)의 저면과 동일평면 상에 놓이는 바텀리드부(200)와, 상기 바텀리드부(200)와 직교하도록 상부방향으로 연장형성된 사이드리드부(210)와, 상기 바텀리드부(200)와 평행하도록 상기 사이드리드부(210)로부터 내측으로 연장형성된 톱리드부(220)로 이루어진 리드(2)와; 상기 반도체칩(1)의 본딩패드(100)와 바텀리드부(200)를 전기적으로 연결하는 전도성연결부재와; 상기 바텀리드부(200)의 저면과 사이드리드부(210)의 외측면과 톱리드부(220)의 외측면 그리고 반도체칩(1)의 저면이 노출되도록 상기 반도체칩(1) 및 전도성연결부재를 감싸는 몰드바디(7)가 구비된 적층형 반도체 패키지 및 그 제조방법이 제공된다.

Description

적층형 반도체 패키지 및 그 제조방법{stack type semiconductor package and method for manucture of the same}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 기계적·전기적 특성이 우수하며 적층을 통해 메모리 용량을 증가시킬 수 있는 경박단소화된 새로운 타입의 적층형 반도체 패키지 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지금까지 계속 발전해오고 있다.
즉, 소형화에 대한 요구는 칩 스케일에 근접한 패키지에 대한 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키지 제조 기술에 대한 중요성을 부각시키고 있다.
한편, 일반적으로 반도체소자는 집적회로가 형성된 웨이퍼 상태에서 낱개의칩으로 각각 분리된 후, 이것을 플라스틱 패키지나 세라믹 패키지에 탑재하여 기판에의 실장이 용이하도록 조립하는 패키징 공정을 거치게 된다.
이와 같이 행해지는 반도체소자에 대한 패키징 공정의 주목적은 기판이나 소켓에 실장하기 위한 형상의 확보와 기능보호에 있다고 할 수 있다.
또한, 최근에는 집적회로의 고집적화에 따라 다핀화, 미세조립기술, 또 실장형태의 다양화에 따른 패키지의 다종류화 등, 조립공정과 관련된 기술도 각각 세분된 분야에 따라 크게 변화하고 있다.
반도체 조립공정의 개요에 대해 현재 가장 많이 사용되고 있는 플라스틱 타입의 반도체소자를 도 1을 참조하여 예로 들어 설명하면 다음과 같다.
먼저, 전기적 회로가 형성된 웨이퍼를 각각의 단일칩으로 분리하는데, 이때 Si(실리콘)는 모스경도 7로서 딱딱하고 깨지기 쉬운 성질을 갖고 있으므로 웨이퍼의 제조시 미리 분리할 라인에 절단하기 위한 물질을 넣어두고 이 분리라인(break line)을 따라 브레이크 응력을 가해 개별 칩으로 분리시키는 방법을 취하는 경우가 많다.
또한, 분리된 각각의 반도체칩(1)은 리드프레임의 다이패드(3)에 접착제(6)를 매개로 하여 본딩되고, 이때의 접합방법은 Au-Si 공정(共晶)법, 납땜법, 수지접착법 등이 있으며 용도에 따라 알맞은 방법이 선택되어 사용된다.
한편, 전술한 바와같이 반도체칩을 리드프레임의 다이패드에 접착하는 목적은 조립이 완료된 후 기판에 실장시키기 위해서 뿐만 아니라, 전기적 입출력단자나 어스(earth)를 겸하는 일도 있으며 소자의 동작시 발생하는 열의 방열통로로서도필요로하는 경우가 있기 때문이다.
상기와 같이 반도체칩(1)을 본딩한 후에는 칩과 리드프레임의 인너리드(2a)를 골드와이어(5)로 본딩하므로써 연결하게 되며, 와이어 본딩의 방법으로 플라스틱 봉함 패키지에서는 일반적으로 골드 와이어를 사용한 열압착법 또는 열압착법과 초음파법을 혼용한 방법이 주로 이용되고 있다.
또한, 와이어 본딩에 의해 반도체칩(1)과 인너리드(2a)가 전기적으로 연결된 후에는 칩을 고순도의 에폭시 수지를 사용하여 성형 봉합하므로써 몰드바디(7)를 형성시키는 몰딩공정이 수행되는데, 이때 사용되는 에폭시 수지는 집적회로의 신뢰성을 좌우하는 중요한 요소이며, 수지의 고순도화와 몰딩시 집적회로에 주어지는 응력을 저감시키기 위한 저응력화 등의 개선이 추진되고 있다.
그리고, 상기한 공정이 완료된 후에는 반도체 패키지를 소켓이나 기판에 실장하기 위해 아웃터리드(2b)(outer lead)를 소정의 형상으로 절단하고 성형하는 트림/포밍 공정이 행해지며, 아웃터리드(2b)에는 실장접합성(납땜성)을 향상시키기 위해 도금이나 납딥(dip)이 처리된다.
한편, 반도체 패키지는 실장형태 및 리드형태에 따라 여러 가지 유형으로 나뉘는데, 패키지의 대표적인 예로서는 전술한 DIP(Dual Inline Package)외에 QFP(Quad Flat Package), TSOP(Thin Small Outline Package), BGA 패키지( Ball Grid Array package), BLP(Bottom Leaded Package) 등이 있으며, 계속 다핀(多-pin)화 또는 경박단소(輕薄短小)화 되고 있다.
상기한 패키지 타입중, BGA 패키지(Ball Grid Array package)는 반도체칩이부착된 기판의 이면에 구형의 솔더볼을 소정의 상태로 배열(Array)하여 아웃터리드(outer lead) 대신으로 사용하게 되며, 상기 BGA 패키지는 패키지 몸체(Package Body) 면적을 QFP(Quad Flat Package) 타입보다 작게 하는데 유리하며, QFP와는 달리 리드의 변형이 없는 장점이 있다.
또한, BLP(Bottom Leaded Package)는 패키지 몸체의 바텀면을 통해 노출된 리드를 이용하여 기판에 실장하므로, 패키지 몸체의 두께를 DIP나 QFP 타입에 비해 작게 할 수 있다.
한편, 상기한 반도체 패키지들은 실장면적, 입출력 단자수, 전기적 신뢰성, 제조공정의 유연성, 제조비용등에 있어 제각기 장점 및 단점을 갖고 있다.
따라서, 상기한 각 패키지들의 장점을 살리면서 단점을 해소한 새로운 타입의 반도체 패키지가 계속적으로 연구 개발되고 있는 실정이다.
본 발명은 짧은 신호선과 높은 열방출 성능을 갖는 한편 리드 벤트가 방지되어 기계적·전기적 신뢰성이 뛰어날 뿐만 아니라, 반도체 패키지의 전체적인 높이 및 면적등 사이즈가 경박단소화되며, 적층을 통해 메모리 용량의 확장이 가능한 새로운 구조의 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 종래 반도체 패키지의 일예를 나타낸 종단면도
도 2는 본 발명에 따른 반도체 패키지의 제1실시예를 나타낸 종단면도
도 3은 도 1의 반도체 패키지 제조용 리드프레임 구조를 나타낸 평면도
도 4는 도 3의Ⅰ-Ⅰ선을 나타낸 종단면도
도 5는 본 발명의 제1실시예에 따른 반도체 패키지의 스택예를 나타낸 종단면도
도 6은 본 발명에 따른 반도체 패키지의 제2실시예를 나타낸 종단면도
도 7은 도 6의 반도체 패키지 제조용 리드프레임 구조를 나타낸 평면도
도 8은 도 7의 Ⅱ-Ⅱ선을 나타낸 종단면도
도 9는 본 발명의 제2실시예에 따른 반도체 패키지의 스택예를 나타낸 종단면도
도 10은 본 발명에 따른 반도체 패키지의 제3실시예를 나타낸 종단면도
도 11은 도 10의 반도체 패키지 제조용 리드프레임 구조를 나타낸 평면도
도 12는 도 11의 Ⅲ-Ⅲ선을 나타낸 종단면도
도 13a 및 도 13b는 본 발명의 제3실시예에 따른 반도체 패키지의 스택예를나타낸 종단면도
도 14는 본 발명에 따른 반도체 패키지의 제4실시예를 나타낸 종단면도
도 15는 도 14의 반도체 패키지 제조용 리드프레임 구조를 나타낸 평면도
도 16은 도 15의 Ⅳ-Ⅳ선을 나타낸 종단면도
도 17은 본 발명의 제4실시예에 따른 반도체 패키지의 스택예를 나타낸 종단면도
도 18은 본 발명에 따른 반도체 패키지의 제5실시예를 나타낸 종단면도
도 19는 도 18의 반도체 패키지 제조용 리드프레임 구조를 나타낸 평면도
도 20은 도 19의 Ⅴ-Ⅴ선을 나타낸 종단면도
도 21은 본 발명의 제5실시예에 따른 반도체 패키지의 스택예를 나타낸 종단면도
도 22는 본 발명에 따른 반도체 패키지의 제6실시예를 나타낸 종단면도
도 23은 도 22의 반도체 패키지 제조용 리드프레임 구조를 나타낸 평면도
도 24는 도 23의 Ⅵ-Ⅵ선을 나타낸 종단면도
도 25는 본 발명의 제6실시예에 따른 반도체 패키지의 스택예를 나타낸 종단면도
* 도면의 주요부분에 대한 부호의 설명 *
1:반도체칩 100:본딩패드
2:리드 2a:인너리드
2b:아웃터리드 200:바텀리드부
210:사이드리드부 220:톱리드부
230:로우어리드부 240:인너리드부
250:써포트바 3:다이패드
4:내열성 접착테이프 5:골드와이어
6:접착제 7:몰드바디
700:요입홈 8:솔더페이스트
9:리드프레임 900:댐바
상기한 목적을 달성하기 위한 본 발명의 제1형태는, 상면에 복수개의 본딩패드가 구비된 반도체칩과; 상기 반도체칩 양측에 이격되어 위치하며 상기 반도체칩의 저면과 동일평면 상에 놓이는 바텀리드부와, 상기 바텀리드부와 직교하도록 상부방향으로 연장형성된 사이드리드부와, 상기 바텀리드부와 평행하도록 상기 사이드리드부로부터 내측으로 연장형성된 톱리드부로 이루어진 리드와; 상기 반도체칩의 본딩패드와 바텀리드부를 전기적으로 연결하는 전도성연결부재와; 상기 바텀리드부의 저면과 사이드리드부의 외측면과 톱리드부의 외측면 그리고 반도체칩의 저면이 노출되도록 상기 반도체칩 및 전도성연결부재를 감싸는 몰드바디가 구비된 적층형 반도체 패키지가 제공된다.
상기한 목적을 달성하기 위한 본 발명의 제2형태는, 상면에 복수개의 본딩패드가 구비된 반도체칩과; 상기 반도체칩이 안착되는 다이패드와; 상기 다이패드 양측에 이격되어 위치하며 상기 반도체칩의 저면과 동일평면 상에 놓이는 바텀리드부와, 상기 바텀리드부와 직교하도록 상부방향으로 연장형성된 사이드리드부와, 상기 바텀리드부와 평행하도록 상기 사이드리드부로부터 내측으로 연장형성된 톱리드부로 이루어진 리드와; 상기 반도체칩의 본딩패드와 바텀리드부를 전기적으로 연결하는 전도성연결부재와; 상기 바텀리드부의 저면과 사이드리드부의 외측면과 톱리드부의 외측면, 그리고 다이패드의 저면이 노출되도록 상기 반도체칩 및 전도성연결부재를 감싸는 몰드바디가 구비된 적층형 반도체 패키지가 제공된다.
상기한 목적을 달성하기 위한 본 발명의 제3형태는, 상면에 복수개의 본딩패드가 구비된 반도체칩과; 상기 반도체칩 양측에 이격되어 위치하며 반도체칩의 저면과 동일평면 상에 놓이는 바텀리드부와, 상기 바텀리드부로부터 소정의 각도로 상부방향으로 연장형성된 인너리드부와, 상기 바텀리드부와 평행을 이루도록 상기 인너리드부로부터 외측으로 연장형성된 톱리드부와, 상기 톱리드부와 직교하도록하부방향으로 연장형성된 사이드리드부와, 상기 톱리드부와 평행을 이룸과 더불어 그 상면이 반도체칩의 저면과 동일평면 상에 위치하도록 상기 사이드리드부로부터 내측으로 연장형성된 로우어리드부로 이루어진 리드와; 상기 반도체칩의 본딩패드와 바텀리드부를 전기적으로 연결하는 전도성연결부재와; 상기 바텀리드부의 저면과 톱리드부의 상면 및, 사이드리드부의 외측면과 로우어리드부의 외측면, 그리고 반도체칩의 저면이 노출되도록 상기 반도체칩과 전도성연결부재 및 인너리드부를 감싸는 몰드바디가 구비된 적층형 반도체 패키지가 제공된다.
상기한 목적을 달성하기 위한 본 발명의 제4형태는, 상면에 복수개의 본딩패드가 구비된 반도체칩과; 상기 반도체칩이 안착되는 다이패드와; 상기 다이패드 양측에 이격되어 위치하며 다이패드의 저면과 동일평면 상에 놓이는 바텀리드부와, 상기 바텀리드부로부터 소정의 각도로 상부방향으로 연장형성된 인너리드부와, 상기 바텀리드부와 평행을 이루도록 상기 인너리드부로부터 외측으로 연장형성된 톱리드부와, 상기 톱리드부와 직교하도록 하부방향으로 연장형성된 사이드리드부와, 상기 톱리드부와 평행을 이룸과 더불어 그 상면이 다이패드의 저면과 동일평면 상에 위치하도록 상기 사이드리드부로부터 내측으로 연장형성된 로우어리드부로 이루어진 리드와; 상기 반도체칩의 본딩패드와 바텀리드부를 전기적으로 연결하는 전도성연결부재와; 상기 바텀리드부의 저면과 톱리드부의 상면 및, 사이드리드부의 외측면과 로우어리드부의 외측면, 그리고 반도체칩의 저면이 노출되도록 상기 반도체칩과 전도성연결부재 및 인너리드부를 감싸는 몰드바디가 구비된 적층형 반도체 패키지가 제공된다.
상기한 목적을 달성하기 위한 본 발명의 제5형태는, 상면에 복수개의 본딩패드가 구비된 반도체칩과; 상기 반도체칩 양측에 이격되어 위치함과 더불어 상기 반도체칩의 저면으로부터 소정의 높이로 상승되어 위치하는 인너리드부와, 상기 인너리드부의 와이어본딩면과 평행을 이루도록 상기 인너리드부로부터 외측으로 연장형성된 톱리드부와, 상기 톱리드부와 직교하도록 하부방향으로 연장형성된 사이드리드부와, 상기 톱리드부와 평행을 이룸과 더불어 반도체칩의 저면과 동일평면 상에 위치하도록 상기 사이드리드부로부터 내측으로 연장형성된 로우어리드부로 이루어진 리드와; 상기 반도체칩의 본딩패드와 인너리드부의 와이어본딩면을 전기적으로 연결하는 전도성연결부재와; 상기 톱리드부의 외측면과 사이드리드부의 외측면 및, 로우어리드부의 저면과 반도체칩의 저면이 노출되도록 상기 반도체칩과 전도성연결부재 및 인너리드부를 감싸는 몰드바디가 구비된 적층형 반도체 패키지가 제공된다.
상기한 목적을 달성하기 위한 본 발명의 제6형태는, 상면에 복수개의 본딩패드가 구비된 반도체칩과; 상기 반도체칩이 안착되는 다이패드와; 상기 반도체칩 양측에 이격되어 위치함과 더불어 상기 다이패드 저면으로부터 소정의 높이 상승되어 위치하는 인너리드부와, 상기 인너리드부의 와이어본딩면과 평행을 이루도록 상기 인너리드부로부터 외측으로 연장형성된 톱리드부와, 상기 톱리드부와 직교하도록 하부방향으로 연장형성된 사이드리드부와, 상기 톱리드부와 평행을 이룸과 더불어 다이패드의 저면과 동일평면 상에 위치하도록 상기 사이드리드부로부터 내측으로 연장형성된 로우어리드부로 이루어진 리드와; 상기 반도체칩의 본딩패드와 인너리드부의 와이어본딩면을 전기적으로 연결하는 전도성연결부재와; 상기 톱리드부의 외측면과 사이드리드부의 외측면 및, 로우어리드부의 저면과 다이패드의 저면이 노출되도록 상기 반도체칩과 전도성연결부재 및 인너리드부를 감싸는 몰드바디가 구비된 적층형 반도체 패키지가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제7형태는, 다이패드가 없는 리드프레임 하부의 댐바 내측 영역에 내열성(耐熱性) 접착테이프가 부착되는 단계와, 상기 접착테이프 상면 중앙부에 반도체칩을 부착하는 단계와, 상기 반도체칩의 본딩패드와 리드프레임의 리드를 전도성연결부재로 연결하는 단계와, 상기 내열성 접착테이프 저면이 노출되도록 상기 반도체칩 및 전도성연결부재를 감싸는 몰드바디를 형성하는 단계와, 상기 몰드바디의 측면 및 상면 일부를 감싸도록 댐바 외측 영역의 리드부를 절곡하는 단계와, 상기 내열성 접착테이프를 제거하는 단계를 포함하여서 됨을 특징으로 하는 적층형 반도체 패키지 제조방법이 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제8형태는, 리드프레임의 다이패드 상에 반도체칩을 부착하는 단계와, 상기 반도체칩의 본딩패드와 리드프레임의 리드를 전도성연결부재로 연결하는 단계와, 상기 내열성 접착테이프 저면이 노출되도록 상기 반도체칩 및 전도성연결부재를 감싸는 몰드바디를 형성하는 단계와, 상기 리드프레임의 댐바를 컷팅하는 단계와, 상기 몰드바디의 측면 및 상면을 감싸도록 상기 댐바 외측 영역의 리드부를 절곡하는 단계를 포함하여서 됨을 특징으로 하는 적층형 반도체 패키지 제조방법이 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제9형태는, 다이패드가 없는리드프레임 하부의 댐바 내측 영역에 내열성(耐熱性) 접착테이프가 부착되는 단계와, 상기 접착테이프 상면 중앙부에 반도체칩을 부착하는 단계와, 상기 반도체칩의 본딩패드와 바텀리드부를 전도성연결부재로 연결하는 단계와, 상기 접착테이프 저면이 노출되도록 상기 반도체칩 및 전도성연결부재를 감싸는 몰드바디를 형성하는 단계와, 상기 리드프레임의 댐바 및 서포트바를 컷팅하는 단계와, 상기 내열성 접착테이프를 제거하는 단계와, 상기 몰드바디의 측면 및 하면 일부를 감싸도록 상기 댐바 외측 영역의 리드부를 절곡하는 단계를 포함하여서 됨을 특징으로 하는 적층형 반도체 패키지 제조방법이 제공된다.
상기한 목적을 달성하기 위한 본 발명의 제10형태는, 리드프레임의 다이패드 상에 반도체칩을 부착하는 단계와, 상기 반도체칩의 본딩패드와 바텀리드부를 전도성연결부재로 연결하는 단계와, 상기 다이패드의 저면 및 톱리드부의 상면이 노출되도록 상기 반도체칩 및 전도성연결부재를 감싸는 몰드바디를 형성하는 단계와, 상기 리드프레임의 댐바 및 서포트바를 컷팅하는 단계와, 상기 몰드바디의 측면 및 하면을 감싸도록 상기 댐바 외측 영역의 리드부를 절곡하는 단계를 포함하여서 됨을 특징으로 하는 적층형 반도체 패키지 제조방법이 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제11형태는, 다이패드가 없는 리드프레임 하부의 댐바 내측 영역에 내열성(耐熱性) 접착테이프가 부착되는 단계와, 상기 접착테이프 상면 중앙부에 반도체칩을 부착하는 단계와, 상기 반도체칩의 본딩패드와 인너리드부의 와이어본딩면을 전도성연결부재로 연결하는 단계와, 상기 접착테이프 저면이 노출되도록 상기 반도체칩 및 전도성연결부재와 인너리드부를감싸는 몰드바디를 형성하는 단계와, 상기 리드프레임의 댐바 및 서포트바를 컷팅하는 단계와, 상기 내열성 접착테이프를 제거하는 단계와, 상기 몰드바디의 측면 및 하면을 감싸도록 상기 댐바 외측 영역의 아웃터리드를 절곡하는 단계를 포함하여서 됨을 특징으로 하는 적층형 반도체 패키지 제조방법이 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제12형태는, 리드프레임의 다이패드상에 반도체칩을 부착하는 단계와, 상기 반도체칩의 본딩패드와 반도체칩 외측에 위치하는 인너리드부의 와이어본딩면을 전도성연결부재로 연결하는 단계와, 상기 다이패드 저면이 노출되도록 상기 반도체칩 및 전도성연결부재와 인너리드부를 감싸는 몰드바디를 형성하는 단계와, 상기 리드프레임의 댐바 및 서포트바를 컷팅하는 단계와, 상기 몰드바디의 측면 및 하면을 감싸도록 상기 댐바 외측 영역의 아웃터리드를 절곡하는 단계를 포함하여서 됨을 특징으로 하는 적층형 반도체 패키지 제조방법이 제공된다.
이하, 본 발명의 각 실시예들을 첨부도면 도 2 내지 도 25를 참조하여 상세히 설명하면 다음과 같다.
먼저, 본 발명의 제1실시예에 따른 반도체 패키지에 대하여 도 2 내지 도 5를 참조하여 설명하고자 한다.
도 2는 본 발명에 따른 반도체 패키지의 제1실시예를 나타낸 종단면도(필름으로 된 타입)로서, 상면에 복수개의 본딩패드(100)가 구비된 반도체칩(1)과; 상기 반도체칩(1) 양측에 이격되어 위치하며 상기 반도체칩(1)의 저면과 동일평면 상에 놓이는 바텀리드부(200)와, 상기 바텀리드부(200)와 직교하도록 상부방향으로 연장형성되는 사이드리드부(210)와, 상기 바텀리드부(200)와 평행하도록 상기 사이드리드부(210)로부터 내측으로 연장형성되는 톱리드부(220)로 이루어진 리드(2)와; 상기 반도체칩(1)의 본딩패드(100)와 바텀리드부(200)를 전기적으로 연결하는 전도성연결부재와; 상기 바텀리드부(200)의 저면과 사이드리드부(210)의 외측면과 톱리드부(220)의 상면과 측면 그리고 반도체칩(1)의 저면이 노출되도록 상기 반도체칩(1) 및 전도성연결부재를 감싸는 몰드바디(7)가 구비되어 구성된다.
한편, 이와 같이 구성된 본 발명의 제1실시예에 따른 반도체 패키지 제조용 리드프레임의 구성은 다음과 같다.
도 3은 도 1의 반도체 패키지 제조용 리드프레임 구조를 나타낸 평면도이고, 도 4는 도 3의Ⅰ-Ⅰ선을 나타낸 종단면도로서, 본 발명의 제1실시예에 따른 반도체 패키지 제조용 리드프레임(9)은 일반적으로 프레임 몸체 중앙부에 위치하는 다이패드(3)가 생략되고, 그 대신 내열성 접착테이프(4)가 리드프레임(9) 하부의 댐바(900) 내측 영역에 위치하도록 부착된다.
이때, 상기 내열성 접착테이프(4)는 절연성을 가짐은 물론이다.
이와 같이 구성된 리드프레임을 이용한 본 발명의 제1실시예에 따른 반도체 패키지 제조 과정은 후술하는 바와 같다.
먼저, 도 3 및 도 4에 도시한 형태의 리드프레임(9)이 준비된 상태에서, 상기 리드프레임(9) 하부의 댐바(900) 내측 영역에 부착된 접착테이프(4) 상면 중앙부에 반도체칩(1)을 부착한다.
이 때, 상기 접착테이프(4) 상면에는 접착제층(도시는 생략함)이 구비되어있으므로 별도의 에폭시 도포 공정없이 반도체칩(1)이 접착테이프(4) 상면에 곧바로 부착가능하다.
즉, 접착테이프(4)는 일반적인 리드프레임(9)에서의 다이패드(3)와 동일하게 칩안착부 역할을 수행하게 된다.
한편, 반도체칩(1)의 부착후에는 상기 반도체칩(1)의 본딩패드(100)와 댐바(900) 내측의 인너리드(2a) 영역중 일부인 바텀리드부(200)를 전도성연결부재인 골드와이어(5)를 이용하여 전기적으로 연결시키는 와이어 본딩 공정을 수행한다.
그리고, 와이어 본딩 공정 완료후에는 상기 반도체칩(1)과 전도성연결부재인 골드와이어(5)가 외부로부터 보호될 수 있도록 몰드 툴(tool)(도시는 생략함)을 이용하여 몰딩 공정을 수행하여 몰드바디(7)를 형성하게 된다.
이와 같이, 몰드바디(7) 형성시, 본 발명에서는 접착테이프(4) 및 인너리드(2a)의 일부를 이루는 바텀리드부(200)가 몰드바디(7) 저면을 통해 노출되도록 몰딩을 수행하게 된다.
또한, 상기와 같이 하여 몰드바디(7)가 형성된 후에는 댐바(900) 컷팅을 행하여 이웃하고 있는 리드(2) 상호간의 연결이 끊어지도록 하고, 이어 서포트바(250)를 절단하여 사이드리드부(210) 및 톱리드부(220)로 구성되는 아웃터리드(2b)가 리드프레임(9)으로부터 분리되도록 한다.
그후, 아웃터리드(2b)에 대한 포밍을 수행하여 댐바(900) 외측의 아웃터리드(2b)가 몰드바디(7) 측면 및 상면을 감싸도록 한다.
한편, 상기와 같이 하여 리드 포밍이 완료된 후에는, 반도체칩(1) 및 바텀리드부(200) 저면에 부착되어 있는 접착테이프(4)를 제거하게 되며, 이로써 제1실시예에 따른 반도체 패키지의 제조가 완료된다.
이와 같이 제조된 본 발명의 제1실시예에 따른 반도체 패키지는 반도체칩(1)의 저면이 외부로 그대로 노출되므로 인해 열방출 성능이 매우 향상된다.
또한, 일반적인 반도체 패키지의 아웃터리드(2b)에 해당하는 사이드리드부(210) 및 톱리드부(220)가 몰드바디(7) 외측면에 밀착되어 몰드바디(7)를 감싸는 형태이므로 사이드리드부(210) 및 톱리드부(220)의 변형(즉, 리드 벤트)이 발생할 가능성이 현저히 줄어들게 되어, 리드의 공면성(共面性; coplanarity)을 유지할 수 있으며, 반도체 패키지의 사이즈를 박형화(薄形化) 할 수 있게 된다.
아울러, 본 발명의 제1실시예에 따른 반도체 패키지는 몰드바디(7) 상면으로 톱리드부(220)가 그 두께만큼 돌출되는 구조이므로, 패키지 간의 적층이 가능하다.
즉, 도 5는 본 발명의 제1실시예에 따른 반도체 패키지의 스택예를 나타낸 종단면도로서, 본 발명의 제1실시예에 따른 반도체 패키지의 단품 완성후, 하나의 단품이 하부 패키지를 이루도록 하고, 그 위에 또 하나의 패키지 단품을 적층하여 패키지 스택을 구성한다.
적층시에는, 하부 패키지 상면으로 노출된 톱리드부(220)에 솔더페이스트(8)를 도포한 후, 상기 하부 패키지의 톱리드부(220)에 상부 패키지의 바텀리드부(200)가 맞닿도록 올려놓은 상태에서, 솔더페이스트(8)에 열을 가하여상부 패키지의 바텀리드부(200)와 하부 패키지의 톱리드부(220)가 접합되도록 한다.
한편, 도 5는 본 발명의 제1실시예에 따른 반도체 패키지가 2층 구조로 적층된 예로서, 3층 또는 4층 구조로 적층하여 메모리 용량을 확장시킬 수 있음은 물론이며, 도 5에 도시한 바와는 달리 하부 패키지와 상부 패키지가 동일한 구조를 갖도록 적층하는 것도 가능하다.
다음으로, 본 발명의 제2실시예에 따른 반도체 패키지에 대해 설명하면 다음과 같다.
도 6은 본 발명에 따른 반도체 패키지의 제2실시예를 나타낸 종단면도-(다이패드(3) 타입)로서, 상면에 복수개의 본딩패드(100)가 구비된 반도체칩(1)과; 상기 반도체칩(1)이 안착되는 다이패드(3)와; 상기 다이패드(3) 양측에 이격되어 위치하며 상기 반도체칩(1)의 저면과 동일평면 상에 놓이는 바텀리드부(200)와, 상기 바텀리드부(200)와 직교하도록 상부방향으로 연장형성된 사이드리드부(210)와, 상기 바텀리드부(200)와 평행하도록 상기 사이드리드부(210)로부터 내측으로 연장형성된 톱리드부(220)로 이루어진 리드(2)와; 상기 반도체칩(1)의 본딩패드(100)와 바텀리드부(200)를 전기적으로 연결하는 전도성연결부재와; 상기 바텀리드부(200)의 저면과 사이드리드부(210)의 외측면과 톱리드부(220)의 외측면, 그리고 다이패드(3)의 저면이 노출되도록 상기 반도체칩(1) 및 전도성연결부재를 감싸는 몰드바디(7)가 구비되어 구성된다.
한편, 이와 같이 구성된 본 발명의 제2실시예에 따른 반도체 패키지 제조용리드프레임(9)의 구성은 다음과 같다.
도 7은 도 6의 반도체 패키지 제조용 리드프레임(9) 구조를 나타낸 평면도이며, 도 8은 도 7의 Ⅱ-Ⅱ선을 나타낸 종단면도로서, 본 발명의 제2실시예에 따른 반도체 패키지 제조용 리드프레임(9)은, 프레임 몸체 중앙부에 위치하며 반도체칩(1)이 안착되는 다이패드(3)와 패키징 완료후에 바텀리드부(200)를 이루는 인너리드(2a)가 동일평면 상에 위치하도록 구성된다.
상기한 구성의 리드프레임(9)을 이용한 본 발명의 제2실시예에 따른 반도체 패키지 제조 과정은 후술하는 바와 같다.
먼저, 리드프레임(9)의 다이패드(3) 상면에 에폭시등의 접착제(6)를 도포한 후에, 상기 다이패드(3) 상면에 반도체칩(1)을 부착한다.
그후, 상기 반도체칩(1)의 본딩패드(100)와 리드프레임(9)의 댐바(900) 내측에 위치하는 인너리드(2a)를 전도성연결부재인 골드와이어(5)를 이용하여 와이어 본딩하게 된다.
이 때, 상기 리드프레임(9) 상의 인너리드(2a)는 패키징 완료후, 외부로 노출되는 바텀리드부(200)를 이루게 된다.
한편, 상기와 같이 와이어 본딩을 완료한 후에는, 제1실시예서와 동일한 과정을 거쳐 반도체 패키지를 완성하게 된다.
즉, 제1실시예에서와 마찬가지로 다이패드(3) 저면이 노출 노출되도록 몰딩하고, 몰딩 공정에 의해 몰드바디(7)가 형성된 후에는 댐바(900) 컷팅 및 서포트바(250) 컷팅을 행하고, 이어 아웃터리드(2b)에 대한 포밍을 수행하여댐바(900) 외측의 아웃터리드(2b)가 몰드바디(7) 측면 및 상면을 감싸도록 한다.
이 때, 상기 아웃터리드(2b)가 몰드바디(7)의 외측면을 감싸는 사이드리드부(210)와 몰드바디(7)의 상면을 감싸는 톱리드부(220)로 구성됨은 제1실시예에서와 동일하며, 이로써 본 발명의 제2실시예에 따른 반도체 패키지의 제조가 완료된다.
이와 같이 제조된 본 발명의 제2실시예에 따른 반도체 패키지는 반도체칩(1)이 안착된 다이패드(3)의 저면이 외부로 그대로 노출되므로 인해, 상기 다이패드(3)가 일종의 히트싱크 역할을 수행하므로 인해 우수한 방열특성을 나타내게 된다.
또한, 일반적인 반도체 패키지의 아웃터리드(2b)에 해당하는 사이드리드부(210) 및 톱리드부(220)가 몰드바디(7) 외측면에 밀착되어 몰드바디(7)를 감싸는 형태이므로 사이드리드부(210) 및 톱리드부(220)의 변형(즉, 리드 벤트)이 발생할 가능성이 현저히 줄어들게 되어, 리드의 공면성(共面性;coplanarity)을 유지할 수 있으며, 반도체 패키지의 사이즈를 박형화(薄形化) 할 수 있게 된다.
아울러, 본 발명의 제2실시예에 따른 반도체 패키지 역시 제1실시예의 패키지와 마찬가지로 몰드바디(7) 상면으로 톱리드부(220)가 그 두께만큼 돌출되는 구조이므로, 적층이 가능하다.
즉, 도 9는 본 발명의 제2실시예에 따른 반도체 패키지의 스택예를 나타낸 종단면도로서, 본 발명의 제2실시예에 따른 반도체 패키지 단품 완성후, 하나의 단품이 하부 패키지를 이루도록 하고, 그 위에 또 하나의 패키지 단품을 적층하여 패키지 스택을 구성하게 되며, 그 과정은 제1실시예에서와 동일한 원리로 진행되므로 설명을 생략한다.
한편, 본 발명의 제2실시예에 따른 반도체 패키지 구조 역시, 3층 또는 4층 구조로 적층하여 메모리 용량을 확장시킬 수 있음은 물론이며, 도 9에 도시한 바와는 달리 하부 패키지와 상부 패키지가 동일한 구조를 갖도록 적층하는 것도 가능하다.
다음으로, 본 발명의 제3실시예에 따른 반도체 패키지에 대해 설명하면 다음과 같다.
도 10은 본 발명에 따른 반도체 패키지의 제3실시예를 나타낸 종단면도(-필름타입이고 다운셋된 타입)로서, 본 발명의 제3실시예에 따른 반도체 패키지는 상면에 복수개의 본딩패드(100)가 구비된 반도체칩(1)과; 상기 반도체칩(1) 양측에 이격되어 위치하며 반도체칩(1)의 저면과 동일평면 상에 놓이는 바텀리드부(200)와, 상기 바텀리드부(200)로부터 소정의 각도로 상부방향으로 연장형성된 인너리드부(240)와, 상기 바텀리드부(200)와 평행을 이루도록 상기 인너리드부(240)로부터 외측으로 연장형성된 톱리드부(220)와, 상기 톱리드부(220)와 직교하도록 하부방향으로 연장형성된 사이드리드부(210)와, 상기 톱리드부(220)와 평행을 이룸과 더불어 그 상면이 반도체칩(1)의 저면과 동일평면 상에 위치하도록 상기 사이드리드부(210)로부터 내측으로 연장형성된 로우어리드부(230)로 이루어진 리드(2)와; 상기 반도체칩(1)의 본딩패드(100)와 바텀리드부(200)를 전기적으로 연결하는 전도성연결부재와; 상기 바텀리드부(200)의 저면과 톱리드부(220)의 상면 및, 사이드리드부(210)의 외측면과 로우어리드부(230)의 외측면 그리고 반도체칩(1)의 저면이 노출되도록 상기 반도체칩(1)과 전도성연결부재 및 인너리드부(240)를 감싸는 몰드바디(7)가 구비되어 구성된다.
한편, 이와 같이 구성된 본 발명의 제3실시예에 따른 반도체 패키지 제조용 리드프레임(9)의 구성은 다음과 같다.
도 11은 도 10의 반도체 패키지 제조용 리드프레임 구조를 나타낸 평면도이고, 도 12는 도 11의 Ⅲ-Ⅲ선을 나타낸 종단면도로서, 본 발명의 제3실시예에 따른 반도체 패키지 제조용 리드프레임(9)은, 일반적으로 프레임 몸체 중앙부에 위치하는 다이패드(3)가 생략되고, 그 대신 내열성 접착테이프(4)가 리드프레임(9) 하부의 댐바(900) 내측 영역에 위치하도록 부착되며, 댐바(900) 내측 영역의 인너리드(2a)중 일부 영역이 상향절곡된 구조를 나타낸다.
즉, 인너리드(2a)의 내측 일부 영역은 몰딩후 몰드바디(7) 저면으로 노출되는 바텀리드부(200)를 이루고, 외측 일부 영역은 몰딩후 몰드바디(7) 상면으로 노출되는 톱리드부(220)를 이루며, 상기 인너리드(2a) 영역중 바텀리드부(200)와 톱리드부(220) 사이의 영역은 인너리드부(240)를 이루도록 구성된다.
이와 같이 구성된 리드프레임(9)을 이용한 본 발명의 제3실시예에 따른 반도체 패키지 제조 과정은 후술하는 바와 같다.
먼저, 도 11 및 도 12에 도시한 형태의 리드프레임(9)이 준비된 상태에서, 상기 리드프레임(9) 하부의 댐바(900) 내측 영역에 부착된 접착테이프(4) 상면 중앙부에 반도체칩(1)을 부착한다.
이 때, 상기 접착테이프(4) 상면에는 접착제층이 구비되어 있으므로 별도의 에폭시 도포 공정없이 반도체칩(1)이 접착테이프(4) 상면에 곧바로 부착된다.
즉, 접착테이프(4)는 일반적인 리드프레임(9)에서의 다이패드(3) 역할을 수행하게 된다.
한편, 반도체칩(1)의 부착후에는 상기 반도체칩(1)의 본딩패드(100)와 댐바(900) 내측의 인너리드부(240)를 전도성연결부재인 골드와이어(5)를 이용하여 와이어 본딩한다.
그리고, 와이어 본딩 완료후에는 상기 반도체칩(1)과 골드와이어(5)가 외부로부터 보호될 수 있도록 몰드 툴(tool)을 이용하여 몰딩 공정을 수행하여 몰드바디(7)를 형성하게 된다.
이와 같이, 몰드바디(7) 형성시 접착테이프(4)가 몰드바디(7) 저면으로 노출되고, 리드프레임(9) 상의 인너리드(2a)중 내측 영역은 몰딩 완료후 몰드바디(7) 저면으로 노출되는 바텀리드부(200)를 이루도록 하고, 리드프레임(9) 상의 인너리드(2a)중 외측 영역은 몰딩 완료후 몰드바디(7) 상면으로 노출되는 톱리드부(220)를 이루도록 하며, 상기 인너리드(2a) 영역중 바텀리드부(200)와 톱리드부(220) 사이의 영역은 몰드바디(7) 내에 봉지되는 인너리드부(240)를 이루도록 몰딩하게 된다.
또한, 상기와 같이 하여 몰드바디(7)가 형성된 후에는 댐바(900) 컷팅을 행하여 이웃하고 있는 리드(2) 상호간의 연결이 끊어지도록 하고, 이어서포트바(250)를 절단하여 아웃터리드(2b)가 리드프레임(9)으로부터 분리되도록 한다.
그후, 아웃터리드(2b)에 대한 포밍을 수행하여 댐바(900) 외측의 아웃터리드(2b)가 몰드바디(7) 측면 및 저면 일부를 감싸도록 한다.
이 때, 상기 아웃터리드(2b)는 몰드바디(7)의 외측면을 감싸는 사이드리드부(210)와 몰드바디(7)의 저면을 감싸는 로우어리드부(230)를 이루게 된다.
한편, 상기와 같이 하여 리드 포밍이 완료된 후에는, 반도체칩(1) 및 바텀리드부(200) 저면에 부착되어 있는 접착테이프(4)를 제거하게 되며, 이로써 제3실시예에 따른 반도체 패키지의 제조가 완료된다.
이와 같이 제조된 본 발명의 제3실시예에 따른 반도체 패키지는 반도체칩(1)의 저면이 외부로 그대로 노출되므로 인해 열방출 성능이 매우 향상된다.
또한, 일반적인 반도체 패키지의 아웃터리드(2b)에 해당하는 사이드리드부(210) 및 톱리드부(220)가 몰드바디(7) 외측면에 밀착되어 몰드바디(7)를 감싸는 형태이므로 사이드리드부(210) 및 톱리드부(220)의 변형(즉, 리드 벤트)이 발생할 가능성이 현저히 줄어들게 되어, 리드의 공면성(共面性;coplanarity)을 유지할 수 있으며, 반도체 패키지의 사이즈를 박형화(薄形化) 할 수 있게 된다.
아울러, 본 발명의 제3실시예에 따른 반도체 패키지 역시 몰드바디(7) 상면으로 톱리드부(220)가 노출되고, 몰드바디(7) 하면으로 로우어리드부(230)가 그 두께만큼 돌출되는 구조이므로, 패키지간의 적층이 가능하다.
즉, 도 13a 및 도 13b는 본 발명의 제3실시예에 따른 반도체 패키지의 스택예들을 나타낸 종단면도로서, 본 발명의 제3실시예에 따른 반도체 패키지 단품 완성후, 도 13a 또는 도 13b에 도시한 바와 같은 구조로 하나의 단품이 하부 패키지를 이루도록 하고, 그 위에 또 하나의 패키지 단품을 적층하여 패키지 스택을 구성하게 되며, 그 과정은 제1 및 제2실시예에서와 동일한 원리로 진행되므로 설명을 생략한다.
한편, 본 발명의 제3실시예에 따른 반도체 패키지 구조 역시, 3층 또는 4층 구조로 적층하여 메모리 용량을 확장시킬 수 있음은 물론이며, 도 13a 및 도 13b에 도시한 바와는 달리 하부 패키지와 상부 패키지가 동일한 상·하 구조를 갖도록 적층하는 것도 가능하다.
이하, 본 발명의 제4실시예에 따른 반도체 패키지에 대해 설명하면 다음과 같다.
도 14는 본 발명에 따른 반도체 패키지의 제4실시예를 나타낸 종단면도(-다이패드(3) 있고 다운셋된 타입)로서, 상면에 복수개의 본딩패드(100)가 구비된 반도체칩(1)과; 상기 반도체칩(1)이 안착되는 다이패드(3)와; 상기 다이패드(3) 양측에 이격되어 위치하며 다이패드(3)의 저면과 동일평면 상에 놓이는 바텀리드부(200)와, 상기 바텀리드부(200)로부터 소정의 각도로 상부방향으로 연장형성된 인너리드부(240)와, 상기 바텀리드부(200)와 평행을 이루도록 상기 인너리드부(240)로부터 외측으로 연장형성된 톱리드부(220)와, 상기 톱리드부(220)와 직교하도록 하부방향으로 연장형성된 사이드리드부(210)와, 상기 톱리드부(220)와 평행을 이룸과 더불어 그 상면이 다이패드(3)의 저면과 동일평면 상에 위치하도록 상기 사이드리드부(210)로부터 내측으로 연장형성된 로우어리드부(230)로 이루어진 리드(2)와; 상기 반도체칩(1)의 본딩패드(100)와 바텀리드부(200)를 전기적으로 연결하는 전도성연결부재와; 상기 바텀리드부(200)의 저면과 톱리드부(220)의 상면 및, 사이드리드부(210)의 외측면과 로우어리드부(230)의 외측면, 그리고 반도체칩(1)의 저면이 노출되도록 상기 반도체칩(1)과 전도성연결부재 및 인너리드부(240)를 감싸는 몰드바디(7)가 구비되어 구성된다.
한편, 이와 같이 구성된 본 발명의 제4실시예에 따른 반도체 패키지 제조용 리드프레임(9)의 구성은 다음과 같다.
도 15는 도 14의 반도체 패키지 제조용 리드프레임(9) 구조를 나타낸 평면도이고, 도 16은 도 15의 Ⅳ-Ⅳ선을 나타낸 종단면도로서, 본 발명의 제4실시예에 따른 반도체 패키지 제조용 리드프레임(9)은, 프레임 몸체 중앙부에 위치하며 반도체칩(1)이 안착되는 다이패드(3)와 리드프레임(9) 상의 인너리드(2a)의 내측 일부 영역이 동일평면 상에 위치하여, 몰딩후 리드프레임(9)의 인너리드(2a) 내측 일부 영역이 몰드바디(7) 저면으로 노출되는 바텀리드부(200)를 이루도록 구성되고, 인너리드(2a) 외측 일부 영역은 몰딩후 몰드바디(7) 상면으로 노출되는 톱리드부(220)를 이루도록 구성되며, 상기 인너리드(2a)의 바텀리드부(200)와 톱리드부(220) 사이의 영역은 몰드바디(7) 내에 봉지되는 인너리드부(240)를 이루도록 구성된다.
상기한 구성의 리드프레임(9)을 이용한 본 발명의 제4실시예에 따른 반도체패키지 제조 과정은 후술하는 바와 같다.
먼저, 리드프레임(9)의 다이패드(3) 상면에 에폭시등의 접착제(6)를 도포한 후에, 상기 다이패드(3) 상면에 반도체칩(1)을 부착한다.
그후, 상기 반도체칩(1)의 본딩패드(100)와 리드프레임(9)의 댐바(900) 내측 영역에 위치하는 인너리드(2a)를 전도성연결부재인 골드와이어(5)를 이용하여 와이어 본딩을 수행하게 된다.
이 때, 상기 리드프레임(9) 상에 구비된 인너리드(2a)의 내측 일부 영역은 패키징 완료후, 몰드바디(7) 저면으로 노출되는 바텀리드부(200)를 이루게 되고, 외측 일부영역은 몰드바디(7) 상면으로 노출되는 톱리드부(220)를 이루게 되며, 상기 바텀리드부(200)와 톱리드부(220) 사이의 영역은 몰드바디(7) 내에 봉지되는 인너리드부(240)를 이루게 된다.
한편, 상기와 같이 하여 와이어 본딩을 완료한 후에는, 앞의 각 실시예에서와 동일한 과정을 거쳐 반도체 패키지를 완성하게 된다.
즉, 전술한 각 실시예에서와 마찬가지로 다이패드(3) 저면 및 인너리드(2a) 저면이 노출되도록 몰딩하고, 몰딩 공정에 의해 몰드바디(7)가 형성된 후에는 댐바(900) 컷팅 및 서포트바(250) 컷팅을 행하고, 이어 아웃터리드(2b)에 대한 포밍을 수행하여 댐바(900) 외측의 아웃터리드(2b)가 몰드바디(7) 측면 및 상면을 감싸도록 한다.
이 때, 상기 아웃터리드(2b)가 몰드바디(7)의 외측면을 감싸는 사이드리드부(210)와 몰드바디(7)의 저면을 감싸는 로우어리드부(230)를 이루게 되며, 이로써 본 발명의 제4실시예에 따른 반도체 패키지의 제조가 완료된다.
이와 같이 제조된 본 발명의 제4실시예에 따른 반도체 패키지는 반도체칩(1)이 안착된 다이패드(3)의 저면이 외부로 그대로 노출되므로 인해, 상기 다이패드(3)가 일종의 히트싱크 역할을 수행하므로 인해 열방출 성능이 매우 향상된다.
또한, 일반적인 반도체 패키지의 아웃터리드(2b)에 해당하는 사이드리드부(210) 및 톱리드부(220)가 몰드바디(7) 외측면에 밀착되어 몰드바디(7)를 감싸는 형태이므로 사이드리드부(210) 및 톱리드부(220)의 변형(즉, 리드 벤트)이 발생할 가능성이 현저히 줄어들게 되어, 리드의 공면성(共面性;coplanarity)을 유지할 수 있으며, 반도체 패키지의 사이즈를 박형화(薄形化) 할 수 있게 된다.
아울러, 본 발명의 제4실시예에 따른 반도체 패키지는 몰드바디(7) 상면을 통해 톱리드부(220)가 노출되고, 로우어리드부(230)는 몰드바디(7) 저면으로 그 두께만큼 돌출되는 구조이므로, 패키지 상호간의 적층이 가능하다.
즉, 도 17은 본 발명의 제4실시예에 따른 반도체 패키지의 스택예를 나타낸 종단면도로서, 본 발명의 제4실시예에 따른 반도체 패키지 단품 완성후, 하나의 단품이 하부 패키지를 이루도록 하고, 그 위에 또 하나의 패키지 단품을 적층하여 패키지 스택을 구성하게 되며, 그 과정은 전술한 각 실시예에서와 동일한 원리로 진행되므로 설명을 생략한다.
한편, 본 발명의 제4실시예에 따른 반도체 패키지 구조 역시, 3층 또는 4층구조로 적층하여 메모리 용량을 확장시킬 수 있음은 물론이며, 도 17에 도시한 바와는 달리 하부 패키지와 상부 패키지가 동일한 구조를 갖도록 적층하는 것도 가능하다.
이하, 본 발명의 제5실시예에 대해 설명하면 다음과 같다.
도 18은 본 발명에 따른 반도체 패키지의 제5실시예를 나타낸 종단면도-필름이고 인너리드 업된 타입)으로서, 상면에 복수개의 본딩패드(100)가 구비된 반도체칩(1)과; 상기 반도체칩(1) 양측에 이격되어 위치함과 더불어 상기 반도체칩(1)의 저면으로부터 일정높이 상승되어 위치하는 와이어 본딩면을 가지며 상기 와이어 본딩면의 끝단에서 소정의 각도로 상향절곡형성된 인너리드부(240)와, 상기 인너리드부(240)의 본딩면과 평행을 이루도록 상기 인너리드부(240)로부터 외측으로 연장형성된 톱리드부(220)와, 상기 톱리드부(220)와 직교하도록 하부방향으로 연장형성된 사이드리드부(210)와, 상기 톱리드부(220)와 평행을 이룸과 더불어 반도체칩(1)의 저면과 동일평면 상에 위치하도록 상기 사이드리드부(210)로부터 내측으로 연장형성된 로우어리드부(230)로 이루어진 리드(2)와; 상기 반도체칩(1)의 본딩패드(100)와 인너리드부(240)의 와이어본딩면을 전기적으로 연결하는 전도성연결부재와; 상기 톱리드부(220)의 외측면과 사이드리드부(210)의 외측면 및, 로우어리드부(230)의 저면과 반도체칩(1)의 저면이 노출되도록 상기 반도체칩(1)과 전도성연결부재 및 인너리드부(240)를 감싸는 몰드바디(7)가 구비되어 구성된다.
한편, 이와 같이 구성된 본 발명의 제5실시예에 따른 반도체 패키지 제조용 리드프레임(9)의 구성은 다음과 같다.
도 19는 도 18의 반도체 패키지 제조용 리드프레임(9) 구조를 나타낸 평면도이고, 도 20은 도 19의 Ⅴ-Ⅴ선을 나타낸 종단면도로서, 본 발명의 제5실시예에 따른 반도체 패키지 제조용 리드프레임(9)은, 일반적으로 프레임 몸체 중앙부에 위치하는 다이패드(3)가 생략되고, 그 대신 내열성 접착테이프(4)가 리드프레임(9) 하부의 댐바(900) 내측 영역에 위치하도록 부착되며, 댐바(900) 내측 영역의 인너리드(2a)중 내측 선단부가 반도체칩(1) 저면으로부터 일정 높이 상승한 위치에 위치하도록 형성되며, 상기 인너리드(2a)중 내측 선단부로부터 외측으로 연장형성된 일부 영역이 업셋(upset)되어 구성된다.
이와 같이 구성된 리드프레임(9)을 이용한 본 발명의 제5실시예에 따른 반도체 패키지 제조 과정은 후술하는 바와 같다.
먼저, 도 15 및 도 16에 도시한 형태의 리드프레임(9)이 준비된 상태에서, 상기 리드프레임(9) 하부의 댐바(900) 내측 영역에 부착된 접착테이프(4) 상면 중앙부에 반도체칩(1)을 부착한다.
이 때, 상기 접착테이프(4) 상면에는 접착제층이 구비되어 있으므로 별도의 에폭시 도포 공정없이 반도체칩(1)이 접착테이프(4) 상면에 곧바로 부착된다.
즉, 접착테이프(4)는 일반적인 리드프레임(9)에서의 다이패드(3) 역할을 수행하게 된다.
한편, 반도체칩(1)의 부착후에는 상기 반도체칩(1)의 본딩패드(100)와 댐바(900) 내측의 인너리드부(240)를 전도성연결부재인 골드와이어(5)를 이용하여 와이어 본딩한다.
그리고, 와이어 본딩 완료후에는 상기 반도체칩(1)과 골드와이어(5)가 외부로부터 보호될 수 있도록 몰드 툴(tool)을 이용하여 몰딩 공정을 수행하여 몰드바디(7)를 형성하게 된다.
이와 같이, 몰드바디(7) 형성시, 접착테이프(4)는 몰드바디(7) 저면으로 노출되고, 리드프레임(9) 상의 인너리드(2a) 영역중 일부 영역은 몰딩 완료후 몰드바디(7) 내측에 봉지되는 인너리드부(240)를 이루게 되고, 인너리드(2a) 영역중 외측 영역은 몰딩 완료후 몰드바디(7) 상면으로 노출되는 톱리드부(220)를 이루게 된다.
아울러, 몰드바디(7) 형성을 위한 몰딩 공정 수행시, 몰드바디(7) 저면 가장자리 영역에는 포밍시 아웃터리드(2b)의 일부 영역인 로우어리드부(230)가 그 내측에 위치하여 몰드바디(7) 저면과 동일면에 위치하도록 하는 요입홈(700)이 형성된다.
또한, 상기와 같이 하여 몰드바디(7)가 형성된 후에는 댐바(900) 컷팅을 행하여 이웃하고 있는 리드(2) 상호간의 연결이 끊어지도록 하고, 이어 서포트바(250)를 절단하여 아웃터리드(2b)가 리드프레임(9)으로부터 분리되도록 한다.
그후, 아웃터리드(2b)에 대한 포밍을 수행하여 댐바(900) 외측의 아웃터리드(2b)가 몰드바디(7) 측면 및 저면 일부를 감싸도록 한다.
즉, 상기 아웃터리드(2b)중 일부 영역은 몰드바디(7)의 외측면을 감싸는 사이드리드부(210)와 몰드바디(7)의 저면 일부 영역을 감싸는 로우어리드부(230)를 이루게 된다.
한편, 상기와 같이 하여 리드 포밍이 완료된 후에는, 반도체칩(1) 및 바텀리드부(200) 저면에 부착되어 있는 접착테이프(4)를 제거하게 되며, 이로써 제5실시예에 따른 반도체 패키지의 제조가 완료된다.
이와 같이 제조된 본 발명의 제5실시예에 따른 반도체 패키지는 반도체칩(1)의 저면이 외부로 그대로 노출되므로 인해 열방출 성능이 매우 향상된다.
또한, 일반적인 반도체 패키지의 아웃터리드(2b)에 해당하는 사이드리드부(210) 및 로우어리드부(230)가 몰드바디(7) 외측면에 밀착되어 몰드바디(7)를 감싸는 형태이므로 사이드리드부(210) 및 로우어리드부(230)의 변형(즉, 리드 벤트)이 발생할 가능성이 현저히 줄어들게 되어, 리드의 공면성(共面性;coplanarity)을 유지할 수 있으며, 반도체 패키지의 사이즈를 박형화(薄形化) 할 수 있게 된다.
아울러, 본 발명의 제5실시예에 따른 반도체 패키지는 몰드바디(7) 상면으로 톱리드부(220)가 그 두께만큼 돌출되는 구조이므로, 적층이 가능하다.
즉, 도 21은 본 발명의 제5실시예에 따른 반도체 패키지의 스택예를 나타낸 종단면도로서, 본 발명의 제5실시예에 따른 반도체 패키지 단품 완성후, 하나의 단품이 하부 패키지를 이루도록 하고, 그 위에 또 하나의 패키지 단품을 적층하여 패키지 스택을 구성하게 되며, 그 과정은 전술한 각 실시예에서와 동일한 원리로 진행되므로 설명을 생략한다.
한편, 본 발명의 제5실시예에 따른 반도체 패키지 구조 역시, 3층 또는 4층 구조로 적층하여 메모리 용량을 확장시킬 수 있음은 물론이며, 도 21에 도시한 바와는 달리 하부 패키지와 상부 패키지가 동일한 구조를 갖도록 적층하는 것도 가능하다.
이하, 본 발명의 제6실시예에 따른 반도체 패키지에 대해 설명하면 다음과 같다.
도 22는 본 발명에 따른 반도체 패키지의 제6실시예를 나타낸 종단면도- 다이패드(3) 있고 인너리드 업된 타입)으로서, 상면에 복수개의 본딩패드(100)가 구비된 반도체칩(1)과; 상기 반도체칩(1)이 안착되는 다이패드(3)와; 상기 반도체칩(1) 양측에 이격되어 위치함과 더불어 상기 다이패드(3) 저면으로부터 일정 높이 승되어 위치하는 와이어본딩면을 가지며 상기 와이어본딩면 끝단에서 소정의 각도로 상향절곡형성된 인너리드부(240)와, 상기 인너리드부(240)의 와이어본딩면과 평행을 이루도록 상기 인너리드부(240)로부터 외측으로 연장형성된 톱리드부(220)와, 상기 톱리드부(220)와 직교하도록 하부방향으로 연장형성된 사이드리드부(210)와, 상기 톱리드부(220)와 평행을 이룸과 더불어 다이패드(3)의 저면과 동일평면 상에 위치하도록 상기 사이드리드부(210)로부터 내측으로 연장형성된 로우어리드부(230)로 이루어진 리드(2)와; 상기 반도체칩(1)의 본딩패드(100)와 인너리드부(240)의 와이어본딩면을 전기적으로 연결하는 전도성연결부재와; 상기 톱리드부(220)의 외측면과 사이드리드부(210)의 외측면 및, 로우어리드부(230)의 저면과 다이패드(3)의 저면이 노출되도록 상기 반도체칩(1)과 전도성연결부재 및 인너리드부(240)를 감싸는 몰드바디(7)가 구비되어 구성된다.
한편, 이와 같이 구성된 본 발명의 제6실시예에 따른 반도체 패키지 제조용리드프레임(9)의 구성은 다음과 같다.
도 23은 도 22의 반도체 패키지 제조용 리드프레임(9) 구조를 나타낸 평면도이고, 도 24는 도 23의 Ⅵ-Ⅵ선을 나타낸 종단면도로서, 본 발명의 제4실시예에 따른 반도체 패키지 제조용 리드프레임(9)은, 프레임 몸체 중앙부에 위치하며 반도체칩(1)이 안착되는 다이패드(3)와 리드프레임(9) 상의 인너리드(2a)의 내측 일부 영역이 동일평면 상에 위치하여 몰딩후 리드프레임(9)의 인너리드(2a) 내측 일부 영역이 몰드바디(7) 내에 봉지되는 인너리드부(240)를 이루도록 구성되고, 인너리드(2a) 외측 일부 영역은 몰딩후 몰드바디(7) 상면으로 노출되는 톱리드부(220)를 이루도록 구성된다.
한편, 상기한 구성의 리드프레임(9)을 이용한 본 발명의 제6실시예에 따른 반도체 패키지 제조 과정은 후술하는 바와 같다.
먼저, 리드프레임(9)의 다이패드(3) 상면에 에폭시등의 접착제(6)를 도포한 후에, 상기 다이패드(3) 상면에 반도체칩(1)을 부착한다.
그후, 상기 반도체칩(1)의 본딩패드(100)와 리드프레임(9)의 댐바(900) 내측 영역에 위치하는 인너리드(2a)를 전도성연결부재인 골드와이어(5)를 이용하여 와이어 본딩을 수행하게 된다.
이 때, 상기 리드프레임(9) 상에 구비된 인너리드(2a)의 내측 일부 영역은 패키징 완료후, 몰드바디(7) 내에 봉지되는 인너리드부(240)를 이루게 되고, 인너리드(2a) 외측 일부 영역은 몰드바디(7) 상면으로 노출되는 톱리드부(220)를 이루게 된다.
한편, 상기와 같이 하여 와이어 본딩을 완료한 후에는, 앞의 각 실시예에서와 동일한 원리로 공정을 진행하여 반도체 패키지를 완성하게 된다.
즉, 전술한 실시예에서와 마찬가지로 다이패드(3)의 저면이 노출되도록 몰딩하고, 몰딩 공정에 의해 몰드바디(7)가 형성된 후에는 댐바(900) 컷팅 및 서포트바(250) 컷팅을 행하고, 이어 아웃터리드(2b)에 대한 포밍을 수행하여 댐바(900) 외측의 아웃터리드(2b)가 몰드바디(7) 측면 및 저면을 감싸도록 한다.
아울러, 몰드바디(7) 형성을 위한 몰딩 공정 수행시, 몰드바디(7) 저면 가장자리 영역에는 포밍시 아웃터리드(2b)의 일부 영역인 로우어리드부(230)가 그 내측에 위치하여 몰드바디(7) 저면과 동일면에 위치하도록 하는 요입홈(700)이 형성된다.
한편, 상기와 같이 하여 아웃터리드(2b)의 포밍이 완료되면, 본 발명의 제6실시예에 따른 반도체 패키지의 제조가 완료된다.
이와 같이 제조된 본 발명의 제6실시예에 따른 반도체 패키지는 반도체칩(1)이 안착된 다이패드(3)의 저면이 외부로 그대로 노출되므로 인해, 상기 다이패드(3)가 일종의 히트싱크 역할을 수행하므로 인해 열방출 성능이 매우 향상된다.
또한, 일반적인 반도체 패키지의 아웃터리드(2b)에 해당하는 사이드리드부(210) 및 톱리드부(220)가 몰드바디(7) 외측면에 밀착되어 몰드바디(7)를 감싸는 형태이므로 사이드리드부(210) 및 톱리드부(220)의 변형(즉, 리드 벤트)이 발생할 가능성이 현저히 줄어들게 되어, 리드의공면성(共面性;coplanarity)을 유지할 수 있으며, 반도체 패키지의 사이즈를 박형화(薄形化) 할 수 있게 된다.
아울러, 본 발명의 제6실시예에 따른 반도체 패키지는 몰드바디(7) 상면을 통해 톱리드부(220)가 그 두께만큼 돌출되고, 로우어리드부(230)는 몰드바디(7) 저면으로 노출되는 구조이므로, 반도체 패키지 상호간의 적층이 가능하다.
즉, 도 25는 본 발명의 제6실시예에 따른 반도체 패키지의 스택예를 나타낸 종단면도로서, 본 발명의 제6실시예에 따른 반도체 패키지 단품 완성후, 하나의 단품이 하부 패키지를 이루도록 하고, 그 위에 또 하나의 패키지 단품을 적층하여 패키지 스택을 구성하게 되며, 그 과정은 전술한 각 실시예에서와 동일한 원리로 진행되므로 설명을 생략한다.
상기한 본 발명의 제6실시예에 따른 반도체 패키지 구조 역시, 3층 또는 4층 구조로 적층하여 메모리 용량을 확장시킬 수 있음은 물론이며, 도 5에 도시한 바와는 달리 하부 패키지와 상부 패키지가 동일한 구조를 갖도록 적층하는 것도 가능하다.
아울러, 상기한 각 실시예의 반도체 패키지는 메트릭스 타입 또는 싱글 타입의 리드프레임 상에서 모두 구현가능하다.
한편, 본 발명은 상기한 실시예들에 한정되지 않으며, 본 발명의 기술 사상의 범주를 벗어나지 않는 한 치수와 형상 및 재질 등의 변경이 가능함은 물론이다.
이상에서와 같이, 본 발명의 각 실시예에 따른 반도체 패키지는 짧은 신호선과 높은 열방출 성능을 갖는 한편 리드 벤트가 방지되어 기계적·전기적 신뢰성이 뛰어날 뿐만 아니라, 사이즈가 경박단소화되며, 적층을 통해 메모리 용량의 확장이 가능하게 된다.
특히, 제1, 제3, 제5실시예의 반도체 패키지의 경우, 다이패드가 생략되므로 인해 리드프레임의 구조가 단순해지며, 다이 본딩시 반도체칩 부착을 위한 에폭시 도포과정이 생략되는 등 다이 본딩 공정의 단순화를 도모할 수 있게 된다.

Claims (13)

  1. 상면에 복수개의 본딩패드가 구비된 반도체칩과;
    상기 반도체칩 양측에 이격되어 위치하며 상기 반도체칩의 저면과 동일평면 상에 놓이는 바텀리드부와, 상기 바텀리드부와 직교하도록 상부방향으로 연장형성된 사이드리드부와, 상기 바텀리드부와 평행하도록 상기 사이드리드부로부터 내측으로 연장형성된 톱리드부로 이루어진 리드와;
    상기 반도체칩의 본딩패드와 바텀리드부를 전기적으로 연결하는 전도성연결부재와;
    상기 바텀리드부의 저면과 사이드리드부의 외측면과 톱리드부의 외측면 그리고 반도체칩의 저면이 노출되도록 상기 반도체칩 및 전도성연결부재를 감싸는 몰드바디가 구비됨을 특징으로 하는 적층형 반도체 패키지.
  2. 상면에 복수개의 본딩패드가 구비된 반도체칩과;
    상기 반도체칩 양측에 이격되어 위치하며 반도체칩의 저면과 동일평면 상에 놓이는 바텀리드부와, 상기 바텀리드부로부터 소정의 각도로 상부방향으로 연장형성된 인너리드부와, 상기 바텀리드부와 평행을 이루도록 상기 인너리드부로부터 외측으로 연장형성된 톱리드부와, 상기 톱리드부와 직교하도록 하부방향으로 연장형성된 사이드리드부와, 상기 톱리드부와 평행을 이룸과 더불어 그 상면이 반도체칩의 저면과 동일평면 상에 위치하도록 상기 사이드리드부로부터 내측으로 연장형성된 로우어리드부로 이루어진 리드와;
    상기 반도체칩의 본딩패드와 바텀리드부를 전기적으로 연결하는 전도성연결부재와;
    상기 바텀리드부의 저면과 톱리드부의 상면 및, 사이드리드부의 외측면과 로우어리드부의 외측면, 그리고 반도체칩의 저면이 노출되도록 상기 반도체칩과 전도성연결부재 및 인너리드부를 감싸는 몰드바디가 구비됨을 특징으로 하는 적층형 반도체 패키지.
  3. 제 1 항 또는 제 2 항에 있어서,
    반도체칩 하부에 상기 반도체칩이 안착되는 다이패드가 위치하고,
    상기 다이패드의 저면과 리드의 바텀리드부가 동일 평면상에 위치하게 됨을 특징으로 하는 적층형 반도체 패키지.
  4. 상면에 복수개의 본딩패드가 구비된 반도체칩과;
    상기 반도체칩 양측에 이격되어 위치함과 더불어 상기 반도체칩의 저면으로부터 소정의 높이로 상승되어 위치하는 인너리드부와, 상기 인너리드부의 와이어본딩면과 평행을 이루도록 상기 인너리드부로부터 외측으로 연장형성된 톱리드부와, 상기 톱리드부와 직교하도록 하부방향으로 연장형성된 사이드리드부와, 상기 톱리드부와 평행을 이룸과 더불어 반도체칩의 저면과 동일평면 상에 위치하도록 상기 사이드리드부로부터 내측으로 연장형성된 로우어리드부로 이루어진 리드와;
    상기 반도체칩의 본딩패드와 인너리드부의 와이어본딩면을 전기적으로 연결하는 전도성연결부재와;
    상기 톱리드부의 외측면과 사이드리드부의 외측면 및, 로우어리드부의 저면과 반도체칩의 저면이 노출되도록 상기 반도체칩과 전도성연결부재 및 인너리드부를 감싸는 몰드바디가 구비됨을 특징으로 하는 적층형 반도체 패키지.
  5. 제 4 항에 있어서,
    반도체칩 하부에 상기 반도체칩이 안착되는 다이패드가 위치하고,
    상기 다이패드의 저면과 리드의 바텀리드부가 동일 평면상에 위치하게 됨을 특징으로 하는 반도체 패키지.
  6. 다이패드가 없는 리드프레임 하부의 댐바 내측 영역에 내열성(耐熱性) 접착테이프가 부착되는 단계와,
    상기 접착테이프 상면 중앙부에 반도체칩을 부착하는 단계와,
    상기 반도체칩의 본딩패드와 리드프레임의 리드를 전도성연결부재로 연결하는 단계와,
    상기 내열성 접착테이프 저면이 노출되도록 상기 반도체칩 및 전도성연결부재를 감싸는 몰드바디를 형성하는 단계와,
    상기 몰드바디의 측면 및 상면 일부를 감싸도록 댐바 외측 영역의 리드부를 절곡하는 단계와,
    상기 내열성 접착테이프를 제거하는 단계를 포함하여서 됨을 특징으로 하는 적층형 반도체 패키지 제조방법.
  7. 제 6 항에 있어서,
    다이패드가 없는 리드프레임 하부의 댐바 내측 영역에 내열성(耐熱性) 접착테이프를 부착하고, 상기 접착테이프 상면 중앙부에는 반도체칩을 부착하는 대신,
    상기 다이패드가 구비된 리드프레임의 다이패드 상에 반도체칩을 부착하는 단계가 구비됨을 특징으로 하는 적층형 반도체 패키지 제조방법.
  8. 다이패드가 없는 리드프레임 하부의 댐바 내측 영역에 내열성(耐熱性) 접착테이프가 부착되는 단계와,
    상기 접착테이프 상면 중앙부에 반도체칩을 부착하는 단계와,
    상기 반도체칩의 본딩패드와 인너리드를 전도성연결부재로 연결하는 단계와,
    상기 접착테이프 저면이 노출되도록 상기 반도체칩 및 전도성연결부재를 감싸는 몰드바디를 형성하는 단계와,
    상기 리드프레임의 댐바 및 서포트바를 컷팅하는 단계와,
    상기 내열성 접착테이프를 제거하는 단계와,
    상기 몰드바디의 측면 및 하면을 감싸도록 상기 댐바 외측 영역의 리드부를 절곡하는 단계를 포함하여서 됨을 특징으로 하는 적층형 반도체 패키지 제조방법.
  9. 제 8 항에 있어서,
    다이패드가 없는 리드프레임 하부의 댐바 내측 영역에 내열성(耐熱性) 접착테이프를 부착하고, 상기 접착테이프 상면 중앙부에는 반도체칩을 부착하는 대신,
    상기 다이패드가 구비된 리드프레임의 다이패드 상에 반도체칩을 부착하는 단계가 구비됨을 특징으로 하는 적층형 반도체 패키지 제조방법.
  10. 다이패드가 없는 리드프레임 하부의 댐바 내측 영역에 내열성(耐熱性) 접착테이프가 부착되는 단계와,
    상기 접착테이프 상면 중앙부에 반도체칩을 부착하는 단계와,
    상기 반도체칩의 본딩패드와 인너리드부의 와이어본딩면을 전도성연결부재로 연결하는 단계와,
    상기 접착테이프 저면이 노출되도록 상기 반도체칩 및 전도성연결부재와 인너리드부를 감싸는 몰드바디를 형성하는 단계와,
    상기 리드프레임의 댐바 및 서포트바를 컷팅하는 단계와,
    상기 내열성 접착테이프를 제거하는 단계와,
    상기 몰드바디의 측면 및 하면을 감싸도록 상기 댐바 외측 영역의 아웃터리드를 절곡하는 단계를 포함하여서 됨을 특징으로 하는 적층형 반도체 패키지 제조방법.
  11. 제 10 항에 있어서,
    상기 댐바 외측 영역의 아웃터리드를 절곡시, 상기 아웃터리드의 일부를 이루는 로우어리드부가 몰드바디 저면 외측으로 돌출됨을 특징으로 하는 적층형 반도체 패키지 제조방법.
  12. 제 11 항에 있어서,
    상기 댐바 외측 영역의 아웃터리드를 절곡시, 상기 아웃터리드의 일부를 이루는 로우어리드부가 몰드바디 저면에 형성된 요입홈 내측으로 삽입되어 몰드바디 저면과 동일평면을 이루게 됨을 특징으로 하는 적층형 반도체 패키지 제조방법.
  13. 제 6 항 또는 제 8 항 중 어느 한 항에 있어서,
    상기 단계를 거쳐 완성된 반도체 패키지 단품들 중,
    하나의 패키지 단품이 하부 패키지를 이루도록 하고,
    그위에 또 하나의 패키지 단품을 적층하여, 서로 전기적으로 연결되도록 하므로써 패키지 스택을 구성하게 됨을 특징으로 하는 적층형 반도체 패키지.
KR1019990054589A 1999-12-02 1999-12-02 적층형 반도체 패키지 및 그 제조방법 KR20010054002A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990054589A KR20010054002A (ko) 1999-12-02 1999-12-02 적층형 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990054589A KR20010054002A (ko) 1999-12-02 1999-12-02 적층형 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20010054002A true KR20010054002A (ko) 2001-07-02

Family

ID=19623300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990054589A KR20010054002A (ko) 1999-12-02 1999-12-02 적층형 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20010054002A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097635A (ko) * 2000-04-25 2001-11-08 이중구 적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097635A (ko) * 2000-04-25 2001-11-08 이중구 적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지

Similar Documents

Publication Publication Date Title
US7786557B2 (en) QFN Semiconductor package
KR20020049944A (ko) 반도체 패키지 및 그 제조방법
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
EP0563264B1 (en) Leadless pad array chip carrier
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
KR100788341B1 (ko) 칩 적층형 반도체 패키지
CN101290929A (zh) 堆栈式芯片封装结构
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR20010054002A (ko) 적층형 반도체 패키지 및 그 제조방법
KR100351925B1 (ko) 적층형 반도체 패키지
KR20050000972A (ko) 칩 스택 패키지
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
KR100462373B1 (ko) 칩스케일 패키지 및 그 제조방법
KR20010066268A (ko) 적층형 반도체 패키지 및 그 제조방법
KR20010068781A (ko) 반도체 칩 패키지
KR19980082949A (ko) 적층 칩 패키지
KR100788340B1 (ko) 반도체 패키지
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR100668817B1 (ko) 반도체 패키지의 제조 방법
KR20020049821A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR20020049823A (ko) 반도체 패키지 및 그 제조방법
KR20020045192A (ko) 칩적층형 반도체 패키지
KR20020065729A (ko) 반도체 패키지
KR20020065733A (ko) 반도체 패키지 및 그 제조방법
KR20010059917A (ko) 회로기판과 이를 이용한 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991202

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20000502

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20001206

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19991202

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020626

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030225

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20031015

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20040809

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20031015

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20030225

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20020626

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I