[go: up one dir, main page]

JP5470928B2 - 固体撮像装置の製造方法 - Google Patents

固体撮像装置の製造方法 Download PDF

Info

Publication number
JP5470928B2
JP5470928B2 JP2009057485A JP2009057485A JP5470928B2 JP 5470928 B2 JP5470928 B2 JP 5470928B2 JP 2009057485 A JP2009057485 A JP 2009057485A JP 2009057485 A JP2009057485 A JP 2009057485A JP 5470928 B2 JP5470928 B2 JP 5470928B2
Authority
JP
Japan
Prior art keywords
layer
forming
electrode
transistor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009057485A
Other languages
English (en)
Other versions
JP2010212471A (ja
Inventor
圭一 中澤
貴幸 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009057485A priority Critical patent/JP5470928B2/ja
Priority to US12/700,967 priority patent/US8247306B2/en
Priority to TW099104212A priority patent/TWI435443B/zh
Priority to KR1020100018895A priority patent/KR20100102533A/ko
Priority to CN201010126975A priority patent/CN101834192A/zh
Priority to EP20100155439 priority patent/EP2228826A3/en
Publication of JP2010212471A publication Critical patent/JP2010212471A/ja
Priority to US13/589,759 priority patent/US8896137B2/en
Application granted granted Critical
Publication of JP5470928B2 publication Critical patent/JP5470928B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、固体撮像装置の製造方法に関するものである。
配線層が形成されている側とは反対側から光を入射させて受光する裏面照射型構造を適用したＣＭＯＳ型固体撮像素子の一例について、図２４の概略構成断面図によって説明する。
図２４に示すように、単結晶シリコン層３６１内に各画素の受光センサ部を構成するフォトダイオードＰＤが形成され、単結晶シリコン層３６１の上方（光入射側）に、カラーフィルター層３６４およびレンズ３６５が設けられている。なお、単結晶シリコン層３６１は、後述するようにシリコン基板を薄くしたものである。
一方、単結晶シリコン層３６１の下方（光入射側とは反対側）には、層間絶縁層３６２に多層の配線層３６３が設けられ、配線層３６３が形成された層間絶縁膜３６２は、その下の支持基板３６６により支持されている。
上記ＣＭＯＳ型固体撮像素子の製造方法は、イオン注入によりシリコン基板（図示せず）の表面付近に、受光センサ部を構成するフォトダイオードＰＤを形成する。そして、シリコン基板上にゲート絶縁膜（図示せず）を介し画素トランジスタのゲート電極３７２を形成する。さらに層間絶縁膜３６２を介して、配線層３６３を順次形成する。
次に、層間絶縁膜３６２の表面を平坦化し、上記シリコン基板を反転して、層間絶縁膜３６２の平坦化された面に支持基板３６６を張り付ける。
次に、シリコン基板の裏面を研磨してシリコン基板を薄くして、上記単結晶シリコン層３６１を形成する。これにより、シリコン基板（単結晶シリコン層３６１）内部にフォトダイオードＰＤが形成される。そして、所定の厚さを有する上記単結晶シリコン層３６１上に平坦化層を介して、カラーフィルター層３６４、レンズ３６５を順次形成する。
このようにして、前記図２４に示したＣＭＯＳ型固体撮像素子３６０を製造することができる（例えば、特許文献１：図３５参照）。
上記製造工程では、最終工程でのレンズ３６５の形成では、既に形成されているフォトダイオードＰＤに対して位置合わせを行う必要がある。このため、位置合わせマーク（アライメントマーク）の存在は不可欠となる。
また、層間絶縁膜３６２側には支持基板３６６が張り付けられているため、通常の方法でパッドコンタクト（図示せず）を形成することが不可能である。
そのため、シリコン基板にフォトダイオードＰＤを形成する際に、シリコン基板の裏面まで貫通する位置合わせマーク用の孔（図示せず）を作製し、その孔内に絶縁層を埋め込んで位置合わせマーク（図示せず）を形成している。この位置合わせマークを用いて、レンズ３６５を形成する際に、フォトダイオードＰＤに対するレンズ３６５の位置合わせを行うことを可能にしている。
しかしながら、上記の構成では、パッドを形成する電極の取り出しは、その電極が配線層側に形成されているため、光入射側から単結晶シリコン層を掘って電極上部を開口する開口部を形成する必要があり、工程数の増大、製造コストの増大となっていた。また、開口部の底部にパッドの電極があるため、その電極に接続される配線が開口部周囲と接触しないようにするため、開口部を広く形成する必要があり、その分、素子面積の増大となっていた。
また、上記構成とは別の構成が開示されている。図示はしていないが、例えば、配線が形成されている配線絶縁層上にシリコン層が形成され、このシリコン層にフォトダイオードが形成されている。また上記シリコン層を貫通して配線絶縁層の上部にいたるコンタクト層が形成されている。上記コンタクト層の側周にはシリコン層と絶縁する絶縁層が形成されている。上記コンタクト層の下部は配線絶縁層内に形成された配線層の配線に接続され、その上部はパッド電極に接続され、パッド部を構成している。
上記コンタクト層の材料には、タングステン（Ｗ）等の金属を用いている。この金属としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、もしくはそれらの合金を用いることができるとしている。
また、シリコン層には、上記絶縁層と同材質の絶縁層がシリコン層を貫通する状態に形成されていて、アライメントマークを形成している。
この従来技術では、アライメントマークを形成する絶縁層と、コンタクト層を形成する金属は別々の工程で形成される。しかも、コンタクト層を形成する接続孔にアライメントマークを形成する絶縁層を埋め込んでから、この接続孔内の絶縁層を除去した後、新に形成した絶縁層を介して金属を埋め込んでコンタクト層を形成している（例えば、特許文献１：図１参照）。そのため、製造工程が複雑になっている。
特開２００５−１５０４６３号公報
解決しようとする問題点は、シリコン層を貫通して形成された開口の底部にパッドの電極が形成されているので、電極に配線を接続しやすくするためには、開口を大きく形成する必要がある。そのため、素子面積が大きくなっていた点である。またパッドを形成する電極を光入射側に形成しようとすると、アライメントマークの形成工程とコンタクト部の形成工程が同一でないため、製造工程が複雑になっていた点である。
本発明は、パッドの電極をいわゆる裏面側（光入射側）に形成することを可能にして素子面積を縮小し、アライメントマークとコンタクト部の構成を同一とすることで、同一工程で製造することを可能にして、製造工程を簡略化することを可能にする。
本発明の製造方法に係わる固体撮像装置は、シリコン層と、前記シリコン層に形成されていて入射光を光電変換した信号電荷を処理して出力する画素部と、前記シリコン層中で前記画素部の周辺に形成された位置合わせマークと、前記シリコン層の第１面に形成された配線層内の第１電極と前記シリコン層の前記第１面とは反対の第２面に絶縁膜を介して形成された第２電極とを接続するコンタクト部とを有し、前記位置合わせマークと前記コンタクト部は、ともに、前記シリコン層を貫通する孔内に同一材料の絶縁層を介して形成された同一導電材料の導電層からなる。
本発明の製造方法に係わる固体撮像装置では、パッド部の第２電極がシリコン層の第１面側に形成されているので、パッドの電極を露出させるためのシリコン層を貫通する開口を形成する必要はない。また、従来の開口を形成する位置に形成されるコンタクト部は、パッド部の第１電極と第２電極との電気的接続がとれればよいので、従来の開口より小さい占有面積で形成することが可能になっている。また、位置合わせマークとコンタクト部を形成するそれぞれの孔内に同一材料の絶縁層を介して同一導電材料の導電層で位置合わせマークとコンタクト部がされている。このため、位置合わせマークとコンタクト部を、同一工程で形成することを可能にしている構造となっている。
本発明の固体撮像装置の製造方法は、シリコン基板の第１面側より、位置合わせマークが形成される第１孔とパッドのコンタクト部が形成される第２孔を形成する工程と、前記第１孔と前記第２孔のそれぞれの内部に絶縁層を介して多結晶シリコン又は非晶質シリコンを埋め込んで、前記第１孔に位置合わせマークと前記第２孔にコンタクト部を形成する工程と、前記シリコン基板に、入射光を光電変換し信号電荷を出力する画素部の受光部を形成するとともに、前記受光部より信号電荷を読み出して出力する画素部のトランジスタと、画素部から出力された信号を処理する周辺回路部のトランジスタを形成する工程と、前記シリコン基板の第１面側において、前記トランジスタを構成するソース・ドレイン領域、ゲート電極、前記位置合わせマーク、及び、前記コンタクト部上にシリサイド層を形成する工程と、前記シリコン基板の第１面に第１絶縁膜を形成し、この第１絶縁膜上に前記コンタクト部に接続する接続電極を形成する工程と、前記第１絶縁膜上に、前記接続電極に接続されるパッド部の第１電極を含む配線層を形成する工程と、前記シリコン基板の前記第１面とは反対の第２面側を前記コンタクト部が露出するまで除去し、残した前記シリコン基板の露出面に第２絶縁膜を形成する工程と、前記シリコン基板の第２面側の前記第２絶縁膜に前記コンタクト部に接続するパッド部の第２電極を形成する工程を有する。
本発明の固体撮像装置の製造方法では、パッド部の第２電極をシリコン層の第２面側に形成するので、パッドの電極を露出させるためのシリコン層を貫通する開口部を形成する必要がない。また、従来の開口部を形成する位置に形成されるコンタクト部は、パッド部の第１電極と第２電極との電気的接続がとれればよいので、従来の開口部より小さい占有面積で形成される。また、位置合わせマークとコンタクト部を形成するそれぞれの孔内に同一材料の絶縁層を介して同一導電材料の導電層で、かつ同一工程で位置合わせマークとコンタクト部がされる。このため、位置合わせマークとコンタクト部を形成する工程が簡略化される。
本発明の固体撮像装置の製造方法は、第２電極がシリコン層の第２面側に形成されているため、パッドの電極を取り出すための開口部が形成される必要がないので、素子面積を縮小できるという利点がある。また、パッドの電極を取り出すための開口部を形成する必要がない構成であるため、製造工程を簡単化できる。
本発明の固体撮像装置の製造方法は、位置合わせマークとコンタクト部とを同一工程で形成できるため、工程数が削減できるので、製造工程を簡単化でき、それに伴って製造コストを削減できるという利点がある。
本発明の第１実施の形態に係る固体撮像装置の構成の第１例を示した概略構成断面図である。 本発明の第２実施の形態に係る固体撮像装置の製造方法の第１例を示した製造工程断面図である。 固体撮像装置の製造方法の第１例を示した製造工程断面図である。 固体撮像装置の製造方法の第１例を示した製造工程断面図である。 固体撮像装置の製造方法の第１例を示した製造工程断面図である。 固体撮像装置の製造方法の第１例を示した製造工程断面図である。 固体撮像装置の製造方法の第１例を示した製造工程断面図である。 固体撮像装置の製造方法の第１例を示した製造工程断面図である。 固体撮像装置の製造方法の第１例を示した製造工程断面図である。 固体撮像装置の製造方法の第１例を示した製造工程断面図である。 固体撮像装置の製造方法の第１例を示した製造工程断面図である。 固体撮像装置の製造方法の比較例を示した製造工程断面図である。 固体撮像装置の製造方法の比較例を示した製造工程断面図である。 固体撮像装置の製造方法の比較例を示した製造工程断面図である。 固体撮像装置の製造方法の比較例を示した製造工程断面図である。 固体撮像装置の製造方法の比較例を示した製造工程断面図である。 固体撮像装置の製造方法の比較例を示した製造工程断面図である。 固体撮像装置の製造方法の比較例を示した製造工程断面図である。 固体撮像装置の製造方法の比較例を示した製造工程断面図である。 固体撮像装置の製造方法の比較例を示した製造工程断面図である。 固体撮像装置の製造方法の比較例を示した製造工程断面図である。 固体撮像装置の製造方法の比較例を示した製造工程断面図である。 本発明の固体撮像装置を適用した撮像装置の構成の一例を示したブロック図である。 固体撮像装置の製造方法の従来例を示した概略構成断面図である。
以下、発明を実施するための形態（以下、実施の形態とする）について説明する。
＜１．第１の実施の形態＞
［固体撮像装置の構成の第１例］
本発明の第１実施の形態に係る固体撮像装置の構成の第１例を、図１の概略構成断面図によって説明する。
図１に示すように、シリコン層１１に、入射光を光電変換し信号電荷を出力する画素部２０と、出力された信号電荷を処理する周辺回路部３０を分離する素子分離領域１２が形成されている。この素子分離領域１２は、例えばＳＴＩ（Shallow Trench Isolation）構造で形成されている。なお、画素部２０内の受光部２１と画素トランジスタ部（図示せず）との分離には拡散層分離を用いることもできる。
上記シリコン層１１には、入射光を光電変換する受光部２１が形成されている。また上記受光部２１で光電変換されて得られた信号電荷を出力する画素トランジスタ部（図示せず）が形成されている。さらに、上記受光部２１および上記画素トランジスタ部を有する画素部２０の周辺に、周辺回路部３０のトランジスタ３１が形成されている。
上記受光部２１は、例えばフォトダイオードからなり、例えば、Ｎ型領域と、このＮ型領域の例えば光入射側に形成されたＰ+型領域で形成されている。
図示はされていないが、上記画素トランジスタ部のトランジスタは、通常、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタの４トランジスタ構成となっている。もしくは３トランジスタ構成となっている。
また、例えば、リセットトランジスタ、増幅トランジスタおよび選択トランジスタの画素トランジスタ群が二つの受光部の共通の画素トランジスタとなっていてもよい。もしくは上記トランジスタ群が四つの受光部の共通の画素トランジスタとなっていてもよい。
上記転送トランジスタは、受光部２１のフォトダイオードのカソード電極と電荷電圧変換部であるフローティングディフュージョン部との間に接続されている。そして、受光部２１で光電変換され、ここに蓄積された信号電荷（ここでは、電子）を、ゲート電極（制御電極）に転送パルスが与えられることによってフローティングディフュージョン部に転送する。
上記リセットトランジスタは、リセット線にドレイン電極が、フローティングディフュージョン部にソース電極がそれぞれ接続されている。そして、受光部２１からフローティングディフュージョン部への信号電荷の転送に先立って、ゲート電極にリセットパルスが与えられることによってフローティングディフュージョン部の電位をリセット電圧にリセットする。
上記増幅トランジスタは、フローティングディフュージョン部にゲート電極が、画素電源にドレイン電極がそれぞれ接続されている。そして、リセットトランジスタによってリセットされた後のフローティングディフュージョン部の電位をリセットレベルとして出力する。さらに転送トランジスタによって信号電荷が転送された後のフローティングディフュージョン部の電位を信号レベルとして出力する。
上記選択トランジスタは、例えば、ドレイン電極が増幅トランジスタのソース電極に接続され、ソース電極が出力信号線に接続されている。そしてゲート電極に選択パルスが与えられることによってオン状態となり、画素を選択状態として増幅トランジスタから出力される信号を出力信号線に出力する。
上記周辺回路部３０のトランジスタは、例えば、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ等の複数のトランジスタで形成されている。図面では代表して一つのトランジスタ３１を示している。
例えば、上記シリコン層１１の第１面上には、ＰＭＯＳトランジスタとＮＭＯＳトランジスタのそれぞれのゲート絶縁膜３２が形成され、このゲート絶縁膜３２上にゲート電極３３が形成されている。このゲート電極３３は、例えばポリシリコンで形成される。
また、ゲート電極３３をポリシリコンで形成した場合、ＮＭＯＳトランジスタのゲート電極にはｎ型不純物がドーピングされている。例えばリン（Ｐ）またはヒ素（Ａｓ）が、約１×１０15／ｃｍ2〜１×１０16／ｃｍ2程度のドーズ量でドーピングされている。
ＰＭＯＳトランジスタのゲート電極にはｐ型不純物がドーピングされている。例えばホウ素（Ｂ）または二フッ化ホウ素（ＢＦ2）またはインジウム（Ｉｎ）が、約１×１０15／ｃｍ2〜１×１０16／ｃｍ2程度のドーズ量でドーピングされている。
上記ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタの各ゲート電極３３の両側におけるシリコン層１１にはＬＤＤ領域（図示せず）を介してソース・ドレイン領域３５、３６が形成されている。また、図示はしていないが、シリコン層１１には上記フローティングディフュージョン部も形成されている。
また、上記ソース・ドレイン領域３５、３６の上面およびゲート電極３３の上面には、シリサイド層３７、３８、３９が形成されている。このシリサイド層３７、３８、３９は、例えば、コバルトシリサイド（ＣｏＳｉ2）、ニッケルシリサイド（ＮｉＳｉ）、チタンシリサイド（ＴｉＳｉ2）、白金シリサイド（ＰｔＳｉ）、タングステンシリサイド（ＷＳｉ2）などが用いられている。
また、周辺回路部３０の各ゲート電極３３の側壁には、サイドウォール３４が形成されている。このサイドウォール３４は、例えば酸化シリコン膜、窒化シリコン膜の２層構造、もしくは酸化シリコン膜、窒化シリコン膜、酸化シリコン膜の３層構造に形成されている。なお、画素トランジスタ部のゲート電極（図示せず）の側壁にもサイドウォールが形成されている。また、上記受光部２１上やフローティングディフュージョン部（図示せず）上には上記サイドウォール３４を形成するときに用いた上記サイドウォール形成膜７４が残されている。このサイドウォール形成膜７４はシリサイド化を防ぐシリサイドブロック膜の機能を有するものでる。
このように、画素部２０には、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタ等からなる画素トランジスタ部が形成されている。また、周辺回路部３０にはトランジスタ（ＮＭＯＳトランジスタとＰＭＯＳトランジスタ）３１が形成されている。
また上記シリコン層１１の画素部２０の周辺には、上記シリコン層１１を貫通する状態に、位置合わせマーク５０とコンタクト部６１が形成されている。
上記位置合わせマーク５０は、上記シリコン層１１を貫通する状態に形成された第１孔１３の内部に絶縁層１５を介して形成された導電層１６からなる。また、上記コンタクト部６１は、上記シリコン層１１を貫通する状態に形成された第２孔１４の内部に絶縁層１５を介して形成された導電層１６からなる。すなわち、上記位置合わせマーク５０の絶縁層１５と上記コンタクト部６１の絶縁層１５は同一材料からなる絶縁層である。また上記位置合わせマーク５０の導電層１６と上記コンタクト部６１の導電層１６は同一材料からなる導電層である。したがって、位置合わせマーク５０の絶縁層１５と上記コンタクト部６１の絶縁層１５は同一材料層で形成されることができる。また位置合わせマーク５０の導電層１６と上記コンタクト部６１の導電層１６は同一材料層で形成されることができる。
上記絶縁層１５は、例えば、酸化シリコン膜、窒化シリコン膜等で形成されている。また、上記導電層１６は、導電型を有する不純物（例えば、ホウ素（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）、インジウム（Ｉｎ）等）をドーピングした多結晶シリコン（ポリシリコン）膜もしくは非晶質シリコン（アモルファスシリコン）膜で形成されている。
上記コンタクト部６１の導電層１６の図面における下部側の表面には、シリサイド層１７が形成されている。このシリサイド層１７には、例えば、コバルトシリサイド（ＣｏＳｉ2）、ニッケルシリサイド（ＮｉＳｉ）、チタンシリサイド（ＴｉＳｉ2）、白金シリサイド（ＰｔＳｉ）、タングステンシリサイド（ＷＳｉ2）などが用いられている。
このように、上記コンタクト部６１の導電層１６表面にシリサイド層１７が形成されることによって、コンタクト部６１と後に説明する配線層４５に形成される第１電極４４（本例では、第１電極４４に接続する接続電極４３）との接触抵抗が低減される。
上記シリコン層１１の光入射側とは反対側の第２面（図面では下側の面）には、第１絶縁膜４１（第１絶縁膜の下層４１Ａ、第１絶縁膜の上層４１Ｂ）が形成され、この第１絶縁膜４１に上記コンタクト部６１に接続する接続電極４３が形成されている。
上記第１絶縁膜４１表面（図面では下側の面）には、上記接続電極４３に接続されるパッド部６０の第１電極４４を含む配線層４５が形成されている。この配線層４５は、層間絶縁膜４６中に複数層の配線４７（上記第１電極４４を含む）が形成されているものである。
上記配線層４５（層間絶縁膜４６）の表面は平坦化されていて、その平坦化された面には支持基板８０が張り合わされている。
上記シリコン層１１の第２面（図面では上面）には、第２絶縁膜６５が形成され、この第２絶縁膜６５に形成された開口部６７を通じて上記導電層１６の露出表面に接続するパッド部６０の第２電極６６が形成されている。
また、上記第２絶縁膜６５上には、上記受光部２１に入射される入射光の光路にカラーフィルター層９１が形成されている。
さらに、上記カラーフィルター層９１上には、上記受光部２１に入射光を導く集光レンズ９２が形成されている。
また図示したように、周辺回路部３０上には遮光膜９３が形成されていてもよい。この場合、遮光膜９３を被覆する絶縁膜９４が形成され、カラーフィルター層９１はこの絶縁膜９４上に形成される。
このように、固体撮像装置１が構成されている。
上記固体撮像装置１では、パッド部６０の第２電極６６がシリコン層１１の第２面側（光入射側）に形成されているので、パッドの第１電極４４を露出させるためのシリコン層１１を貫通する開口部を形成する必要はない。また、従来の開口部を形成する位置に形成されるコンタクト部６１は、パッド部６０の第１電極４４と第２電極６６との電気的接続がとれればよいので、従来の開口部より小さい占有面積で形成されることが可能になっている。また、位置合わせマーク５０とコンタクト部６１を形成するそれぞれの孔内に同一材料の絶縁層１５を介して同一導電材料の導電層１６で位置合わせマーク５０とコンタクト部６１がされている。このため、位置合わせマーク５０とコンタクト部６１を、同一工程で形成することを可能とする構造となっている。よって、製造工程を簡単化できる。
［固体撮像装置の構成の第２例］
次に、本発明の第１実施の形態に係る固体撮像装置の構成の第２例を説明する。
第２例の固体撮像装置は、前記図１によって説明した固体撮像装置１において、シリサイド層を形成せず、上記導電層１６を金属で形成したものである。この金属には、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）等を用いることができる。またそれらの金属の合金を用いることもできる。さらに、シリサイド層、導電層１６以外の構成要素は前記第１例の固体撮像装置１と同一である。
このように、導電層１６が金属で形成されることによって、第１電極４４（実質は接続電極４３）との接触抵抗をさらに低減できる。
＜２．第２の実施の形態＞
［固体撮像装置の製造方法の第１例］
本発明の第２実施の形態に係る固体撮像装置の製造方法の第１例を、図２〜図１１の製造工程断面図によって説明する。
図２（１）に示すように、シリコン基板１０に入射光を光電変換し信号電荷を出力する画素部２０と、出力された信号電荷を処理する周辺回路部３０の形成領域を分離する素子分離領域１２を形成する。この素子分離領域１２を形成するには、まず、上記シリコン基板１０の第１面（表面）に酸化シリコン膜（図示せず）を介して窒化シリコン膜７１を形成する。
次いで、通常のレジスト塗布技術によって、上記窒化シリコン膜７１上にレジスト膜（図示せず）を形成する。続いて、通常のリソグラフィー技術によって上記レジスト膜をパターニングして、素子分離領域が形成される領域上に開口部を有するレジストパターン（図示せず）を形成する。このレジストパターンをエッチングマスクに用いて、上記窒化シリコン膜７１、酸化シリコン膜をエッチングし、開口部を形成した後、上記レジストパターンを除去する。
次に、上記窒化シリコン膜をエッチングマスクに用いて上記シリコン基板１０に素子分離領域が形成される素子分離溝を形成する。その後、この素子分離溝に絶縁膜を埋め込み、上記窒化シリコン膜７１上の余剰な絶縁膜を、例えば化学的機械研磨（ＣＭＰ）によって除去する。なお、上記絶縁膜を埋め込む前に素子分離溝の内面を酸化させて酸化膜を形成してもよい。
その後、上記窒化シリコン膜７１を、例えば、熱リン酸を用いたウエットエッチングによって除去する。図面では、窒化シリコン膜７１を除去する直前の状態を示した。
次に、図３（２）に示すように、上記シリコン基板１０上に窒化シリコン膜７２を形成する。上記同様に、通常のレジスト塗布技術によって、上記窒化シリコン膜７２上にレジスト膜（図示せず）を形成する。続いて、通常のリソグラフィー技術によって、上記レジスト膜をパターニングして、位置合わせマークを形成する領域上、およびパッド部の電極に接続されるコンタクト部を形成する領域上に開口部を形成したレジストパターン（図示せず）を形成する。このレジストパターンをエッチングマスクに用いて、上記窒化シリコン膜７２、酸化シリコン膜をエッチングし、開口部７３を形成する。そして上記レジストパターンを除去する。
さらに開口部７３を形成した窒化シリコン膜７２をエッチングマスクにして、上記シリコン基板１０に位置合わせマークが形成される第１孔１３とパッドのコンタクト部が形成される第２孔１４を形成する。
上記位置合わせマークおよびコンタクト部を形成する領域は、例えば、上記画素部２０が形成される領域の周辺部になる。また、上記第２孔１４は、後の工程でシリコン基板１０を薄膜化してシリコン層を形成したときのシリコン層の厚さに相当した深さ（１μｍ〜５μｍ程度）に形成する。このような深さに上記第２孔１４を形成することで、シリコン層を貫通するように形成される。なお、上記第２孔１４の口径の大きさは、抵抗値に影響するため、導電層を埋め込むことができる範囲内で大きいほうが望ましい。例えば、１μｍ程度が好ましい。
次に、図４（３）に示すように、上記第１孔１３と上記第２孔１４のそれぞれの内部に絶縁層１５を介して導電層１６を埋め込む。このとき、上記窒化シリコン膜７２上にも上記絶縁層１５、導電層１６が形成される。
上記絶縁層１５は、例えば、上記第２孔１４を埋め込むことがないように、かつ、シリコン基板１０との絶縁性が確保できる膜厚以上に形成される。例えば、１００ｎｍ以上５００ｎｍ以下の膜厚に形成される。ただし、上記第２孔１４の口径を１μｍとした場合、上記絶縁層１５の膜厚が５００ｎｍでは上記第２孔１４が埋め込まれてしまうので、上記絶縁層１５を埋め込む領域が残るように、上記絶縁層１５の膜厚は１００ｎｍ以上２００ｎｍ以下にすることが好ましい。このように、上記絶縁層１５の膜厚は、シリコン基板１０との絶縁性が確保できる膜厚以上で、上記絶縁層１５が埋め込まれる領域を残すようにすることが重要である。
上記絶縁層１５は、例えば、酸化シリコン膜、窒化シリコン膜等で形成される。また、上記導電層１６は、導電型を有する不純物（例えば、ホウ素（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）、インジウム（Ｉｎ）等）をドーピングした多結晶シリコン（ポリシリコン）膜もしくは非晶質シリコン（アモルファスシリコン）膜で形成される。
また、上記絶縁層１５、導電層１６は、均一な膜厚に形成されることが好ましいので、例えば化学的気相成長（ＣＶＤ）法によって形成される。
次に、図５（４）に示すように、上記シリコン基板１０上の余剰な導電層１６、絶縁層１５を除去する。その結果、上記第１孔１３の内部に上記絶縁層１５を介して導電層１６が埋め込まれた位置合わせマーク５０が形成される。同時に、上記第２孔１４の内部に上記絶縁層１５を介して導電層１６が埋め込まれたコンタクト部６１を形成する。
上記導電層１６、絶縁層１５の除去は、エッチバックによる。もちろん、化学的機械研磨（ＣＭＰ）法によってもよい。
なお、上記シリコン基板１０表面に対して、上記位置合わせマーク５０や上記コンタクト部６１の部分に段差が生じてもかまわない。
次に、図６（５）に示すように、上記シリコン基板１０に、入射光を光電変換する受光部２１を形成する。また上記受光部２１で光電変換されて得られた信号電荷を出力する画素トランジスタ部（図示せず）を形成する。さらに、上記受光部２１および上記画素トランジスタ部を有する画素部２０の周辺に、周辺回路部３０のトランジスタ３１を形成する。
上記受光部２１は、例えばフォトダイオードからなり、例えば、Ｎ型領域と、このＮ型領域の例えば光入射側に形成されたＰ+型領域で形成される。
上記画素トランジスタ部のトランジスタ（図示せず）は、図示はされていないが、通常、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタの４トランジスタ構成となっている。もしくは３トランジスタ構成となっている。
また、例えば、リセットトランジスタ、増幅トランジスタおよび選択トランジスタの画素トランジスタ群が二つの受光部の共通の画素トランジスタとなっていてもよい。もしくは上記トランジスタ群が四つの受光部の共通の画素トランジスタとなっていてもよい。
上記周辺回路部３０のトランジスタ３１は、例えば、ＰＭＯＳトランジスタとＮＭＯＳトランジスタで形成される。図面では代表して一つのトランジスタを示している。
例えば、シリコン基板１０上に、ＰＭＯＳトランジスタとＮＭＯＳトランジスタのそれぞれのゲート絶縁膜３２を形成する。次にゲート絶縁膜３２上にゲート電極３３を形成する。このゲート電極３３は、例えばＬＰ−ＣＶＤ法により、ポリシリコンを堆積して形成する。
また、ゲート電極３３をポリシリコンで形成した場合、ゲート電極３３にパターニングする前のゲート電極を形成する膜（ゲート電極形成膜）に対してゲート空乏化対策を行う。このゲート空乏化とは、ゲート絶縁膜の膜厚が薄膜化するに伴い、物理的なゲート絶縁膜の膜厚だけでなくゲートポリシリコン内の空乏層の膜厚の影響が無視できなくなって、実効的なゲート絶縁膜の膜厚が薄くならず、トランジスタ性能が落ちてしまうという問題である。
例えば、ＮＭＯＳトランジスタの形成領域の上記ゲート電極形成膜にｎ型不純物をドーピングする。例えばリン（Ｐ）またはヒ素（Ａｓ）を、約１×１０15／ｃｍ2〜１×１０16／ｃｍ2程度のドーズ量でイオン注入する。
次いで、ＰＭＯＳトランジスタの形成領域の上記ゲート電極形成膜にｐ型不純物をドーピングする。このドーピングは、例えばホウ素（Ｂ）または二フッ化ホウ素（ＢＦ2）またはインジウム（Ｉｎ）を、約１×１０15／ｃｍ2〜１×１０16／ｃｍ2程度のドーズ量でイオン注入する。
上記各イオン注入は、どちらを先に行ってもよい。また、上記各イオン注入においても、今後の各イオン注入においても、一般的なイオン注入と同様に、適宜、レジストからなるイオン注入マスクを形成してイオン注入を行う。そして、イオン注入後にイオン注入マスクのレジストを除去する。
次に、各ＭＯＳトランジスタのＬＤＤ領域（図示せず）を形成する。
まず、周辺回路部３０に形成されるＮＭＯＳトランジスタに関しては、各ゲート電極３３の両側における半導体基板１０にＬＤＤ領域（図示せず）を形成する。ＬＤＤ領域は、イオン注入により形成され、イオン注入種に例えばヒ素（Ａｓ）もしくはリン（Ｐ）を用い、ドーズ量を例えば１×１０13／ｃｍ2〜１×１０15／ｃｍ2に設定する。このとき、同時に上記画素トランジスタ部に形成されるＭＯＳトランジスタに関しても、各ゲート電極の両側における半導体基板１０にＬＤＤ領域を形成してもよい。また、このＬＤＤ領域の形成に先立ってポケット拡散層を形成してもよい。
周辺回路部３０のＰＭＯＳトランジスタの形成領域に関しては、各ゲート電極３３の両側における半導体基板１０にＬＤＤ領域（図示せず）を形成する。このＬＤＤ領域は、イオン注入により形成され、イオン注入種に例えば二フッ化ホウ素（ＢＦ2）またはホウ素（Ｂ）またはインジウム（Ｉｎ）を用い、ドーズ量を例えば１×１０13／ｃｍ2〜１×１０15／ｃｍ2に設定する。また、このＬＤＤ領域の形成に先立ってポケット拡散層を形成してもよい。
次に、周辺回路部３０の各ゲート電極３３の側壁にサイドウォール３４を形成する。図面では代表して一つのトランジスタを示している。
上記サイドウォール３４は、全面にサイドウォール形成膜を成膜した後、このサイドウォール形成膜をエッチバックすることにより形成される。このサイドウォール３４は、例えば酸化シリコン膜、窒化シリコン膜の２層構造、もしくは酸化シリコン膜、窒化シリコン膜、酸化シリコン膜の３層構造に形成される。なお、同時に、画素トランジスタ部のゲート電極の側壁にもサイドウォールを形成する。このとき、上記受光部２１上やフローティングディフュージョン部（図示せず）が形成される領域上に上記サイドウォール形成膜７４を残しておいて、それを後の工程のシリサイド層を形成する際のシリサイドブロック膜に用いることもできる。これによって、白傷やランダムノイズの発生を抑制することができる。
次に、周辺回路部３０の各ＭＯＳトランジスタの形成領域にソース・ドレイン領域３５，３６を形成する。図面では代表して一つのトランジスタを示している。
まず、例えば、周辺回路部３０のＮＭＯＳトランジスタの形成領域にソース・ドレイン領域を形成する。すなわち、ＮＭＯＳトランジスタの各ゲート電極の両側に、ＬＤＤ領域を介して、半導体基板１０に上記ソース・ドレイン領域が形成される。上記ソース・ドレイン領域は、イオン注入により形成され、イオン注入種に例えばヒ素（Ａｓ）またはリン（Ｐ）を用い、ドーズ量を例えば１×１０15／ｃｍ2〜１×１０16／ｃｍ2に設定する。このとき、同時に上記画素トランジスタ部に形成されるＭＯＳトランジスタに関しても、各ゲート電極の両側における半導体基板１０にソース・ドレイン領域を形成してもよい。また、同時にフローティングディフュージョン部も形成されてもよい。
次に、周辺回路部３０のＰＭＯＳトランジスタの形成領域にソース・ドレイン領域を形成する。すなわち、ＰＭＯＳトランジスタの各ゲート電極の両側に、上記ＬＤＤ領域を介して、半導体基板１０に上記ソース・ドレイン領域が形成される。上記ソース・ドレイン領域は、イオン注入により形成され、イオン注入種に例えばホウ素（Ｂ）または二フッ化ホウ素（ＢＦ2）を用い、ドーズ量を例えば１×１０15／ｃｍ2〜１×１０16／ｃｍ2に設定する。
次に、各ソース・ドレイン領域３５，３６の活性化アニールを行う。この活性化アニールは、例えば約８００℃〜１１００℃で行う。この活性化アニールを行う装置は、例えばＲＴＡ（Rapid Thermal Annealing ）装置、スパイク−ＲＴＡ装置などを用いることができる。
次に、画素トランジスタ部を被覆する第２シリサイドブロック膜（図示せず）を形成する。
これによって、上記サイドウォール形成膜（第１シリサイドブロック膜）７４を残した上記受光部２１上、フローティングディフュージョン部（図示せず）上、画素トランジスタ部（図示せず）上が、第１、第２シリサイドブロック膜で被覆される。
次に、周辺回路部３０の各ＭＯＳトランジスタのソース・ドレイン領域３５、３６上およびゲート電極３３上にシリサイド層３７、３８、３９を形成する。図面では代表して一つのトランジスタを示している。同時に上記コンタクト部６１の導電層１６表面にシリサイド層１７を形成する。このとき、位置合わせマーク５０の導電層１６上にもシリサイド層１７が形成される。
上記シリサイド層３７、３８、３９、１７には、コバルトシリサイド（ＣｏＳｉ2）、ニッケルシリサイド（ＮｉＳｉ）、チタンシリサイド（ＴｉＳｉ2）、白金シリサイド（ＰｔＳｉ）、タングステンシリサイド（ＷＳｉ2）などを用いる。
上記シリサイド層３７、３８、３９、１７の形成例として、ニッケルシリサイドを形成する一例を以下に説明する。
まず全面にニッケル（Ｎｉ）膜を形成する。このニッケル膜は、例えばスパッタ装置を用いて、例えば１０ｎｍの厚さに形成される。次いで、３００℃〜４００℃程度でアニール処理を行って、ニッケル膜と下地にシリコンとを反応させて、ニッケルシリサイド層を形成する。その後、未反応なニッケルをウエットエッチングにより除去する。このウエットエッチングによって、絶縁膜以外のシリコンまたはポリシリコン表面のみ、自己整合的にシリサイド層３７、３８、３９、１７が形成される。
その後、５００℃〜６００℃程度で再度、アニール処理を行い、ニッケルシリサイド層を安定化させる。
上記シリサイド化工程では、画素トランジスタ部の各ＭＯＳトランジスタのソース・ドレイン領域（図示せず）、ゲート電極（図示せず）上にはシリサイド層が形成されない。これは、シリサイドの金属が受光部２１上まで拡散することによる白傷や暗電流の増加をなくすためである。
このように、上記コンタクト部６１の導電層１６表面にシリサイド層１７が形成されることによって、コンタクト部６１と配線層に形成される第１電極（本例では、第１電極に接続する接続電極）との接触抵抗が低減される。
次に、図７（６）に示すように、上記シリコン基板１０上にエッチング停止層となる第１絶縁膜４１（第１絶縁膜の下層４１Ａ、第１絶縁層の上層４１Ｂ）を形成し、この第１絶縁膜４１に前記コンタクト部６１に接続する接続電極４３（４３Ｃ）を形成する。同時に周辺回路部３０のトランジスタ３１に接続する接続電極４３（４３Ｔ）を形成する。さらに同時に、図示はしていないが、画素トランジスタ部のトランジスタ、フローティングディフュージョン部等に接続する接続電極も形成される。
次に、図８（７）に示すように、上記第１絶縁膜４１上に、上記接続電極４３Ｃに接続されるパッド部６０の第１電極４４を含む配線層４５を形成する。以下、上記接続電極４３Ｃを含めて第１電極４４とする。この配線層４５は、層間絶縁膜４６中に複数層の配線４７（上記第１電極４４を含む）が形成されているものである。その一部の配線４７は接続電極４３（４３Ｔ）に接続されている。
次に、図９（８）に示すように、上記配線層４５（層間絶縁膜４６）の表面を平坦化した後、その平坦化した面に支持基板８０を張り合わせる。
その後、上記シリコン基板１０の裏面側（２点鎖線で示す部分）を除去して、上記シリコン基板１０を薄膜化してシリコン層１１を形成する。この結果、上記第１孔１３および上記第２孔１４のそれぞれの内部に形成された導電層１６が露出される。
次に、図１０（９）に示すように、上記シリコン基板１０（シリコン層１１）の第２面（裏面）に第２絶縁膜６５を形成する。そして、通常のレジスト塗布技術、リソグラフィ技術によってエッチングマスクを形成し、このエッチングマスクを用いたエッチングによって、第２絶縁膜６５に上記パッド部６０の導電層１６を露出させる開口部６７を形成する。その後、この開口部６７内を通じて上記導電層１６に接続するパッド部６０の第２電極６６を形成する。この第２電極６６の形成は、通常の配線形成技術による。例えば、導電膜を形成した後、エッチングによってパターニングを行って、上記第２電極６６を形成する。
次に、図１１（１０）に示すように、上記シリコン基板１０（シリコン層１１）の第２面（裏面）側の上記第２絶縁膜６５上で、上記受光部２１に入射される入射光の光路に、カラーフィルター層９１を形成する。
さらに、上記カラーフィルター層９１上に、上記受光部２１に入射光を導く集光レンズ９２を形成する。なお、上記第２電極６６上に形成された上記カラーフィルター層９１、集光レンズ９２を形成する層は除去して、第２電極６６表面は露出させておく。
また、上記カラーフィルター層９１を形成するに先立ち、周辺回路部３０の第２絶縁膜６５上に遮光膜９３を形成してもよい。この場合、遮光膜９３を被覆する絶縁膜９４を形成しておく。したがって、カラーフィルター層９２はこの絶縁膜９４上に形成される。
このようにして、固体撮像装置１が完成する。
上記固体撮像装置の製造方法では、パッド部６０の第２電極６６をシリコン層１１の第２面側に形成するので、従来技術のようにパッドの電極を露出させるためのシリコン層を貫通する開口部を形成する必要がない。また、従来の開口部を形成する位置に形成されるコンタクト部６１は、パッド部６０の第１電極４４と第２電極４７との電気的接続がとれればよいので、従来の開口部より小さい占有面積で形成できる。また、位置合わせマーク５０とコンタクト部６１を形成するそれぞれの孔内に同一材料の絶縁層１５を介して同一導電材料の導電層１６で、かつ同一工程で位置合わせマーク５０とコンタクト部６１がされる。このため、位置合わせマーク５０とコンタクト部６１を形成する工程が簡略化される。
よって、位置合わせマーク５０とコンタクト部６１とを同一工程で形成できるため、工程数が削減できるので、製造工程を簡単化でき、それに伴って製造コストを削減できるという利点がある。
［固体撮像装置の製造方法の第２例］
次に、本発明の第２実施の形態に係る固体撮像装置の製造方法の第２例を説明する。
第２例の固体撮像装置の製造方法は、前記図２〜図１１によって説明した固体撮像装置１の製造方法において、上記導電層１６を金属で形成し、導電層１６の表面にシリサイド層を形成しない製造方法である。この金属には、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）等を用いることができる。またそれらの金属の合金を用いることもできる。さらに、導電層１６を金属で形成すること、および導電層１６表面にシリサイド層を形成しないこと以外の製造工程は前記第１例の固体撮像装置１の製造方法と同一である。
このように、導電層１６が金属で形成されることによって、第１電極４４（実質は接続電極４３）との接触抵抗をさらに低減できる。
［固体撮像装置の製造方法の比較例］
次に、固体撮像装置の製造方法の比較例を、図１２〜図２２の製造工程断面図によって説明する。
図１２（１）に示すように、シリコン基板１１０表面（第１面）に酸化シリコン膜（図示せず）を介して窒化シリコン膜１７１を形成する。
次いで、レジストマスク（図示せず）を用いたエッチング技術によって、位置合わせマーク（アライメントマーク）およびパッド部のコンタクト部が形成される領域上の上記窒化シリコン膜１７１上に開口部１７２、１７３を形成する。その後、レジストマスクを除去する。
次に、上記窒化シリコン膜１７１をエッチングマスクに用いて上記シリコン基板１１０に、位置合わせマークが形成される第１孔１１３とパッドの形成領域に形成される第２孔１１４を形成する。この第２孔１１４は、後の工程で、パッドの電極を取り出すために形成される開口部の側部を囲むように形成される。すなわち、平面視、リング状の孔となる。
次に、図１３（２）に示すように、上記第１孔１１３と上記第２孔１１４のそれぞれの内部に絶縁層１１５を介して多結晶シリコン（ポリシリコン）を埋め込んで埋め込み層１１６を形成する。この多結晶シリコン層の代わりに非晶質シリコン（アモルファスシリコン）層を用いてもよい。
次に、図１４（３）に示すように、上記窒化シリコン膜１７１（前記図１２（１）参照）上の余剰な多結晶シリコン層１１６、絶縁層１１５（前記図１３（２）参照）を除去する。その結果、上記第１孔１１３の内部に上記絶縁層１１５を介して多結晶シリコン層１１６が埋め込まれた位置合わせマーク１５０が形成される。同時に、上記第２孔１１４の内部に上記絶縁層１１５を介して埋め込み層１１６が埋め込まれる。
上記埋め込み層１１６、絶縁層１１５の除去は、エッチバックによる。もちろん、化学的機械研磨（ＣＭＰ）法によってもよい。
なお、上記位置合わせマーク１５０の表面や上記第２孔１１４に埋め込んだ埋め込み層１１６の表面に段差が生じてもかまわない。
その後、上記窒化シリコン膜１７１を除去する。図面では、上記窒化シリコン膜１７１を除去した後の状態を示した。
次に、図１５（４）に示すように、シリコン基板１１０に入射光を光電変換し信号電荷を出力する画素部１２０と、出力された信号電荷を処理する周辺回路部１３０の形成領域を分離する素子分離溝１１７を形成する。
この素子分離溝１１７を形成するには、まず、上記シリコン基板１１０の第１面（表面）に酸化シリコン膜（図示せず）を介して窒化シリコン膜１７４を形成する。
次いで、上記窒化シリコン膜１７４の所定位置に開口部を設け、その窒化シリコン膜１７４をエッチングマスクに用いたエッチングによって、上記シリコン基板１１０に素子分離溝１１７を形成する。このとき、位置合わせマークの形成領域の第１孔１１３上部側、およびパッド部の形成領域の第２孔１１４の上部側にも溝１５２、１６２を形成する。
次に、図１６（５）に示すように、上記素子分離溝１１７、溝１５２、１６２の内部に絶縁膜１１８を埋め込み、上記窒化シリコン膜１７４上の余剰な絶縁膜を、例えば化学的機械研磨（ＣＭＰ）によって除去する。なお、上記絶縁膜１１８を埋め込む前に素子分離溝１１７、溝１５２、１６２の内面を酸化させて酸化膜を形成してもよい。このようにして、上記素子分離溝１１７の内部に素子分離領域１１２を形成する。
なお、図面では、窒化シリコン膜１７４上に形成された余剰な絶縁膜１１８が除去された後の状態を示している。
次に、図１７（６）に示すように、上記シリコン基板１１０に、入射光を光電変換する受光部１２１を形成する。また上記受光部１２１で光電変換されて得られた信号電荷を出力する画素トランジスタ部（図示せず）を形成する。さらに、上記受光部１２１および上記画素トランジスタ部を有する画素部１２０の周辺に、周辺回路部１３０のトランジスタ１３１を形成する。
上記受光部１２１、上記画素トランジスタ部のトランジスタ（図示せず）、上記周辺回路部１３０のトランジスタ１３１は、前記本発明の固体撮像装置の製造方法の第１例で説明したのと同様な工程で形成される。例えば、シリコン基板１１０上にゲート絶縁膜１３２を介してゲート電極１３３を形成し、その側壁にサイドウォール１３４を形成する。次に、ゲート電極１３３の両側にシリコン基板１１０にソース・ドレイン領域１３５、１３６を形成する。
次に、周辺回路部１３０の各ＭＯＳトランジスタのソース・ドレイン領域１３５、１３６上およびゲート電極１３３上にシリサイド層１３７、１３８、１３９を形成する。図面では代表して一つのトランジスタを示している。
上記シリサイド層１３７、１３８、１３９は、前記本発明の固体撮像装置の製造方法の第１例で説明したのと同様な工程で形成される。
次に、図１８（７）に示すように、上記シリコン基板１１０上にエッチング停止膜１４１、第１絶縁膜１４２を形成し、この第１絶縁膜１４２に周辺回路部１３０のトランジスタ１３１に接続する接続電極１４３を形成する。同時に、図示はしていないが、画素トランジスタ部のトランジスタ、フローティングディフュージョン部等に接続する接続電極も形成される。
次に、図１９（８）に示すように、上記第１絶縁膜１４２上に、上記接続電極１４３に接続される配線１４７、パッド部の第１電極１４４を含む配線層１４５を形成する。この配線層１４５は、層間絶縁膜１４６中に上記接続電極１４３に接続される配線１４７を含む複数層の配線１４７および第１電極１４４が形成されているものである。
次に、図２１（９）に示すように、上記配線層１４５（層間絶縁膜１４６）の表面を平坦化した後、その平坦化した面に支持基板１８０を張り合わせる。
その後、上記シリコン基板１１０の裏面側（２点鎖線で示す部分）を除去して、上記シリコン基板１１０を薄膜化してシリコン層１１１を形成する。この結果、上記第１孔１１３および上記第２孔１１４のそれぞれの内部に形成された絶縁層１１５が露出される。
次に、図２１（１０）に示すように、上記シリコン基板１１０（シリコン層１１１）の第２面（裏面）に、第２絶縁膜１６５を介して上記受光部１２１に入射される入射光の光路にカラーフィルター層１９１を形成する。
さらに、上記カラーフィルター層１９１上に、上記受光部１２１に入射光を導く集光レンズ１９２を形成する。
次に、図２２（１１）に示すように、上記第２絶縁膜１６５側より、この第２絶縁膜１６５、シリコン層１１１、エッチング停止膜１４１、第１絶縁膜１４２等を貫通して層間絶縁膜１４６の一部を開口して、上記第１電極１４４に達する開口部１４８を形成する。
このように、上記製造方法の従来技術では、上記パッド部の第１電極１４４に達する開口部１４８を形成する必要があり、この工程が本発明の製造方法の工程よりも多くなることがわかる。また、本発明の製造方法では、先に述べたように、位置合わせマーク５０とコンタクト部６１が同時に形成されるので、位置合わせマーク５０に対してコンタクト部６１を形成する工程を別途行う必要がない。また、従来技術の製造工程をほぼ転用して本発明の製造方法を実施できるので、新たな工程を行うプロセス的な負荷が少ないという利点もある。すなわち、従来技術で用いていた既存の製造装置を用いて、本発明の製造方法を実施できる。このため、製造コスト、設備コストの増加がなく、開口部１４８を形成しない分、製造工程ストの削減が可能になる。
［固体撮像装置の適用例］
次に、本発明の固体撮像装置を適用した撮像装置の構成の一例を、図２３のブロック図によって説明する。
図２３に示すように、撮像装置２００は、撮像部２０１に固体撮像装置２１０を備えている。この撮像部２０１の集光側には像を結像させる集光光学部２０２が備えられ、また、撮像部２０１には、それを駆動する駆動回路、固体撮像装置で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部２０３が接続されている。また上記信号処理部２０３によって処理された画像信号は画像記憶部（図示せず）によって記憶させることができる。このような撮像装置２００において、上記固体撮像装置２１０には、前記実施の形態で説明した固体撮像装置１を用いることができる。
本発明の撮像装置２００では、本願発明の固体撮像装置１を用いることから、固体撮像装置１の分光バランスを整えることができるため、自然に近い色に画像を整える際の画像合成マージンができ、色補正が容易にできるので、色再現性に優れた画像が得られるという利点がある。
また、上記撮像装置２００は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。また、上記撮像装置２００は、上記のような撮像装置にも適用可能である。ここで、撮像装置は、例えば、カメラや撮像機能を有する携帯機器のことをいう。また「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。
１…固体撮像装置、１０…シリコン基板、１１…シリコン層、１３…第１孔、１４…第２孔、１５…絶縁層、１６…導電層、２０…画素部、２１…受光部、３０…周辺回路部、４１…第１絶縁膜、４３…接続電極、４４…第１電極、４５…配線層、５０…位置合わせマーク、６０…コンタクト部、６５…第２絶縁膜、６６…第２電極

Claims (2)

  1. シリコン基板の第１面側より、位置合わせマークが形成される第１孔とパッドのコンタクト部が形成される第２孔を形成する工程と、
    前記第１孔と前記第２孔のそれぞれの内部に絶縁層を介して多結晶シリコン又は非晶質シリコンを埋め込んで前記第１孔に位置合わせマークと前記第２孔にコンタクト部を形成する工程と、
    前記シリコン基板に、入射光を光電変換し信号電荷を出力する画素部の受光部を形成するとともに、前記受光部より信号電荷を読み出して出力する画素部のトランジスタと、画素部から出力された信号を処理する周辺回路部のトランジスタを形成する工程と、
    前記シリコン基板の第１面側において、前記トランジスタを構成するソース・ドレイン領域、ゲート電極、前記位置合わせマーク、及び、前記コンタクト部上にシリサイド層を形成する工程と、
    前記シリコン基板の第１面に第１絶縁膜を形成し、この第１絶縁膜上に前記コンタクト部に接続する接続電極を形成する工程と、
    前記第１絶縁膜上に、前記接続電極に接続されるパッド部の第１電極を含む配線層を形成する工程と、
    前記シリコン基板の前記第１面とは反対の第２面側を前記コンタクト部が露出するまで除去し、残した前記シリコン基板の露出面に第２絶縁膜を形成する工程と、
    前記シリコン基板の第２面側の前記第２絶縁膜に前記コンタクト部に接続するパッド部の第２電極を形成する工程を有する
    固体撮像装置の製造方法。
  2. 前記第２絶縁膜上に、前記受光部に入射される入射光の光路にカラーフィルター層を形成する工程と、前記カラーフィルター層上に、前記受光部に入射光を導く集光レンズを形成する工程を有する請求項１記載の固体撮像装置の製造方法。
JP2009057485A 2009-03-11 2009-03-11 固体撮像装置の製造方法 Expired - Fee Related JP5470928B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2009057485A JP5470928B2 (ja) 2009-03-11 2009-03-11 固体撮像装置の製造方法
US12/700,967 US8247306B2 (en) 2009-03-11 2010-02-05 Solid-state image pickup device and a method of manufacturing the same
TW099104212A TWI435443B (zh) 2009-03-11 2010-02-10 固態攝像裝置及其製造方法
KR1020100018895A KR20100102533A (ko) 2009-03-11 2010-03-03 고체 촬상 장치 및 그 제조 방법
CN201010126975A CN101834192A (zh) 2009-03-11 2010-03-04 固态图像拾取装置及其制造方法
EP20100155439 EP2228826A3 (en) 2009-03-11 2010-03-04 Solid-state image pickup device and a method of manufacturing the same
US13/589,759 US8896137B2 (en) 2009-03-11 2012-08-20 Solid-state image pickup device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009057485A JP5470928B2 (ja) 2009-03-11 2009-03-11 固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010212471A JP2010212471A (ja) 2010-09-24
JP5470928B2 true JP5470928B2 (ja) 2014-04-16

Family

ID=42235256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009057485A Expired - Fee Related JP5470928B2 (ja) 2009-03-11 2009-03-11 固体撮像装置の製造方法

Country Status (6)

Country Link
US (2) US8247306B2 (ja)
EP (1) EP2228826A3 (ja)
JP (1) JP5470928B2 (ja)
KR (1) KR20100102533A (ja)
CN (1) CN101834192A (ja)
TW (1) TWI435443B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5568969B2 (ja) * 2009-11-30 2014-08-13 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
US8710612B2 (en) * 2011-05-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a bonding pad and shield structure of different thickness
JP5794068B2 (ja) 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
FR2984607A1 (fr) * 2011-12-16 2013-06-21 St Microelectronics Crolles 2 Capteur d'image a photodiode durcie
US8772899B2 (en) * 2012-03-01 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for backside illumination sensor
KR20130106619A (ko) * 2012-03-20 2013-09-30 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP5696081B2 (ja) * 2012-03-23 2015-04-08 株式会社東芝 固体撮像装置
KR101934864B1 (ko) 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
JP2014027123A (ja) * 2012-07-27 2014-02-06 Renesas Electronics Corp 半導体装置およびその製造方法
FR2995133A1 (fr) * 2012-08-31 2014-03-07 St Microelectronics Crolles 2 Procede d'amincissement d'une tranche semiconductrice
JP2014216377A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 電子部品とその製造方法及び多層プリント配線板の製造方法
JP6136663B2 (ja) * 2013-07-04 2017-05-31 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US20150087131A1 (en) * 2013-09-20 2015-03-26 Infineon Technologies Ag Method for processing a chip
CN104576664B (zh) * 2013-10-23 2018-04-20 豪威科技(上海)有限公司 一种背照式cmos传感器及其制造方法
JP6200835B2 (ja) * 2014-02-28 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103985725B (zh) * 2014-06-03 2017-03-08 豪威科技(上海)有限公司 半导体结构及其制备方法
JP6362478B2 (ja) * 2014-08-27 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6023256B1 (ja) * 2015-04-21 2016-11-09 日本電信電話株式会社 Ｍｓｍ−ｐｄおよび光電子集積回路
JP6789653B2 (ja) 2016-03-31 2020-11-25 キヤノン株式会社 光電変換装置およびカメラ
JP2018006443A (ja) * 2016-06-29 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10535698B2 (en) * 2017-11-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with pad structure
KR102534249B1 (ko) 2018-01-12 2023-05-18 삼성전자주식회사 이미지 센서
CN109065565B (zh) * 2018-09-29 2021-03-02 德淮半导体有限公司 图像传感器及其形成方法
JP7366531B2 (ja) * 2018-10-29 2023-10-23 キヤノン株式会社 光電変換装置および機器
JP7565933B2 (ja) * 2019-02-18 2024-10-11 長江存儲科技有限責任公司 新規なシリコン貫通コンタクト構造およびそれを形成する方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196679A (ja) * 1992-12-25 1994-07-15 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP4423452B2 (ja) * 2000-12-27 2010-03-03 富士フイルム株式会社 固体撮像装置
JP4798907B2 (ja) * 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
JP3722367B2 (ja) * 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
JP4246964B2 (ja) * 2002-05-27 2009-04-02 浜松ホトニクス株式会社 固体撮像装置及び固体撮像装置アレイ
US6809008B1 (en) * 2003-08-28 2004-10-26 Motorola, Inc. Integrated photosensor for CMOS imagers
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP4533667B2 (ja) * 2004-05-28 2010-09-01 富士フイルム株式会社 光電変換膜積層型固体撮像装置
JP4867152B2 (ja) * 2004-10-20 2012-02-01 ソニー株式会社 固体撮像素子
JP4940667B2 (ja) * 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
TWI858965B (zh) * 2006-05-16 2024-10-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP2007329257A (ja) * 2006-06-07 2007-12-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4659783B2 (ja) * 2007-06-14 2011-03-30 富士フイルム株式会社 裏面照射型撮像素子の製造方法
JP2009043772A (ja) * 2007-08-06 2009-02-26 Panasonic Corp 固体撮像装置及びその製造方法
JP2009057485A (ja) 2007-08-31 2009-03-19 Kao Corp ポリウレタンフォームの製造方法
US8212328B2 (en) * 2007-12-05 2012-07-03 Intellectual Ventures Ii Llc Backside illuminated image sensor
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN101834192A (zh) 2010-09-15
TW201112409A (en) 2011-04-01
EP2228826A3 (en) 2013-04-10
TWI435443B (zh) 2014-04-21
US20120313211A1 (en) 2012-12-13
KR20100102533A (ko) 2010-09-24
US20100230773A1 (en) 2010-09-16
JP2010212471A (ja) 2010-09-24
US8247306B2 (en) 2012-08-21
EP2228826A2 (en) 2010-09-15
US8896137B2 (en) 2014-11-25

Similar Documents

Publication Publication Date Title
JP5470928B2 (ja) 固体撮像装置の製造方法
CN101877356B (zh) 半导体装置及其制造方法
JP5446281B2 (ja) 固体撮像装置、その製造方法および撮像装置
JP5493382B2 (ja) 固体撮像装置、その製造方法および撮像装置
JP3624140B2 (ja) 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ
US8431880B2 (en) Solid-state imaging device, method of producing the same, and imaging device
JP4490407B2 (ja) Ｃｍｏｓイメージセンサとその製造方法
US9202842B2 (en) Method for manufacturing photoelectric conversion device
TWI648841B (zh) 半導體裝置之製造方法
US8202757B2 (en) Image sensor and method for manufacturing the same
TW201106476A (en) Solid-state image capturing device, method of manufacturing solid-state image capturing device, and image capturing apparatus
TW201628176A (zh) 固體攝像裝置及固體攝像裝置之製造方法
JP2019067826A (ja) 撮像装置およびその製造方法ならびに機器
JP2016134614A (ja) 半導体装置の製造方法
US20100079638A1 (en) Image Sensor and Method For Manufacturing the Same
US10937822B2 (en) Photoelectric conversion device and manufacturing method of the photoelectric conversion device
US20060001062A1 (en) Method for fabricating CMOS image sensor
JP6630392B2 (ja) 固体撮像装置の製造方法、固体撮像装置、および、カメラ
TW201005933A (en) Image sensor and method for manufacturing the same
JP2014197566A (ja) 固体撮像装置の製造方法
JP2008135637A (ja) 固体撮像素子およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

LAPS Cancellation because of no payment of annual fees