[go: up one dir, main page]

JP4490407B2 - Ｃｍｏｓイメージセンサとその製造方法 - Google Patents

Ｃｍｏｓイメージセンサとその製造方法 Download PDF

Info

Publication number
JP4490407B2
JP4490407B2 JP2006279729A JP2006279729A JP4490407B2 JP 4490407 B2 JP4490407 B2 JP 4490407B2 JP 2006279729 A JP2006279729 A JP 2006279729A JP 2006279729 A JP2006279729 A JP 2006279729A JP 4490407 B2 JP4490407 B2 JP 4490407B2
Authority
JP
Japan
Prior art keywords
film
gate electrode
image sensor
cmos image
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006279729A
Other languages
English (en)
Other versions
JP2007110134A (ja
Inventor
ジョン，イン・ギュン
Original Assignee
東部エレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東部エレクトロニクス株式会社 filed Critical 東部エレクトロニクス株式会社
Publication of JP2007110134A publication Critical patent/JP2007110134A/ja
Application granted granted Critical
Publication of JP4490407B2 publication Critical patent/JP4490407B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、ＣＭＯＳイメージセンサに関し、特に、構造単純化及びスケールダウンを図ることができるＣＭＯＳイメージセンサ及びその製造方法に関する。
一般的に、イメージセンサは、光学的映像を電気的信号に変換させる半導体素子であって、大きく、電荷結合素子（ＣＣＤ）と、ＣＭＯＳイメージセンサとに区分される。
電荷結合素子（ＣＣＤ）は、光の信号を電気的信号に変換する複数のフォトダイオード（ＰＤ）がマトリクス形態で配列され、そのマトリクス形態で配列された各垂直方向のフォトダイオード間に形成され、各フォトダイオードから生成された電荷を垂直方向に伝送する複数の垂直方向電荷伝送領域（ＶＣＣＤ）と、各垂直方向電荷伝送領域により伝送された電荷を水平方向に伝送する水平方向電荷伝送領域（ＨＣＣＤ）と水平方向に伝送された電荷をセンシングし、電気的な信号を出力するセンス増幅器とを備えている。
しかしながら、このようなＣＣＤは、駆動方式が複雑であり、電力消費が大きいだけでなく、多ステップのフォト工程が要求されるので、製造工程が複雑であるという短所を有している。
また、電荷結合素子は、制御回路、信号処理回路、アナログ／デジタル変換回路などを電荷結合素子チップに集積させることが難しく、製品の小型化が困難であるという短所を有する。
最近、電荷結合素子の短所を克服するための次世代イメージセンサとして、ＣＭＯＳイメージセンサが注目されている。
ＣＭＯＳイメージセンサは、ＭＯＳトランジスタにより各単位画素の出力を順次に検出するスイッチング方式を採用した素子である。ＭＯＳトランジスタは制御回路や信号処理回路などの周辺回路を形成するＣＭＯＳ技術によって単位画素の数に対応して半導体基板に形成される。
すなわち、ＣＭＯＳイメージセンサは、単位画素内にフォトダイオードとＭＯＳトランジスタを形成させることによって、スイッチング方式で各単位画素の電気的信号を順次に検出して映像を具現する。
ＣＭＯＳイメージセンサは、ＣＭＯＳ製造技術を利用するので、比較的少ない電力消耗、比較的少ないフォト工程ステップ数による単純な製造工程などの長所を有する。
また、ＣＭＯＳイメージセンサは、制御回路、信号処理回路、アナログ／デジタル変換回路などをＣＭＯＳイメージセンサチップに集積させることができるので、製品の小型化が容易であるという長所を有する。
したがって、ＣＭＯＳイメージセンサは、現在デジタルスチールカメラ、デジタルビデオカメラなどのような多様な応用分野で広く使われている。
このＣＭＯＳイメージセンサは、トランジスタの個数によって３Ｔｒ、１ＰＤ型、４Ｔｒ、１ＰＤ型、５Ｔｒ、１ＰＤ型などに区分される。３Ｔｒ、１ＰＤ型は、１つのフォトダイオードと３つのトランジスタとで構成され、４Ｔｒ、１ＰＤ型は、１つのフォトダイオードと４つのトランジスタとで構成される。
以下、３Ｔｒ、１ＰＤ型ＣＭＯＳイメージセンサの単位画素に対する等価回路とレイアウトについて説明する。
図１は、一般的な３Ｔｒ、１ＰＤ型ＣＭＯＳイメージセンサの等価回路図であり、図２は、一般的な３Ｔｒ、１ＰＤ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。
一般的な３Ｔｒ、１ＰＤ型ＣＭＯＳイメージセンサの単位画素は、図１に示されたように、１つのフォトダイオードＰＤと３つのｎＭＯＳトランジスタＴ１、Ｔ２、Ｔ３とで構成されている。
フォトダイオードＰＤのカソードは、第１のｎＭＯＳトランジスタＴ１のドレインと第２のｎＭＯＳトランジスタＴ２のゲートに接続されている。
そして、第１と第２のｎＭＯＳトランジスタＴ１、Ｔ２のソースは、共に基準電圧ＶＲが供給される電源線に接続されており、第１のｎＭＯＳトランジスタＴ１のゲートは、リセット信号ＲＳＴが供給されるリセット線に接続されている。
また、第３のｎＭＯＳトランジスタＴ３のソースは、第２のｎＭＯＳトランジスタのドレインに接続され、第３のｎＭＯＳトランジスタＴ３のドレインは、信号線を介して読み出し回路（図示せず）に接続され、第３のｎＭＯＳトランジスタＴ３のゲートは、選択信号ＳＬＣＴが供給される列選択線に接続される。
ここで、第１のｎＭＯＳトランジスタＴ１は、フォトダイオードＰＤで集めた光電荷をリセットさせるためのリセットトランジスタＲｘであり、第２のｎＭＯＳトランジスタＴ２は、ソースフォロワーバッファ増幅器の役割を果たすソースフォロワートランジスタＤｘであり、第３のｎＭＯＳトランジスタＴ３は、スイッチングとアドレッシング機能を行う選択トランジスタＳｘである。
一般的な３Ｔ型ＣＭＯＳイメージセンサの単位画素は、図２に示すように、アクティブ領域１０が区画されており、そのアクティブ領域１０のうち幅の広い部分に１つのフォトダイオード２０が形成され、アクティブ領域１０の残りの部分に３つのトランジスタのそれぞれのゲート電極３０、４０、５０が形成される。
ゲート電極３０によりリセットトランジスタＲｘが形成され、ゲート電極４０によりソースフォロワートランジスタＤｘが形成され、ゲート電極５０により選択トランジスタＳｘが形成される。
アクティブ領域１０の各トランジスタが形成される部分には、各ゲート電極３０、４０、５０の下側部を除いた部分に不純物イオンが注入され、各トランジスタのソース／ドレイン領域が形成される。
リセットトランジスタＲｘとソースフォロワートランジスタＤｘとの間のソース／ドレイン領域には、外部のポテンシャルが印加される入力端Ｖｉｎが形成されており、選択トランジスタＳｘのソース／ドレイン領域の一方には、読み出し回路（図示せず）に接続される出力端Ｖｏｕｔが形成されている。
図３は、図２のIV−IV’線における従来技術に係るＣＭＯＳイメージセンサの断面図である。
図３に示すように、アクティブ領域と素子隔離領域とに区画されたｐ型半導体基板４１の素子隔離領域に形成された素子隔離膜４２と、素子隔離膜４２の一部とアクティブ領域を横切って形成されるソースフォロワートランジスタのゲート電極４３と、半導体基板４１のアクティブ領域のうち一部に形成されるフォトダイオード領域ＰＤ４４と、ゲート電極４３を含む半導体基板４１の全面に形成される誘電膜４５と、誘電膜４５を貫通してゲート電極４３とフォトダイオード領域４４とを電気的に連結する金属配線４６とを備えている。
ここで、金属配線４６は、ゲート電極４３とフォトダイオード領域４４の表面の一部が露出されるように誘電膜４５を貫通して形成されたコンタクトホール４７と、そのコンタクトホール４７の内部に形成されるタングステンプラグ４８を介してゲート電極４３とフォトダイオード領域４４とを連結している。
上記のように構成された従来技術に係るＣＭＯＳイメージセンサは、フォトダイオード領域とソースフォロワートランジスタのゲート電極４３とが電気的に連結されているので、フォトダイオード領域４４の微細なポテンシャル変化によってソースフォロワートランジスタのゲートポテンシャルが直接影響を受ける。
そして、ゲートポテンシャルが全体トランジスタの性能に大きな影響を及ぼす。
ド領域のポテンシャルの変化をそのまま（何らの損失なしに）隣接トランジスタのゲート端子に伝達することが非常に重要である。
したがって、フォトダイオード領域と隣接するトランジスタのゲート電極とを連結する方法が、他の素子とは異なって非常に重要である。
前述したように、従来、フォトダイオード領域とソースフォロワートランジスタのゲート電極との連結は、各々の上にコンタクトホールを形成した後、そのコンタクトホールの内部にタングステンなどの金属物質を埋め込み、タングステンプラグを形成し、全面にアルミニウムなどの金属膜を堆積させた後、パターニングして金属配線を形成している。
しかしながら、前述のような方法は、フォトダイオード領域にコンタクトホールを形成する際、フォトダイオードにダメージを与えることがあり、また、フォトダイオード領域とゲート電極とを金属物質で連結するため、４箇所の接触部を経るので、ピクセルデザインマージンを向上させるのに限界がある。
本発明は、前述のような問題点を解決するためになされたもので、その目的は、フォトダイオードのダメージを防止すると同時に、ピクセルデザインマージンを向上させることによって、ピクセルのスケールダウンを図ることができるＣＭＯＳイメージセンサ及びその製造方法を提供することにある。
上記目的を達成するために、本発明の一態様に係るＣＭＯＳイメージセンサは、１つのフォトダイオードと複数のトランジスタとよりなるＣＭＯＳイメージセンサにおいて、アクティブ領域と素子隔離領域とで区画された半導体基板の素子隔離領域に形成された素子隔離膜と、前記素子隔離膜の一部と前記アクティブ領域を横切って形成されるゲート電極と、前記半導体基板のアクティブ領域の一部に形成されるフォトダイオード領域と、前記ゲート電極の両側面に形成される絶縁膜側壁と、前記ゲート電極の上部表面と前記ゲート電極に隣接するフォトダイオード領域の表面の一部に形成される金属シリサイド膜と、前記ゲート電極とフォトダイオード領域とを電気的に連結する金属膜と、前記金属膜と金属シリサイド膜を含む半導体基板の全面に形成される誘電膜とを備えることを特徴とする。
また、本発明の他の態様に係るＣＭＯＳイメージセンサの製造方法は、１つのフォトダイオードと複数のトランジスタとよりなるＣＭＯＳイメージセンサの製造方法であって、アクティブ領域と素子分離領域とで区画された半導体基板の素子分離領域に素子分離膜を形成するステップと、前記素子隔離膜上の一部とアクティブ領域にゲート絶縁膜を介在させてゲート電極を形成するステップと、前記半導体基板のアクティブ領域の所定領域にフォトダイオード領域を形成するステップと、前記ゲート電極の両側面に絶縁膜側壁を形成するステップと、前記ゲート電極を含む半導体基板の全面に金属膜を堆積するステップと、前記半導体基板にアニーリング工程を施し、前記金属膜とゲート電極とフォトダイオード領域の界面に金属シリサイド膜を形成するステップと、前記ゲート電極とフォトダイオード領域とを電気的に連結するための前記金属膜を除いた他の部分の金属膜を選択的に除去するステップと、前記金属膜と金属シリサイド膜を含む半導体基板の全面に誘電膜を形成するステップとを備えることを特徴とする。
本発明に係るＣＭＯＳイメージセンサ及びその製造方法によれば、次のような効果を奏する。
すなわち、フォトダイオードとゲート電極とを連結する際、他の接触媒体無しに、シリサイド用金属膜などを用いて直接連結することによって、工程を簡素化させることができると同時に、その構造を単純化させることができ、これにより、ピクセルデザインマージンを向上させて、ピクセルスケールダウンを図ることができる。
以下、添付の図面を参照して本発明に係るＣＭＯＳイメージセンサ及びその製造方法を詳細に説明する。
図４は、図２のIV−IV’線における本発明に係るＣＭＯＳイメージセンサの断面図である。
図４に示すように、アクティブ領域と素子隔離領域とで区画されたｐ型半導体基板１０１の素子隔離領域に形成された素子隔離膜１０２と、素子隔離膜１０２の一部とアクティブ領域を横切って形成されるソースフォロワートランジスタのゲート電極１０３と、半導体基板１０１のアクティブ領域のうち一部に形成されるフォトダイオード領域ＰＤ１０５と、ゲート電極１０３の両側面に形成される絶縁膜側壁１０６と、ゲート電極１０３の上部表面とゲート電極１０３に隣接するフォトダイオード領域１０５の表面の一部に形成される金属シリサイド膜１０９と、ゲート電極１０３とフォトダイオード領域１０５とを電気的に連結する金属膜１０７と、金属膜１０７と金属シリサイド膜１０９上に形成されるバリア金属膜１０８と、バリア金属膜１０８を含んで半導体基板１０１の全面に形成される誘電膜１１１とを備えている。
図５ａ〜図５ｇは、本発明に係るＣＭＯＳイメージセンサの製造方法を概略的に示す工程断面図である。
すなわち、本発明は、各種トランジスタを完了した後、サリサイド工程を進める際、サリサイド用金属膜を用いてトランジスタのゲート電極とフォトダイオードを電気的に連結することによって、フォトダイオードのダメージを防止している。
図５ａに示すように、アクティブ領域と素子隔離領域とが決められた半導体基板１０１の素子隔離領域に素子隔離膜１０２を形成する。
以下では、図示してはいないが、素子隔離膜１０２を形成する方法を説明する。
まず、半導体基板上にパッド酸化膜、パッド窒化膜、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）酸化膜を順に形成し、ＴＥＯＳ酸化膜上に感光膜を形成する。
次に、アクティブ領域と素子分離領域を区画するマスクを用いて感光膜を露光し現像して、感光膜をパターニングして、素子分離領域の感光膜を除去する。
そのパターニングされた感光膜をマスクとして用いて素子分離領域のパッド酸化膜、パッド窒化膜、ＴＥＯＳ酸化膜を選択的に除去する。
次に、パターニングされたパッド酸化膜、パッド窒化膜、ＴＥＯＳ酸化膜をマスクとして用いて半導体基板の素子分離領域を所定の深さにエッチングし、トレンチを形成する。その後、感光膜を全て除去する。
次に、トレンチが形成された基板全面に犠牲酸化膜を薄く形成し、トレンチを満たすように、基板にＯ3ＴＥＯＳ膜を形成する。この犠牲酸化膜は、トレンチの内壁にも形成される。Ｏ3ＴＥＯＳ膜は、約１０００℃以上の温度で形成される。
次に、半導体基板の全面に、化学機械的研磨（ＣＭＰ）工程でトレンチ領域にのみ残るように、Ｏ3ＴＥＯＳ膜を除去し、トレンチの内部に素子隔離膜１０２を形成する。次に、パッド酸化膜、パッド窒化膜、ＴＥＯＳ酸化膜を除去する。
図５ｂに示すように、半導体基板１０１の全面にゲート絶縁膜（図示せず）と導電層（例えば、多結晶ポリシリコン膜）を順に堆積し、導電層とゲート絶縁膜を選択的にエッチングし、ゲート電極１０３を形成する。
上記したゲート電極１０３は、ソースフォロワートランジスタのゲート電極であり、そのゲート電極１０３を形成する際、他のトランジスタのゲート電極をも同時に形成する。
図５ｃに示すように、ゲート電極１０３とその他のゲート電極を含む半導体基板１０１の全面に第１の感光膜１０４を塗布し、露光及び現像工程で第１の感光膜１０４を選択的にパターニングし、アクティブ領域のうちフォトダイオードが形成されるべき領域を区画する。
次に、パターニングされた第１の感光膜１０４をマスクとして用いて半導体基板１０１に低濃度の不純物イオンを注入し、フォトダイオード領域１０５を形成する。
図５ｄに示すように、第１の感光膜１０４を除去し、半導体基板１０１の全面に絶縁膜を形成した後、全面にエッチバック工程を実施し、ゲート電極１０３の両側面に絶縁膜側壁１０６を形成する。
図示してはいないが、ゲート電極１０３両側の半導体基板１０１にソース／ドレイン用不純物イオンを注入してソース／ドレイン拡散領域を形成する。
図５ｅに示すように、ゲート電極１０３を含む半導体基板１０１の全面にサリサイド用金属膜１０７を堆積する。
この金属膜１０７は、半導体基板１０１と反応してシリサイド化されるべき物質、例えば、Ｔｉ、Ｔａ、Ｎｉ、Ｃｏのうちいずれか１つを使用し、金属膜１０７上にバリア金属膜（例えば、ＴｉＮまたはＴａＮなど）１０８を形成してもよい。
バリア金属膜１０８は、２００〜２０００Åの厚さで形成する。
図５ｆに示すように、金属膜１０７が形成された半導体基板１０１に約５００℃で３０秒間１次アニーリング工程を施し、ゲート電極１０３とフォトダイオード領域１０５の表面に金属シリサイド膜１０９を形成する。
次に、半導体基板１０１上に第２の感光膜１１０を塗布した後、露光及び現像工程で第２の感光膜１１０を選択的にパターニングする。
パターニングされた第２の感光膜１１０をマスクとして用いて、ゲート電極１０３の上とフォトダイオード領域１０５の一部、さらにそれらを連結する半導体基板１０１上の部分以外のバリア金属膜１０８と金属膜１０７を選択的に除去する。
ここで、第２の感光膜１１０により覆われたバリア金属膜１０８と金属膜１０７が除去されずに残り、これがゲート電極１０３とフォトダイオード領域１０５とを電気的に連結する導電性連結ラインとして使われる。
図５ｇに示すように、前記第２の感光膜１１０を除去し、前記半導体基板１０１に約７５０℃、６０秒間２次アニーリング工程を施し、前記金属シリサイド膜１０９を安定化する。
次に、半導体基板１０１の全面に誘電膜１１１を形成する。
なお、以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施形態と添付された図面に限定されるものではない。
一般的な３Ｔｒ、１ＰＤ型ＣＭＯＳイメージセンサの等価回路図である。 一般的な３Ｔｒ、１ＰＤ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。 図２のIV−IV’線における従来技術に係るＣＭＯＳイメージセンサの断面図である。 図２のIV−IV’における本発明に係るＣＭＯＳイメージセンサの断面図である。 本発明実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明実施形態に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
符号の説明
１０１ 半導体基板、１０２ 素子隔離膜、１０３ ゲート電極、１０４ 第１の感光膜、１０５ フォトダイオード領域、１０６ 絶縁膜側壁、１０７ 金属膜、１０８ バリア金属膜、１０９ 金属シリサイド膜、１１０ 第２の感光膜、１１１ 誘電膜

Claims (8)

  1. １つのフォトダイオードと複数のトランジスタとよりなるＣＭＯＳイメージセンサにおいて、
    アクティブ領域と素子隔離領域とに区画された半導体基板の素子隔離領域に形成された素子隔離膜と、
    前記素子隔離膜の一部と前記アクティブ領域を横切って形成されるソースフォロワートランジスタのゲート電極と、
    前記半導体基板のアクティブ領域の一部に形成されるフォトダイオード領域と、
    前記ゲート電極の両側面に形成される絶縁膜側壁と、
    前記ゲート電極の上部表面と前記ゲート電極に隣接するフォトダイオード領域の表面の一部に形成される金属シリサイド膜と、
    前記金属シリサイド膜に接続され、前記ゲート電極とフォトダイオード領域とを電気的に連結する金属膜と、
    前記金属膜と金属シリサイド膜を含む半導体基板の全面に形成される誘電膜とを備えることを特徴とするＣＭＯＳイメージセンサ。
  2. 前記金属膜と金属シリサイド膜上に形成されるバリア金属膜をさらに備えることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
  3. 前記金属膜は、Ｔｉ、Ｔａ、Ｎｉ、Ｃｏのうちいずれか１つよりなることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
  4. 前記バリア金属膜は、２００〜２０００Åの厚さで形成されることを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
  5. １つのフォトダイオードと複数のトランジスタとよりなるＣＭＯＳイメージセンサの製造方法において、
    アクティブ領域と素子隔離領域とで区画された半導体基板の素子隔離領域に素子隔離膜を形成するステップと、
    前記素子隔離膜上の一部とアクティブ領域にゲート絶縁膜を介在させてソースフォロワートランジスタのゲート電極を形成するステップと、
    前記半導体基板のアクティブ領域の所定領域にフォトダイオード領域を形成するステップと、
    前記ゲート電極の両側面に形成される絶縁膜側壁と、
    前記ゲート電極を含む半導体基板の全面に金属膜を堆積するステップと、
    前記半導体基板にアニーリング工程を施し、前記ゲート電極及びフォトダイオード領域と前記金属膜との界面に金属シリサイド膜を形成するステップと、
    前記ゲート電極とフォトダイオード領域とを電気的に連結するための前記金属膜を除いた他の部分の金属膜を選択的に除去するステップと、
    前記金属膜と金属シリサイド膜を含む半導体基板の全面に誘電膜を形成するステップとを備えることを特徴とするＣＭＯＳイメージセンサの製造方法。
  6. 前記金属膜上にバリア金属膜を積層して形成するステップをさらに備えることを特徴とする請求項５に記載のＣＭＯＳイメージセンサの製造方法。
  7. 前記金属膜は、Ｔｉ、Ｔａ、Ｎｉ、Ｃｏのうちいずれか１つを使用することを特徴とする請求項５に記載のＣＭＯＳイメージセンサの製造方法。
  8. 前記バリア金属膜は、ＴｉＮまたはＴａＮを２００〜２０００Åの厚さで形成することを特徴とする請求項６に記載のＣＭＯＳイメージセンサの製造方法。
JP2006279729A 2005-10-13 2006-10-13 Ｃｍｏｓイメージセンサとその製造方法 Expired - Fee Related JP4490407B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096365A KR100698104B1 (ko) 2005-10-13 2005-10-13 씨모스 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2007110134A JP2007110134A (ja) 2007-04-26
JP4490407B2 true JP4490407B2 (ja) 2010-06-23

Family

ID=37905514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006279729A Expired - Fee Related JP4490407B2 (ja) 2005-10-13 2006-10-13 Ｃｍｏｓイメージセンサとその製造方法

Country Status (5)

Country Link
US (1) US7651903B2 (ja)
JP (1) JP4490407B2 (ja)
KR (1) KR100698104B1 (ja)
CN (1) CN100547804C (ja)
DE (1) DE102006048611B4 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744807B1 (ko) * 2005-07-25 2007-08-01 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지센서 및 그 제조방법
KR100720504B1 (ko) * 2005-09-28 2007-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
FR2907259A1 (fr) * 2006-10-13 2008-04-18 St Microelectronics Sa Realisation d'une barriere metallique dans un circuit electronique integre
JP4525671B2 (ja) * 2006-12-08 2010-08-18 ソニー株式会社 固体撮像装置
KR100851756B1 (ko) * 2007-06-08 2008-08-11 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP5444694B2 (ja) * 2008-11-12 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
US8637800B2 (en) * 2011-04-19 2014-01-28 Altasens, Inc. Image sensor with hybrid heterostructure
TWI618232B (zh) 2013-09-09 2018-03-11 應用材料股份有限公司 工程誘發的可調靜電效應
KR102088732B1 (ko) * 2018-03-14 2020-04-23 (주) 픽셀플러스 이미지 센서용 픽셀, 포토 다이오드 및 이미지 센서의 구동 방법
CN111370430B (zh) * 2018-12-26 2023-07-11 联华电子股份有限公司 集成电路装置及形成集成电路的方法
CN111463225B (zh) * 2020-04-22 2023-06-20 上海微阱电子科技有限公司 全局快门图像传感器单元及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2727584B2 (ja) 1988-09-20 1998-03-11 ソニー株式会社 固体撮像装置
US5202287A (en) * 1989-01-06 1993-04-13 International Business Machines Corporation Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
KR19980085117A (ko) * 1997-05-28 1998-12-05 윤종용 저전력 씨모스(cmos) 소자 제조방법
US6872612B2 (en) * 2001-06-27 2005-03-29 Lsi Logic Corporation Local interconnect for integrated circuit
US6642076B1 (en) * 2002-10-22 2003-11-04 Taiwan Semiconductor Manufacturing Company Asymmetrical reset transistor with double-diffused source for CMOS image sensor
KR101028137B1 (ko) * 2003-04-30 2011-04-08 크로스텍 캐피탈, 엘엘씨 씨모스 이미지 센서의 단위화소
KR20050011963A (ko) * 2003-07-24 2005-01-31 매그나칩 반도체 유한회사 시모스 이미지센서의 실리사이드막 형성방법
KR100561971B1 (ko) * 2003-09-24 2006-03-22 동부아남반도체 주식회사 씨모스 이미지 센서의 제조방법
US7345330B2 (en) * 2004-12-09 2008-03-18 Omnivision Technologies, Inc. Local interconnect structure and method for a CMOS image sensor

Also Published As

Publication number Publication date
DE102006048611B4 (de) 2011-04-28
JP2007110134A (ja) 2007-04-26
DE102006048611A1 (de) 2007-04-26
CN1953195A (zh) 2007-04-25
US7651903B2 (en) 2010-01-26
KR100698104B1 (ko) 2007-03-23
CN100547804C (zh) 2009-10-07
US20070085119A1 (en) 2007-04-19

Similar Documents

Publication Publication Date Title
JP4490407B2 (ja) Ｃｍｏｓイメージセンサとその製造方法
JP5812692B2 (ja) 固体撮像装置の製造方法
US8390043B2 (en) Solid-state imaging device with stress-relieving silicide blocking layer and electronic apparatus comprising said solid-state device
JP2006066858A (ja) イメージセンサの製造方法
JP2007110133A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
US7611918B2 (en) CMOS image sensor and method for fabricating the same
JP6727897B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および撮像システム
US20070145443A1 (en) CMOS Image Sensor and Method of Manufacturing the Same
KR100698097B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100672671B1 (ko) 씨모스 이미지 센서 및 그 제조방법
JP4486043B2 (ja) Ｃｍｏｓイメージセンサー及びその製造方法
JP2007173258A (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP2008227357A (ja) 固体撮像装置及びその製造方法
JP2007180540A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP2006024934A (ja) Ｃｍｏｓイメージセンサーの製造方法
JP4967291B2 (ja) 固体撮像装置の製造方法
JP4115446B2 (ja) Ｃｍｏｓイメージセンサの製造方法
CN100559601C (zh) Cmos图像传感器及其制造方法
KR100720504B1 (ko) 씨모스 이미지 센서의 제조방법
WO2020189472A1 (ja) 半導体装置および半導体装置の製造方法
JP2011249371A (ja) 固体撮像素子及びその製造方法、撮像装置
JP2007180536A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
KR100685887B1 (ko) 씨모스 이미지 센서의 제조방법
JP2008060581A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
KR100731119B1 (ko) 씨모스 이미지 센서의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees