JP4486043B2

JP4486043B2 - Ｃｍｏｓイメージセンサー及びその製造方法

Info

Publication number: JP4486043B2
Application number: JP2005379421A
Authority: JP
Inventors: ハ・ヒュン・ウー
Original assignee: 東部エレクトロニクス株式会社
Priority date: 2004-12-30
Filing date: 2005-12-28
Publication date: 2010-06-23
Anticipated expiration: 2025-12-28
Also published as: US20090026512A1; JP2006191108A; DE102005063095A1; US7442994B2; DE102005063095B4; US7737477B2; US20060145213A1

Description

本発明は、ＣＭＯＳイメージセンサーに係り、特に、透明基板にフォトダイオードとトランジスタを形成し、透明基板側に光を受光するようにすることによってフォトダイオードの受光特性を向上させたＣＭＯＳイメージセンサー及びその製造方法に関する。

一般に、イメージセンサーとは、光学映像を電気信号に変換させる半導体素子であり、なかでも、ＣＭＯＳイメージセンサーは、制御回路及び信号処理回路を周辺回路として使用するＣＭＯＳ技術を用いて画素数だけのフォトダイオードと、これに接続されてチャネルを開閉するトランジスタを作り、このトランジスタを使って赤色（RED）、緑色（GREEN）、青色（BLUE）の順番に光学信号を検出してスイッチング方式で出力する素子である。

このようなＣＭＯＳイメージセンサーは、低消費電力、低工程単価、高集積度など多くの長所を持っている。特に、近来の技術的進歩に伴い、ＣＭＯＳイメージセンサーは種々の応用分野において固体撮像素子（ＣＣＤ）の代案として脚光を浴びている。

また、ＣＭＯＳイメージセンサーは、トランジスタの個数によって３Ｔ型、４Ｔ型、５Ｔ型等に区分される。３Ｔ型は、１個のフォトダイオードと３個のトランジスタとから構成され、４Ｔ型は、１個のフォトダイオードと４個のトランジスタとから構成される。３Ｔ型ＣＭＯＳイメージセンサーの単位画素に対するレイアウトについて説明すると次の通りである。

図１は、一般の３Ｔ型ＣＭＯＳイメージセンサーを示す等価回路図であり、図２は、一般の３Ｔ型ＣＭＯＳイメージセンサーの単位画素を示すレイアウト図であり、図３は、図２のＩ−Ｉ'線に沿った断面図である。

一般の３Ｔ型ＣＭＯＳイメージセンサーの単位画素は、図１に示すように、１個のフォトダイオード（ＰＤ）と、３個のｎＭＯＳトランジスタＴ１，Ｔ２，Ｔ３とから構成される。フォトダイオードＰＤのカソードは、第１ｎＭＯＳトランジスタＴ１のソースと第２ｎＭＯＳトランジスタＴ２のゲートに接続されている。

そして、第１及び第２ｎＭＯＳトランジスタＴ１，Ｔ２のドレインは両方とも、基準電圧ＶＲが供給される電源線に接続されており、第１ｎＭＯＳトランジスタＴ１のゲートは、リセット信号ＲＳＴが供給されるリセット線に接続されている。

また、第３ｎＭＯＳトランジスタＴ３のドレインは、第２ｎＭＯＳトランジスタのソースに接続され、第３ｎＭＯＳトランジスタＴ３のソースは、信号線を介して読出回路（図示せず）に接続され、第３ｎＭＯＳトランジスタＴ３のゲートは、選択信号ＳＬＣＴが供給されるワード線に接続されている。

したがって、第１ｎＭＯＳトランジスタＴ１は、リセットトランジスタＲｘ、第２ｎＭＯＳトランジスタＴ２はドライブトランジスタＤｘ、第３ｎＭＯＳトランジスタＴ３は選択トランジスタＳｘとそれぞれ称する。

一般の３Ｔ型ＣＭＯＳイメージセンサーの単位画素は、図２及び図３に示すように、ｐ型半導体基板１にフィールド領域とアクティブ領域１０とが区画され、アクティブ領域１０の中で幅の広い部分に１個のフォトダイオード２０が形成され、残り部分のアクティブ領域１０にオーバーラップされるように３個のトランジスタのゲート電極１２０，１３０，１４０がそれぞれ形成される。

すなわち、フォトダイオード２０は、残りのアクティブ領域に比べてｎ型不純物イオンがより深く注入されるため、相対的に深く形成される（Deep junction）。

そして、ゲート電極１２０によりリセットトランジスタＲｘが形成され、ゲート電極１３０によりドライブトランジスタＤｘが形成され、ゲート電極１４０により選択トランジスタＳｘが形成される。ここで、各トランジスタのアクティブ領域１０には、各ゲート電極１２０，１３０，１４０の下側部を除いた部分に不純物イオンが注入されることで、各トランジスタのソース／ドレイン領域が形成される。

したがって、リセットトランジスタＲｘとドライブトランジスタＤｘ間のソース／ドレイン領域には電源電圧Ｖｄｄが印加され、セレクトトランジスタＳｘ一側のソース／ドレイン領域は読出回路（図示せず）に接続される。

これら各ゲート電極１２０，１３０，１４０は、図示してはいないが、各信号ラインに接続され、これら各信号ラインは一側端にパッドを備えて外部の駆動回路に接続される。

このように構成された３つのフォトダイオードが、一つの画素を構成する。すなわち、３つの各フォトダイオード上に、赤色、緑色、青色のカラーフィルタ層が形成され、これら３つのダイオードが１画素を形成する。

図４は、従来の技術に係るＣＭＯＳイメージセンサーを示す断面図である。

従来のＣＭＯＳイメージセンサーは、図４に示すように、センシング部と周辺駆動部とが区画される。

したがって、半導体基板１１上にアクティブ領域を区画するためのフィールド酸化膜（図示せず）が形成されており、該アクティブ領域の半導体基板１１には複数個のフォトダイオードＰＤ１２とトランジスタ１３が形成されている。

そして、フォトダイオード１２及びトランジスタ１３を含む全体構造上に第１層間絶縁膜１４が形成される。

ここで、フォトダイオード１２の表面からの第１層間絶縁膜１４の高さ（厚さ）は、約７４５０Åである。
第１層間絶縁膜１４上には単位画素を構成する複数個の金属配線Ｍ１，Ｍ２，Ｍ３が、フォトダイオード１２に入射される光を遮らないように配置されている。

ここで、各層の単位画素構成用金属配線Ｍ１，Ｍ２，Ｍ３の間には、電気的絶縁のための第２乃至第４層間絶縁膜１５，１６，１７と平坦化層１８が形成されている。

すなわち、第１層間絶縁膜１４上に５０７０Å厚の第１金属配線Ｍ１が形成され、この第１金属配線Ｍ１を含む基板全面に、７３００Å厚の第２層間絶縁膜１５が形成される。続いて、第２層間絶縁膜１５上に５０７０Å厚の第２金属配線Ｍ２が形成され、第２金属配線Ｍ２を含む基板全面に、７３００Å厚の第３層間絶縁膜１６が形成される。

また、第３層間絶縁膜１６上に９６３０Å厚の第３金属配線Ｍ３が形成され、第３金属配線Ｍ３を含む基板全面に、４０００Å厚の第４層間絶縁膜１７が形成される。

続いて、第４層間絶縁膜１７上に３０００Å厚の平坦化層１８が形成される。

また、センシング部の平坦化層１８上には、カラーイメージとするためのＲ，Ｇ，Ｂカラーフィルタ層１９が形成されており、このカラーフィルタ層１９上にマイクロレンズ２１が形成されている。

このマイクロレンズ２１は、フォトレジストを設け、フォトダイオード１２上部に残るようにパターニングした後にベーキングによりリフローすることで所望の曲率で形成することができる。

このようなマイクロレンズ２１は、入射光をフォトダイオード１２まで集光して送る重要な役割を担うものである。

図５Ａ及び図５Ｂは、従来のＣＭＯＳイメージセンサーの工程断面図である。

従来のＣＭＯＳイメージセンサーの製造方法は、図５Ａに示すように、半導体基板１にｐ型不純物イオンを注入してｐ−ウェル（p-well）を形成し、フィールド領域とアクティブ領域とを区画した後にフィールド領域に素子分離膜（ＳＴＩ）２を形成する。

全面にゲート酸化膜３と導電性物質を堆積し選択的に除去することで、上述した各種トランジスタのゲート電極１２０，１３０，１４０を形成する。続いて、アクティブ領域の中でフォトダイオード形成領域にｎ型不純物イオンを注入してフォトダイオード２０を形成し、残りのアクティブ領域にｎ型不純物イオンを注入して各種トランジスタのソース／ドレイン領域４を形成する。

ここで、ゲート電極１２０，１３０，１４０をマスクとして低濃度ｎ型不純物イオンを注入してＬＤＤ領域を形成し、各ゲート電極１２０，１３０，１４０の側壁に絶縁膜側壁５を形成した後に高農度ｎ型不純物イオンを注入して各トランジスタのソース／ドレイン領域４を形成することが望ましい。

続いて、図５Ｂに示すように、ゲート電極１２０，１３０，１４０を含む基板全面に、ＬＰＣＶＤ方法で金属配線絶縁膜（ＰＭＤ；pre-metal dielectric、例えば、ＴＥＯＳ酸化膜）である第１層間絶縁膜１４を１０００Å程度堆積する。

その後、第１層間絶縁膜１４を選択的にエッチングし各トランジスタのソース／ドレイン領域４が露出されるようにコンタクトホール６を形成した後に、全面に金属層を堆積し選択的にエッチングすることで第１金属配線Ｍ１を形成する。ここで、コンタクトホール６の形成は、プラズマエッチング工程で行う。

続いて、図４で説明したような方法で、各層間絶縁膜１５，１６，１７と各金属配線Ｍ２，Ｍ３を形成し、第４層間絶縁膜１７上に平坦化層１８を形成する。その後、センシング部の平坦化層１８上にカラーイメージのためのＲ，Ｇ，Ｂカラーフィルタ層１９を形成し、各カラーフィルタ層１９上にマイクロレンズ２１を形成する。

しかしながら、上記従来のＣＭＯＳイメージセンサー及びその製造方法では次のような問題点があった。

第一に、上述の如くフォトダイオード領域が基板の下側に配置され、この領域上に各種絶縁膜と金属配線が形成されるため、金属配線によりフォトダイオードの受光面積が制限を受けることになり、しかも、金属配線形成時に、フォトダイオード上側部分には金属配線を形成できないため、金属配線の設計に制限があった。

第二に、金属配線と層間絶縁膜の厚さにより実質的にフォトダイオードに到達する光が大きく減ってしまうため、受光特性が低下し、マイクロレンズを必ず形成しなければならないという不具合があった。

本発明は上記の問題点を解決するためのもので、その目的は、フォトダイオードの受光特性を向上させ、金属配線の設計のマージンを確保できるＣＭＯＳイメージセンサー及びその製造方法を提供することである。

上記目的を達成するための本発明に係るＣＭＯＳイメージセンサーは、フォトダイオード領域及びトランジスタ領域を有するアクティブ領域と、該アクティブ領域を隔離するためのフィールド領域とが区画された透明基板と、前記透明基板上に形成されるｐ型半導体層と、前記フォトダイオード領域の前記ｐ型半導体層に形成されるフォトダイオードと、前記トランジスタ領域の前記ｐ型半導体層に形成される複数個のトランジスタと、含むことを一特徴とする。

また、上記目的を達成するための本発明に係るＣＭＯＳイメージセンサーは、フォトダイオード領域及びトランジスタ領域を有するアクティブ領域と、該アクティブ領域を隔離するためのフィールド領域が区画された透明基板と、前記フォトダイオード領域を除く残りのアクティブ領域とフィールド領域の透明基板に形成されるブラックマトリクス層と、前記フォトダイオード領域の透明基板に形成されるカラーフィルタ層と、前記カラーフィルタ層及びブラックマトリクス層を含む前記透明基板上に形成されるｐ型半導体層と、前記フォトダイオード領域の前記ｐ型半導体層に形成されるフォトダイオードと、前記トランジスタ領域の前記ｐ型半導体層に形成される複数個のトランジスタと、含むことを他の特徴とする。

上記目的を達成するための本発明に係るＣＭＯＳイメージセンサーの製造方法は、フォトダイオード領域及びトランジスタ領域を有するアクティブ領域と、アクティブ領域を隔離するためのフィールド領域とが区画された透明基板を準備する段階と、前記フォトダイオード領域を除く前記透明基板上にブラックマトリクス層を形成する段階と、前記フォトダイオード領域の透明基板にカラーフィルタ層を形成する段階と、前記カラーフィルタ層及びブラックマトリクス層を含む前記透明基板上のアクティブ領域にｐ型半導体層を形成する段階と、前記トランジスタ領域のｐ型半導体層上に複数個のゲート絶縁膜及びゲート電極を形成する段階と、前記フォトダイオード領域の前記ｐ型半導体層にｎ型不純物領域とｐ型不純物領域を形成してフォトダイオードを形成する段階と、前記各ゲート電極間の前記ｐ型半導体層にｎ型不純物イオンを注入してソース／ドレイン領域を形成する段階とを備えることを一特徴とする。

上記目的を達成するための本発明に係るＣＭＯＳイメージセンサーの製造方法は、フォトダイオード領域及びトランジスタ領域を有するアクティブ領域と、該アクティブ領域を隔離するためのフィールド領域とが区画された透明基板を準備する段階と、前記透明基板上のアクティブ領域にｐ型半導体層を形成する段階と、前記トランジスタ領域のｐ型半導体層上に複数個のゲート絶縁膜及びゲート電極を形成する段階と、前記フォトダイオード領域の前記ｐ型半導体層にｎ型不純物領域とｐ型不純物領域を形成してフォトダイオードを形成する段階と、前記各ゲート電極間の前記ｐ型半導体層にｎ型不純物イオンを注入してソース／ドレイン領域を形成する段階と、前記フォトダイオード領域を除く前記透明基板の背面にブラックマトリクス層を形成する段階と、前記フォトダイオード領域の前記透明基板の背面にカラーフィルタ層を形成する段階とを備えることを他の特徴とする。

上記目的を達成するための本発明に係るＣＭＯＳイメージセンサーの製造方法は、フォトダイオード領域及びトランジスタ領域を有するアクティブ領域と、該アクティブ領域を隔離するためのフィールド領域が区画された透明基板を準備する段階と、前記フォトダイオード領域を除く前記透明基板上にブラックマトリクス層を形成する段階と、前記ブラックマトリクス層を含む前記透明基板上のアクティブ領域にｐ型半導体層を形成する段階と、前記トランジスタ領域のｐ型半導体層上に複数個のゲート絶縁膜及びゲート電極を形成する段階と、前記フォトダイオード領域の前記ｐ型半導体層にｎ型不純物領域とｐ型不純物領域を形成してフォトダイオードを形成する段階と、前記各ゲート電極間の前記ｐ型半導体層にｎ型不純物イオンを注入してソース／ドレイン領域を形成する段階と、前記フォトダイオード領域の前記透明基板の背面にカラーフィルタ層を形成する段階とを備えることをさらに他の特徴とする。

上記目的を達成するための本発明に係るＣＭＯＳイメージセンサーの製造方法は、フォトダイオード領域及びトランジスタ領域を有するアクティブ領域と、該アクティブ領域を隔離するためのフィールド領域とが区画された透明基板を準備する段階と、前記フォトダイオード領域の前記透明基板の背面にカラーフィルタ層を形成する段階と、前記カラーフィルタ層を含む前記透明基板上のアクティブ領域にｐ型半導体層を形成する段階と、前記トランジスタ領域のｐ型半導体層上に複数個のゲート絶縁膜及びゲート電極を形成する段階と、前記フォトダイオード領域の前記ｐ型半導体層にｎ型不純物領域とｐ型不純物領域を形成してフォトダイオードを形成する段階と、前記各ゲート電極間の前記ｐ型半導体層にｎ型不純物イオンを注入してソース／ドレイン領域を形成する段階と、前記フォトダイオード領域を除く前記透明基板の背面にブラックマトリクス層を形成する段階とを備えることをさらに他の特徴とする。

本発明によるＣＭＯＳイメージセンサー及びその製造方法によれば、次のような効果が得られる。
第一、透明基板上にフォトダイオードを形成し、この透明基板側に光を受光するため、受光表面からフォトダイオードまでの距離が短くなり、優れた受光特性が得られる。
第二、別にマイクロレンズを形成する必要がない。
第三、金属配線にかかわらずにフォトダイオードを形成できるので、フォトダイオードの受光面積を大きくすることができる。
第四、金属配線をフォトダイオードの上側部分に形成できるので、金属配線の設計に制限がない。

以下、本発明に係るＣＭＯＳイメージセンサー及びその製造方法の好適な実施形態を、添付の図面を参照しつつ詳細に説明する。

図６は、本発明の第１実施形態によるＣＭＯＳイメージセンサーを示す断面図である。
まず、本発明の第１実施形態によるＣＭＯＳイメージセンサーも、図２での説明と同様に、アクティブ領域とフィールド領域が区画され、アクティブ領域はフォトダイオード領域と各トランジスタ形成領域が区画される。

したがって、本発明の第１実施形態によるＣＭＯＳイメージセンサーは、図６に示すように、アクティブ領域のフォトダイオード領域を除く残りのアクティブ領域とフィールド領域の透明基板（例えば、ガラス基板または石英基板）３１上にブラックマトリクス層３２が形成される。ブラックマトリクス層３２は、遮光のためのもので、遮光可能な金属（Ｃｒ）またはブラックレジンからなる。

そして、フォトダイオード領域の透明基板３１上には、カラーイメージのためのＲ，Ｇ，Ｂカラーフィルタ層３３が形成され、カラーフィルタ層３３及びブラックマトリクス層３２を含む透明基板３１の全面に、シリコン酸化膜またはシリコン窒化膜などの絶縁膜４７が形成される。もちろん、絶縁膜４７は形成しなくても構わない。
このアクティブ領域の絶縁膜４７上にｐ型半導体層３４が形成される。

ここで、ｐ型半導体層３４は、フィールド領域には形成されず、単にアクティブ領域にのみ形成されるので、別に素子分離膜を形成する必要がない。また、ｐ型半導体層３４は、ｐ型不純物のドープされたポリシリコンまたはｐ型不純物のドープされた非晶質シリコン層である。

そして、アクティブ領域のうちフォトダイオード領域のｐ型半導体層３４には、ｎ型不純物イオンが注入されてｎ型不純物領域３５が形成される。また、ｎ型不純物領域３５の表面にｐ型不純物イオンが注入されてｐ型不純物領域３９が形成される。したがって、ｎ型不純物領域３５とｐ型不純物領域３９によってフォトダイオードが形成される。

トランジスタ領域のｐ型半導体層３４上にはゲート絶縁膜３６とゲート電極３７ａ，３７ｂ，３７ｃが積層され、これら各ゲート電極３７ａ，３７ｂ，３７ｃ間のｐ型半導体層３４にはｎ型不純物イオンが注入されて各トランジスタのソース／ドレイン領域３８が形成される。

ゲート電極３７ａ，３７ｂ，３７ｃとフォトダイオードを含む基板全面に、第１層間絶縁膜４０が形成され、フォトダイオードのｐ型不純物領域３９とソース／ドレイン領域３８が露出されるように第１層間絶縁膜４０が選択的に除去されてコンタクトホールが形成される。

このコンタクトホールを介してフォトダイオードのｐ型不純物領域３９とソース／ドレイン領域３８に電気的に接続されるように、第１層間絶縁膜４０上に第１金属配線４１が形成される。

第１金属配線４１を含む第１層間絶縁膜４０上に多層の層間絶縁膜４２，４３が形成され、各層間絶縁膜４２，４３上に多層の金属配線４４が形成される。

したがって、本発明によるＣＭＯＳイメージセンサーは、透明基板側に光を受光し、受光部からフォトダイオードまでの距離が短いため、受光特性が優れており別途のマイクロレンズを形成する必要がない。

次に、このような構成を有する本発明の第１実施形態によるＣＭＯＳイメージセンサーの製造方法について説明する。
図７Ａ乃至図７Ｄは、本発明の第１実施形態によるＣＭＯＳイメージセンサーの工程断面図である。

本発明の第１実施形態によるＣＭＯＳイメージセンサーの製造方法は、図７Ａに示すように、アクティブ領域とフィールド領域が区画され、アクティブ領域はフォトダイオード領域と各トランジスタ形成領域とに区分される。

透明基板（例えば、ガラス基板または石英基板）３１上に遮光物質を堆積し選択的に除去することで、アクティブ領域のフォトダイオード領域を除く残りのアクティブ領域とフィールド領域にブラックマトリクス層３２を形成する。ブラックマトリクス層３２は、光を遮るためのもので、遮光可能な金属（Ｃｒ）またはブラックレジンからなる。

フォトダイオード領域の透明基板３１上には、カラーイメージのためのＲ，Ｇ，Ｂカラーフィルタ層３３を形成する。

すなわち、３つのフォトダイオードが１単位セルを構成するので、全面に赤色カラーフィルタ層を堆積し、写真エッチング工程で３つのフォトダイオード領域の一つに赤色カラーフィルタ層を形成し、全面に緑色カラーフィルタ層を堆積し、写真エッチング工程で３つのフォトダイオード領域の残りの一つに緑色カラーフィルタ層を形成し、全面に青色カラーフィルタ層を堆積し、写真エッチング工程で３つのフォトダイオード領域の最後のものに青色カラーフィルタ層を形成する。

その後、Ｒ，Ｇ，Ｂカラーフィルタ層３３及びブラックマトリクス層３２を含む透明基板３１の全面に、シリコン酸化膜またはシリコン窒化膜などの絶縁膜４７を形成し、この絶縁膜４７上にｐ型半導体層３４を堆積する。また、図示してはいないが、ｐ型半導体層３４上に感光膜を堆積し露光及び現像工程でアクティブ領域を分けた後に、このアクティブ領域にのみ残るようにフィールド領域のｐ型半導体層３４を選択的に除去する。

ここで、ｐ型半導体層３４はｐ型不純物のドープされたポリシリコンまたはｐ型不純物のドープされた非晶質シリコン層であり、ｐ型半導体層３４のうちフィールド領域のｐ型半導体層３４を除去するので、別に素子分離膜またはフィールド絶縁膜を形成する必要がない。

次いで、図７Ｂに示すように、ｐ型半導体層３４を含む基板全面に、ゲート絶縁膜３６及び導電層を堆積し、ゲート絶縁膜３６及び導電層を選択的に除去してトランジスタのゲート電極３７ａ，３７ｂ，３７ｃを形成する。すなわち、リセットトランジスタＲｘのゲート電極３７ａ、ドライブトランジスタＤｘのゲート電極３７ｂ、選択トランジスタＳｘのゲート電極３７ｃを形成する。もちろん、４Ｔ型や５Ｔ型ＣＭＯＳイメージセンサーでは、上記の方法でトランジスタのゲート電極を追加で形成すれば良い。

続いて、アクティブ領域のうちフォトダイオード領域のｐ型半導体層３４に選択的にｎ型不純物イオンを注入してｎ型不純物領域３５を形成し、前記ｎ型不純物領域３５の表面にｐ型不純物イオンを注入してｐ型不純物領域３９を形成する。したがって、ｎ型不純物領域３５とｐ型不純物領域３９によってフォトダイオードが形成される。各ゲート電極３７ａ，３７ｂ，３７ｃ間のｐ型半導体層３４にはｎ型不純物イオンを注入して各トランジスタのソース／ドレイン領域３８を形成する。

図７Ｃに示すように、ゲート電極３７ａ，３７ｂ，３７ｃ及びフォトダイオード３５を含む基板全面に、第１層間絶縁膜４０を形成し、フォトダイオードのｐ型不純物領域３９及びソース／ドレイン領域３８が露出されるように第１層間絶縁膜４０を選択的に除去してコンタクトホール４６を形成する。

この全面に金属層を堆積し選択的に除去することで、コンタクトホール４６を介してフォトダイオードのｐ型不純物領域３９及びソース／ドレイン領域３８に電気的に接続されるように、前記第１層間絶縁膜４０上に第１金属配線４１を形成する。

その後、図７Ｄに示すように、第１金属配線４１を含む第１層間絶縁膜４０上に第２層間絶縁膜４２を堆積し、上述の方法で第１金属配線４１にコンタクトホールを形成し、このコンタクトホールを介して電気的に第１金属配線４１に接続されるように、第２層間絶縁膜４２上に第２金属配線４４を形成する。

続いて、第２金属配線４４を含む基板全面に、第３層間絶縁膜４３及び金属配線と多層の絶縁膜（図示せず）を反復形成して多層の金属配線を形成する。

一方、他の実施形態として、Ｒ，Ｇ，Ｂカラーフィルタ層３３及び／またはブラックマトリクス層３２を、透明基板３１の背面に形成することもできる。

図８は、本発明の第２実施形態によるＣＭＯＳイメージセンサーの構造を示す断面図である。
本発明の第２実施形態によるＣＭＯＳイメージセンサーは、図８に示すように、Ｒ，Ｇ，Ｂカラーフィルタ層３３を透明基板３１の背面のフォトダイオード領域に相当する部分に形成することが第１実施形態と異なり、それ以外の構成は同様なのでその説明を省略する。

このような構成を有する本発明の第２実施形態によるＣＭＯＳイメージセンサーの製造方法も、図７Ａ乃至図７Ｄで説明した本発明の第１実施形態のそれと略同様であるが、ただし、Ｒ，Ｇ，Ｂカラーフィルタ層３３を工程中に形成せず、工程完了後に、透明基板３１の背面のフォトダイオード領域に相当する部分に付着する。

図９は、本発明の第３実施形態によるＣＭＯＳイメージセンサーの構造を示す断面図である。
本発明の第３実施形態によるＣＭＯＳイメージセンサーは、図９に示すように、ブラックマトリクス層３２を、透明基板３１の背面のフォトダイオード領域以外の領域に相当する部分に形成することが上記の本発明の第１実施形態と異なり、それ以外の構成は同様なので、その説明を省略する。

このような構成を有する本発明の第３実施形態によるＣＭＯＳイメージセンサーの製造方法も、図７Ａ乃至図７Ｄで説明した本発明の第１実施形態のそれと略同様であるが、ただし、ブラックマトリクス層３２を工程中に形成せず、工程完了後に、透明基板３１の背面にフォトダイオード領域以外の領域に相当する部分に形成する。

図１０は、本発明の第４実施形態によるＣＭＯＳイメージセンサーの構造を示す断面図である。
本発明の第４実施形態によるＣＭＯＳイメージセンサーは、図１０に示すように、Ｒ，Ｇ，Ｂカラーフィルタ層３３とブラックマトリクス層３２の双方を、透明基板３１の背面に形成したことが上記の本発明の第１実施形態と異なる。すなわち、透明基板３１の背面のフォトダイオード領域以外の領域に相当する部分にブラックマトリクス層３２を形成し、フォトダイオード領域にＲ，Ｇ，Ｂカラーフィルタ層３３を形成する。それ以外の構成は本発明の第１実施形態と同様なので、その説明を省略する。

このような構成を有する本発明の第４実施形態によるＣＭＯＳイメージセンサーの製造方法も、図７Ａ乃至図７Ｄで説明した本発明の第１実施形態のそれと略同様であるが、ただし、ブラックマトリクス層３２及びカラーフィルタ層３３を工程中に形成せず、工程完了後に、透明基板３１の背面に形成する。

一般の３Ｔ型ＣＭＯＳイメージセンサーの等価回路図である。一般の３Ｔ型ＣＭＯＳイメージセンサーの単位画素を示すレイアウト図である。図２のＩ−Ｉ線に沿った断面構造図である。従来のＣＭＯＳイメージセンサーの概略を示す断面図である。従来のＣＭＯＳイメージセンサーの工程断面図である。本発明によるＣＭＯＳイメージセンサーの構造を示す断面図である。本発明によるＣＭＯＳイメージセンサーの工程断面図である。本発明によるＣＭＯＳイメージセンサーの工程断面図である。本発明によるＣＭＯＳイメージセンサーの工程断面図である。本発明によるＣＭＯＳイメージセンサーの工程断面図である。本発明の第２実施形態によるＣＭＯＳイメージセンサーの構造を示す断面図である。本発明の第３実施形態によるＣＭＯＳイメージセンサーの構造を示す断面図である。本発明の第４実施形態によるＣＭＯＳイメージセンサーの構造を示す断面図である。

符号の説明

３１透明基板、３２ブラックマトリクス層、３３カラーフィルタ層、３４ｐ型半導体層、３５ｎ型不純物領域、３６ゲート絶縁膜、３７ａ，３７ｂ，３７ｃゲート電極、３８ソース／ドレイン領域、３９ｐ型不純物領域、４０，４２，４３層間絶縁膜、４１，４４金属配線、４７絶縁膜

Claims

フォトダイオード領域及びトランジスタ領域を有するアクティブ領域と、該アクティブ領域を隔離するためのフィールド領域とが区画され、背面側から光を受光する透明基板と、
ｐ型不純物のドープされたポリシリコンまたはｐ型不純物のドープされた非晶質シリコン層からなり、前記透明基板上の前記アクティブ領域のみに形成されるｐ型半導体層と、
ｎ型不純物領域とｐ型不純物領域からなり、前記フォトダイオード領域の前記ｐ型半導体層に形成されるフォトダイオードと、
前記トランジスタ領域の前記ｐ型半導体層に形成される複数個のトランジスタと、
含むことを特徴とするＣＭＯＳイメージセンサー。
前記フォトダイオード領域を除く残りのアクティブ領域とフィールド領域の透明基板の上または背面に形成されるブラックマトリクス層をさらに含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
前記フォトダイオード領域の前記ブラックマトリクス層と同じ面に形成されるカラーフィルタ層をさらに含むことを特徴とする請求項２に記載のＣＭＯＳイメージセンサー。
前記ブラックマトリクス層及びカラーフィルタ層を含む透明基板と前記ｐ型半導体層との間に形成される絶縁膜をさらに含むことを特徴とする請求項３に記載のＣＭＯＳイメージセンサー。
前記フォトダイオード領域を除く残りのアクティブ領域とフィールド領域の透明基板の背面に形成されるブラックマトリクス層をさらに含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
前記フォトダイオード領域の前記透明基板の背面に形成されるカラーフィルタ層をさらに含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
前記透明基板は、ガラス基板または石英基板からなることを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
前記ブラックマトリクス層は、光を遮る金属またはブラックレジンからなることを特徴とする請求項２に記載のＣＭＯＳイメージセンサー。
前記ｐ型半導体層は、ｐ型不純物のドープされたポリシリコンまたはｐ型不純物のドープされた非晶質シリコン層から形成されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
前記フォトダイオードは、
前記ｐ型半導体層にｎ型不純物イオンが注入されたｎ型不純物領域と、
前記ｎ型不純物領域の表面に形成されるｐ型不純物領域とを含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
前記複数個のトランジスタは、
前記トランジスタ領域のｐ型半導体層上にゲート絶縁膜を介在して形成される複数個のゲート電極と、
前記各ゲート電極間の前記ｐ型半導体層に形成されるソース／ドレイン領域と
を含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
前記複数個のトランジスタ及びフォトダイオードを含む基板全面に形成される層間絶縁膜と、
前記層間絶縁膜上に形成される金属配線と
をさらに含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
フォトダイオード領域及びトランジスタ領域を有するアクティブ領域と、アクティブ領域を隔離するためのフィールド領域とが区画され、背面側から光を受光する透明基板を準備する段階と、
前記フォトダイオード領域を除く前記透明基板上にブラックマトリクス層を形成する段階と、
前記フォトダイオード領域の透明基板の上または背面にカラーフィルタ層を形成する段階と、
前記カラーフィルタ層及びブラックマトリクス層を含む前記透明基板上のアクティブ領域に、ｐ型不純物のドープされたポリシリコンまたはｐ型不純物のドープされた非晶質シリコン層からなるｐ型半導体層を形成する段階と、
前記トランジスタ領域のｐ型半導体層上に複数個のゲート絶縁膜及びゲート電極を形成する段階と、
前記フォトダイオード領域の前記ｐ型半導体層にｎ型不純物領域とｐ型不純物領域を形成してフォトダイオードを形成する段階と、
前記各ゲート電極間の前記ｐ型半導体層にｎ型不純物イオンを注入してソース／ドレイン領域を形成する段階と、
備えることを特徴とするＣＭＯＳイメージセンサーの製造方法。
前記ｐ型半導体層を形成する前に、前記ブラックマトリクス層及びカラーフィルタ層を含む透明基板の上または背面に絶縁膜を形成する段階をさらに備えることを特徴とする請求項１３に記載のＣＭＯＳイメージセンサーの製造方法。
前記ブラックマトリクス層を形成する段階は、
前記透明基板の全面に遮光金属またはブラックレジンを形成する段階と、
前記フォトダイオード領域の前記遮光金属またはブラックレジンを選択的に除去する段階と
を備えることを特徴とする請求項１３に記載のＣＭＯＳイメージセンサーの製造方法。
前記ｐ型半導体層を形成する段階は、
前記ブラックマトリクス層及びカラーフィルタ層を含む基板全面に、ｐ型不純物のドープされたポリシリコンまたはｐ型不純物のドープされた非晶質シリコン層を堆積する段階と、
前記アクティブ領域にのみ残るように前記ｐ型不純物のドープされたポリシリコンまたはｐ型不純物のドープされた非晶質シリコン層を選択的に除去する段階と
を備えることを特徴とする請求項１３に記載のＣＭＯＳイメージセンサーの製造方法。
前記フォトダイオードを形成する段階は、
前記フォトダイオード領域の前記ｐ型半導体層にｎ型不純物イオンを注入して前記ｎ型不純物領域を形成する段階と、
前記ｎ型不純物領域の表面にｐ型不純物イオンを注入して前記ｐ型不純物領域を形成する段階と
を備えることを特徴とする請求項１３に記載のＣＭＯＳイメージセンサーの製造方法。
前記ゲート電極、フォトダイオード及びソース／ドレイン領域を含む基板全面に層間絶縁膜を形成する段階と、
前記フォトダイオード及びソース／ドレイン領域にコンタクトホールを形成する段階と、
前記フォトダイオード及びソース／ドレイン領域に電気的に接続されるように前記層間絶縁膜上に金属配線を形成する段階と
をさらに備えることを特徴とする請求項１３に記載のＣＭＯＳイメージセンサーの製造方法。
フォトダイオード領域及びトランジスタ領域を有するアクティブ領域と、該アクティブ領域を隔離するためのフィールド領域とが区画され、背面側から光を受光する透明基板を準備する段階と、
前記透明基板上のアクティブ領域に、ｐ型不純物のドープされたポリシリコンまたはｐ型不純物のドープされた非晶質シリコン層からなるｐ型半導体層を形成する段階と、
前記トランジスタ領域のｐ型半導体層上に複数個のゲート絶縁膜及びゲート電極を形成する段階と、
前記フォトダイオード領域の前記ｐ型半導体層にｎ型不純物領域とｐ型不純物領域を形成してフォトダイオードを形成する段階と、
前記各ゲート電極間の前記ｐ型半導体層にｎ型不純物イオンを注入してソース／ドレイン領域を形成する段階と
備えることを特徴とするＣＭＯＳイメージセンサーの製造方法。
前記フォトダイオード領域を除く前記透明基板の背面に、ブラックマトリクス層を形成する段階と、
前記フォトダイオード領域の前記透明基板の背面に、カラーフィルタ層を形成する段階と
をさらに備えることを特徴とする請求項１９に記載のＣＭＯＳイメージセンサーの製造方法。
フォトダイオード領域及びトランジスタ領域を有するアクティブ領域と、該アクティブ領域を隔離するためのフィールド領域が区画され、背面側から光を受光する透明基板を準備する段階と、
前記フォトダイオード領域を除く前記透明基板上にブラックマトリクス層を形成する段階と、
前記ブラックマトリクス層を含む前記透明基板上のアクティブ領域に、ｐ型不純物のドープされたポリシリコンまたはｐ型不純物のドープされた非晶質シリコン層からなるｐ型半導体層を形成する段階と、
前記トランジスタ領域のｐ型半導体層上に複数個のゲート絶縁膜及びゲート電極を形成する段階と、
前記フォトダイオード領域の前記ｐ型半導体層にｎ型不純物領域とｐ型不純物領域を形成してフォトダイオードを形成する段階と、
前記各ゲート電極間の前記ｐ型半導体層にｎ型不純物イオンを注入してソース／ドレイン領域を形成する段階と
を備えることを特徴とするＣＭＯＳイメージセンサーの製造方法。
前記フォトダイオード領域の前記透明基板の背面にカラーフィルタ層を形成する段階をさらに備えることを特徴とする請求項２１に記載のＣＭＯＳイメージセンサーの製造方法。
前記ｐ型半導体層を形成する前に、前記ブラックマトリクス層を含む透明基板の上または背面に絶縁膜を形成する段階をさらに備えることを特徴とする請求項２１に記載のＣＭＯＳイメージセンサーの製造方法。
フォトダイオード領域及びトランジスタ領域を有するアクティブ領域と、該アクティブ領域を隔離するためのフィールド領域とが区画され、背面側から光を受光する透明基板を準備する段階と、
前記フォトダイオード領域の前記透明基板の背面にカラーフィルタ層を形成する段階と、
前記カラーフィルタ層を含む前記透明基板上のアクティブ領域に、ｐ型不純物のドープされたポリシリコンまたはｐ型不純物のドープされた非晶質シリコン層からなるｐ型半導体層を形成する段階と、
前記トランジスタ領域のｐ型半導体層上に複数個のゲート絶縁膜及びゲート電極を形成する段階と、
前記フォトダイオード領域の前記ｐ型半導体層にｎ型不純物領域とｐ型不純物領域を形成してフォトダイオードを形成する段階と、
前記各ゲート電極間の前記ｐ型半導体層にｎ型不純物イオンを注入してソース／ドレイン領域を形成する段階と、
備えることを特徴とするＣＭＯＳイメージセンサーの製造方法。
前記フォトダイオード領域を除く前記透明基板の背面に、ブラックマトリクス層を形成する段階をさらに備えることを特徴とする請求項２４に記載のＣＭＯＳイメージセンサーの製造方法。
前記ｐ型半導体層を形成する前に、前記カラーフィルタ層を含む透明基板の上または背面に絶縁膜を形成する段階をさらに備えることを特徴とする請求項２４に記載のＣＭＯＳイメージセンサーの製造方法。