JP5268618B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5268618B2 JP5268618B2 JP2008322519A JP2008322519A JP5268618B2 JP 5268618 B2 JP5268618 B2 JP 5268618B2 JP 2008322519 A JP2008322519 A JP 2008322519A JP 2008322519 A JP2008322519 A JP 2008322519A JP 5268618 B2 JP5268618 B2 JP 5268618B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- back surface
- image sensor
- cmos image
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/199—Back-illuminated image sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置およびその製造方法に関するもので、特に、裏面照射型のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサに関する。
従来、携帯用カメラモジュールまたはビデオカメラ、デジタルスチルカメラ、監視用カメラなどに利用される固体撮像素子として、ＣＭＯＳイメージセンサが知られている。このＣＭＯＳイメージセンサにおいては、感度などの画素性能の向上のため、裏面照射型構造が提案されている（たとえば、特許文献１参照）。つまり、この裏面照射型構造は、電極層および配線層などが配置されていない基板の裏面側より光を入射させることによって、集光特性の向上を図るようにしたものである。
しかしながら、文献１に記載の裏面照射型固体撮像素子の場合、基板の裏面側へ電極を取り出す必要があるが、その電極を取り出すための工程が、受光センサ部のフォトダイオードとオンチップレンズとの位置合わせ用のアライメントマークの形成と別の工程となっているため、工程数が増えるという問題があった。すなわち、この裏面照射型固体撮像素子の場合、まず、基板の表面側に受光センサ部および電極層などを形成する際に、コンタクト孔内に絶縁層を埋め込んでアライメントマークを形成する。その後、基板の裏面側にオンチップレンズを形成する際に、アライメントマークの絶縁層をくりぬき、基板の裏面側へ電極を取り出すためのコンタクト層を形成する。このように、上記した裏面照射型固体撮像素子は、位置合わせ用マークとして形成したアライメントマークを、電極層および配線層につながる裏面取り出し電極として形成し直す必要があり、その分、表面照射型構造に比べて工程数が増えていた。したがって、工程数を削減できるプロセスが強く望まれていた。
また、アライメントマークを裏面取り出し電極として形成し直す文献１の構造は、微細化に不向きであり、装置の小型化に適さないという問題もあった。なぜなら、アライメントマークとなる絶縁層の外側部分だけが残るように内側部分をくりぬき、その内側部分に導電材料を埋め込んでコンタクト層を形成し、これを裏面取り出し電極とするため、位置合わせ精度などを考慮すると、絶縁層の膜厚を均一に形成するのが困難であり、微細化には限界がある。
上記したように、従来の裏面照射型固体撮像素子においては、工程数が多く、また、小型化に不向きであるなどの問題があった。
特開２００７−３２４６２９号公報
本発明は、上記の問題点を解決すべくなされたもので、その目的は、小型化できるとともに、工程数を削減することが可能な半導体装置を提供することにある。
実施形態によれば半導体装置の製造方法は、半導体基板に貫通孔を形成する工程と、前記貫通孔の内壁に均一な膜厚を有する絶縁膜を形成する工程と、前記絶縁膜を介して、前記貫通孔内に第１の導電材料を埋め込んで、裏面取り出し電極として機能するコンタクト層を形成する工程と、前記裏面取り出し電極を位置合わせ用マークとして用いて、前記半導体基板の裏面側にレンズを配置する工程とを備える。
上記の構成により、小型化できるとともに、工程数を削減することが可能な半導体装置およびその製造方法を提供できる。
以下、本発明の実施の形態について図面を参照して説明する。ただし、図面は模式的なものであり、各図面の寸法および比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても、互いの寸法の関係および／または比率が異なる部分が含まれていることは勿論である。特に、以下に示すいくつかの実施の形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。この発明の技術思想は、その要旨を逸脱しない範囲において、種々の変更を加えることができる。
［第１の実施形態］
図１は、本発明の第１の実施形態にしたがった半導体装置の構成例を示すものである。ここでは、半導体装置として、裏面照射型のＣＭＯＳイメージセンサを例に説明する。なお、図１は、単位セルを１画素１セル構造の３Ｔｒ（トランジスタ）型とした場合の例である。
図１は、本発明の第１の実施形態にしたがった半導体装置の構成例を示すものである。ここでは、半導体装置として、裏面照射型のＣＭＯＳイメージセンサを例に説明する。なお、図１は、単位セルを１画素１セル構造の３Ｔｒ（トランジスタ）型とした場合の例である。
図１に示すように、この裏面照射型のＣＭＯＳイメージセンサの場合、フォトダイオード部ＰＤ、転送（読み出し）用ＭＯＳトランジスタＴＧ、および、図示していないリセット用ＭＯＳトランジスタと増幅用ＭＯＳトランジスタとを含んで、１つの単位セルが構成されている。裏面照射型のＣＭＯＳイメージセンサには、このような構成の複数の単位セルがマトリクス状に配置されている。
すなわち、各単位セルにおいて、フォトダイオード部ＰＤは、受光部１１とアキューミュレーション層１２とから構成されている。受光部１１は、入射光を光電変換して得た信号電荷を蓄積するための電荷蓄積領域であって、たとえば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板におけるシリコン（Ｓｉ）エピタキシャル層１０の表面部（センサ画素領域）に形成された、Ｎ導電型（第１導電型）の拡散層からなっている。アキューミュレーション層１２は、暗電流を抑制するためのもので、受光部１１の表面部に対応して設けられた、たとえば、Ｐ導電型（第２導電型）を有する低不純物濃度の拡散層領域（Ｐ−層）である。アキューミュレーション層１２の不純物濃度は、たとえば１×１０16〜１×１０17程度となっている。
転送用ＭＯＳトランジスタＴＧは、フォトダイオード部ＰＤでの信号電荷の蓄積を制御するためのもので、フォトダイオード部ＰＤに隣接して設けられている。すなわち、転送用ＭＯＳトランジスタＴＧの読み出しゲート電極（読み出し電極）Ｇは、絶縁膜１３を介して、Ｓｉエピタキシャル層１０の表面上に形成されている。読み出しゲート電極Ｇの形成には、ポリシリコンなどが用いられる。ドレインはフォトダイオード部ＰＤのアノードとして、ソースはフローティングディフュージョンＦＤとして、それぞれ機能する。フローティングディフュージョンＦＤは、Ｓｉエピタキシャル層１０の表面部に形成された、高不純物濃度の拡散層領域（Ｎ＋層）である。
なお、図中に示す３１は、単位セルを画定するための画素分離領域（Ｐ層）であり、３２は、画素分離用のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）である。また、便宜上、図示していないが、各単位セルには、Ｓｉエピタキシャル層１０の表面側（他の断面）に、それぞれ、リセット用ＭＯＳトランジスタと増幅用ＭＯＳトランジスタとが設けられている。
裏面照射型のＣＭＯＳイメージセンサの場合、入射光は、Ｓｉエピタキシャル層１０の裏面側より照射され、Ｓｉエピタキシャル層１０を透過して、フォトダイオード部ＰＤによって受光される。その際、入射光は、複数の配線層などによって遮られることなく、Ｓｉエピタキシャル層１０内に入射され、フォトダイオード部ＰＤへと導かれる。そのため、Ｓｉエピタキシャル層１０の裏面側（センサの裏面側）には、パッシベーション酸化膜３３およびパッシベーション窒化膜３４を介して、単位セルごとに、ＲＧＢ（赤、緑、または、青）のカラーフィルタ３５とマイクロレンズ３６とが設けられている。
一方、Ｓｉエピタキシャル層１０の周辺領域には、裏面取り出し電極２１が設けられている。この裏面取り出し電極２１は、たとえば、センサ画素領域のフォトダイオード部ＰＤとマイクロレンズ３６との位置合わせ用のアライメントマークとしても機能する。すなわち、センサの周辺領域には、Ｓｉエピタキシャル層１０を貫通するようにして、アライメントマークとなるコンタクト層２１ａおよび絶縁膜２１ｃが設けられている。コンタクト層２１ａは、Ｓｉエピタキシャル層１０に開孔されたコンタクト孔（Ｄｅｅｐ Ｔｒｅｎｃｈ）２１ｂ内に、膜厚がほぼ均一とされた薄い絶縁膜２１ｃを介して、たとえば適量の不純物が添加された低抵抗ポリシリコンを埋め込んでなる構成となっている（貫通ヴィア構造）。
コンタクト層２１ａの一端は、Ｓｉエピタキシャル層１０の裏面側（センサの裏面側）に設けられたアルミニウム（Ａｌ）パッド２２に接続されている。このＡｌパッド２２は、裏面絶縁膜２３の裏面コンタクト部２３ａを介して、コンタクト層２１ａの一端と接続されている。このＡｌパッド２２は、パッシベーション絶縁膜２４と上記パッシベーション酸化膜３３および上記パッシベーション窒化膜３４とによってほぼ覆われ、その表面部のみが露出されている。
また、Ｓｉエピタキシャル層１０の表面側において、コンタクト層２１ａの他端は、層間絶縁膜２５に設けられた配線層コンタクト２６に接続されている。この配線層コンタクト２６は、絶縁膜層４１内に設けられた、たとえば、銅（Ｃｕ）からなる第１層配線２７ａ、Ｃｕからなる第１層ヴィア２８ａ、Ｃｕからなる第２層配線２７ｂ、および、Ｃｕからなる第２層ヴィア２８ｂを介して、Ａｌからなる配線層（または、電極層）２９に接続されている。こうして、上記した転送用ＭＯＳトランジスタＴＧなどにつながる配線層または電極層が、裏面取り出し電極２１を介して、センサ（Ｓｉエピタキシャル層１０）の裏面側に取り出される。
そして、配線層２９の上方（センサの表面側）には、絶縁膜層４１を介して、支持基板４２が貼合されている。
本実施形態の構成とした場合、裏面照射型構造とすることによって、ＣＭＯＳイメージセンサの集光特性を向上できるのみでなく、アライメントマークをそのまま裏面取り出し電極２１としても利用できるようになるため、製造工程（プロセス）の簡素化が図れるとともに、アライメントマークをより微細に形成することが可能となる結果、センサの小型化が可能となるものである。
図２は、裏面取り出し電極２１の構成例を示すものである。本実施形態の場合、裏面取り出し電極２１において、ほぼ均一の膜厚を有する、薄い酸化（ＳｉＯ2 ）膜により、絶縁膜２１ｃを形成できるようになる。
すなわち、詳細については後述するが、たとえば、Ｓｉエピタキシャル層１０を酸化させてコンタクト孔２１ｂの内壁にＳｉＯ2 膜からなる絶縁膜２１ｃを形成した後に、低抵抗ポリシリコンを埋め込んでコンタクト層２１ａを形成することによって、アライメントマークを兼ねた裏面取り出し電極２１を形成するようにしている。このため、単に工程数を削減できるだけでなく、ほぼ均一な膜厚を有し、かつ、薄い絶縁膜２１ｃを形成することが可能となる。したがって、先に説明した文献１に記載の裏面照射型固体撮像素子に比べ、より微細なアライメントマークを形成できるようになる。
ここで、たとえばセンサの使用電圧ＶＤＤを３．３Ｖと仮定すると、コンタクト層２１ａとＳｉエピタキシャル層１０との間を絶縁させるための、絶縁膜２１ｃの最小膜厚はほぼ５ｎｍとなる（１アライメントマーク当たりの絶縁膜厚は、加工の前後で約１０ｎｍ）。因みに、文献１に記載の裏面照射型固体撮像素子の場合は、絶縁層をくりぬくための加工精度（たとえば、１５ｎｍ）および位置合わせ精度（たとえば、２５ｎｍ）を考慮すると、同じ条件（使用電圧ＶＤＤ＝３．３Ｖ，最小膜厚＝５ｎｍ）であっても、絶縁層として５０ｎｍ以上の厚さ（加工前、１アライメントマーク当たり）が必要となる。
以下に、上記した構成の裏面照射型のＣＭＯＳイメージセンサを製造する際の方法について説明する。なお、ここでは、ＳＯＩ基板を用い、ポリシリコンからなる裏面取り出し電極を形成する場合を例に示している。
まず、たとえば図３に示すように、ＳＯＩ基板１を用意する。ＳＯＩ基板１は、Ｓｉ基板２、埋め込み酸化膜３、および、Ｓｉエピタキシャル層１０を有している。
次に、たとえば図４に示すように、Ｓｉエピタキシャル層１０の表面上に窒化（ＳｉＮ）のようなストッパー膜４を堆積した後、周辺領域において、Ｓｉエピタキシャル層１０を貫通し、埋め込み酸化膜３にまで到達するコンタクト孔（貫通ヴィアホール）２１ｂを、既知のフォトリソグラフィー工程によって形成する。
次に、たとえば図５に示すように、Ｓｉエピタキシャル層１０を酸化させて、コンタクト孔２１ｂの内壁にＳｉＯ2 膜からなる絶縁膜２１ｃを形成する。この際、絶縁膜２１ｃは、その最小膜厚が所定値（センサの使用電圧ＶＤＤが３．３Ｖの場合、５ｎｍ）となるように制御されて、ほぼ均一な膜厚を有して形成される。そして、その絶縁膜２１ｃを介して、コンタクト孔２１ｂ内に低抵抗ポリシリコンを埋め込んでコンタクト層２１ａを形成する。これにより、アライメントマークを兼用する裏面取り出し電極２１が微細に形成される。
次に、たとえば図６に示すように、ストッパー膜４を剥離した後、酸化工程を行う。
次に、たとえば図７に示すように、通常のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の作成工程を行って、センサ画素領域に対応するＳｉエピタキシャル層１０に、画素分離領域３１、画素分離用のＳＴＩ３２、転送用ＭＯＳトランジスタＴＧの読み出しゲート電極Ｇ、フォトダイオード部ＰＤ（受光部１１とアキューミュレーション層１２）、および、フローティングディフュージョンＦＤなどを、それぞれ形成する。こうして、マトリクス状に配置された複数の単位セルを形成する。
次に、たとえば図８に示すように、Ｓｉエピタキシャル層１０の表面上に層間絶縁膜２５を堆積し、コンタクト層２１ａに達するコンタクトホール２５ａを形成する。
次に、たとえば図９に示すように、コンタクトホール２５ａ内にタングステン（Ｗ）を埋め込み、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程を行って、コンタクト層２１ａにつながる配線層コンタクト２６を形成する。
次に、たとえば図１０に示すように、既知の技術を使用して、絶縁膜層４１、および、配線層コンタクト２６につながる、第１層配線２７ａ、第１層ヴィア２８ａ、第２層配線２７ｂ、第２層ヴィア２８ｂ、配線層２９を形成する。
次に、たとえば図１１に示すように、平坦化された絶縁膜層４１の表面上に、既知の工程にしたがって支持基板４２を貼合する。
次に、たとえば図１２に示すように、Ｓｉ基板２をエッチングにより除去する。
次に、たとえば図１３に示すように、埋め込み酸化膜３をエッチングにより除去した後、さらに、コンタクト層２１ａの一部をエッチングにより除去するとともに、コンタクト層２１ａの一端が突出するように、絶縁膜２１ｃの一部をエッチングにより除去する。
次に、たとえば図１４に示すように、Ｓｉエピタキシャル層１０の裏面側に、裏面絶縁膜２３を堆積する。
次に、たとえば図１５に示すように、コンタクト層２１ａが露出するように裏面絶縁膜２３の一部を除去し、裏面コンタクト部２３ａを形成する。
次に、たとえば図１６に示すように、裏面コンタクト部２３ａを介して、コンタクト層２１ａと接続するように、Ｓｉエピタキシャル層１０の裏面にＡｌパッド２２を形成した後、さらに、Ａｌパッド２２上および裏面絶縁膜２３上にパッシベーション絶縁膜２４を堆積する。
次に、たとえば図１７に示すように、センサ画素領域に対応する、パッシベーション絶縁膜２４および裏面絶縁膜２３を除去する。
次に、たとえば図１８に示すように、露出するセンサ画素領域のＳｉエピタキシャル層１０および周辺領域のパッシベーション絶縁膜２４を覆うようにして、パッシベーション酸化膜３３およびパッシベーション窒化膜３４を堆積する。
次に、たとえば図１９に示すように、パッシベーション絶縁膜２４、パッシベーション酸化膜３３およびパッシベーション窒化膜３４の一部を開口し、その開口部よりＡｌパッド２２を露出させる。
上記したように、アライメントマークをそのままセンサの裏面側への取り出し電極としても利用できる（もしくは、センサの裏面側への取り出し電極をそのままアライメントマークとしても利用できる）ようにしている。すなわち、アライメントマークを兼ねた裏面取り出し電極を形成するようにしている。これにより、アライメントマークを形成する工程と裏面取り出し電極を形成する工程とを一つに集約できるようになる。したがって、工程数の削減が可能となるものである。
しかも、本実施形態によれば、アライメントマークを微細化（狭い幅で形成）できるようになるため、裏面照射型ＣＭＯＳイメージセンサをより小型に形成することが可能となるものである。
［第２の実施形態］
図２０は、本発明の第２の実施形態にしたがった半導体装置の構成例を示すものである。ここでは、裏面照射型のＣＭＯＳイメージセンサにおいて、さらに、裏面取り出し電極の寄生抵抗を抑制できるようにした場合について説明する。なお、第１の実施形態と同一部分には同一符号を付して、詳しい説明は割愛する。
図２０は、本発明の第２の実施形態にしたがった半導体装置の構成例を示すものである。ここでは、裏面照射型のＣＭＯＳイメージセンサにおいて、さらに、裏面取り出し電極の寄生抵抗を抑制できるようにした場合について説明する。なお、第１の実施形態と同一部分には同一符号を付して、詳しい説明は割愛する。
すなわち、本実施形態の裏面照射型のＣＭＯＳイメージセンサは、アライメントマークを兼用する裏面取り出し電極２１が、タングステンを埋め込んでなるコンタクト層２１ａ’を用いて構成されている。コンタクト層２１ａ’は、たとえば上記コンタクト層２１ａを構成する低抵抗ポリシリコンをタングステンによって置換することにより形成される。
以下に、上記した構成の裏面照射型のＣＭＯＳイメージセンサを製造する際の方法について説明する。なお、Ｓｉ基板２をエッチングにより除去する工程までは第１の実施形態と同様なため、それ以降の工程について説明する。
まず、Ｓｉ基板２をエッチングにより除去する工程まで行った状態（図３〜図１２参照）において、たとえば図２１に示すように、既知のフォトリソグラフィー工程によって、埋め込み酸化膜３にコンタクト層２１ａに対応した貫通ビアホール３ａを形成する。
次に、たとえば図２２に示すように、コンタクト層２１ａの低抵抗ポリシリコンをエッチングにより除去する。
次に、たとえば図２３に示すように、絶縁膜２１ｃを介して、コンタクト孔２１ｂ内にタングステンを埋め込んでコンタクト層２１ａ’を形成する。これにより、タングステンが埋め込まれてなるコンタクト層２１ａ’を有する、アライメントマークを兼用する裏面取り出し電極２１が微細に形成される。この場合、コンタクト層２１ａ’の寄生抵抗は、コンタクト層２１ａよりも小さい。
次に、たとえば図２４に示すように、埋め込み酸化膜３をエッチングにより除去した後、さらに、コンタクト層２１ａ’の一部をエッチングにより除去するとともに、コンタクト層２１ａ’の一端が突出するように、絶縁膜２１ｃの一部をエッチングにより除去する。
次に、たとえば図２５に示すように、Ｓｉエピタキシャル層１０の裏面側に、裏面絶縁膜２３を堆積する。
次に、たとえば図２６に示すように、コンタクト層２１ａ’が露出するように裏面絶縁膜２３の一部を除去し、裏面コンタクト部２３ａを形成する。
次に、たとえば図２７に示すように、裏面コンタクト部２３ａを介して、コンタクト層２１ａと接続するように、Ｓｉエピタキシャル層１０の裏面にＡｌパッド２２を形成した後、さらに、Ａｌパッド２２上および裏面絶縁膜２３上にパッシベーション絶縁膜２４を堆積する。
次に、たとえば図２８に示すように、センサ画素領域に対応する、パッシベーション絶縁膜２４および裏面絶縁膜２３を除去する。
次に、たとえば図２９に示すように、露出するセンサ画素領域のＳｉエピタキシャル層１０および周辺領域のパッシベーション絶縁膜２４を覆うようにして、パッシベーション酸化膜３３およびパッシベーション窒化膜３４を堆積する。
次に、たとえば図３０に示すように、パッシベーション絶縁膜２４、パッシベーション酸化膜３３およびパッシベーション窒化膜３４の一部を開口し、その開口部よりＡｌパッド２２を露出させる。
最後に、裏面取り出し電極２１をアライメントマークとして利用して、センサ画素領域に対応するＳｉエピタキシャル層１０の裏面上に、単位セルごとに、カラーフィルタ３５とマイクロレンズ３６とを形成することにより、たとえば図２０に示した、裏面照射型のＣＭＯＳイメージセンサが完成する。
本実施形態の場合、第１の実施形態の効果（アライメントマークを微細化でき、裏面照射型ＣＭＯＳイメージセンサをより小型に形成すること）に加えて、裏面取り出し電極２１のコンタクト層となるポリシリコンをタングステンによって置換することにより、裏面取り出し電極２１の寄生抵抗を大幅に低下できる。
［第３の実施形態］
図３１は、本発明の第３の実施形態にしたがった半導体装置の構成例を示すものである。ここでは、裏面照射型のＣＭＯＳイメージセンサにおいて、さらに、裏面取り出し電極の寄生抵抗を抑制できるようにした場合の、他の例について説明する。なお、第１の実施形態と同一部分には同一符号を付して、詳しい説明は割愛する。
図３１は、本発明の第３の実施形態にしたがった半導体装置の構成例を示すものである。ここでは、裏面照射型のＣＭＯＳイメージセンサにおいて、さらに、裏面取り出し電極の寄生抵抗を抑制できるようにした場合の、他の例について説明する。なお、第１の実施形態と同一部分には同一符号を付して、詳しい説明は割愛する。
すなわち、本実施形態の裏面照射型のＣＭＯＳイメージセンサは、アライメントマークを兼用する裏面取り出し電極２１のコンタクト層２１ａ”およびパッド２２ａが、銅（Ｃｕ）を用いて構成されている。コンタクト層２１ａ”およびパッド２２ａは、たとえば電界メッキ法により同時に形成される。
以下に、上記した構成の裏面照射型のＣＭＯＳイメージセンサを製造する際の方法について説明する。なお、裏面絶縁膜２３に裏面コンタクト部２３ａを形成する工程までは第１の実施形態と同様なため、それ以降の工程について説明する。
まず、裏面絶縁膜２３に裏面コンタクト部２３ａを形成する工程まで行った状態（図３〜図１５参照）において、たとえば図３２に示すように、コンタクト層２１ａの低抵抗ポリシリコンをエッチングにより除去する。
次に、たとえば図３３に示すように、電界メッキ法によって、コンタクト孔２１ｂ内にＣｕを埋め込んでコンタクト層２１ａ”を形成するとともに、パッド２２ａを同時に形成する。これにより、Ｃｕが埋め込まれてなるコンタクト層２１ａ”を有する、アライメントマークを兼用する裏面取り出し電極２１が微細に形成される。この場合、コンタクト層２１ａ”の寄生抵抗は、コンタクト層２１ａ，２１ａ’よりも小さい。
また、裏面取り出し電極２１を形成した後、さらに、パッド２２ａ上および裏面絶縁膜２３上にパッシベーション絶縁膜２４を堆積する。
次に、たとえば図３４に示すように、センサ画素領域に対応する、パッシベーション絶縁膜２４および裏面絶縁膜２３を除去する。
次に、たとえば図３５に示すように、露出するセンサ画素領域のＳｉエピタキシャル層１０および周辺領域のパッシベーション絶縁膜２４を覆うようにして、パッシベーション酸化膜３３およびパッシベーション窒化膜３４を堆積する。
次に、たとえば図３６に示すように、パッシベーション絶縁膜２４、パッシベーション酸化膜３３およびパッシベーション窒化膜３４の一部を開口し、その開口部よりパッド２２ａを露出させる。
最後に、裏面取り出し電極２１をアライメントマークとして利用して、センサ画素領域に対応するＳｉエピタキシャル層１０の裏面上に、単位セルごとに、カラーフィルタ３５とマイクロレンズ３６とを形成することにより、たとえば図３１に示した、裏面照射型のＣＭＯＳイメージセンサが完成する。
本実施形態の場合、第１の実施形態の効果（アライメントマークを微細化でき、裏面照射型ＣＭＯＳイメージセンサをより小型に形成すること）に加えて、裏面取り出し電極２１のコンタクト層となるポリシリコンをＣｕによって置換することにより、裏面取り出し電極２１の寄生抵抗を大幅に低下できる。
また、裏面取り出し電極２１のコンタクト層２１ａ”と同時にパッド２２ａを形成することによって、上述した第２の実施形態の場合よりも、工程数を削減できる。
なお、上記した各実施形態においては、いずれも裏面照射型のＣＭＯＳイメージセンサを例に説明したが、これに限らず、たとえば電極を装置の裏面側に取り出す構成の各種の半導体装置に適用できる。
また、裏面取り出し電極のコンタクト層の個数および配置などについては、各実施形態の構成に限定されないことは勿論である。
さらに、裏面取り出し電極のコンタクト層の形成に際しては、タングステンに代えて、銅などを用いて置換することも可能である（第２の実施形態）。
特に、第２，第３の実施形態においては、コンタクト層の形成を、ポリシリコンを置換することなく、タングステンまたは銅などを用いて形成することも可能である。この場合、工程数の削減が可能となる。
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
１…ＳＯＩ基板、１０…Ｓｉエピタキシャル層、１１…受光部、１２…アキューミュレーション層、２１…裏面取り出し電極（アライメントマーク）、２１ａ，２１ａ’，２１ａ”…コンタクト層、２１ｃ…絶縁膜、３５…カラーフィルタ、３６…マイクロレンズ、ＰＤ…フォトダイオード部、Ｇ…読み出しゲート電極。
Claims (3)
- 半導体基板に貫通孔を形成する工程と、
前記貫通孔の内壁に均一な膜厚を有する絶縁膜を形成する工程と、
前記絶縁膜を介して、前記貫通孔内に第１の導電材料を埋め込んで、裏面取り出し電極として機能するコンタクト層を形成する工程と、
前記裏面取り出し電極を位置合わせ用マークとして用いて、前記半導体基板の裏面側にレンズを配置する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 前記コンタクト層を形成する工程は、前記貫通孔内に埋め込まれた前記第１の導電材料を、前記第１の導電材料よりも低抵抗な第２の導電材料により置換する工程を含む、ことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記コンタクト層を形成する工程は、前記貫通孔内に埋め込まれた前記第１の導電材料を、前記第１の導電材料よりも低抵抗な第２の導電材料により置換する工程と、前記半導体基板の裏面に、前記第２の導電材料によって前記コンタクト層につながるパッドを形成する工程と、を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008322519A JP5268618B2 (ja) | 2008-12-18 | 2008-12-18 | 半導体装置 |
| US12/638,381 US8138533B2 (en) | 2008-12-18 | 2009-12-15 | Semiconductor device with an electrode as an alignment mark, and method of manufacturing the same |
| TW098143352A TWI407558B (zh) | 2008-12-18 | 2009-12-17 | 半導體裝置及其製造方法 |
| CN200911000159.9A CN101877356B (zh) | 2008-12-18 | 2009-12-18 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008322519A JP5268618B2 (ja) | 2008-12-18 | 2008-12-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010147230A JP2010147230A (ja) | 2010-07-01 |
| JP5268618B2 true JP5268618B2 (ja) | 2013-08-21 |
Family
ID=42264749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008322519A Expired - Fee Related JP5268618B2 (ja) | 2008-12-18 | 2008-12-18 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8138533B2 (ja) |
| JP (1) | JP5268618B2 (ja) |
| CN (1) | CN101877356B (ja) |
| TW (1) | TWI407558B (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5178569B2 (ja) * | 2009-02-13 | 2013-04-10 | 株式会社東芝 | 固体撮像装置 |
| JP5470928B2 (ja) | 2009-03-11 | 2014-04-16 | ソニー株式会社 | 固体撮像装置の製造方法 |
| JP5568969B2 (ja) * | 2009-11-30 | 2014-08-13 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP2012023207A (ja) * | 2010-07-14 | 2012-02-02 | Toshiba Corp | 裏面照射型固体撮像装置 |
| JP2012059881A (ja) * | 2010-09-08 | 2012-03-22 | Toshiba Corp | 撮像素子、撮像モジュール及び撮像素子の製造方法 |
| US8624342B2 (en) | 2010-11-05 | 2014-01-07 | Invensas Corporation | Rear-face illuminated solid state image sensors |
| JP2012119381A (ja) * | 2010-11-29 | 2012-06-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP5826511B2 (ja) | 2011-04-26 | 2015-12-02 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| US8710612B2 (en) * | 2011-05-20 | 2014-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a bonding pad and shield structure of different thickness |
| US8435824B2 (en) * | 2011-07-07 | 2013-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside illumination sensor having a bonding pad structure and method of making the same |
| US8779539B2 (en) * | 2011-09-21 | 2014-07-15 | United Microelectronics Corporation | Image sensor and method for fabricating the same |
| JP5760923B2 (ja) * | 2011-10-04 | 2015-08-12 | ソニー株式会社 | 固体撮像装置の製造方法 |
| JP2013157422A (ja) * | 2012-01-30 | 2013-08-15 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法、および電子機器 |
| JP6055598B2 (ja) | 2012-02-17 | 2016-12-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR20130119193A (ko) * | 2012-04-23 | 2013-10-31 | 주식회사 동부하이텍 | 후면 수광 이미지 센서와 그 제조방법 |
| KR101934864B1 (ko) | 2012-05-30 | 2019-03-18 | 삼성전자주식회사 | 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법 |
| JP2014011438A (ja) | 2012-07-03 | 2014-01-20 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2014013810A (ja) * | 2012-07-04 | 2014-01-23 | Seiko Epson Corp | 基板、基板の製造方法、半導体装置、及び電子機器 |
| US8779344B2 (en) * | 2012-07-11 | 2014-07-15 | United Microelectronics Corp. | Image sensor including a deep trench isolation (DTI)that does not contact a connecting element physically |
| JP2014027123A (ja) * | 2012-07-27 | 2014-02-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US9012324B2 (en) * | 2012-08-24 | 2015-04-21 | United Microelectronics Corp. | Through silicon via process |
| US9159699B2 (en) * | 2012-11-13 | 2015-10-13 | Delta Electronics, Inc. | Interconnection structure having a via structure |
| JP2014135326A (ja) * | 2013-01-08 | 2014-07-24 | Toshiba Corp | 固体撮像装置 |
| JP6200835B2 (ja) | 2014-02-28 | 2017-09-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2015170702A (ja) | 2014-03-06 | 2015-09-28 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| KR102235612B1 (ko) | 2015-01-29 | 2021-04-02 | 삼성전자주식회사 | 일-함수 금속을 갖는 반도체 소자 및 그 형성 방법 |
| TWI692859B (zh) * | 2015-05-15 | 2020-05-01 | 日商新力股份有限公司 | 固體攝像裝置及其製造方法、以及電子機器 |
| FR3037720A1 (fr) * | 2015-06-19 | 2016-12-23 | St Microelectronics Crolles 2 Sas | Composant electronique et son procede de fabrication |
| US9847359B2 (en) * | 2015-11-17 | 2017-12-19 | Semiconductor Components Industries, Llc | Image sensors with improved surface planarity |
| FR3055471B1 (fr) | 2016-08-31 | 2018-09-14 | Stmicroelectronics (Crolles 2) Sas | Puce protegee contre les attaques face arriere |
| JP2018064758A (ja) * | 2016-10-19 | 2018-04-26 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、製造方法、および電子機器 |
| KR102635858B1 (ko) * | 2017-01-05 | 2024-02-15 | 삼성전자주식회사 | 이미지 센서 |
| JP6920110B2 (ja) * | 2017-06-13 | 2021-08-18 | ルネサスエレクトロニクス株式会社 | 固体撮像素子およびその製造方法 |
| FR3069703B1 (fr) | 2017-07-27 | 2020-01-24 | Stmicroelectronics (Crolles 2) Sas | Puce electronique |
| KR102542614B1 (ko) | 2017-10-30 | 2023-06-15 | 삼성전자주식회사 | 이미지 센서 |
| US11843020B2 (en) | 2017-10-30 | 2023-12-12 | Samsung Electronics Co., Ltd. | Image sensor |
| KR102534249B1 (ko) | 2018-01-12 | 2023-05-18 | 삼성전자주식회사 | 이미지 센서 |
| US10892290B2 (en) * | 2018-03-27 | 2021-01-12 | Omnivision Technologies, Inc. | Interconnect layer contact and method for improved packaged integrated circuit reliability |
| FR3091787A1 (fr) | 2019-01-14 | 2020-07-17 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Capteur d'images à éclairement par la face arrière |
| WO2021248503A1 (zh) * | 2020-06-12 | 2021-12-16 | 深圳市汇顶科技股份有限公司 | 超声换能器制备方法、超声换能器及信息采集元件 |
| CN111446360A (zh) * | 2020-06-12 | 2020-07-24 | 深圳市汇顶科技股份有限公司 | 超声换能器制备方法、超声换能器及信息采集元件 |
| US20240096750A1 (en) * | 2022-09-19 | 2024-03-21 | Qualcomm Incorporated | Self-aligned backside contact module for 3dic application |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1684342B1 (en) * | 1996-10-30 | 2011-06-01 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor memory device |
| US6892300B2 (en) * | 1998-06-04 | 2005-05-10 | International Business Machines Corporation | Secure communication system and method of operation for conducting electronic commerce using remote vault agents interacting with a vault controller |
| JP4037561B2 (ja) | 1999-06-28 | 2008-01-23 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2002289816A (ja) | 2001-03-23 | 2002-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3759435B2 (ja) * | 2001-07-11 | 2006-03-22 | ソニー株式会社 | Ｘ−ｙアドレス型固体撮像素子 |
| JP4499967B2 (ja) * | 2001-09-18 | 2010-07-14 | セイコーインスツル株式会社 | 半導体集積回路の製造方法 |
| CN2706862Y (zh) * | 2004-05-19 | 2005-06-29 | 威盛电子股份有限公司 | 芯片置入式封装结构 |
| US7615808B2 (en) * | 2004-09-17 | 2009-11-10 | California Institute Of Technology | Structure for implementation of back-illuminated CMOS or CCD imagers |
| JP4792821B2 (ja) * | 2005-06-06 | 2011-10-12 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| US7749799B2 (en) * | 2005-11-15 | 2010-07-06 | California Institute Of Technology | Back-illuminated imager and method for making electrical and optical connections to same |
| JP4992446B2 (ja) * | 2006-02-24 | 2012-08-08 | ソニー株式会社 | 固体撮像装置及びその製造方法、並びにカメラ |
| KR100825807B1 (ko) * | 2007-02-26 | 2008-04-29 | 삼성전자주식회사 | 이미지 소자 및 그 제조방법 |
| JP5159192B2 (ja) | 2007-07-06 | 2013-03-06 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4816601B2 (ja) | 2007-09-07 | 2011-11-16 | ソニー株式会社 | 固体撮像素子及び固体撮像素子の製造方法 |
| US7588993B2 (en) * | 2007-12-06 | 2009-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment for backside illumination sensor |
| US7800192B2 (en) * | 2008-02-08 | 2010-09-21 | Omnivision Technologies, Inc. | Backside illuminated image sensor having deep light reflective trenches |
| JP4586082B2 (ja) * | 2008-04-04 | 2010-11-24 | 富士フイルム株式会社 | 裏面照射型撮像素子及びその製造方法 |
| KR20100000161A (ko) * | 2008-06-24 | 2010-01-06 | 삼성전자주식회사 | 백사이드 일루미네이션 이미지 센서 구조를 얻기 위한얼라인키 형성 방법 |
| KR101517849B1 (ko) * | 2008-08-28 | 2015-05-07 | 삼성전자주식회사 | 불순물 거름막을 갖는 시모스 이미지 센서의 반도체 장치 및 그 제조 방법 |
| JP5269527B2 (ja) * | 2008-08-29 | 2013-08-21 | 株式会社東芝 | 半導体装置 |
| JP2010219425A (ja) * | 2009-03-18 | 2010-09-30 | Toshiba Corp | 半導体装置 |
-
2008
- 2008-12-18 JP JP2008322519A patent/JP5268618B2/ja not_active Expired - Fee Related
-
2009
- 2009-12-15 US US12/638,381 patent/US8138533B2/en active Active
- 2009-12-17 TW TW098143352A patent/TWI407558B/zh not_active IP Right Cessation
- 2009-12-18 CN CN200911000159.9A patent/CN101877356B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101877356B (zh) | 2013-03-13 |
| TW201041127A (en) | 2010-11-16 |
| US20100155796A1 (en) | 2010-06-24 |
| JP2010147230A (ja) | 2010-07-01 |
| TWI407558B (zh) | 2013-09-01 |
| CN101877356A (zh) | 2010-11-03 |
| US8138533B2 (en) | 2012-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5268618B2 (ja) | 半導体装置 | |
| USRE46123E1 (en) | Solid-state image sensor and method of manufacturing the same | |
| TWI435443B (zh) | 固態攝像裝置及其製造方法 | |
| US8530820B2 (en) | Solid-state imaging device with overflow drain region and contact thereto in different stacked substrates | |
| CN103247648B (zh) | 半导体装置及其制造方法和电子设备 | |
| JP3722367B2 (ja) | 固体撮像素子の製造方法 | |
| JP4997879B2 (ja) | 半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置 | |
| US7611918B2 (en) | CMOS image sensor and method for fabricating the same | |
| JP2017054890A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
| US20080169491A1 (en) | Solid-state imaging device, electronic module and electronic apparatus | |
| JP4972924B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
| US7884400B2 (en) | Image device and method of fabricating the same | |
| JP4987749B2 (ja) | 固体撮像素子の製造方法 | |
| JP2014053431A (ja) | 固体撮像装置の製造方法 | |
| JP2005217439A (ja) | 固体撮像素子及びその製造方法 | |
| JP4123446B2 (ja) | 固体撮像素子の製造方法 | |
| CN101471299B (zh) | 制造图像传感器的方法 | |
| JP2012142623A (ja) | 固体撮像素子の製造方法および固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130507 |
|
| LAPS | Cancellation because of no payment of annual fees |