JP5441312B2 - 表示装置 - Google Patents

Description

本発明は、液晶ディスプレイ（ＬＣＤ）、有機ＥＬ（Electro Luminescence）ディスプレイ、投射型ディスプレイ、電界放出ディスプレイ（ＦＥＤ）のような固定ピクセルを有する表示装置に関する。

液晶ディスプレイ（ＬＣＤ）やプラズマディスプレイ（ＰＤＰ）などの、マトリクス状に配置された固定ピクセルを有する表示装置でカラー表示を行う場合、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つの副画素（以下「サブピクセル」という。）を単位として１つの画素（以下「ピクセル」という。）を構成し、３つのサブピクセルの輝度を、それぞれ個別に制御することでカラー表示を行う方式が広く用いられている。そこで、ｐ×ｑ（ｐ，ｑは自然数）のピクセル数（すなわち解像度）を持つ固定ピクセルの表示装置で表示を行う場合、入力表示データもｐ×ｑの解像度とすることが一般的である。

これに対し、入力表示データがＰ×Ｑ（Ｐ，Ｑは自然数）の解像度であり、ｐ≦Ｐないしｑ≦Ｑの関係にある場合、縮小処理を施す必要がある。縮小処理としては、下記特許文献１に開示されているように、アップサンプラ、フィルタ、ダウンサンプラによって縮小回路を構成する方法が知られている。

また、解像度の高い高精細な画像を表示できるようにするために、１フレームを２つのフィールドに分け、各フィールドにおいてサブピクセルの組み合わせを変える方法が下記特許文献２に開示されている。
特開２０００−１６５６６４号公報 特開２００２−２１５０８２号公報

固定ピクセルの表示装置において、縮小を伴う表示を行う場合に、解像度変換処理によって入力された表示データの情報の一部が失われ、知覚される映像の精細度が低下してしまう。また、２つのフィールドにおいてサブピクセルの組み合わせを変える場合には、サブピクセルの面積を異ならせる必要がある。

本発明は、ｎ個のサブピクセルを複数持つ固定ピクセルの表示装置をｎ倍速で表示する手段と、入力表示データの１フレーム期間にｎ個のサブフレームを表示する手段と、ｎ個のサブフレーム毎にサンプリング位置をずらす手段と、１つのピクセルを構成するサブピクセルの組み合わせをｎ通りに並び替え、サブフレーム毎にサンプリング位置とサブピクセルの組み合わせを連動して異ならしめる手段とを設けたことを特徴とする。

以上、本発明によれば、ピクセル数が固定された表示装置において、縮小を伴う表示を行う場合に、解像度変換処理によって失われる表示データの情報量を削減し、知覚される映像の精細度を向上させることが可能となる。例えば、ＷＸＧＡ（１３６６×７６８）の解像度の表示装置に、ＦｕｌｌＨＤ解像度（１９２０×１０８０）の表示データを入力した際に、ＷＸＧＡ以上の精細度の映像を知覚せしめることが可能となる。

以下、本発明に係る表示装置の構成について、図面を用いて説明する。まず、従来の表示装置の動作の概要について、図１、図２、図３を用いて説明する。続いて、本発明に係る表示装置の動作の概要について、図１、図４、図５を用いて説明する。次に、本発明の実施例１について、図５、図６、図７を用いて説明する。さらに、本発明の実施例２から７について、図８から図１３を用いてそれぞれ説明する。この実施例２から７は、主に表示装置のサブピクセルの構成方法が異なる。なお、以下の説明において、入力表示データをｎ倍速化して表示する手段の説明にあたっては、サブピクセル数ｎ＝３の場合について説明するが、ｎの値は３に限らず、別の値とすることも可能である。

図１は、表示に用いるピクセル数が固定された、いわゆる、固定ピクセルの表示装置における縮小処理の概念を示す図である。以降、特に断りのない限り表示装置とは、固定ピクセルの表示装置を指す。図１（ａ）は、従来の縮小処理の概念を示し、図１（ｂ）は本発明を適用した縮小処理の概念を示す。それぞれ、横軸は時間の経過を示す。

図１（ａ）において、１フレーム期間あたりＰピクセル×Ｑライン（Ｐ，Ｑは自然数）の解像度の入力表示データが順次入力される。１フレーム期間は、例えば、ＮＴＳＣ規格のテレビ信号の映像データであれば１６．６ｍｓであり、このときフレーム周波数は６０Ｈｚとなる。

この入力表示データに対し、逐次、フィルタ処理及びサンプリングレート変換処理等から成る解像度変換処理を行い、ｐピクセル×ｑライン（ｐ，ｑは、ｐ≦Ｐ，ｑ≦Ｑを満たす自然数）の出力表示データを生成し、この出力表示データを、各種の表示装置を用いて表示する。ここで、出力表示データの１フレーム期間と入力表示データの１フレーム期間は変化しない。

このように、従来の表示装置では、知覚される画像の精細度は、表示装置の総ピクセル数（すなわちｐピクセル×ｑライン）によって定まる。これに対し、図１（ｂ）に示すように、本発明に係る表示装置では、入力表示データに対し、１フレーム期間にｎ回の表示を行う。すなわち、出力表示データのフレーム周波数をｎ倍化する。このとき、表示データの更新間隔は１／ｎフレーム期間となる。このｎ回の表示を、これ以降サブフレームと呼ぶ。

本発明に係る表示装置は、ｎ個のサブフレームに、それぞれ異なる解像度変換処理を施し、それらｎ個のサブフレームをｎ倍速で表示させるように表示装置を駆動する。この解像度変換処理により、本発明に係る表示装置は、その表示装置の実際の総ピクセル数（ｐピクセル×ｑライン）以上の精細度の画像を知覚せしめることが可能となる。

以上、図１を用いて従来の表示装置と本発明に係る表示装置の動作原理の違いについて、簡単に説明した。続いて、本発明に係る表示装置を理解しやすくするために、従来の表示装置の構成について詳細に説明する。

図２は、従来の表示装置における縮小表示の概念を示す図である。なお、以降、説明の簡略化のために、水平方向の解像度変換のみについて説明する。垂直方向についても水平方向の処理概念を応用することで同様に実現可能である。

図２（ａ）は、入力表示データの水平方向の空間的変化の例を示す。図２（ａ）の横軸は、入力表示データの水平方向の位置である。一方、縦軸は、入力表示データ（または、入力表示データにアップサンプリング処理及びフィルタ処理を適用した後の表示データ）の信号レベルであり、表示装置において表示されるべき明るさを示す。水平方向の位置に応じてレベルの変化するＲ，Ｇ，Ｂ各々の映像信号を、ピクセルピッチｄの間隔でサンプリングし、各ピクセルＸ１，Ｘ２，…毎にサブピクセルの信号強度を得る。

図２（ｂ）は、ストライプ配列の表示装置における水平方向（すなわち行方向）のピクセル配列の例を示す。ピクセルピッチｄの間隔毎にピクセルＸ１，Ｘ２，…を配置し、ピクセルＸiは、Ｒi，Ｇi，Ｂi（iは自然数）のサブピクセルで構成する。各々のサブピクセルにて、サンプリングされた信号強度に対応する明度を表示することでカラー表示を実現する。

このように、入力表示データ（または、入力表示データにアップサンプリング処理及びフィルタ処理を適用した後の表示データ）の信号レベルを間隔ｄでサンプリングすることで解像度の縮小を実現する。

図３は、従来の表示装置の構成を示す図である。表示装置３０００は、信号変換部３１００と表示部３２００とを備える。信号変換部３１００は、制御信号変換回路３１１０と解像度変換回路３１２０とを備える。

信号変換部３１００には、入力制御信号群３００１及び入力表示データ３００２が入力されて、出力制御信号群３１１１及び出力表示データ３１２２を出力する。

解像度変換回路３１２０は、入力表示データ３００２の解像度を変換する。例えば、入力表示データ３００２の水平解像度がＰピクセルであり、表示部３２００の水平解像度（すなわちピクセル数）がｐピクセルであり、Ｐ＞ｑの関係が成り立つ場合、解像度変換回路３１２０はｐ／Ｐ倍の縮小処理を実施することとなる。ｐ／Ｐ倍のレート変換は、例えば、特許文献１に記載されているように、入力表示データ３００２をｐ倍にアップサンプリング処理し、アップサンプリング処理した表示データを各種歪みの発生を抑えるように適切に選択したフィルタ処理を適用し、フィルタ適用後の表示データを１／Ｐにダウンサンプリングすることで実現できる。

制御信号変換回路３１１０は、入力制御信号群３００１から出力表示データ３１２２と同期した出力制御信号群３１１１を生成する。

表示部３２００は、例えば、液晶表示（ＬＣＤ）パネルや、有機ＥＬ（Electro Luminescence）パネルや、投射型ディスプレイパネル、電界放出ディスプレイ（ＦＥＤ）パネルのような固定ピクセルを有する表示パネルである。この表示部３２００は、制御信号変換回路３１１０から出力された出力制御信号群３１１１に同期して、解像度変換回路３１２０から出力された出力表示データ３１２２を表示する。

以上、従来の表示装置の構成について説明した。次に、本発明に係る表示装置について説明する。

図４は、本発明に係る表示装置における縮小表示の概念を示す図である。図４（ａ）は、図２（ａ）と同様に入力表示データの空間的変化の例を示す図である。図４（ａ）の横軸は、入力表示データの水平方向の位置である。一方、縦軸は、入力表示データ（または、入力表示データにアップサンプリング処理及びフィルタ処理を適用した後の表示データ）の信号レベルであり、表示装置において表示されるべき明るさを示す。

図４（ａ）において、水平方向の位置に応じてレベルの変化するＲ，Ｇ，Ｂの各映像信号を、ピクセルピッチｄの間隔でサンプリングする。このとき、従来の表示装置のように、サンプリングする位置をピクセルピッチｄの間隔に固定するのではなく、３つのサブフレーム毎に異なる位置でサンプリングする。

例えば、第１のサブフレームでは、位置Ｘ１，Ｘ２，…でサブピクセルの信号レベルＲi，Ｇi，Ｂi（iは自然数）をサンプリングする。次の第２のサブフレームでは、位置Ｙ１，Ｙ２，…でサブピクセルの信号レベルＲi，Ｇi，Ｂiをサンプリングする。このとき位置ＸiとＹiはｄ／３だけ位置をずらす。次の第３のサブフレームでは、位置Ｚ１，Ｚ２，…でサブピクセルの信号レベルＲi，Ｇi，Ｂiをサンプリングする。このとき位置ＸiとＺiは（２×ｄ）／３だけ位置をずらし、ＹiとＺiはｄ／３だけ位置をずらす。

このように、サンプリング位置を間隔ｄ毎の１つに固定せず、サブフレーム毎にサブピクセル単位でずらすことで、サンプリングによって取得できる信号レベルの情報量が増加する。また、入力表示データ（または、入力表示データにアップサンプリング処理及びフィルタ処理を適用した後の表示データ）の信号レベルを間隔ｄでサンプリングすることで解像度の縮小を実現する。

このようにして取得した表示データについて、図４（ｂ）（ｃ）（ｄ）を用いて説明する。図４（ｂ）（ｃ）（ｄ）は、本発明に係るストライプ配列の表示装置における水平方向（すなわち行方向）のピクセル配列の例を示す。

従来の図２（ｂ）に示した表示装置では、１ピクセルを構成する３つのサブピクセルの組み合わせの順序は、（Ｒ，Ｇ，Ｂ）の１種類だけであったが、本発明では、１ピクセルを構成する３つのサブピクセルの組み合わせの順序をサブフレーム毎に異ならせる。

すなわち、図４（ｂ）に示すように、第１のサブフレームでは、１つのピクセルＸiを３つのサブピクセル（Ｒi，Ｇi，Ｂi）（iは自然数）から構成して表示を行う。次の第２のサブフレームでは、図４（ｃ）に示すように、１つのピクセルＹiを３つのサブピクセル（Ｇi，Ｂi，Ｒi＋１）から構成して表示を行う。次の第３のサブフレームでは、図４（ｄ）に示すように、１つのピクセルＺiを３つのサブピクセル（Ｂi，Ｒi＋１，Ｇi＋１）から構成して表示を行う。このように、各サブフレームにおいてサンプリングした信号レベルに対応するように、サブピクセル（Ｒ，Ｇ，Ｂ）の組み合わせの順序を並び替えてカラー表示を行う。

このように、各サンプリング位置に対応するサブピクセルの組み合わせ順序を並び替えて表示を行うことで、表示できる空間的な情報量が増加し、固定ピクセルの表示装置において、ピクセル数以上の精細度を観測者に知覚せしめることが可能となる。

次に、図５を用いて本発明に係る表示装置の構成について説明する。図５において、表示装置５０００は、信号変換部５１００と表示部５２００とからなり、入力表示データ５００２を、信号変換部５１００で変換し、表示部５２００に表示する。入力表示データ５００２は、例えば、テレビ受像機やビデオ録画再生機における信号処理回路群（不図示）や、ＰＣや携帯電話におけるグラフィック処理回路群（不図示）などで生成される。

また、表示装置５０００には、入力表示データ５００２と共に、入力制御信号群５００１が入力される。入力制御信号群５００１は、例えば、入力表示データ５００２の１フレーム期間（１画面分を表示する期間）を規定する垂直同期信号、１水平走査期間（１ライン分を表示する期間）を規定する水平同期信号、入力表示データ５００２の有効期間を規定するデータ有効期間信号及び入力表示データ５００２と同期した基準クロック信号等からなる。入力表示データ５００２及び入力制御信号群５００１は、外部の信号発生装置（不図示）から表示装置５０００へ転送される。この転送には、例えば、ＬＶＤＳレベル、ＣＭＯＳレベル、ＬＶＴＴＬレベル等の各種の電気的信号を用いることができる。

信号変換部５１００は、入力表示データ５００２の解像度を変換して出力表示データ５１８２を生成し、表示部５２００に出力する。この信号変換部５１００は、ｎ倍速化回路５１３０、フレームメモリ５１４０、位相シフタ５１５０，５１６０、セレクタ５１７０、解像度変換回路５１２０、並替回路５１８０及び制御信号変換回路５１１０を備えている。

ｎ倍速化回路５１３０は、入力表示データ５００２のフレーム周波数に対し、フレーム周波数をｎ倍化したｎ倍速化表示データ５１３２を生成する。また、ｎ倍速化回路５１３０は、入力表示データ５００２をフレームメモリ５１４０に順次格納する。格納した１フレーム期間分のデータを読み出す際には、１フレーム期間をｎ分割した時間内に読み出す。この読出し動作を１フレーム期間にｎ回実施することで、フレーム周波数のｎ倍化が実現できる。

フレームメモリ５１４０は、少なくとも１フレーム分の表示データを格納できる容量を備えた記憶素子であり、入力表示データ５００２の書込み、ｎ倍速化表示データ５１３２の読出し処理を行う。フレームメモリ５１４０としては、例えば、各種のＤＲＡＭ（Dynamic Random Access Memory）などを使用することができる。５１４１はフレームメモリへの書込みデータ、５１４２はフレームメモリからの読出しデータである。

また、ｎ倍速化回路５１３０は、ｎ倍速制御信号群５１３１とサブフレーム識別信号５１３３を生成する。ｎ倍速制御信号群５１３１は、例えば、１サブフレーム期間を規定するｎ倍速垂直同期信号、１水平走査期間を規定するｎ倍速水平同期信号、ｎ倍速化表示データ５１３２の有効期間を規定するｎ倍速化表示データ有効期間信号及びｎ倍速化表示データ５１３２と同期したｎ倍速クロック信号等からなる。サブフレーム識別信号５１３３は、ｎ倍速化表示データ５１３２に同期しており、ｎ倍速化表示データ５１３２が何番目のサブフレームであるのかを識別するために用いる。

位相シフタ５１５０，５１６０は、ｎ倍速化表示データの位相をシフトする機能を備える。具体的には、位相シフタ５１５０はｄ／ｎ、位相シフタ５１６０は（２×ｄ）／ｎだけｎ倍速化表示データ５１３２の位相をシフトする。このシフト動作により、第１のサブフレーム用のｎ倍速化表示データ５１３２、第２のサブフレーム用の位相シフトｎ倍速化表示データ５１５２、第３のサブフレーム用の位相シフトｎ倍速化表示データ５１６２が得られる。

セレクタ５１７０は、第１のサブフレーム用のｎ倍速化表示データ５１３２、第２のサブフレーム用の位相シフトｎ倍速化表示データ５１５２、第３のサブフレーム用の位相シフトｎ倍速化表示データ５１６２のうちから、サブフレーム識別信号５１３３に基づいて、各サブフレームに対応したｎ倍速化表示データを選択して、選択ｎ倍速表示データ５１７２として出力する。

解像度変換回路５１２０は、セレクタ５１７０で選択された選択ｎ倍速化表示データ５１７２の解像度を変換して、解像度変換表示データ５１２２を出力する。例えば、入力表示データ５００２の水平解像度（すなわちピクセル数）がＰピクセルであり、表示部５２００の水平解像度（すなわちピクセル数）がｐピクセルであり、Ｐ＞ｑの関係が成り立つ場合に、解像度変換回路５１２０はｐ／Ｐ倍の縮小処理を行う。

ｐ／Ｐ倍のレート変換は、例えば、特許文献１に記載されているように、表示データをｐ倍にアップサンプリング処理し、アップサンプリング処理した表示データを各種歪みの発生を抑えるように適切に選択したフィルタ処理を適用し、フィルタ適用後の表示データを１／Ｐにダウンサンプリングすることで実現することができる。あるいは、他の方法を用いて解像度変換を行ってもよい。

ただし、このとき解像度変換される選択ｎ倍速化表示データ５１７２は、位相シフタ５１５０，５１６０及びセレクタ５１７０の動作によって、サブフレーム毎に位相が異なっている。この動作は、図４において、第１のサブサブフレームでは位置Ｘｉでサンプリングし、第２のサブサブフレームでは位置Ｙｉでサンプリングし、第３のサブサブフレームでは位置Ｚｉでサンプリングする動作に相当する。

並替回路５１８０は、解像度変換回路５１２０から出力された解像度変換表示データ５１２２を、サブフレーム識別信号５１３３に基づいて、サブピクセルの組み合わせの順序（サブピクセルの配列）を並び替えて、出力表示データ５１８２を出力する。ここでの処理は、図４（ｂ）（ｃ）（ｄ）において、第１のサブフレームにおける第１のサブピクセル配列、第２のサブフレームにおける第２のサブピクセル配列、第３のサブフレームにおける第３のサブピクセル配列を、サブフレーム毎に切り替える処理に相当する。

制御信号変換回路５１１０は、ｎ倍速化制御信号群５１３１から、出力表示データ５１８２と同期した出力制御信号群５１１１を生成する。この出力制御信号群５１１１は、例えば、出力表示データ５１８２の１サブフレーム期間（１画面分を表示する期間）を規定する垂直同期信号、１水平走査期間（１ライン分を表示する期間）を規定する水平同期信号、出力表示データ５１８２の有効期間を規定するデータ有効期間信号及び出力表示データ５１８２と同期した基準クロック信号等からなる。

表示部５２００は、例えば、液晶表示（ＬＣＤ）パネルや、有機ＥＬ（Electro Luminescence）パネルや、投射型ディスプレイパネル、電界放出ディスプレイ（ＦＥＤ）パネルのような固定ピクセルを有する表示パネルである。表示手段として液晶表示パネル５２４０を用いる例を示すが、他の表示手段を用いてもよい。

表示部５２００は、タイミング生成回路５２１０、データ線駆動回路５２２０、走査線駆動回路５２３０、液晶表示パネル５２４０、参照電圧生成回路５２５０を備えている。

タイミング生成回路５２１０には、信号変換部５１００から出力された出力制御信号群５１１１と出力表示データ５１８２が入力される。このタイミング生成回路５２１０は、出力制御信号群５１１１と出力表示データ５１８２とから、データ線駆動回路５２２０を制御するためのデータ線駆動回路制御信号群５２１１とデータ線駆動表示データ５２１２と、走査線駆動回路５２３０を制御するための走査線駆動回路制御信号群５２１３を生成する。

データ線駆動回路制御信号群５２１１は、例えば、データ線駆動表示データ５２１２に基づくデータ電圧の出力タイミングを規定する出力タイミング信号とソース電圧の極性を決定する交流化信号、表示データと同期したクロック信号等からなる。走査線駆動回路制御信号群５２１３は、例えば、１ラインの走査期間を規定するシフト信号、先頭ラインの走査開始を規定する垂直スタート信号等からなる。５２５０は参照電圧生成回路、５２５１は参照電圧である。

データ線駆動回路５２２０は、参照電圧５２５１から表示階調の数に対応する電位を生成すると共に、データ線駆動表示データ５２１２に対応した１レベルの電位を選択し、液晶表示パネル５２４０に印加するデータ電圧５２２１を出力する。

走査線駆動回路５２３０は、走査線駆動回路制御信号群５２１３に基づき走査線選択信号５２３１を生成して、液晶表示パネル５２４０の走査線に出力する。

液晶表示パネル５２４０の１サブピクセル５２４１は、ソース電極、ゲート電極、ドレイン電極からなるＴＦＴ（Thin Film Transistor）と、液晶層、対向電極から構成される。走査信号をゲート電極に印加することでＴＦＴのスイッチング動作を行い、ＴＦＴがオン状態では、データ電圧が、ソース電極を介して、液晶層の一方と接続したドレイン電極に書き込まれ、ＴＦＴがオフ状態では、ドレイン電極に書き込まれた電圧が保持される。このドレイン電極の電圧をＶｄとし、対向電極電圧をＶＣＯＭとする。液晶層は、ドレイン電極電圧Ｖｄと対向電極電圧ＶＣＯＭの電位差に基づき偏光方向を変えると共に、液晶層の上下に配置された偏光板を介することで、裏面に配置されたバックライトからの透過光量が変化し階調表示を行う。

次に、図６を用いて本発明に係る表示装置の動作について説明する。図６は、図５に示した表示装置の動作のタイミングチャートである。図６の横軸は時間を示す。まず、図５に示すように、外部の信号発生装置（不図示）から入力表示データ５００２と入力制御信号群５００１が入力される。図６では、入力制御信号群５００１の一つである入力垂直同期信号６０１と、入力表示データ５００２を示す。入力垂直同期信号６０１は、入力表示データ５００２の１フレーム期間を規定する信号で、入力表示データ５００２のフレームの切替りに同期したパルスである。

図６において、Ｄ（ｊ）は第ｊフレーム（ｊは自然数）の入力表示データを示す。同様に、例えば、Ｄ（ｊ＋１）は第ｊ＋１フレームの入力表示データを示す。入力表示データ５００２は、各フレームのデータが、１フレーム期間単位で、・・・Ｄ（ｊ）、Ｄ（ｊ＋１）、Ｄ（ｊ＋２）・・・のように順次入力される。

次に、図５に示すｎ倍速化回路５１３０によって、ｎ倍速化処理を実行する。図６では、ｎ倍速化回路５１３０によって生成されたｎ倍速制御信号群５１３１の一つであるｎ倍速垂直同期信号６０２と、ｎ倍速化表示データ５１３２と、サブフレーム識別信号５１３３を示す。ｎ倍速垂直同期信号６０２は、ｎ倍速化表示データ５１３２の１サブフレーム期間（すなわち１／ｎフレーム期間）を規定する信号で、ｎ倍速化表示データ５１３２のサブフレームの切替りに同期したパルスである。なお、図６に示したように、入力垂直同期信号６０１及び入力表示データ５００２と、ｎ倍速垂直同期信号６０２及びｎ倍速化表示データ５１３２との間には、ｎ倍速化処理による遅延が生じることが一般的である。

また、ｎ倍速化回路５１３０は、入力制御信号群５００１からサブフレーム識別信号５１３３を生成する。サブフレーム識別信号５１３３は、ｎ倍速化表示データ５１３２のサブフレームを判別するために使用する。本実施例では、サブピクセルの数ｎ＝３の場合に、すなわち、入力表示データ５００２の１フレームを第１のサブフレーム、第２のサブフレーム及び第３のサブフレームの３つに分割する例を示しているため、サブフレーム識別信号５１３３は、例えば、０、１、２の各値を順次カウントするカウンタで構成できる。図６では、第１のサブフレームにカウンタ値０、第２のサブフレームにカウンタ値１、第３のサブフレームにカウンタ値２を割り当てた例を示したが、これに限るものではない。

次に、図５に示す位相シフタ５１５０，５１６０、セレクタ５１７０及び解像度変換回路５１２０によって、ｎ倍速化表示データ５１３２に対して解像度変換を実行する。セレクタ５１７０は、サブフレーム識別信号５１３３、第１のサブフレーム用のｎ倍速化表示データ５１３２、第２のサブフレーム用の位相シフトｎ倍速化表示データ５１５２、第３のサブフレーム用の位相シフトｎ倍速化表示データ５１６２を入力として受け付け、サブフレーム識別信号５１３３に基づいて、当該サブフレームに対応する選択ｎ倍速表示データ５１７２を選択する。

図６において、Ｄ’（ｊ）は、第ｊフレームのｎ倍速化表示データＤ（ｊ）に対して第２のサブフレーム用の位相シフトを施した位相シフトｎ倍速化表示データ５１５２を示し、Ｄ’’（ｊ）は、第ｊフレームのｎ倍速化表示データＤ（ｊ）に対して第３のサブフレーム用の位相シフトを施した位相シフトｎ倍速化表示データ５１６２を示す。

次に、図５に示す並替回路５１８０において、フレーム識別信号５１３３に基づいて、選択ｎ倍速化表示データ５１７２のサブピクセルの配列を並び替え、出力表示データ５１８２を生成する。また、制御信号変換回路５１１０において、ｎ倍速化制御信号群５１３１から出力表示制御信号群５１１１を生成する。

図６には、出力制御信号群５１１１の中から、出力表示データ５１８２の１サブフレーム期間を規定する垂直同期信号６０３を示す。図６において、Ｓ（ｊ）は、第ｊフレームの第１のサブフレームのｎ倍速化表示データに対して解像度変換を施した解像度変換表示データ、Ｓ’（ｊ）は、第ｊフレームの第２のサブフレーム用の位相シフトｎ倍速化表示データに対して解像度変換を施した解像度変換表示データ、Ｓ’’（ｊ）は、第ｊフレームの第３のサブフレーム用の位相シフトｎ倍速化表示データに対して解像度変換を施した解像度変換表示データを示す。

同様に、Ａ（ｊ）は、第ｊフレームの第１のサブフレームの出力表示データ、Ａ’（ｊ）は、第ｊフレームの第２のサブフレームの出力表示データ、Ａ’’（ｊ）は、第ｊフレームの第３のサブフレームの出力表示データを示す。なお、図６に示したように、ｎ倍速垂直同期信号６０２及びｎ倍速表示データ５１３２と、出力垂直同期信号６０３及び出力表示データ５１８２との間には、各種データ変換処理による遅延が生じることが一般的である。

図７は、本発明に係る表示装置のサブピクセルを格子状に配列した例を示す図である。表示パネルの一部を拡大し、太線で囲った３つの同じ面積のサブピクセルを単位として、１つのピクセルを構成する。図７（ａ）（ｂ）（ｃ）は、同一表示装置の同一位置における各サブフレームのピクセルの構成を示す。図７（ａ）は、第１のサブフレームにおけるサブピクセル配列で、同じ面積のサブピクセルＲ，Ｇ，Ｂの並びで１ピクセルを構成する。図７（ｂ）は、第２のサブフレームにおけるサブピクセル配列で、同じ面積のサブピクセルＧ，Ｂ，Ｒの並びで１ピクセルを構成する。図７（ｃ）は、第３のサブフレームにおけるサブピクセル配列で、同じ面積のサブピクセルＢ，Ｒ，Ｇの並びで１ピクセルを構成する。このように第１、第２、第３の各サブフレームでサブピクセルの並びを異ならしめる。なお、サブフレームの表示順序や、行内のサブピクセルの並び順は、図７の例に限定するものではない。

図８は、本発明に係る表示装置のサブピクセルを格子状に配列した例を示す図である。表示パネルの一部を拡大し、太線で囲った３つの同じ面積のサブピクセルを単位として、１つのピクセルを構成する。図８（ａ）（ｂ）（ｃ）は、同一表示装置の同一位置における各サブフレームのピクセルの構成を示す。図８（ａ）は、第１のサブフレームにおけるサブピクセル配列で、１行目は、同じ面積のサブピクセルＲ，Ｇ，Ｂの並びで１ピクセルを構成する。２行目は、同じ面積のサブピクセルＧ，Ｂ，Ｒの並びで１ピクセルを構成する。３行目は、同じ面積のサブピクセルＢ，Ｒ，Ｇの並びで１ピクセルを構成する。４行目以降は、以上の３行の周期を繰り返す。図８（ｂ）は、第２のサブフレームにおけるサブピクセル配列で、図８（ａ）に示した第１のサブフレームとは、各行毎のサブピクセルの配列が異なる。図８（ｃ）は、第３のサブフレームにおけるサブピクセル配列で、図８（ａ）に示した第１のサブフレーム及び図８（ｂ）に示した第２のサブフレームとは、各行毎のサブピクセルの配列が異なる。

図７においては、各サブフレームにおいて、各行のサブピクセルの配列は同一であったが、図８においては、各サブフレームにおいて、更に各行毎にサブピクセルの配列を異ならしめる点が異なる。なお、サブフレームの表示順序や、行内のサブピクセルの並び順、行毎のサブピクセルの配列順序は、図８の例に限定するものではない。また、サブピクセル配列以外の表示装置の構成や動作は、実施例１で説明した表示装置と同様であるため、説明を省略する。

図９は、本発明に係る表示装置のサブピクセル配列の例を示す図である。表示パネルの一部を拡大し、太線で囲った３つの同じ面積のサブピクセルを単位として、１つのピクセルを構成する。行毎に水平位置を０．５サブピクセル分だけずらした、いわゆるデルタ−ナブラ配置の表示装置に本発明を適用した場合の例である。

デルタ−ナブラ配置の表示装置においては、サブピクセルの配列が６通りある。図９（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）は、同一表示装置の同一位置における６通りのサブピクセルの配列を示す。本実施例では、サブフレーム数を、例えば、サブピクセルの数ｎ＝３の２倍の６とし、図９に示した各配列を、それぞれのサブフレームに割り当てる。また、各ピクセルの重心位置において、サンプリングを行うように、解像度変換回路を調整する。

また、図９から明らかなように、デルタ−ナブラ配置の表示装置においては、６通りのピクセルの重心位置は、水平方向だけでなく、垂直方向にも変動する。すなわち、デルタ−ナブラ配置の表示装置において、本発明を適用すると、水平方向だけでなく、垂直方向の精細度を向上せしめることができる。

なお、サブフレームの表示順序や、行内のサブピクセルの並び順は、図９の例に限定するものではない。また、サブピクセル配列以外の表示装置の構成や動作は、実施例１で説明した表示装置と同様であるため、説明を省略する。

図１０は、本発明に係る表示装置のサブピクセルを格子状に配列した例を示す図である。表示パネルの一部を拡大し、太線で囲った４つの同じ面積のサブピクセルを単位として、１つのピクセルを構成する。Ｒ、Ｇ、Ｂのサブピクセルに加え、Ｗ（白）のサブピクセルを加えた、いわゆるＲＧＢＷ配置の表示装置に本発明を適用した場合の例である。

ＲＧＢＷ配置の表示装置においては、サブピクセルの配列が４通りある。図１０（ａ）（ｂ）（ｃ）（ｄ）は、同一表示装置の同一位置における４通りのサブピクセル配列を示す。本実施例では、サブフレーム数を、例えば、サブピクセルの数ｎ＝４とし、図１０に示した各配列を、それぞれのサブフレームに割り当てる。また、各ピクセルの重心位置において、サンプリングを行うように、解像度変換回路を調整する。

また、図１０から明らかなように、ＲＧＢＷ配置の表示装置においては、４通りのピクセルの重心位置は、水平方向だけでなく、垂直方向にも変動する。すなわち、ＲＧＢＷ配置の表示装置において、本発明を適用すると、水平方向だけでなく、垂直方向の精細度を向上せしめることができる。

なお、サブフレームの表示順序や、行内のサブピクセルの並び順は、図１０の例に限定するものではない。また、サブピクセル配列以外の表示装置の構成や動作は、実施例１で説明した表示装置と同様であるため、説明を省略する。

図１１は、本発明に係る表示装置のサブピクセル配列の例を示す図である。表示パネルの一部を拡大し、太線で囲った３つの同じ面積のサブピクセルを単位として、１つのピクセルを構成する。Ｒ、Ｇ、ＢのサブピクセルをＬ字及び逆Ｌ字に配列した、いわゆるＬ字配置の表示装置に本発明を適用した場合の例である。

Ｌ字配置の表示装置においては、サブピクセルの配列が６通りある。図１１（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）は、同一表示装置の同一位置における６通りのサブピクセルの配列を示す。本実施例では、サブフレーム数を、例えば、サブピクセルの数ｎ＝３の２倍の６とし、図１１に示した各配列を、それぞれのサブフレームに割り当てる。また、各ピクセルの重心位置において、サンプリングを行うように、解像度変換回路を調整する。

また、図１１から明らかなように、Ｌ字配置の表示装置においては、６通りのピクセルの重心位置は、水平方向だけでなく、垂直方向にも変動する。すなわち、Ｌ字配置の表示装置において、本発明を適用すると、水平方向だけでなく、垂直方向の精細度を向上せしめることができる。

なお、サブフレームの表示順序や、行内のサブピクセルの並び順は、図１１の例に限定するものではない。また、サブピクセル配列以外の表示装置の構成や動作は、実施例１で説明した表示装置と同様であるため、説明を省略する。

図１２は、本発明に係る表示装置のサブピクセル配列の例を示す図である。表示パネルの一部を拡大し、太線で囲った３つの同じ面積のサブピクセルを単位として、１つのピクセルを構成することを示す。Ｒ、Ｇ、ＢのサブピクセルをＬ字及び逆Ｌ字に配列した、いわゆるＬ字配置の表示装置に本発明を適用した場合の例である。図１１に示したＬ字配置の表示装置とは、Ｂのサブピクセルの配列が列方向に直線状に整列している点が異なる。

このＬ字配置の表示装置においては、サブピクセルの配列が２通りある。図１２（ａ）（ｂ）は、同一表示装置の同一位置における、２通りのサブピクセルの配列を示す。本実施例では、サブフレーム数を例えば２とし、図１２に示した各配列を、それぞれのサブフレームに割り当てる。また、各ピクセルの重心位置において、サンプリングを行うように解像度変換回路を調整する。

また、図１２から明らかなように、Ｌ字配置の表示装置においては、２通りのピクセルの重心位置は、水平方向には変動せず、垂直方向に変動する。すなわち、Ｌ字配置の表示装置において、本発明を適用すると、垂直方向の精細度を向上せしめることができる。

なお、サブフレームの表示順序や、行内のサブピクセルの並び順は、図１２の例に限定するものではない。また、サブピクセル配列以外の表示装置の構成や動作は、実施例１で説明した表示装置と同様であるため、説明を省略する。

図１３は、本発明に係る表示装置のサブピクセル配列の例を示す図である。表示パネルの一部を拡大し、太線で囲った３つの同じ面積のサブピクセルを単位として、１つのピクセルを構成する。Ｒ、Ｇ、ＢのサブピクセルをＬ字及び逆Ｌ字に配列した、いわゆるＬ字配置の表示装置に本発明を適用した場合の例である。図１１に示したＬ字配置の表示装置とは、サブピクセルの配列と組み合わせ方法が異なる。より具体的には、図１１に示したＬ字配置の表示装置は、２行３列分のサブピクセルで２つのピクセルを構成するのに対し、図１３に示したＬ字配置の表示装置は、３行２列分のサブピクセルで２つのピクセルを構成する。

このＬ字配置の表示装置においては、サブサブピクセルの配列が６通りある。図１３（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）は、同一表示装置の同一位置における６通りのサブピクセルの配列を示す。本実施例では、サブフレーム数を、例えば、サブピクセルの数ｎ＝３の２倍の６とし、図１３に示した各配列を、それぞれのサブフレームに割り当てる。また、各ピクセルの重心位置において、サンプリングを行うように、解像度変換回路を調整する。

また、図１３から明らかなように、Ｌ字配置の表示装置においては、６通りのピクセルの重心位置は、水平方向だけでなく、垂直方向にも変動する。すなわち、Ｌ字配置の表示装置において、本発明を適用すると、水平方向だけでなく、垂直方向の精細度を向上せしめることができる。

なお、サブフレームの表示順序や、行内のサブピクセルの並び順は、図１３の例に限定するものではない。また、サブピクセル配列以外の表示装置の構成や動作は、実施例１で説明した表示装置と同様であるため、説明を省略する。

固定ピクセルの表示装置における縮小処理の概念図 従来の表示装置における縮小表示の概念図 従来の表示装置の構成図 本発明に係る表示装置における縮小表示の概念図 本発明に係る表示装置の構成図 本発明に係る表示装置の動作図 １ピクセルにおける３つのサブピクセル配列の例を示す図 １ピクセルにおける３つのサブピクセル配列の例を示す図 １ピクセルにおける３つのサブピクセル配列の例を示す図 １ピクセルにおける４つのサブピクセル配列の例を示す図 １ピクセルにおける３つのサブピクセル配列の例を示す図 １ピクセルにおける３つのサブピクセル配列の例を示す図 １ピクセルにおける３つのサブピクセル配列の例を示す図

符号の説明

３０００，５０００…表示装置、３００２，５００２…入力表示データ、３００１，５００１…入力制御信号群、３１００，５１００…信号変換部、３１１０，５１１０…制御信号変換回路、３１２０，５１２０…解像度変換回路、３１１１，５１１１…出力制御信号群、３１２２，５１８２…出力表示データ、５１３０…ｎ倍速化回路、５１３１…ｎ倍速化制御信号群、５１３２…ｎ倍速化表示データ、５１３３…サブフレーム識別信号、５１４０…フレームメモリ、５１４１…フレームメモリライトデータ、５１４２…フレームメモリリードデータ、５１５０，５１６０…位相シフタ、５１５２，５１６２…位相シフトｎ倍速化表示データ、５１７０…セレクタ、５１７２…選択ｎ倍速表示データ、５１２２…解像度変換表示データ、５１８０…並替回路、５２００…表示部、５２１０…タイミング生成回路、５２１１…データ線駆動回路制御信号群、５２１２…データ線駆動表示データ、５２１３…走査線駆動回路制御信号群、５２２０…データ線駆動回路、５２２１…データ電圧、５２３０…走査線駆動回路、５２３１…走査線選択信号、５２４０…液晶表示パネル、５２４１…液晶表示サブピクセル、５２５０…参照電圧生成回路、５２５１…参照電圧

Claims (10)

1. 複数の画素を備え、前記複数の画素により構成され固定ピクセルを持つ表示パネルと、前記画素を構成するｉ個の表示パネル上での副画素と、前記画素に表示データに応じた表示信号を出力するデータ線駆動回路と、前記入力された表示データを変換する信号変換部と、を備え、
   前記信号変換部は、
   前記入力された表示データの１フレームを、フレーム間を補間してｎ個のサブフレームにｎ倍速化し、前記ｎ個のサブフレームを出力するｎ倍速化回路と、
   前記表示データ上での副画素を単位として、前記ｎ個のサブフレームを水平方向又は垂直方向にシフトさせた、ｎ個の異なる表示データとして出力する位相シフタと、
   前記位相シフタから出力されたｎ個の異なる表示データを順次選択するセレクタと、
   前記セレクタから出力されたｎ個の異なる表示データの前記表示データ上における解像度を変換する解像度変換回路と、
   前記変換されたｎ個の表示データの前記表示データ上での１画素を構成するｉ個の前記表示データ上での副画素の組み合わせを、ｎ個のサブフレームに対応してｎ通りに替える並替回路と、を備え、
   ｉは３以上の整数であり、ｎは２以上の整数であり、
   前記入力表示データの前記表示データ上での解像度は、前記表示パネルの解像度より大きい、
   ことを特徴とする表示装置。
2. 前記並替回路で替えられた前記表示データ上での副画素の組み合わせは、前記ｎ個のサブフレームに対応した表示領域毎に異なることを特徴とする請求項１に記載の表示装置。
3. 前記表示データ上でのｉ個の副画素は、ｉ個の色から構成され、前記副画素を格子状に配列することを特徴とする請求項１に記載の表示装置。
4. 前記表示データ上でのｉ個の副画素は、ｉ個の色から構成され、前記副画素を行毎又は列毎に０．５副画素だけずらして配列することを特徴とする請求項１に記載の表示装置。
5. 前記表示データ上での副画素は、４つの副画素からなり、４つの色から構成され、４つの副画素を格子状に配列することを特徴とする前記請求項１に記載の表示装置。
6. 前記表示データ上での副画素は、３つの副画素からなり、３つの色から構成され、３つの副画素をＬ字状に配列することを特徴とする前記請求項１に記載の表示装置。
7. 前記表示データ上での３つの副画素のうち少なくとも１つの色を直線状に配列し、前記３つの副画素の配列を２個のサブフレームに対応して２通りに並び替えることを特徴とする請求項６に記載の表示装置。
8. 前記表示データ上でのＬ字状に配列された３つの副画素を単位とするＬ字状の画素と、前記Ｌ字状の画素と対をなす逆Ｌ字状の画素を行方向に隣接して配列し、２つの画素が２行×３列の格子をなすように構成したことを特徴とする請求項６に記載の表示装置。
9. 前記表示データ上でのＬ字状に配列された３つの副画素を単位とするＬ字状の画素と、前記Ｌ字状の画素と対をなす逆Ｌ字状の画素を列方向に隣接して配列し、２つの画素が３行×２列の格子をなすように構成したことを特徴とする請求項６に記載の表示装置。
10. 前記表示データ上での１画素を構成するｉ個の副画素は、同じ面積であることを特徴とする請求項１に記載の表示装置。

Images