JP5341399B2

JP5341399B2 - パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法

Info

Publication number: JP5341399B2
Application number: JP2008145681A
Authority: JP
Inventors: 誠司永原
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2008-06-03
Filing date: 2008-06-03
Publication date: 2013-11-13
Anticipated expiration: 2028-06-03
Also published as: US8397182B2; US20090298205A1; JP2009294308A

Description

本発明は、ダブルパターニング法に用いられるパターンを検証するパターン検証方法、パターン検証装置、及びプログラム、並びに半導体装置の製造方法に関する。

近年、半導体装置の微細化が進んでいる。リソグラフィの解像限界を超える微細化を実現する技術として、ダブルパターニング法が有望視されている。ダブルパターニング法は、例えば特許文献１に記載するように、一つの層に属するパターンを２つのパターンに分割して、分割後のパターンそれぞれに対して露光及び現像を行う方法である。

また、半導体装置の微細化を実現する別の技術として、レベンソン型位相シフトマスクを用いるものがある。この技術は、開口部の形状及び位相差が互いに異なる２枚のマスクを使ってウェハ上に最終的なパターンを得るものである。２枚のマスクによって形成される２つのパターンは解像度が互いに異なる。特許文献２に記載の技術は、レベンソン型位相シフトマスクのプロセスシミュレーションを行う場合において、２つのマスクに対してそれぞれ個別に許容誤差を設定し、少なくとも一方のマスクのパターンを用いてプロセスシミュレーションを行い、シミュレーション結果と許容誤差とを比較するものである。

特開２００７−２７７４２号公報特開２００７−３１００８５号公報

上記したようにダブルパターニング法は、一つの層に属するパターンを２つのパターンに分割して、分割後のパターンそれぞれに対して露光及び現像を行う方法である。このため、分割後のパターンの重ね合わせ誤差が生じたとき、本来なら接続すべき部分が分離する可能性、及び本来なら分割すべき部分が接続する可能性がでてくる。このため、ダブルパターニング法を用いるときは、予め重ね合わせ誤差を考慮してパターンを検証するのが望ましい。しかし、上記した特許文献に記載の技術では、重ね合わせ誤差を考慮してパターンを検証することはできなかった。

本発明によれば、被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成するダブルパターニング法に用いられ、前記第１のパターンと前記第２のパターンを検証するパターン検証方法であって、
前記第１のパターン及び前記第２のパターンの少なくとも一方に、前記第１のパターンと前記第２のパターンの重ね合わせ誤差を反映する工程と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する工程と、
前記相対距離が基準を満たすか否かを判断する工程と、
を備えるパターン検証方法が提供される。

本発明によれば、重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出し、前記相対距離が基準を満たすか否かを判断している。従って、重ね合わせ誤差を考慮してパターンを検証することができる。

本発明によれば、被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成するダブルパターニング法に用いられ、前記第１のパターンと前記第２のパターンを検証するパターン検証装置であって、
前記第１のパターン及び前記第２のパターンの少なくとも一方に、前記第１のパターンと前記第２のパターンの重ね合わせ誤差を反映する誤差反映手段と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する相対距離算出手段と、
前記相対距離が基準を満たすか否かを判断する判断手段と、
を備えるパターン検証装置が提供される。

本発明によれば、コンピュータを、被加工膜に第１のパターン及び第２のパターンをこの順に形成するダブルパターニング法における前記第１のパターンと前記第２のパターンを検証するパターン検証装置として機能させるプログラムであって、前記コンピュータに、
前記第１のパターンに対する前記第２のパターンの重ね合わせ誤差を、前記第１のパターン及び前記第２のパターンの少なくとも一方に反映する機能と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する機能と、
前記相対距離が基準を満たすか否かを判断する機能と、
を持たせるプログラムが提供される。

本発明によれば、被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成する半導体装置の製造方法であって、
前記第１のパターン及び前記第２のパターンを検証する工程と、
前記第１のパターンを形成するための第１のレチクルを形成し、かつ前記第２のパターンを形成するための第２のレチクルを形成する工程と、
前記第１のレチクルを用いて前記被加工膜に第１のパターンを形成する工程と、
前記第２のレチクルを用いて前記被加工膜に第２のパターンを形成する工程と、
を備え、
前記第１のパターン及び前記第２のパターンを検証する工程は、
前記第１のパターンに対する前記第２のパターンの重ね合わせ誤差を、前記第１のパターン及び前記第２のパターンの少なくとも一方に反映する工程と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する工程と、
前記相対距離が基準を満たすか否かを判断する工程と、
を有する半導体装置の製造方法が提供される。

本発明によれば、被加工膜に第１のパターンを形成してから被加工膜に第２のパターンを形成するダブルパターニング法において、第１のパターンと第２のパターンの重ね合わせ誤差を考慮してパターンを検証することができる。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

図１は、第１の実施形態にかかるパターン検証方法を示すフローチャートである。このバターン検証方法は、被加工膜に第１のパターンを形成してから被加工膜に第２のパターンを形成するダブルパターニング法に用いられ、第１のパターンと第２のパターンを検証する方法であり、以下の工程を有する。まず、第１のパターンに対する第２のパターンの重ね合わせ誤差を、第１のパターン及び第２のパターンの少なくとも一方に、反映する（Ｓ５０）。次いで、重ね合わせ誤差を反映した後の第１のパターンと第２のパターンの相対距離を算出する（Ｓ６０）。次いで、相対距離が基準を満たすか否かを判断する（Ｓ７０）。このため、重ね合わせ誤差を考慮してパターンを検証することができる。以下、このパターン検証方法に用いるパターン検証装置の構成を説明した後、図１を詳細に説明する。

図２は、図１のパターン検証方法に用いるパターン検証装置の構成を示すブロック図である。このバターン検証装置は、機能部として入力部３１０、パターン分割部３２０、プロセスシミュレーション部３３０、パターン補正部３４０、誤差反映部３５０、相対距離算出部３６０、判断部３７０、及びパターン補正部３８０を備えており、記憶部としてフルパターン記憶部３９０、分割後パターン記憶部４００、及び基準記憶部４１０を備えている。

入力部３１０は、ユーザーがパターン検証装置に各種入力を行う部分である。パターン分割部３２０、プロセスシミュレーション部３３０、パターン補正部３４０、誤差反映部３５０、相対距離算出部３６０、判断部３７０及びパターン補正部３８０が行う処理の詳細は、フローチャートを用いて後述する。

フルパターン記憶部３９０は、半導体装置の各レイヤーの分割前のパターン（以下フルパターンと記載）を記憶している。フルパターン記憶部３９０は、パターン検証装置が現在処理しているレイヤーより下のレイヤーについては、既にパターン検証装置による検証が済んでいるフルパターンを記憶している。

分割後パターン記憶部４００は、フルパターンを２つに分割することにより生成した第１のパターン及び第２のパターンを記憶している。分割後パターン記憶部４００は、パターン検証装置が現在処理しているレイヤーより下のレイヤーについては、既にパターン検証装置による検証が済んでいる第１のパターン及び第２のパターンを記憶している。また分割後パターン記憶部４００は、バターン検証装置が現在処理しているレイヤーについては、最新の補正を反映した第１のパターン及び第２のパターンを記憶している。

基準記憶部４１０は、第１のパターン及び第２のパターンが満たすべき各種基準を記憶している。基準記憶部４１０は、例えば重ね合わせ誤差を反映した後の第１のパターンと第２のパターンの相対距離が満たすべき条件である第１の基準条件を記憶している。第１の基準条件は、例えば第１のパターンと第２のパターンが分離すべき部分においては、一定距離以上離れているという条件であり、例えば第１のパターンと第２のパターンが重なるべき部分においては、一定幅以上重なっているという条件である。また基準記憶部４１０は、プロセスシミュレーション後のパターンのエッジが満たすべき基準を示す第２の基準条件を記憶している。

なお、図２に示したパターン検証装置の各構成要素は、ハードウエア単位の構成ではなく、機能単位のブロックを示している。パターン検証装置の各構成要素は、任意のコンピュータのＣＰＵ、メモリ、メモリにロードされた本図の構成要素を実現するプログラム、そのプログラムを格納するハードディスクなどの記憶ユニット、ネットワーク接続用インタフェースを中心にハードウエアとソフトウエアの任意の組合せによって実現される。そして、その実現方法、装置には様々な変形例があることは、当業者には理解されるところである。

次に、図１を詳細に説明する。まずパターン検証装置のユーザーは、対象レイヤーのフルパターンを作成し、作成したフルパターンをデザインルールチェックする（Ｓ１０）。この処理は、パターン作成装置を用いて行われる。パターン作成装置は、パターン検証装置と同一のコンピュータであっても良い。デザインルールチェックを通ったフルパターンは、パターン検証装置のフルパターン記憶部３９０に記憶される。

次いでユーザーは、パターン検証装置の入力部３１０に、Ｓ１０で作成したフルパターンを第１のパターンと第２のパターンに分割する旨の命令を入力する。入力部３１０は、入力された命令をパターン分割部３２０に出力する。パターン分割部３２０は、フルパターン記憶部３９０から、Ｓ１０で作成したフルパターンを読み出し、このフルパターンを第１のパターンと第２のパターンに分割する（Ｓ２０）。第１のパターンは、互いに離間している２つのサブパターンを有しており、第２のサブパターンは、２つのサブパターンの間に位置するパターンを有している。このときパターン分割部３２０は、必要に応じて第１のパターン及び第２のパターンに対して補助パターンを反映する等の処理を行う。

パターン分割部３２０は、生成した第１のパターンと第２のパターンを分割後パターン記憶部４００に記憶させる。そしてパターン分割部３２０は、第１のパターン及び第２のパターンを生成した旨を示す信号をプロセスシミュレーション部３３０に出力する。

プロセスシミュレーション部３３０は、パターン分割部３２０から信号が入力されると、Ｓ２０で生成された第１のパターン及び第２のパターンを分割後パターン記憶部４００から読み出す。次いでプロセスシミュレーション部３３０及びパターン補正部３４０は、第１のパターンのプロセスシミュレーション及び補正を行い（Ｓ３０）、かつ第２のパターンのプロセスシミュレーション及び補正を行う（Ｓ４０）。このときパターン補正部３４０は、分割後パターン記憶部４００が記憶している第１のパターン及び第２のパターンを、補正を行った後のパターンに更新する。そしてパターン補正部３４０は、補正が終了した旨を示す信号を誤差反映部３５０に出力する。

誤差反映部３５０は、分割後パターン記憶部４００から第１のパターン及び第２のパターンを読み出し、第１のパターン又は第２のパターンに重ね合わせ誤差を反映する処理を行い（Ｓ５０）、重ね合わせ誤差を反映した後の第１のパターン及び第２のパターンを相対距離算出部３６０に出力する。重ね合わせ誤差の大きさは、例えば露光装置及び現像装置の特性、下地膜のばらつきを考慮して定められる。例えば露光装置に起因した誤差は、露光量のばらつき及びフォーカスのばらつきに起因する。具体的には、重ね合わせ誤差の大きさは、例えば５ｎｍ以上５０ｎｍ以下、又は最小パターン幅の１／４である。なお、重ね合わせ誤差の反映処理の詳細については、図を用いて後述する。

次いで相対距離算出部３６０は、誤差反映部３５０から入力された第１のパターン及び第２のパターンの相対距離を算出する（Ｓ６０）。詳細には、相対距離算出部３６０は、第１のパターンのエッジをすべて抽出して、抽出したエッジそれぞれと第２のパターンの最短距離を算出する。また相対距離算出部３６０は、第２のパターンのエッジをすべて抽出して、抽出したエッジそれぞれと第１のパターンの最短距離を算出する。抽出したエッジが他のパターンと重なっている場合、相対距離算出部３６０は重なっている部分の幅を相対距離として算出する。そして相対距離算出部３６０は、抽出したエッジの位置を示すすべてのエッジ位置情報を、そのエッジに対応する相対距離に対応付けて判断部３７０に出力する。

次いで判断部３７０は、フルパターン記憶部３９０からフルパターンを読み出し、相対距離算出部３６０から入力されたエッジ位置情報を用いて、フルパターン内におけるエッジの位置を特定する。そして判断部３７０は、特定されたエッジが、他のパターンと離間すべき部分か接続すべき部分かを判断する。

次いで判断部３７０は、基準記憶部４１０から相対距離が満たすべき第１の基準条件を読み出す。第１の基準条件は、エッジが他のパターンと離間すべき部分か接続すべき部分かによって変わる。エッジが他のパターンと離間すべき部分である場合、第１の基準条件は相対距離が基準値以上離れていることであり、エッジが他のパターンと重なるべき部分である場合、第１の基準条件は、相対距離が基準値以上重なっていることである。

次いで判断部３７０は、相対距離算出部３６０から入力された相対距離が第１の基準条件を満たすか否かを判断する（Ｓ７０）。すべてのエッジにおいて相対距離が第１の基準条件を満たしている場合（Ｓ７０：Ｙｅｓ）、パターン検証装置は動作を終了する。いずれかのエッジにおいて相対距離が第１の基準条件を満たしていない場合、（Ｓ７０：Ｎｏ）判断部３７０は、第１の基準条件を満たしていないエッジの位置情報、及びそのエッジをどのように補正すべきかを示す補正情報を、パターン補正部３８０に出力する。補正情報は、例えばエッジが他のパターンと離間すべき部分である場合は、その部分を離間させる方向にエッジを移動させる旨を示しており、またエッジが他のパターンと重なるべき部分である場合は、その部分を重ねる方向にエッジを移動させる旨を示している。

パターン補正部３８０は、分割後パターン記憶部４００から第１のパターン及び第２のパターンを読み出す。そしてパターン補正部３８０は、判断部３７０から入力された位置情報に基づいて、基準条件を満たしていないエッジを特定し、そのエッジの形状を補正情報に基づいて補正する（Ｓ８０）。そしてパターン補正部３８０は、分割後パターン記憶部４００が記憶している第１のパターン及び第２のパターンを、補正後の第１のパターン及び第２のパターンに更新する。

次いでパターン補正部３８０は、プロセスシミュレーション部３３０に、第１のパターン及び第２のパターンを補正した旨を示す情報を出力する。その後、パターン検証装置は、Ｓ３０〜Ｓ７０に示した処理を繰り返す。このようにして、第１のパターン及び第２のパターンの検証及び補正が行われる。

図３は、図１のＳ３０及びＳ４０に示した処理の詳細を示すフローチャートである。Ｓ３０及びＳ４０に示した処理は、処理対象となるパターンが異なる点を除いて互いに同一である。

まずプロセスシミュレーション部３３０は、第１のパターン又は第２のパターンのエッジを選択する（Ｓ２１０）。次いでプロセスシミュレーション部３３０は、選択したエッジに対してプロセスシミュレーションを行い、そのエッジのシミュレーションパターンを生成する（Ｓ２２０）。ここで行われるプロセスシミュレーションは、例えば露光により投影されるパターンをシミュレーションにより算出するものであり、パラメータとしてレーザ光の波長、照明の形状、レンズの設定値及び特性値などがある。また必要に応じて、プロセスシミュレーションにはエッチング時の形状シミュレーションも含まれる。そしてプロセスシミュレーション部３３０は、選択したエッジのシミュレーションパターン及びそのエッジの位置を示す情報をパターン補正部３４０に出力する。

パターン補正部３４０は、基準記憶部４１０から第２の基準条件を読み出し、入力されたシミュレーションパターンが第２の基準条件を満たすか否かを判断する（Ｓ２３０）。シミュレーションパターンが基準を満たさない場合（Ｓ２３０：Ｎｏ）、パターン補正部３４０はパターンを補正し、分割後パターン記憶部４００が記憶しているパターンを補正後のパターンに更新する（Ｓ２４０）。この補正は、例えば光近接効果補正（Optical Proximity Effect Correction：以下ＯＰＣと記載）である。ＯＰＣは、補正テーブルを用いたルールベースＯＰＣであってもよいし、計算により補正を行うモデルベースＯＰＣであってもよい。その後プロセスシミュレーション部３３０及びパターン補正部３４０は、シミュレーションパターンが基準を満たすまで、Ｓ２２０〜Ｓ２４０の処理を繰り返す。そしてプロセスシミュレーション部３３０及びパターン補正部３４０は、すべてのエッジを選択するまで、Ｓ２１０〜Ｓ２４０に示した処理を繰り返す（Ｓ２５０）。

図４は、パターン分割部３２０が行うフルパターンの分割処理の具体例を示す図である。図４（ａ）は分割前のフルパターン１００を示す図である。本図に示すフルパターン１００は、上下に延伸する複数の線状のパターンを有しているが、これらパターンの相互間隔Ｓは、例えばその半導体装置の最小デザインルールで規定される間隔であり、リソグラフィの解像限界より小さい。また互いに隣り合う線状パターンは、一部で繋がっている。

図４（ｂ）は、図４（ａ）のフルパターン１００を第１のパターン１２０と第２のパターン１４０に分割した状態を示す図である。第１のパターン１２０及び第２のパターン１４０は、上下に延伸する複数のサブパターンを有している。第１のパターン１２０のサブパターンと第２のパターン１４０のサブパターンは交互に位置している。そして第１のパターン１２０と第２のパターン１４０は、互いに接続すべき部分Ａと互いに分離すべき部分Ｂを有している。

図５は、誤差反映部３５０が行う重ね合わせ誤差の反映処理の第１例を示す図である。この例において誤差反映部３５０は、第１のパターン１２０及び第２のパターン１４０の少なくとも一方を全周にわたって重ね合わせ誤差分太らせる。図５において誤差反映部３５０は、第１のパターン１２０を全周にわたって重ねあわせ誤差分太らせている。

この例において判断部３７０は、互いに分離すべき部分Ｂにおいて、第１のパターン１２０と第２のパターン１４０が基準値以上離れているか否かを判断する。

図６は、誤差反映部３５０が行う重ね合わせ誤差の反映処理の第２例を示す図である。この例において誤差反映部３５０は、第１のパターン１２０を、フルパターン１００の延伸方向に直交する方向（具体的には図中右側）に重ね合わせ誤差分移動させている。これにより、第１のパターン１２０及び第２のパターン１４０は、互いに接続すべき部分Ａが互いに離れる方向に、重ね合わせ誤差ほど相対的に移動する。なおこの例では、第１のパターン１２０の移動方向は、互いに分離すべき部分Ｂが互いに近づく方向にもなっている。

この例において判断部３７０は、第１のパターン１２０と第２のパターン１４０が重なるべき部分において、第１のパターンと第２のパターンが基準幅以上重なっているか否かを判断する。また判断部３７０は、第１のパターン１２０と第２のパターン１４０が離れるべき部分Ｂにおいて、第１のパターン１２０と第２のパターン１４０が基準値以上離れているか否かを判断する。

図７は、誤差反映部３５０が行う重ね合わせ誤差の反映処理の第３例を示す図である。この例において誤差反映部３５０は、第１のパターン１２０及び第２のパターン１４０の少なくとも一方を、全周にわたって重ね合わせ誤差分細らせる。本図に示す例において誤差反映部３５０は、第１のパターン１２０を全周にわたって重ねあわせ分細らせる。

この例において判断部３７０は、互いに重なるべき部分Ａにおいて、第１のパターン１２０と第２のパターン１４０が基準幅以上重なっているか否かを判断する。

そして図５及び図６に示す例において、パターン補正部３４０は、第１のパターン１２０と第２のパターン１４０が離れるべき部分Ｂにおいて相対距離が基準値以上離れていなかったとき、部分Ｂにおいて第１のパターン１２０と第２のパターン１４０が基準値以上離れるように、第１のパターン１２０と第２のパターン１４０の少なくとも一方を補正する。この補正は、例えば図４及び図５に示す例では、第１のパターン１２０のうち部分Ｂに面しているエッジを、第２のパターン１４０から離れる方向（図中左側）に移動させる処理である。

また図６及び図７に示す例において、パターン補正部３４０は、第１のパターン１２０と第２のパターン１４０が重なるべき部分Ａにおいて重なり幅が基準値以下であったとき、部分Ａにおいて第１のパターン１２０と第２のパターン１４０が基準幅以上重なるように、第１のパターン１２０と第２のパターン１４０の少なくとも一方を補正する。この補正は、例えば図６に示す例では、第１のパターン１２０のうち部分Ａに面しているエッジを第２のパターン１４０に近づく方向（図中左側）移動させる処理、又は第２のパターン１４０のうち部分Ａに面しているエッジを第１のパターン１２０に近づく方向（図中右側）移動させる処理である。

図８は、誤差反映部３５０が行う重ね合わせ誤差の反映処理の第４例を示す図である。この例において誤差反映部３５０は、第１のパターン１２０を、フルパターン１００の延伸方向に直交する方向（具体的には図中左側）に重ね合わせ誤差分移動させている。

図９（ａ）は、誤差反映部３５０が行う重ね合わせ誤差の反映処理の第５例を示す図である。この例において誤差反映部３５０は、第１のパターン１２０を、フルパターン１００の延伸方向（具体的には図中上側）に重ね合わせ誤差分移動させている。

図９（ｂ）は、誤差反映部３５０が行う重ね合わせ誤差の反映処理の第６例を示す図である。この例において誤差反映部３５０は、第１のパターン１２０をフルパターン１００の延伸方向（具体的には図中下側）に重ね合わせ誤差分移動させている。

図１０は、図１に示したパターン検証方法を用いた半導体装置の製造方法を示すフローチャートである。この半導体装置の製造方法では、まず図１に示したパターン検証方法を用いて半導体装置の第１のパターン及び第２のパターンを設計する（Ｓ２１０）。次いで、第１のパターンに対応する第１のレチクル及び第２のレチクルを作製する（Ｓ２２０）。次いで、第１のレチクルを用いて被加工膜に第１のパターンを形成し（Ｓ２３０）、その後第２のレチクルを用いて被加工膜に第２のパターンを形成する（Ｓ２４０）。被加工膜は、半導体装置を構成するパターンであっても良いし、半導体装置を構成するパターンを形成するためのハードマスクであっても良い。後者の場合、Ｓ２４０の後に、ハードマスクを用いたエッチングを行い、半導体装置を構成するパターンを形成する工程が行われる。

次に、本発明の作用効果について説明する。まず第１のパターンと第２のパターンの少なくとも一方に、第１のパターンに対する第２のパターンの重ね合わせ誤差を反映している。そして、重ね合わせ誤差を反映した後の第１のパターンと第２のパターンの相対距離が、基準を満たすか否かを判断している。このため、第１のパターンと第２のパターンの重ね合わせ誤差を考慮してパターンを検証することができる。

従って、半導体装置を製造するときに、第１のパターンと第２のパターンの重ね合わせ誤差に起因して半導体装置の歩留まりが低下することを抑制できる。特に、第１のパターンが互いに離間している２つのサブバターンを有しており、第２のパターンが２つのサブパターンの間に位置する場合、この効果は顕著になる。

また、第１のパターン及び第２のパターンの少なくとも一方に重ね合わせ誤差を反映する工程は、第１のパターン及び第２のパターンの少なくとも一方を重ねあわせ誤差分太らせたり細らせたりする工程、または第１のパターン及び第２のパターンを重ね合わせ誤差分移動させる工程である。従って、重ね合わせ誤差を反映する工程におけるパターン検証装置の演算量は少なくて済む。

また、重ね合わせ誤差を反映した後の第１のパターンと第２のパターンの相対距離が第１の基準条件を満たしていなかったとき、パターン補正部３８０が第１のパターン及び第２のパターンの少なくとも一方を補正して、この相対距離が基準を満たすようにする。従って、パターンの補正にかかる労力は小さくなる。

図１１は、第２の実施形態にかかるパターン検証装置の構成を示すブロック図である。このパターン検証装置は、重ねあわせ誤差を検証するときに、第１のパターン及び第２のパターンに対してプロセスシミュレーションを行う装置であり、プロセスシミュレーション部３５５を有する点を除いて、第１の実施形態にかかるパターン検証装置と同様の構成である。プロセスシミュレーション部３５５が行う動作の詳細は、フローチャートを用いて後述する。

図１２は、図１１に示したパターン検証装置を用いたパターン検証方法を示すフローチャートである。このパターン検証方法において、Ｓ１０〜Ｓ４０に示す処理は、第１の実施形態と同様であるため省略する。パターン補正部３４０は、補正を終了した（Ｓ３０及びＳ４０）後、補正が終了した旨を示す信号をプロセスシミュレーション部３５５に出力する。

プロセスシミュレーション部３５５は、補正が終了した旨を示す信号が入力されると、分割後パターン記憶部４００から第１のパターン及び第２のパターンを読み出し、第１のパターン及び第２のパターンにプロセスシミュレーションを行って第１のシミュレーションパターン及び第２のシミュレーションパターンを生成する（Ｓ５２）。ここで行うプロセスシミュレーションは、プロセスシミュレーション部３３０が行う処理と同様である。そしてプロセスシミュレーション部３５５は、第１のシミュレーションパターン及び第２のシミュレーションパターンを誤差反映部３５０に出力する。

誤差反映部３５０は、第１のシミュレーションパターン及び第２のシミュレーションパターンの少なくとも一方に重ねあわせ誤差を反映する（Ｓ５４）。この処理は、第１のパターン及び第２のパターンの代わりに第１のシミュレーションパターン及び第２のシミュレーションパターンを用いる点を除いて、図１のＳ５０と同様である。

次いで相対距離算出部３６０は、重ね合わせ誤差反映後の第１のシミュレーションパターン及び第２のシミュレーションパターンの相対距離を算出する（Ｓ６５）。この処理は、第１のパターン及び第２のパターンの代わりに第１のシミュレーションパターン及び第２のシミュレーションパターンを用いる点を除いて、図１のＳ６０と同様である。

その後の処理（Ｓ７０及びＳ８０）は第１の実施形態と同様のため、説明を省略する。また、このパターン検証方法により第１のパターン及び第２のパターンを検証した後、図１０のＳ２２０〜Ｓ２４０に示した方法で半導体装置が製造される。

本実施形態によれば、第１の実施形態と同様の効果を得ることができる。また、重ね合わせ誤差を検証する処理において、第１のシミュレーションパターン及び第２のシミュレーションパターンを使用しているため、重ね合わせ誤差の検証精度が高くなる。

図１３は、第３の実施形態にかかるパターン検証方法の一例を示すフローチャートである。第３の実施形態にかかるパターン検証方法に用いられるパターン検証装置は、第１の実施形態又は第２の実施形態に示したパターン検証装置と同様である。本実施形態にかかるパターン検証方法は、第１の実施形態に示した処理又は第２の実施形態に示した処理を行った後、以下の処理を行うものである。なお、図１３は第１の実施形態に示した処理を行った場合を例示している。

第１のパターンと第２のパターンの相対距離が基準を満たした場合（Ｓ７０：Ｙｅｓ）、判断部３７０は、フルパターン記憶部３９０から、現在処理しているパターンの一つ下のレイヤーのフルパターンを読み出す（Ｓ９０）。そして判断部３７０は、第１のパターン及び第２のパターンと読み出したフルパターンの相対位置が基準を満たしているか否かを判断する（Ｓ１００）。この基準は、基準記憶部４１０に記憶されている。すべての部分で相対位置が基準を満たしている場合（Ｓ１００：Ｙｅｓ）、パターン検証装置は動作を終了する。いずれかの部分で相対位置が基準を満たしていない場合（Ｓ１００：Ｎｏ）、判断部３７０は、第１のパターン及び第２のパターンをどのように補正すべきかを示す補正情報を、パターン補正部３８０に出力する。

例えば第１のパターン及び第２のパターンが配線パターンの場合、その一つ下のレイヤーは、ビア又はコンタクトのレイアウトになる。第１のパターン及び第２のパターンをＳ１０〜Ｓ８０に従って処理した場合、第１のパターン及び第２のパターンがビア又はコンタクトと重ならないときが出てくる。補正情報は、例えば第１のパターン及び第２のパターンがビア又はコンタクトに対してどの方向にどの距離だけずれているかを示す情報になる。

パターン補正部３８０は、分割後パターン記憶部４００から第１のパターン及び第２のパターンを読み出す。そしてパターン補正部３８０は、判断部３７０から入力された補正情報に基づいて、第１のパターン及び第２のパターンを補正する（Ｓ１１０）。この補正は、例えば第１のパターンと第２のパターンを互いに同一方向に同じ距離移動させる処理である。そしてパターン補正部３８０は、分割後パターン記憶部４００が記憶している第１のパターン及び第２のパターンを、補正後の第１のパターン及び第２のパターンに更新する。

このパターン検証方法により第１のパターン及び第２のパターンを検証した後、図１０に示した方法で半導体装置が製造される。

本実施形態によれば、第１の実施形態と同様の効果を得ることができる。また、第１のパターンと第２のパターンの重ね合わせ誤差を検証した後、さらに第１のパターン及び第２のパターンとその下のレイヤーのパターンの重ね合わせ誤差を検証している。従って、第１のパターンと第２のパターンの重ね合わせ誤差を解消するための補正によって、第１のパターン及び第２のパターンがその下のレイヤーのパターンに対して位置がずれることを防止できる。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば、本発明は、以下の構成を適用することも可能である。
（１）
被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成するダブルパターニング法に用いられ、前記第１のパターンと前記第２のパターンを検証するパターン検証方法であって、
前記第１のパターン及び前記第２のパターンの少なくとも一方に、前記第１のパターンと前記第２のパターンの重ね合わせ誤差を反映する工程と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する工程と、
前記相対距離が基準を満たすか否かを判断する工程と、
を備えるパターン検証方法。
（２）
（１）に記載のパターン検証方法において、
前記重ね合わせ誤差を反映する工程の前に、
前記第１のパターンにプロセスシミュレーションを行って第１のシミュレーションパターンを生成する工程と、
前記第２のパターンにプロセスシミュレーションを行って第２のシミュレーションパターンを生成する工程と、
を備え、
前記重ね合わせ誤差を反映する工程、及び前記相対距離を算出する工程において、前記第１のパターンの代わりに前記第１のシミュレーションパターンを用い、かつ前記第２のパターンの代わりに前記第２のシミュレーションパターンを用いるパターン検証方法。
（３）
（１）又は（２）に記載のパターン検証方法において、
前記第１のパターンは、互いに離間している２つのサブパターンを有しており、
前記第２のパターンは、前記２つのサブパターンの間に位置するパターン検証方法。
（４）
（１）〜（３）のいずれか一つに記載のパターン検証方法において、
前記重ね合わせ誤差を反映する工程は、前記第１のパターン及び前記第２のパターンの少なくとも一方を、全周にわたって重ね合わせ誤差分太らせる工程であり、
前記相対距離が基準を満たすか否かを判断する工程は、前記第１のパターンと前記第２のパターンが離れるべき部分において、前記第１のパターンと前記第２のパターンが基準値以上離れているか否かを判断する工程を有するパターン検証方法。
（５）
（１）〜（３）のいずれか一つに記載のパターン検証方法において、
前記重ね合わせ誤差を反映する工程は、前記第１のパターン及び前記第２のパターンの相対距離を重ね合わせ誤差分近づける工程であり、
前記相対距離が基準を満たすか否かを判断する工程は、前記第１のパターンと前記第２のパターンが離れるべき部分において、前記第１のパターンと前記第２のパターンが基準値以上離れているか否かを判断する工程を有するパターン検証方法。
（６）
（４）又は（５）に記載のパターン検証方法において、前記相対距離が基準を満たすか否かを判断する工程の後に、
前記相対距離が基準を満たしていなかったときに、前記第１のパターンと前記第２のパターンが離れるべき部分において前記第１のパターンと前記第２のパターンが基準値以上離れるように、前記第１のパターンと前記第２のパターンの少なくとも一方を補正する工程を備えるパターン検証方法。
（７）
（１）〜（３）のいずれか一つに記載のパターン検証方法において、
前記重ね合わせ誤差を反映する工程は、前記第１のパターン及び前記第２のパターンの少なくとも一方を、全周にわたって重ね合わせ誤差分細らせる工程であり、
前記相対距離が基準を満たすか否かを判断する工程は、前記第１のパターンと前記第２のパターンが重なるべき部分において、前記第１のパターンと前記第２のパターンが基準幅以上重なっているか否かを判断する工程を有するパターン検証方法。
（８）
（１）〜（３）のいずれか一つに記載のパターン検証方法において、
前記重ね合わせ誤差を反映する工程は、前記第１のパターン及び前記第２のパターンの相対距離を、重ね合わせ誤差分離す工程であり、
前記相対距離が基準を満たすか否かを判断する工程は、前記第１のパターンと前記第２のパターンが重なるべき部分において、前記第１のパターンと前記第２のパターンが基準幅以上重なっているか否かを判断する工程を有するパターン検証方法。
（９）
（７）又は（８）に記載のパターン検証方法において、前記相対距離が基準を満たすか否かを判断する工程の後に、
前記相対距離が基準を満たしていなかったときに、前記第１のパターンと前記第２のパターンが重なるべき部分において前記第１のパターンと前記第２のパターンが基準幅以上重なるように、前記第１のパターンと前記第２のパターンの少なくとも一方を補正する工程を備えるパターン検証方法。
（１０）
（６）又は（９）に記載のパターン検証方法において、
前記第１のパターンと前記第２のパターンの少なくとも一方を補正する工程の後に、
前記被加工膜の下に位置する下層パターンと前記第１のパターン及び前記第２のパターンの相対位置が基準を満たしているか否かを判断する工程と、
前記下層パターンと前記第１のパターン及び前記第２のパターンの相対位置が基準を満たしていないときに、前記第１のパターン及び前記第２のパターンを補正する工程と、
を備えるパターン検証方法。
（１１）
（１０）に記載のパターン検証方法において、
前記第１のパターン及び前記第２のパターンを補正する工程は、前記第１のパターンと前記第２のパターンを互いに同一方向に同じ距離移動させるパターン検証方法。
（１２）
被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成するダブルパターニング法に用いられ、前記第１のパターンと前記第２のパターンを検証するパターン検証装置であって、
前記第１のパターン及び前記第２のパターンの少なくとも一方に、前記第１のパターンと前記第２のパターンの重ね合わせ誤差を反映する誤差反映手段と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する相対距離算出手段と、
前記相対距離が基準を満たすか否かを判断する判断手段と、
を備えるパターン検証装置。
（１３）
コンピュータを、被加工膜に第１のパターン及び第２のパターンをこの順に形成するダブルパターニング法における前記第１のパターンと前記第２のパターンを検証するパターン検証装置として機能させるプログラムであって、前記コンピュータに、
前記第１のパターンに対する前記第２のパターンの重ね合わせ誤差を、前記第１のパターン及び前記第２のパターンの少なくとも一方に反映する機能と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する機能と、
前記相対距離が基準を満たすか否かを判断する機能と、
を持たせるプログラム。
（１４）
被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成する半導体装置の製造方法であって、
前記第１のパターン及び前記第２のパターンを検証する工程と、
前記第１のパターンを形成するための第１のレチクルを形成し、かつ前記第２のパターンを形成するための第２のレチクルを形成する工程と、
前記第１のレチクルを用いて前記被加工膜に第１のパターンを形成する工程と、
前記第２のレチクルを用いて前記被加工膜に第２のパターンを形成する工程と、
を備え、
前記第１のパターン及び前記第２のパターンを検証する工程は、
前記第１のパターンに対する前記第２のパターンの重ね合わせ誤差を、前記第１のパターン及び前記第２のパターンの少なくとも一方に反映する工程と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する工程と、
前記相対距離が基準を満たすか否かを判断する工程と、
を有する半導体装置の製造方法。
（１５）
（１４）に記載の半導体装置の製造方法において、
前記第１のパターンは、互いに離間している２つのサブパターンを有しており、
前記第２のパターンは、前記２つのサブパターンの間に位置する半導体装置の製造方法。

第１の実施形態にかかるパターン検証方法を示すフローチャートである。図１のパターン検証方法に用いるパターン検証装置の構成を示すブロック図である。図１のＳ２０及びＳ３０に示した処理の詳細を示すフローチャートである。（ａ）は分割前のフルパターンを示す図であり、（ｂ）はフルパターンを第１のパターンと第２のパターンに分割した状態を示す図である。誤差反映部が行う重ね合わせ誤差の反映処理の第１例を示す図である。誤差反映部が行う重ね合わせ誤差の反映処理の第２例を示す図である。誤差反映部が行う重ね合わせ誤差の反映処理の第３例を示す図である。誤差反映部が行う重ね合わせ誤差の反映処理の第４例を示す図である。（ａ）は誤差反映部が行う重ね合わせ誤差の反映処理の第５例を示す図であり、（ｂ）は誤差反映部が行う重ね合わせ誤差の反映処理の第６例を示す図である。図１に示したパターン検証方法を用いた半導体装置の製造方法を示すフローチャートである。第２の実施形態にかかるパターン検証装置の構成を示すブロック図である。図１１に示したパターン検証装置を用いたパターン検証方法を示すフローチャートである。第３の実施形態にかかるパターン検証方法の一例を示すフローチャートである。

符号の説明

１００フルパターン
１２０パターン
１４０パターン
３１０入力部
３２０パターン分割部
３３０プロセスシミュレーション部
３４０パターン補正部
３５０誤差反映部
３５５プロセスシミュレーション部
３６０相対距離算出部
３７０判断部
３８０パターン補正部
３９０フルパターン記憶部
４００分割後パターン記憶部
４１０基準記憶部

Claims

被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成するダブルパターニング法に用いられ、前記第１のパターンと前記第２のパターンを検証するパターン検証方法であって、
前記第１のパターン及び前記第２のパターンの少なくとも一方に、前記第１のパターンと前記第２のパターンの重ね合わせ誤差を反映する工程と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する工程と、
前記相対距離が基準を満たすか否かを判断する工程と、
前記重ね合わせ誤差を反映する工程の前に、
前記第１のパターンにプロセスシミュレーションを行って第１のシミュレーションパターンを生成する工程と、
前記第２のパターンにプロセスシミュレーションを行って第２のシミュレーションパターンを生成する工程と、
を備え、
前記重ね合わせ誤差を反映する工程、及び前記相対距離を算出する工程において、前記第１のパターンの代わりに前記第１のシミュレーションパターンを用い、かつ前記第２のパターンの代わりに前記第２のシミュレーションパターンを用いるパターン検証方法。
被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成するダブルパターニング法に用いられ、前記第１のパターンと前記第２のパターンを検証するパターン検証方法であって、
前記第１のパターン及び前記第２のパターンの少なくとも一方に、前記第１のパターンと前記第２のパターンの重ね合わせ誤差を反映する工程と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する工程と、
前記相対距離が基準を満たすか否かを判断する工程と、
を備え、
前記第１のパターンは、互いに離間している２つのサブパターンを有しており、
前記第２のパターンは、前記２つのサブパターンの間に位置するパターン検証方法。
被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成するダブルパターニング法に用いられ、前記第１のパターンと前記第２のパターンを検証するパターン検証方法であって、
前記第１のパターン及び前記第２のパターンの少なくとも一方に、前記第１のパターンと前記第２のパターンの重ね合わせ誤差を反映する工程と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する工程と、
前記相対距離が基準を満たすか否かを判断する工程と、
を備え、
前記重ね合わせ誤差を反映する工程は、前記第１のパターン及び前記第２のパターンの少なくとも一方を、全周にわたって重ね合わせ誤差分太らせる工程であり、
前記相対距離が基準を満たすか否かを判断する工程は、前記第１のパターンと前記第２のパターンが離れるべき部分において、前記第１のパターンと前記第２のパターンが基準値以上離れているか否かを判断する工程を有するパターン検証方法。
被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成するダブルパターニング法に用いられ、前記第１のパターンと前記第２のパターンを検証するパターン検証方法であって、
前記第１のパターン及び前記第２のパターンの少なくとも一方に、前記第１のパターンと前記第２のパターンの重ね合わせ誤差を反映する工程と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する工程と、
前記相対距離が基準を満たすか否かを判断する工程と、
を備え、
前記重ね合わせ誤差を反映する工程は、前記第１のパターン及び前記第２のパターンの相対距離を重ね合わせ誤差分近づける工程であり、
前記相対距離が基準を満たすか否かを判断する工程は、前記第１のパターンと前記第２のパターンが離れるべき部分において、前記第１のパターンと前記第２のパターンが基準値以上離れているか否かを判断する工程を有するパターン検証方法。
請求項３又は４に記載のパターン検証方法において、前記相対距離が基準を満たすか否かを判断する工程の後に、
前記相対距離が基準を満たしていなかったときに、前記第１のパターンと前記第２のパターンが離れるべき部分において前記第１のパターンと前記第２のパターンが基準値以上離れるように、前記第１のパターンと前記第２のパターンの少なくとも一方を補正する工程を備えるパターン検証方法。
被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成するダブルパターニング法に用いられ、前記第１のパターンと前記第２のパターンを検証するパターン検証方法であって、
前記第１のパターン及び前記第２のパターンの少なくとも一方に、前記第１のパターンと前記第２のパターンの重ね合わせ誤差を反映する工程と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する工程と、
前記相対距離が基準を満たすか否かを判断する工程と、
を備え、
前記重ね合わせ誤差を反映する工程は、前記第１のパターン及び前記第２のパターンの少なくとも一方を、全周にわたって重ね合わせ誤差分細らせる工程であり、
前記相対距離が基準を満たすか否かを判断する工程は、前記第１のパターンと前記第２のパターンが重なるべき部分において、前記第１のパターンと前記第２のパターンが基準幅以上重なっているか否かを判断する工程を有するパターン検証方法。
被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成するダブルパターニング法に用いられ、前記第１のパターンと前記第２のパターンを検証するパターン検証方法であって、
前記第１のパターン及び前記第２のパターンの少なくとも一方に、前記第１のパターンと前記第２のパターンの重ね合わせ誤差を反映する工程と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する工程と、
前記相対距離が基準を満たすか否かを判断する工程と、
を備え、
前記重ね合わせ誤差を反映する工程は、前記第１のパターン及び前記第２のパターンの相対距離を、重ね合わせ誤差分離す工程であり、
前記相対距離が基準を満たすか否かを判断する工程は、前記第１のパターンと前記第２のパターンが重なるべき部分において、前記第１のパターンと前記第２のパターンが基準幅以上重なっているか否かを判断する工程を有するパターン検証方法。
請求項６又は７に記載のパターン検証方法において、前記相対距離が基準を満たすか否かを判断する工程の後に、
前記相対距離が基準を満たしていなかったときに、前記第１のパターンと前記第２のパターンが重なるべき部分において前記第１のパターンと前記第２のパターンが基準幅以上重なるように、前記第１のパターンと前記第２のパターンの少なくとも一方を補正する工程を備えるパターン検証方法。
請求項５又は８に記載のパターン検証方法において、
前記第１のパターンと前記第２のパターンの少なくとも一方を補正する工程の後に、
前記被加工膜の下に位置する下層パターンと前記第１のパターン及び前記第２のパターンの相対位置が基準を満たしているか否かを判断する工程と、
前記下層パターンと前記第１のパターン及び前記第２のパターンの相対位置が基準を満たしていないときに、前記第１のパターン及び前記第２のパターンを補正する工程と、
を備えるパターン検証方法。
請求項９に記載のパターン検証方法において、
前記第１のパターン及び前記第２のパターンを補正する工程は、前記第１のパターンと前記第２のパターンを互いに同一方向に同じ距離移動させるパターン検証方法。
被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成するダブルパターニング法に用いられ、前記第１のパターンと前記第２のパターンを検証するパターン検証装置であって、
前記第１のパターン及び前記第２のパターンの少なくとも一方に、前記第１のパターンと前記第２のパターンの重ね合わせ誤差を反映する誤差反映手段と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する相対距離算出手段と、
前記相対距離が基準を満たすか否かを判断する判断手段と、
前記第１のパターンにプロセスシミュレーションを行って第１のシミュレーションパターンを生成し、かつ前記第２のパターンにプロセスシミュレーションを行って第２のシミュレーションパターンを生成するプロセスシミュレーション手段と、
を備え、
前記誤差反映手段、及び前記相対距離算出手段は、前記第１のパターンの代わりに前記第１のシミュレーションパターンを用い、かつ前記第２のパターンの代わりに前記第２のシミュレーションパターンを用いるパターン検証装置。
コンピュータを、被加工膜に第１のパターン及び第２のパターンをこの順に形成するダブルパターニング法における前記第１のパターンと前記第２のパターンを検証するパターン検証装置として機能させるプログラムであって、前記コンピュータに、
前記第１のパターンに対する前記第２のパターンの重ね合わせ誤差を、前記第１のパターン及び前記第２のパターンの少なくとも一方に反映する機能と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する機能と、
前記相対距離が基準を満たすか否かを判断する機能と、
前記第１のパターンにプロセスシミュレーションを行って第１のシミュレーションパターンを生成する機能と、
前記第２のパターンにプロセスシミュレーションを行って第２のシミュレーションパターンを生成する機能と、
を持たせ、
前記重ね合わせ誤差を反映する機能、及び前記相対距離を算出する機能は、前記第１のパターンの代わりに前記第１のシミュレーションパターンを用い、かつ前記第２のパターンの代わりに前記第２のシミュレーションパターンを用いるプログラム。
被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成する半導体装置の製造方法であって、
前記第１のパターン及び前記第２のパターンを検証する工程と、
前記第１のパターンを形成するための第１のレチクルを形成し、かつ前記第２のパターンを形成するための第２のレチクルを形成する工程と、
前記第１のレチクルを用いて前記被加工膜に第１のパターンを形成する工程と、
前記第２のレチクルを用いて前記被加工膜に第２のパターンを形成する工程と、
を備え、
前記第１のパターン及び前記第２のパターンを検証する工程は、
前記第１のパターンに対する前記第２のパターンの重ね合わせ誤差を、前記第１のパターン及び前記第２のパターンの少なくとも一方に反映する工程と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する工程と、
前記相対距離が基準を満たすか否かを判断する工程と、
前記重ね合わせ誤差を反映する工程の前に、
前記第１のパターンにプロセスシミュレーションを行って第１のシミュレーションパターンを生成する工程と、
前記第２のパターンにプロセスシミュレーションを行って第２のシミュレーションパターンを生成する工程と、
を有し、
前記重ね合わせ誤差を反映する工程、及び前記相対距離を算出する工程において、前記第１のパターンの代わりに前記第１のシミュレーションパターンを用い、かつ前記第２のパターンの代わりに前記第２のシミュレーションパターンを用いる半導体装置の製造方法。
被加工膜に第１のパターンを形成してから前記被加工膜に第２のパターンを形成する半導体装置の製造方法であって、
前記第１のパターン及び前記第２のパターンを検証する工程と、
前記第１のパターンを形成するための第１のレチクルを形成し、かつ前記第２のパターンを形成するための第２のレチクルを形成する工程と、
前記第１のレチクルを用いて前記被加工膜に第１のパターンを形成する工程と、
前記第２のレチクルを用いて前記被加工膜に第２のパターンを形成する工程と、
を備え、
前記第１のパターン及び前記第２のパターンを検証する工程は、
前記第１のパターンに対する前記第２のパターンの重ね合わせ誤差を、前記第１のパターン及び前記第２のパターンの少なくとも一方に反映する工程と、
重ね合わせ誤差を反映した後の前記第１のパターンと前記第２のパターンの相対距離を算出する工程と、
前記相対距離が基準を満たすか否かを判断する工程と、
を有し、
前記第１のパターンは、互いに離間している２つのサブパターンを有しており、
前記第２のパターンは、前記２つのサブパターンの間に位置する半導体装置の製造方法。