JP5135709B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP5135709B2 JP5135709B2 JP2006126320A JP2006126320A JP5135709B2 JP 5135709 B2 JP5135709 B2 JP 5135709B2 JP 2006126320 A JP2006126320 A JP 2006126320A JP 2006126320 A JP2006126320 A JP 2006126320A JP 5135709 B2 JP5135709 B2 JP 5135709B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- sealing layer
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000010410 layer Substances 0.000 claims description 130
- 239000010408 film Substances 0.000 claims description 123
- 239000004065 semiconductor Substances 0.000 claims description 103
- 238000007789 sealing Methods 0.000 claims description 102
- 238000000034 method Methods 0.000 claims description 74
- 239000011347 resin Substances 0.000 claims description 40
- 229920005989 resin Polymers 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 40
- 239000003990 capacitor Substances 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 17
- 238000005546 reactive sputtering Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 description 38
- 229910052814 silicon oxide Inorganic materials 0.000 description 34
- 238000007639 printing Methods 0.000 description 20
- 238000001039 wet etching Methods 0.000 description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 12
- 229910052731 fluorine Inorganic materials 0.000 description 12
- 239000011737 fluorine Substances 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000011112 polyethylene naphthalate Substances 0.000 description 12
- 239000004593 Epoxy Substances 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 9
- 150000001336 alkenes Chemical class 0.000 description 9
- 125000001153 fluoro group Chemical group F* 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- JRZJOMJEPLMPRA-UHFFFAOYSA-N olefin Natural products CCCCCCCC=C JRZJOMJEPLMPRA-UHFFFAOYSA-N 0.000 description 9
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 9
- -1 polyethylene terephthalate Polymers 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 238000007650 screen-printing Methods 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004697 Polyetherimide Substances 0.000 description 6
- 239000004698 Polyethylene Substances 0.000 description 6
- 239000004743 Polypropylene Substances 0.000 description 6
- 229920001577 copolymer Polymers 0.000 description 6
- 229920001601 polyetherimide Polymers 0.000 description 6
- 229920000573 polyethylene Polymers 0.000 description 6
- 229920000139 polyethylene terephthalate Polymers 0.000 description 6
- 239000005020 polyethylene terephthalate Substances 0.000 description 6
- 229920001155 polypropylene Polymers 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000004925 Acrylic resin Substances 0.000 description 5
- 229920000178 Acrylic resin Polymers 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 239000002775 capsule Substances 0.000 description 4
- 238000001962 electrophoresis Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 239000004677 Nylon Substances 0.000 description 3
- 239000002033 PVDF binder Substances 0.000 description 3
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 3
- 239000004793 Polystyrene Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229920002457 flexible plastic Polymers 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229920001778 nylon Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000004800 polyvinyl chloride Substances 0.000 description 3
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 3
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229920001567 vinyl ester resin Polymers 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、各種の画像表示装置等に用いられる薄膜トランジスタ及びその製造方法に関し、さらに、この薄膜トランジスタを用いたディスプレイに関する。
従来、半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン（ａ−Ｓｉ）やポリシリコン（ｐｏｌｙ−Ｓｉ）の薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）が製造され、液晶ディスプレイや電子ペーパー等に応用されている。
また近年、有機半導体や酸化物半導体が登場し（例えば非特許文献１参照）、２００°Ｃ以下の低温でＴＦＴを作製できることが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まっている。特に酸化物半導体は移動度が１０ｃｍ２／Ｖｓ程度と大きいので、ｐｏｌｙ−Ｓｉなみの高性能なＴＦＴの実現が期待される。すなわち、画素内のＴＦＴだけでなく、周辺の駆動論理回路も酸化物ＴＦＴで作り込むことが期待されている。
K.Nomura et al., Nature, 432, 488(2004)
K.Nomura et al., Nature, 432, 488(2004)
ところが、酸化物ＴＦＴの試作を行った結果、酸化物半導体が一般的な非フッ素化樹脂（エポキシやアクリル等）に接触すると、ＴＦＴのしきい値が−３０Ｖ程度ずれる現象が観測された。
この現象は、薄膜トランジスタを論理回路として用いた場合でも、ディスプレイとして用いた場合でも、問題である。例えば論理回路として用いる場合、エポキシ樹脂で埋め込むことが通常行われるが、酸化物半導体がこのエポキシに接触することにより、ＴＦＴの特性が変化し、正常な論理動作が行われなくなる。
また、ディスプレイとして用いる場合で、層間絶縁膜および上部画素電極を設ける場合には、酸化物半導体が、層間絶縁膜として通常用いられるエポキシやアクリル等の樹脂に接触することにより、ＴＦＴの特性が変化することになる。あるいはディスプレイとして用いる場合で、層間絶縁膜を用いない場合、液晶ディスプレイでは液晶に接触し、電子ペーパーでは接着剤に接触することによって、ＴＦＴの特性が変化することになる。いずれの場合も、ディスプレイの表示に異常が起こる。
また、ディスプレイとして用いる場合で、層間絶縁膜および上部画素電極を設ける場合には、酸化物半導体が、層間絶縁膜として通常用いられるエポキシやアクリル等の樹脂に接触することにより、ＴＦＴの特性が変化することになる。あるいはディスプレイとして用いる場合で、層間絶縁膜を用いない場合、液晶ディスプレイでは液晶に接触し、電子ペーパーでは接着剤に接触することによって、ＴＦＴの特性が変化することになる。いずれの場合も、ディスプレイの表示に異常が起こる。
本発明は、以上のような実情に鑑み、特性変化の小さい酸化物薄膜トランジスタを提供することを目的とする。また、フレキシブルディスプレイに適した画素用の薄膜トランジスタや駆動用の薄膜トランジスタ論理回路を提供することを目的とする。
上述の目的を達成するため、本発明の薄膜トランジスタは、絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたドレイン電極、ソース電極とを有し、少なくとも前記ドレイン電極とソース電極の間隙部分に酸化物半導体パターンが配置されている薄膜トランジスタであって、前記酸化物半導体パターン上に封止層を設けたことを特徴とする。封止層を設けることにより、その上に通常の非フッ素化樹脂が接触しても、酸化物半導体への影響を抑えることができる。具体的には、その上に非フッ素化樹脂を塗布する前後で、薄膜トランジスタのしきい値シフトが±５Ｖ以内であれば、酸化物半導体への影響が小さいとみなせる。
また前記封止層が、無機絶縁膜であることを特徴とする。すなわち、酸化物半導体に影響を与えない封止層として、無機絶縁膜を用いることができる。また前記封止層が、酸化窒化シリコンであることを特徴とする。無機絶縁膜の中でも酸化窒化シリコンは、絶縁性や封止性能が良好な膜を容易に得ることができる。
また前記封止層が、フッ素化樹脂であることを特徴とする請求項１記載の薄膜トランジスタである。酸化物半導体に影響を与えない封止層としてフッ素化樹脂を用いることができる。
また前記封止層が、フッ素化樹脂であることを特徴とする請求項１記載の薄膜トランジスタである。酸化物半導体に影響を与えない封止層としてフッ素化樹脂を用いることができる。
また、前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも画素電極上には封止層を有しないことを特徴とする。このような構造により、画素電極が液晶層に電圧を印加する役割を果たし、フレキスブルディスプレイ用ＴＦＴとして用いることができる。
また前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも酸化物半導体パターン上に封止層を有するとともに、前記封止層上に、画素電極部に開口を有する層間絶縁膜を有し、前記層間絶縁膜上に、前記開口部で画素電極と接続された上部画素電極を有することを特徴とする。このような構造により、上部画素電極が液晶層に電圧を印加する役割を果たし、フレキスブルディスプレイ用ＴＦＴとして用いることができる。
また前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも酸化物半導体パターン上に封止層を有するとともに、前記封止層上に、画素電極部に開口を有する層間絶縁膜を有し、前記層間絶縁膜上に、前記開口部で画素電極と接続された上部画素電極を有することを特徴とする。このような構造により、上部画素電極が液晶層に電圧を印加する役割を果たし、フレキスブルディスプレイ用ＴＦＴとして用いることができる。
また、以上のような薄膜トランジスタを用いた薄膜トランジスタディスプレイとすることにより、特性の安定したフレキシブルディスプレイを実現できる。
また本発明の薄膜トランジスタの製造方法は、絶縁基板上にゲート電極を形成する工程と、ゲート絶縁膜開口予定部にレジストパターンを形成する工程と、ゲート絶縁膜と酸化物半導体を成膜する工程と、ゲート絶縁膜開口予定部のレジストを除去してゲート絶縁膜に開口部を形成する工程と、前記開口部の形成前もしくは形成後に酸化物半導体をパターニングする工程と、ドレイン電極及びソース電極を形成する工程と、前記ドレイン電極及びソース電極の形成前もしくは形成後に封止層を形成する工程とを有し、前記酸化物半導体をパターニングする際に、ゲート絶縁膜開口部近傍をエッチングしないことにより、開口部内のゲート電極がエッチャントにさらされないようにすることを特徴とする。これにより、ゲート電極材料の選択の幅を広くすることができる。
また本発明の薄膜トランジスタの製造方法は、絶縁基板上にゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、酸化物半導体パターンを形成する工程と、ドレイン電極及びソース電極を形成する工程と、前記ドレイン電極及びソース電極の形成前もしくは形成後に封止層を形成する工程とを有し、前記封止層を形成する工程が、反応性スパッタであることを特徴とする。封止層の工程に反応性スパッタを用いることにより、簡単な方法で性能のよい膜を再現性よく得ることができる。
また前記封止層を形成する工程が、ＳｉＮ焼結体をターゲットとした反応性スパッタであることを特徴とする。この方法により、性能のよい封止膜を再現性よく得ることができる。
また前記封止層を形成する工程が、ＳｉＮ焼結体をターゲットとした反応性スパッタであることを特徴とする。この方法により、性能のよい封止膜を再現性よく得ることができる。
さらに本発明の薄膜トランジスタの製造方法は、絶縁基板上にゲート電極、ゲート配線、キャパシタ電極、及びキャパシタ配線を形成する工程と、ゲート絶縁膜を形成する工程と、酸化物半導体パターンを形成する工程と、ドレイン電極、ドレイン配線、ソース電極、及び画素電極を形成する工程と、前記ドレイン電極、ドレイン配線、ソース電極、及び画素電極の形成前もしくは形成後に封止層を形成する工程と、層間絶縁膜を形成する工程と、上部画素電極を形成する工程とを有し、前記上部画素電極を形成する工程がスクリーン印刷であることを特徴とする。上部画素電極の工程にスクリーン印刷を用いることにより、簡単な工程で薄膜トランジスタを製造できる。
本発明の薄膜トランジスタによれば、酸化物半導体パターン上に封止層を設けることにより、その上に通常の非フッ素化樹脂を塗布した場合でも、ＴＦＴ特性の変化を抑えることができる。したがって、このような薄膜トランジスタを用いたディスプレイによれば、ＴＦＴ特性の安定化により高品位の画像表示を行うことが可能となる。
また本発明の薄膜トランジスタの製造方法によれば、酸化物半導体エッチングの際にゲート絶縁膜開口部にもレジストを残すことにより、ゲート電極のエッチングを抑制できる。あるいは、封止層を反応性スパッタで作製することにより、特性のよい封止膜を得ることができる。さらには、上部画素電極をスクリーン印刷で作製することにより、容易に製造することができる。
また本発明の薄膜トランジスタの製造方法によれば、酸化物半導体エッチングの際にゲート絶縁膜開口部にもレジストを残すことにより、ゲート電極のエッチングを抑制できる。あるいは、封止層を反応性スパッタで作製することにより、特性のよい封止膜を得ることができる。さらには、上部画素電極をスクリーン印刷で作製することにより、容易に製造することができる。
以下、本発明の実施の形態について、図面を使用して詳細に説明する。
（第１の実施の形態）
本発明の第１の実施の形態に係わる薄膜トランジスタの例を図１〜図３に示す。
図１は本実施の形態の第１の例による薄膜トランジスタで作製したインバータを示す平面配置図、および、線Ａ−Ａ´に沿った断面図を示している。
また、図２は本実施の形態の第２の例による薄膜トランジスタで作製したインバータを示す平面配置図、および、Ｂ−Ｂ´線に沿った断面図を示している。
さらに図３は、本実施の形態の第３の例による薄膜トランジスタで作製したインバータを示す平面配置図、および、線Ｃ−Ｃ´に沿った断面図を示している。
（第１の実施の形態）
本発明の第１の実施の形態に係わる薄膜トランジスタの例を図１〜図３に示す。
図１は本実施の形態の第１の例による薄膜トランジスタで作製したインバータを示す平面配置図、および、線Ａ−Ａ´に沿った断面図を示している。
また、図２は本実施の形態の第２の例による薄膜トランジスタで作製したインバータを示す平面配置図、および、Ｂ−Ｂ´線に沿った断面図を示している。
さらに図３は、本実施の形態の第３の例による薄膜トランジスタで作製したインバータを示す平面配置図、および、線Ｃ−Ｃ´に沿った断面図を示している。
図１〜図３に示すように、本発明の第１の実施の形態に係わる薄膜トランジスタでは、絶縁基板１上にゲート電極２が設けられ、開口部３Ａを有するゲート絶縁膜３および酸化物半導体パターン６を有し、さらにドレイン電極５およびソース電極４が設けられている。そして、少なくとも半導体層６の上面のうちソース電極４・ドレイン電極５で覆われていない部分が、封止層９で覆われている。
そして、図１では、ソース電極４・ドレイン電極５を付けた上から、半導体層６を覆うように封止層９が設けられている。また、図２では、半導体層６のチャネル部を覆うように封止層９を付けた後、封止層９に付いていない部分にソース電極４・ドレイン電極５が接続されている。また、図３では、半導体層６のチャネル部を覆うだけでなく、ソース電極４・ドレイン電極５との接続部分およびゲート電極との接続部分３Ａ以外がすべて封止層９に覆われている。なお、図３および図９以降において、符号９Ａは封止層９に設けられた封止層開口部を示す。
そして、図１では、ソース電極４・ドレイン電極５を付けた上から、半導体層６を覆うように封止層９が設けられている。また、図２では、半導体層６のチャネル部を覆うように封止層９を付けた後、封止層９に付いていない部分にソース電極４・ドレイン電極５が接続されている。また、図３では、半導体層６のチャネル部を覆うだけでなく、ソース電極４・ドレイン電極５との接続部分およびゲート電極との接続部分３Ａ以外がすべて封止層９に覆われている。なお、図３および図９以降において、符号９Ａは封止層９に設けられた封止層開口部を示す。
製造方法の例を、図１０〜図１２に示している。絶縁基板１としては、ガラス等のリジッドな基板を用いることもできるが、プロセス温度が２００°Ｃ以下と小さいために、フレキシブルなプラスチック基板を用いることができる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が用いられる。
ゲート電極２としては、Ｍｏ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ等の金属や、ＩＴＯ等の透明導電膜など、任意の導電膜を用いることができる。パターニングには、通常のフォトリソグラフィ＋エッチング法を使用できるが、印刷法など、他の方法でもよい。
ゲート絶縁膜３としては、ＳｉＯＮ、ＳｉＯｘ、ＳｉＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３等、無機の絶縁膜を用いることができる。開口部３Ａを開ける方法としては、予め開口予定部にレジストパターン３ＡＲを形成しておき、ゲート絶縁膜３の成膜後にレジストパターン３ＡＲとともに上部の膜を除去するリフトオフ法が好適であるが、通常のフォトリソグラフィ＋エッチング法等、他の方法を用いてもよい。
酸化物半導体パターン６としては、ＩｎＧａＺｎＯや、ＩｎＧａＳｎＯ、ＺｎＧａＯ、ＧａＳｎＯ等を用いることができる。酸化物半導体のパターニング法としては、フォトリソグラフィ＋エッチング法が好適であるが、印刷法など、他の方法でもよい。
酸化物半導体パターン６としては、ＩｎＧａＺｎＯや、ＩｎＧａＳｎＯ、ＺｎＧａＯ、ＧａＳｎＯ等を用いることができる。酸化物半導体のパターニング法としては、フォトリソグラフィ＋エッチング法が好適であるが、印刷法など、他の方法でもよい。
そして重要なことは、酸化物半導体パターニングの際に、ゲート絶縁膜開口部３Ａ内のゲート電極２が酸化物半導体のエッチャントにさらされないように、開口部３Ａ内にレジストを残しておくことである。
具体的には、例えば次のような方法がある。例えば、ゲート開口予定部にレジストパターン３ＡＲを形成し（図１０〜図１２の（ａ））、ゲート絶縁膜３と酸化物半導体層６Ｌを連続成膜した後（図１０〜図１２の（ｂ））、レジスト３ＡＲをリフトオフして開口部３Ａを形成し（図１０〜図１２の（ｃ））、全面に別のレジストを塗布し、半導体パターンと同時に開口部にもレジストパターン６Ｒを残しておき（図１０〜図１２の（ｄ））、酸化物半導体をエッチングする（図１０〜図１２の（ｅ））。
あるいは、ゲート開口予定部にレジストパターン３ＡＲを形成し、ゲート絶縁膜２と酸化物半導体層６Ｌを連続成膜した後、レジスト３ＡＲをリフトオフせずに全面に別のレジストを塗布し、半導体加工用パターン６Ｒを形成し（開口部にも元のレジストパターン３ＡＲを残しておき）、酸化物半導体をエッチングする（この方法は、図示していないが、レジスト３ＡＲをリフトオフしないこと以外は図１０〜図１２と同じである）。これらの方法により、ゲート電極２として、酸に弱いＭｏ、Ｃｕ、Ａｌ、Ｔｉ、ＩＴＯ等を用いることが可能になる。
具体的には、例えば次のような方法がある。例えば、ゲート開口予定部にレジストパターン３ＡＲを形成し（図１０〜図１２の（ａ））、ゲート絶縁膜３と酸化物半導体層６Ｌを連続成膜した後（図１０〜図１２の（ｂ））、レジスト３ＡＲをリフトオフして開口部３Ａを形成し（図１０〜図１２の（ｃ））、全面に別のレジストを塗布し、半導体パターンと同時に開口部にもレジストパターン６Ｒを残しておき（図１０〜図１２の（ｄ））、酸化物半導体をエッチングする（図１０〜図１２の（ｅ））。
あるいは、ゲート開口予定部にレジストパターン３ＡＲを形成し、ゲート絶縁膜２と酸化物半導体層６Ｌを連続成膜した後、レジスト３ＡＲをリフトオフせずに全面に別のレジストを塗布し、半導体加工用パターン６Ｒを形成し（開口部にも元のレジストパターン３ＡＲを残しておき）、酸化物半導体をエッチングする（この方法は、図示していないが、レジスト３ＡＲをリフトオフしないこと以外は図１０〜図１２と同じである）。これらの方法により、ゲート電極２として、酸に弱いＭｏ、Ｃｕ、Ａｌ、Ｔｉ、ＩＴＯ等を用いることが可能になる。
ドレイン電極５、ソース電極４としては、Ｍｏ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ等の金属や、ＩＴＯ等の透明導電膜など、各種の導電膜を用いることができる。ここでもフォトリソグラフィ＋エッチング法、リフトオフ法、印刷法などを用いることができる。図１０のようにドレイン電極５・ソース電極４を封止層９よりも先に付ける場合には、半導体層６が損傷を受けないようにリフトオフ法または印刷法が好適である。図１１、図１２のようにドレイン電極５・ソース電極４を封止層９よりも後に付ける場合には、半導体層６は封止層９またはドレイン電極５・ソース電極４に覆われているので、フォトリソグラフィ＋エッチング法を用いることができる。
封止層９としては、ＳｉＯＮ、ＳｉＯｘ、ＳｉＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３等、無機の絶縁膜を用いることができる。特にＳｉＯＮは、絶縁性がよく欠陥が少ない膜を反応性スパッタによって容易に得ることができ、特に好ましい。ＳｉＮ焼結体をターゲットとし、酸素流量を適切に制御すると（例えば（アルゴン流量＋酸素流量）の５％以上２０％以下にして成膜すると）、良好な封止特性が得られる。アルゴンのみで成膜した通常スパッタのＳｉＮでは、膜内の応力が大きすぎて容易に剥がれてしまう。酸素流量が大きいと、成膜速度が遅くなるという難点がある。
あるいは、封止層９として、樹脂の水素をフッ素に置き換えたフッ素化樹脂を用いることもできる。具体的には、フッ素化エポキシ、フッ素化アクリル、フッ素化ポリイミド、ポリフッ化ビニリデン、フッ素化オレフィン・プロピレン共重合体、フッ素化オレフィン・ビニルエーテル共重合体、フッ素化オレフィン・ビニルエステル共重合体、フッ素化エーテル環化重合体等を用いることができる。また、フッ素化樹脂には、一部の水素をフッ素に置き換えた部分フッ素化樹脂と、全ての水素をフッ素に置き換えた全フッ素化樹脂があるが、全フッ素化樹脂の方がより望ましい。通常の非フッ素化樹脂（エポキシやアクリル等）と異なり、フッ素化樹脂は安定性に優れた物質であり、酸化物半導体に影響を及ぼさない。無機絶縁膜の場合、パターニングにはリフトオフ法が好適である。フッ素化樹脂の場合、パターニングは印刷（スクリーン印刷、フレキソ印刷、反転印刷、インクジェット印刷等）で行うことができるが、スピンコートやダイコートによって全面に形成後、コンタクト部のみをピンセット等で剥がしてもよい。
チャネル幅は、半導体層６の幅で決まる。ソース電極４・ドレイン電極５を封止層９よりも先に形成した場合（図１、図１０）、チャネル長はソース電極４・ドレイン電極５間の距離で決まる。ソース電極４・ドレイン電極５を封止層９よりも後に形成する場合（図２〜図３、図１１、図１２）、チャネル長は封止層９の幅で決まる。図３のように接続部以外をすべて封止層９で覆うと、配線の交差部分でのリーク電流や浮遊容量を低減できるという利点がある。
なお、図１〜図３に示したものはインバータであるが、同様にしてＮＡＮＤやＮＯＲや、シフトレジスタ等、他の論理回路も作製できることは言うまでもない。また、図１〜図３に示したものはエンハンスメント／エンハンスメント（Ｅ／Ｅ）型であるが、これに限定されるものではなく、エンハンスメント／デプレション（Ｅ／Ｄ）型や相補型にしてもよい。ただし、酸化物半導体は通常ｎ型なので、相補型にするにはｐ型の半導体を組み合わせる必要がある。また、このような論理回路は、ＩＣとして使用できるだけでなく、ディスプレイの周辺回路としてマトリクスアレイの周囲に配置することもできる。
（第２の実施の形態）
本発明の第２の実施の形態に係わる薄膜トランジスタの例を図４〜図６に示す。
図４は本実施の形態の第１の例による薄膜トランジスタで作製したＴＦＴアレイ内の１画素を示す平面配置図、および、Ｄ−Ｄ´線に沿った断面図を示している。
また、図５は本実施の形態の第２の例による薄膜トランジスタで作製したＴＦＴアレイ内の１画素を示す平面配置図、および、Ｅ−Ｅ´線に沿った断面図を示している。
さらに図６は、本実施の形態の第３の例による薄膜トランジスタで作製したＴＦＴアレイ内の１画素を示す平面配置図、および、Ｆ−Ｆ´線に沿った断面図を示している。
本発明の第２の実施の形態に係わる薄膜トランジスタの例を図４〜図６に示す。
図４は本実施の形態の第１の例による薄膜トランジスタで作製したＴＦＴアレイ内の１画素を示す平面配置図、および、Ｄ−Ｄ´線に沿った断面図を示している。
また、図５は本実施の形態の第２の例による薄膜トランジスタで作製したＴＦＴアレイ内の１画素を示す平面配置図、および、Ｅ−Ｅ´線に沿った断面図を示している。
さらに図６は、本実施の形態の第３の例による薄膜トランジスタで作製したＴＦＴアレイ内の１画素を示す平面配置図、および、Ｆ−Ｆ´線に沿った断面図を示している。
図４〜図６に示すように、本発明の第２の実施の形態に係わる薄膜トランジスタでは、絶縁基板１上にゲート電極２、それに接続されたゲート配線２´、キャパシタ電極１０、それに接続されたキャパシタ配線１０´が設けられ、ゲート絶縁膜３および酸化物半導体パターン６を有し、さらにドレイン電極５、それに接続されたドレイン配線５´、ソース電極４、それに接続された画素電極８が設けられている。
そして、少なくとも酸化物半導体パターン６上でソース電極４・ドレイン電極５に覆われていない部分が、封止層９で覆われている。画素電極８が、画像表示物に電圧を印加する作用をする。従って、画素電極８は封止層９で覆われないことが望ましい。
そして、図４では、ソース電極４・ドレイン電極５を付けた上から、半導体層６を覆うように封止層９が設けられている。また、図５では、半導体層６のチャネル部を覆うように封止層９を付けた後、封止層９が付いていない部分にソース電極４・ドレイン電極５が接続されている。また、図６では、半導体層６のチャネル部を覆うだけでなく、ソース電極４・ドレイン電極５との接続部分および画素電極８の下でキャパシタを構成する部分以外が全て封止層９に覆われている。
そして、少なくとも酸化物半導体パターン６上でソース電極４・ドレイン電極５に覆われていない部分が、封止層９で覆われている。画素電極８が、画像表示物に電圧を印加する作用をする。従って、画素電極８は封止層９で覆われないことが望ましい。
そして、図４では、ソース電極４・ドレイン電極５を付けた上から、半導体層６を覆うように封止層９が設けられている。また、図５では、半導体層６のチャネル部を覆うように封止層９を付けた後、封止層９が付いていない部分にソース電極４・ドレイン電極５が接続されている。また、図６では、半導体層６のチャネル部を覆うだけでなく、ソース電極４・ドレイン電極５との接続部分および画素電極８の下でキャパシタを構成する部分以外が全て封止層９に覆われている。
次に製造方法の例を図１３〜図１５に示す。絶縁基板１としては、ガラス等のリジッドな基板を用いることもできるが、プロセス温度が２００°Ｃ以下と小さいために、フレキシブルなプラスチック基板を用いることができる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が用いられる。
ゲート電極２、ゲート配線２´、キャパシタ電極１０、キャパシタ配線１０´としては、Ｍｏ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ等の金属や、ＩＴＯ等の透明導電膜など、任意の導電膜を用いることができる。パターニングには、通常のフォトリソグラフィ＋エッチング法を使用できるが、印刷法など、他の方法でもよい。
ゲート絶縁膜３としては、ＳｉＯＮ、ＳｉＯｘ、ＳｉＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３等、無機の絶縁膜を用いることができる。酸化物半導体パターン６としては、ＩｎＧａＺｎＯや、ＩｎＧａＳｎＯ、ＺｎＧａＯ、ＧａＳｎＯ等を用いることができる。酸化物半導体のパターニング法としては、通常のフォトリソグラフィ＋エッチング法が好適であるが、リフトオフ法など、他の方法を用いてもよい。
ドレイン電極５、ドレイン配線５´、ソース電極４、画素電極８としては、Ｍｏ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ等の金属や、ＩＴＯ等の透明導電膜など、各種の導電膜を用いることができる。ここでもフォトリソグラフィ＋エッチング法、リフトオフ法、印刷法などを用いることができる。
また、図１３のようにドレイン電極５・ソース電極４を封止層９よりも先に付ける場合には、半導体層６が損傷を受けないようにリフトオフ法または印刷法が好適である。さらに図１４、図１５のようにドレイン電極５・ソース電極４を封止層９よりも後に付ける場合には、半導体層６は封止層９またはドレイン電極５・ソース電極４に覆われているので、フォトリソグラフィ＋エッチング法を用いることができる。
また、図１３のようにドレイン電極５・ソース電極４を封止層９よりも先に付ける場合には、半導体層６が損傷を受けないようにリフトオフ法または印刷法が好適である。さらに図１４、図１５のようにドレイン電極５・ソース電極４を封止層９よりも後に付ける場合には、半導体層６は封止層９またはドレイン電極５・ソース電極４に覆われているので、フォトリソグラフィ＋エッチング法を用いることができる。
封止層９としては、ＳｉＯＮ、ＳｉＯｘ、ＳｉＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３等、無機の絶縁膜を用いることができる。特にＳｉＯＮは、絶縁性がよく欠陥が少ない膜を反応性スパッタによって容易に得ることができ、特に好ましい。ＳｉＮ焼結体をターゲットとし、酸素流量を（アルゴン流量＋酸素流量）の５％〜２０％にして成膜すると、良好な封止特性が得られる。アルゴンのみで成膜した通常のＳｉＮでは、膜内の応力が大きすぎて容易に剥がれてしまう。酸素流量が大きいと、成膜速度が遅くなるという難点がある。
あるいは、封止層９として、樹脂の水素をフッ素に置き換えたフッ素化樹脂を用いることもできる。具体的には、フッ素化エポキシ、フッ素化アクリル、フッ素化ポリイミド、ポリフッ化ビニリデン、フッ素化オレフィン・プロピレン共重合体、フッ素化オレフィン・ビニルエーテル共重合体、フッ素化オレフィン・ビニルエステル共重合体、フッ素化エーテル環化重合体等を用いることができる。また、フッ素化樹脂には、一部の水素をフッ素に置き換えた部分フッ素化樹脂と、全ての水素をフッ素に置き換えた全フッ素化樹脂があるが、全フッ素化樹脂の方がより望ましい。通常の非フッ素化樹脂（エポキシやアクリル等）と異なり、フッ素化樹脂は安定性に優れた物質であり、酸化物半導体に影響を及ぼさない。無機絶縁膜の場合、パターニングにはリフトオフ法が好適である。フッ素化樹脂の場合、パターニングは印刷（スクリーン印刷、フレキソ印刷、反転印刷、インクジェット印刷等）で行うことができる。
チャネル幅は、半導体層６の幅で決まる。ソース電極４・ドレイン電極５を封止層９よりも先に形成した場合（図４、図１３）、チャネル長はソース電極４・ドレイン電極５間の距離で決まる。ソース電極４・ドレイン電極５を封止層９よりも後に形成する場合（図５〜図６、図１４、図１５）、チャネル長は封止層９の幅で決まる。また、図６のように接続部以外を全て封止層９で覆うと、配線の交差部分でのリーク電流や浮遊容量を低減できるという利点がある。
（第３の実施の形態）
本発明の第３の実施の形態に係わる薄膜トランジスタの例を図７〜図９に示す。
図７は本実施の形態の第１の例による薄膜トランジスタで作製したＴＦＴアレイのうちの１画素を示す平面配置図、および、Ｇ−Ｇ´線に沿った断面図を示している。
また、図８は本実施の形態の第２の例による薄膜トランジスタで作製したＴＦＴアレイのうちの１画素を示す平面配置図、および、Ｈ−Ｈ´線に沿った断面図を示している。
さらに図９は、本実施の形態の第３の例による薄膜トランジスタで作製したＴＦＴアレイのうちの１画素を示す平面配置図、および、Ｉ−Ｉ´線に沿った断面図を示している。
本発明の第３の実施の形態に係わる薄膜トランジスタの例を図７〜図９に示す。
図７は本実施の形態の第１の例による薄膜トランジスタで作製したＴＦＴアレイのうちの１画素を示す平面配置図、および、Ｇ−Ｇ´線に沿った断面図を示している。
また、図８は本実施の形態の第２の例による薄膜トランジスタで作製したＴＦＴアレイのうちの１画素を示す平面配置図、および、Ｈ−Ｈ´線に沿った断面図を示している。
さらに図９は、本実施の形態の第３の例による薄膜トランジスタで作製したＴＦＴアレイのうちの１画素を示す平面配置図、および、Ｉ−Ｉ´線に沿った断面図を示している。
図７〜図９に示すように本発明の第３の実施の形態に係わる薄膜トランジスタでは、絶縁基板１上にゲート電極２、それに接続されたゲート配線２´、キャパシタ電極１０、それに接続されたキャパシタ配線１０´が設けられ、ゲート絶縁膜３および酸化物半導体パターン６を有し、さらにドレイン電極５、それに接続されたドレイン配線５´、ソース電極４、それに接続された画素電極８が設けられている。そして、少なくとも酸化物半導体パターン６上の部分が、封止層９で覆われている。さらに、画素電極８上に開口部を有する層間絶縁膜７が設けられ、その上に上部画素電極１２が設けられている。上部画素電極１２は層間絶縁膜７の開口部７Ａにおいて画素電極８と接続されている。また、ドレイン電極５、ソース電極４、ゲート配線２´、キャパシタ電極１０の大部分を覆っていることが望ましい。
そして図７では、ソース電極４・ドレイン電極５を付けた上から、半導体層６を覆うように封止層９が設けられている。また、図８では、半導体層６のチャネル部を覆うように封止層９を付けた後、封止層９が付いていない部分にソース電極４・ドレイン電極５が接続されている。また、図９では、半導体層６のチャネル部を覆うだけでなく、ソース電極４・ドレイン電極５との接続部分および画素電極８の下でキャパシタを構成する部分以外がすべて封止層９に覆われている。
そして図７では、ソース電極４・ドレイン電極５を付けた上から、半導体層６を覆うように封止層９が設けられている。また、図８では、半導体層６のチャネル部を覆うように封止層９を付けた後、封止層９が付いていない部分にソース電極４・ドレイン電極５が接続されている。また、図９では、半導体層６のチャネル部を覆うだけでなく、ソース電極４・ドレイン電極５との接続部分および画素電極８の下でキャパシタを構成する部分以外がすべて封止層９に覆われている。
次に製造方法の例を、図１６〜図１８に示している。絶縁基板１としては、ガラス等のリジッドな基板を用いることもできるが、プロセス温度が２００°Ｃ以下と小さいために、フレキシブルなプラスチック基板を用いることができる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等が用いられる。
ゲート電極２、ゲート配線２´、キャパシタ電極１０、キャパシタ配線１０´としては、Ｍｏ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ等の金属や、ＩＴＯ等の透明導電膜など、任意の導電膜を用いることができる。パターニングには、通常のフォトリソグラフィ＋エッチング法を使用できるが、印刷法など、他の方法でもよい。
ゲート絶縁膜３としては、ＳｉＯＮ、ＳｉＯｘ、ＳｉＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３等、無機の絶縁膜を用いることができる。酸化物半導体パターン６としては、ＩｎＧａＺｎＯや、ＩｎＧａＳｎＯ、ＺｎＧａＯ、ＧａＳｎＯ等を用いることができる。酸化物半導体のパターニング法としては、通常のフォトリソグラフィ＋エッチング法が好適であるが、リフトオフ法など、他の方法を用いてもよい。
ドレイン電極５、ドレイン配線５´、ソース電極４、画素電極８としては、Ｍｏ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ等の金属や、ＩＴＯ等の透明導電膜など、各種の導電膜を用いることができる。ここでもフォトリソグラフィ＋エッチング法、リフトオフ法、印刷法などを用いることができる。図１６のようにドレイン電極５・ソース電極４を封止層９よりも先に付ける場合には、半導体層６が損傷を受けないようにリフトオフ法または印刷法が好適である。また、図１７、図１８のようにドレイン電極５・ソース電極４を封止層９よりも後に付ける場合には、半導体層６は封止層９またはドレイン電極５・ソース電極４に覆われているので、フォトリソグラフィ＋エッチング法を用いることができる。
封止層９としては、ＳｉＯＮ、ＳｉＯｘ、ＳｉＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３等、無機の絶縁膜を用いることができる。特にＳｉＯＮは、絶縁性がよく欠陥が少ない膜を反応性スパッタによって容易に得ることができ、特に好ましい。ＳｉＮ焼結体をターゲットとし、酸素流量を（アルゴン流量＋酸素流量）の５％〜２０％にして成膜すると、良好な封止特性が得られる。アルゴンのみで成膜した通常のＳｉＮでは、膜内の応力が大きすぎて容易に剥がれてしまう。酸素流量が大きいと、成膜速度が遅くなるという難点がある。
あるいは、封止層９として、樹脂の水素をフッ素に置き換えたフッ素化樹脂を用いることもできる。具体的には、フッ素化エポキシ、フッ素化アクリル、フッ素化ポリイミド、ポリフッ化ビニリデン、フッ素化オレフィン・プロピレン共重合体、フッ素化オレフィン・ビニルエーテル共重合体、フッ素化オレフィン・ビニルエステル共重合体、フッ素化エーテル環化重合体等を用いることができる。また、フッ素化樹脂には、一部の水素をフッ素に置き換えた部分フッ素化樹脂と、全ての水素をフッ素に置き換えた全フッ素化樹脂がありが、全フッ素化樹脂の方がより望ましい。通常の非フッ素化樹脂（エポキシやアクリル等）と異なり、フッ素化樹脂は安定性に優れた物質であり、酸化物半導体に影響を及ぼさない。無機絶縁膜の場合、パターニングにはリフトオフ法が好適である。全フッ素化樹脂の場合、パターニングは印刷（スクリーン印刷、フレキソ印刷、反転印刷、インクジェット印刷等）で行うことができる。
チャネル幅は、半導体層６の幅で決まる。ソース電極４・ドレイン電極５を封止層９よりも先に形成した場合（図７、図１６）、チャネル長はソース電極４・ドレイン電極５間の距離で決まる。また、ソース電極４・ドレイン電極５を封止層９よりも後に形成する場合（図８、図９、図１７、図１８）、チャネル長は封止層９の幅で決まる。また、図９のように接続部以外を全て封止層９で覆うと、配線の交差部分でのリーク電流や浮遊容量を低減できるという利点がある。
層間絶縁膜７としては、エポキシやアクリル等の有機絶縁物が好適に用いられる。スクリーン印刷で開口部を有する層間絶縁膜を直接形成する方法や、感光性を付与しておいて全面成膜後に露光・現像によって開口部を形成する方法が好適である。
上部画素電極１２としては、Ｍｏ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ等の金属や、ＩＴＯ等の透明導電膜など、任意の導電膜を用いることができる。この上部画素電極１２が、画像表示物に電圧を印加する作用をする。製法としては、全面に成膜した後フォトリソグラフィ＋エッチングで形成してもよいが、印刷法、特にスクリーン印刷を用いると、簡単な工程で成膜とパターニングを同時に行うことができ、好適である。
ところで、酸化物半導体は、酸素空孔がｎ型のキャリアとして作用している。ほとんどの酸化物半導体がｎ型動作するのは、そのためである。その上に一般的な非フッ素化樹脂を塗布すると、非フッ素化樹脂が酸化されて酸化物半導体を還元し、酸化物半導体中の酸素空孔（キャリア）を増やしてしまう。透明電極として使われるＩＴＯ等や、ｐｎ接合素子等では、元々キャリアが高い状態で使われるものであり、キャリアが多少増加しても全く問題はない。しかし、キャリアがほとんどいない状態が基本である薄膜トランジスタでは、外因によるキャリアの増加はしきい値のシフトを引き起こし、大問題になる。良好な条件で作製された無機絶縁膜や、フッ素化樹脂は、酸素を奪う作用が小さいので、酸化物半導体上に形成してもキャリアを増加させることがなく、その上に通常の樹脂を塗布しても酸素を奪う作用をブロックするのでキャリアの増加を起こすことがない。
なお、ディスプレイとして用いるため、図４〜図９のＴＦＴがマトリクス状のアレイとして用いられることは言うまでもない。また、図４〜図９のＴＦＴはスイッチング用であるから、ドレイン電極５とゲート電極４の名称は便宜的なものであり、逆の呼び方をしてもよい。
本発明の実施例１として、図１の論理回路を作製する方法を、図１０を用いて説明する。絶縁基板１としてＰＥＮを用い、Ａｌを全面に３０ｎｍ成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極２を形成した。そして、フォトリソグラフィによって、ゲート開口予定部にレジストパターンを形成した（図１０（ａ））。次に、ゲート絶縁膜３としてＳｉＯＮを５００ｎｍ、酸化物半導体６としてＩｎＧａＺｎＯを５０ｎｍ連続スパッタ成膜した（図１０（ｂ））。そして、剥離液に浸けることでレジストを除去し、ゲート開口部を形成した（図１０（ｃ））。さらに全面にレジストを塗布し、半導体パターンだけでなくゲート絶縁膜開口部にもレジストを残すパターン６Ｒを形成し（図１０（ｄ））、ウェットエッチングによって酸化物半導体をパターニングした（図１０（ｅ））。
次に、リフトオフ法によって、ドレイン電極５、ソース電極４として５０ｎｍ厚のＩＴＯパターンを形成した（図１０（ｆ））。最後に、リフトオフ法によって、封止層９として２００ｎｍ厚のＳｉＯＮパターンを形成した（図１０（ｇ））。
こうして作製したインバータに１５Ｖの電源を印加した場合に、図１９の入出力特性が得られた。
こうして作製したインバータに１５Ｖの電源を印加した場合に、図１９の入出力特性が得られた。
本発明の実施例２として、図２の論理回路を作製する方法を、図１１を用いて説明する。絶縁基板１としてＰＥＮを用い、Ａｌを全面に３０ｎｍ成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極２を形成した。そして、フォトリソグラフィによって、ゲート開口予定部にレジストパターンを形成した（図１１（ａ））。次に、ゲート絶縁膜３としてＳｉＯＮを５００ｎｍ、酸化物半導体６としてＩｎＧａＺｎＯを５０ｎｍ連続スパッタ成膜した（図１１（ｂ））。そして、剥離液に浸けることでレジストを除去し、ゲート開口部を形成した（図１１（ｃ））。さらに全面にレジストを塗布し、半導体パターンだけでなくゲート絶縁膜開口部にもレジストを残すパターン６Ｒを形成し（図１１（ｄ））、ウェットエッチングによって酸化物半導体をパターニングした（図１１（ｅ））。
次に、リフトオフ法によって、封止層９として２００ｎｍ厚のＳｉＯＮパターンを形成した（図１１（ｆ））。最後に、フォトリソグラフィおよびエッチング法によって、ドレイン電極５、ソース電極４として５０ｎｍ厚のＩＴＯパターンを形成した（図１１（ｇ））。
こうして作製したインバータに１５Ｖの電源を印加した場合に、図１９と似た入出力特性が得られた。
こうして作製したインバータに１５Ｖの電源を印加した場合に、図１９と似た入出力特性が得られた。
本発明の実施例３として、図３の論理回路を作製する方法を、図１２を用いて説明する。絶縁基板１としてＰＥＮを用い、Ａｌを全面に３０ｎｍ成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極２を形成した。そして、フォトリソグラフィによって、ゲート開口予定部にレジストパターンを形成した（図１２（ａ））。次に、ゲート絶縁膜３としてＳｉＯＮを５００ｎｍ、酸化物半導体６としてＩｎＧａＺｎＯを５０ｎｍ連続スパッタ成膜した（図１２（ｂ））。そして、剥離液に浸けることでレジストを除去し、ゲート開口部を形成した（図１２（ｃ））。さらに全面にレジストを塗布し、半導体パターンだけでなくゲート絶縁膜開口部にもレジストを残すパターン６Ｒを形成し（図１２（ｄ））、ウェットエッチングによって酸化物半導体をパターニングした（図１２（ｅ））。
次に、リフトオフ法によって、封止層９として２００ｎｍ厚のＳｉＯＮパターンを形成した（図１２（ｆ））。最後に、フォトリソグラフィおよびエッチング法によって、ドレイン電極５、ソース電極４として５０ｎｍ厚のＩＴＯパターンを形成した（図１２（ｇ））。
こうして作製したインバータに１５Ｖの電源を印加した場合に、図１９と似た入出力特性が得られた。
こうして作製したインバータに１５Ｖの電源を印加した場合に、図１９と似た入出力特性が得られた。
本発明の実施例４として、図４のＴＦＴを作製する方法を、図１３を用いて説明する。絶縁基板１としてＰＥＮを用い、Ａｌを全面に３０ｎｍ成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極２、ゲート配線２´、キャパシタ電極１０、キャパシタ配線１０´を形成した（図１３（ａ））。次に、ゲート絶縁膜３としてＳｉＯＮを５００ｎｍスパッタし（図１３（ｂ））、さらに酸化物半導体６としてＩｎＧａＺｎＯを５０ｎｍスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした（図１３（ｃ））。
次に、リフトオフ法によって、ドレイン電極５、ソース電極４としてＩＴＯパターンを１００ｎｍ形成した（図１３（ｄ））。最後に、リフトオフ法によって、封止層９として２００ｎｍ厚のＳｉＯＮパターンを形成した（図１３（ｅ））。
こうして作製したＴＦＴアレイと、対向電極（ＩＴＯ）１４／対向基板１３の間にゲストホスト液晶１５を封入して、図２０のモノクロの液晶ディスプレイとし、正常に表示できることを確認した。
こうして作製したＴＦＴアレイと、対向電極（ＩＴＯ）１４／対向基板１３の間にゲストホスト液晶１５を封入して、図２０のモノクロの液晶ディスプレイとし、正常に表示できることを確認した。
本発明の実施例５として、図５のＴＦＴを作製する方法を、図１４を用いて説明する。絶縁基板１としてＰＥＮを用い、Ａｌを全面に３０ｎｍ成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極２、ゲート配線２´、キャパシタ電極１０、キャパシタ配線１０´を形成した（図１４（ａ））。次に、ゲート絶縁膜３としてＳｉＯＮを５００ｎｍスパッタし（図１４（ｂ））、さらに酸化物半導体６としてＩｎＧａＺｎＯを５０ｎｍスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした（図１４（ｃ））。
次に、リフトオフ法によって、封止層９として２００ｎｍ厚のＳｉＯＮパターンを形成した（図１４（ｄ））。最後に、フォトリソグラフィおよびエッチング法によって、ドレイン電極５、ソース電極４としてＩＴＯパターンを１００ｎｍ形成した（図１４（ｅ））。
こうして作製したＴＦＴアレイと、対向電極（ＩＴＯ）１４／対向基板１３の間にゲストホスト液晶１５を封入して、図２０のようなモノクロの液晶ディスプレイとし、正常に表示できることを確認した。
こうして作製したＴＦＴアレイと、対向電極（ＩＴＯ）１４／対向基板１３の間にゲストホスト液晶１５を封入して、図２０のようなモノクロの液晶ディスプレイとし、正常に表示できることを確認した。
本発明の実施例６として、図６のＴＦＴを作製する方法を、図１５を用いて説明する。絶縁基板１としてＰＥＮを用い、Ａｌを全面に３０ｎｍ成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極２、ゲート配線２´、キャパシタ電極１０、キャパシタ配線１０´を形成した（図１５（ａ））。次に、ゲート絶縁膜３としてＳｉＯＮを５００ｎｍスパッタし（図１５（ｂ））、さらに酸化物半導体６としてＩｎＧａＺｎＯを５０ｎｍスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした（図１５（ｃ））。
次に、リフトオフ法によって、封止層９として２００ｎｍ厚のＳｉＯＮパターンを形成した（図１５（ｄ））。最後に、フォトリソグラフィおよびエッチング法によって、ドレイン電極５、ソース電極４としてＩＴＯパターンを１００ｎｍ形成した（図１５（ｅ））。
こうして作製したＴＦＴアレイと、対向電極（ＩＴＯ）１４／対向基板１３の間にゲストホスト液晶１５を封入して、図２０のようなモノクロの液晶ディスプレイとし、正常に表示できることを確認した。
こうして作製したＴＦＴアレイと、対向電極（ＩＴＯ）１４／対向基板１３の間にゲストホスト液晶１５を封入して、図２０のようなモノクロの液晶ディスプレイとし、正常に表示できることを確認した。
本発明の実施例７として、図７のＴＦＴを作製する方法を、図１６を用いて説明する。絶縁基板１としてＰＥＮを用い、Ａｌを全面に３０ｎｍ成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極２を形成した（図１６（ａ））。次に、ゲート絶縁膜３としてＳｉＯＮを５００ｎｍスパッタし（図１６（ｂ））、さらに酸化物半導体６としてＩｎＧａＺｎＯを２００ｎｍスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした（図１６（ｃ））。
次に、リフトオフ法によって、ドレイン電極５、ソース電極４としてＩＴＯパターンを５０ｎｍ形成した（図１６（ｄ））。そして、リフトオフ法によって、封止層９として２００ｎｍのＳｉＯＮパターンを形成した（図１６（ｅ））。さらに、感光性のアクリル膜を２０ｕｍ塗布し、露光・現像によって層間絶縁膜７を形成した（図１６（ｆ））。最後に、Ａｇペーストをスクリーン印刷し、１００°Ｃで焼成することにより、上部画素電極１２を形成した（図１６（ｇ））。
こうして作製したＴＦＴアレイと、接着剤１８／電気泳動カプセル１６／対向電極（ＩＴＯ）１４／対向基板１３を貼合せることにより図２１の電子ペーパーを作製し、正常に表示できることを確認した。
こうして作製したＴＦＴアレイと、接着剤１８／電気泳動カプセル１６／対向電極（ＩＴＯ）１４／対向基板１３を貼合せることにより図２１の電子ペーパーを作製し、正常に表示できることを確認した。
本発明の実施例８として、図８のＴＦＴを作製する方法を、図１７を用いて説明する。絶縁基板１としてＰＥＮを用い、Ａｌを全面に３０ｎｍ成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極２を形成した（図１７（ａ））。次に、ゲート絶縁膜３としてＳｉＯＮを５００ｎｍスパッタし（図１７（ｂ））、さらに酸化物半導体６としてＩｎＧａＺｎＯを２００ｎｍスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした（図１７（ｃ））。
次に、リフトオフ法によって、封止層９として２００ｎｍのＳｉＯＮパターンを形成した（図１７（ｄ））。そして、フォトリソグラフィおよびエッチング法によって、ドレイン電極５、ソース電極４としてＩＴＯパターンを５０ｎｍ形成した（図１７（ｅ））。さらに、感光性のアクリル膜を２０ｕｍ塗布し、露光・現像によって層間絶縁膜７を形成した（図１７（ｆ））。最後に、Ａｇペーストをスクリーン印刷し、１００°Ｃで焼成することにより、上部画素電極１２を形成した（図１７（ｇ））。
こうして作製したＴＦＴアレイと、接着剤１８／電気泳動カプセル１６／対向電極（ＩＴＯ）１４／対向基板１３を貼合せることにより図２１のような電子ペーパーを作製し、正常に表示できることを確認した。
本発明の実施例として、図９のＴＦＴを作製する方法を、図１８を用いて説明する。絶縁基板１としてＰＥＮを用い、Ａｌを全面に３０ｎｍ成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極２を形成した（図１８（ａ））。次に、ゲート絶縁膜３としてＳｉＯＮを５００ｎｍスパッタし（図１８（ｂ））、さらに酸化物半導体６としてＩｎＧａＺｎＯを２００ｎｍスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした（図１８（ｃ））。
次に、リフトオフ法によって、封止層９として２００ｎｍのＳｉＯＮパターンを形成した（図１８（ｄ））。そして、フォトリソグラフィおよびエッチング法によって、ドレイン電極５、ソース電極４としてＩＴＯパターンを５０ｎｍ形成した（図１８（ｅ））。さらに、感光性のアクリル膜を２０ｕｍ塗布し、露光・現像によって層間絶縁膜７を形成した（図１８（ｆ））。最後に、Ａｇペーストをスクリーン印刷し、１００°Ｃで焼成することにより、上部画素電極１２を形成した（図１８（ｇ））。
こうして作製したＴＦＴアレイと、接着剤１８／電気泳動カプセル１６／対向電極（ＩＴＯ）１４／対向基板１３を貼合せることにより図２１のような電子ペーパーを作製し、正常に表示できることを確認した。
以下は、封止層９の効果について調べた。封止層９としてＳｉＯＮの反応性スパッタ（全流量に対するＯ２流量比５％）を用いた場合、その上に感光性のアクリル樹脂を塗布しても、ＴＦＴのしきい値の変化は±２Ｖ以内であった。なお、ＳｉＯＮ反応性スパッタの条件は、圧力０．５Ｐａ、Ａｒ流量３８ｓｃｃｍ、Ｏ２流量２ｓｃｃｍ、電力３００Ｗ、膜厚２００ｎｍであった。
封止層９としてＳｉＯＮの反応性スパッタ（全流量に対するＯ２流量比１０％）を用いた場合、その上に感光性のアクリル樹脂を塗布しても、ＴＦＴのしきい値の変化は±２Ｖ以内であった。なお、ＳｉＯＮ反応性スパッタの条件は、圧力０．５Ｐａ、Ａｒ流量３６ｓｃｃｍ、Ｏ２流量４ｓｃｃｍ、電力３００Ｗ、膜厚２００ｎｍであった。
封止層９としてＳｉＯＮの反応性スパッタ（全流量に対するＯ２流量比２０％）を用いた場合、その上に感光性のアクリル樹脂を塗布しても、ＴＦＴのしきい値の変化は±２Ｖ以内であった。なお、ＳｉＯＮ反応性スパッタの条件は、圧力０．５Ｐａ、Ａｒ流量３２ｓｃｃｍ、Ｏ２流量８ｓｃｃｍ、電力３００Ｗ、膜厚２００ｎｍであった。
封止層９としてフッ素化樹脂であるサイトップ（旭硝子株式会社製）を用いた場合、その上に感光性のアクリル樹脂を塗布しても、ＴＦＴのしきい値の変化は±２Ｖ以内であった。
次に比較例について説明する。
（比較例１）
封止層９なしの場合、その上に感光性のアクリル樹脂を塗布した場合の、ＴＦＴのしきい値の変化は−３０Ｖであった。
（比較例１）
封止層９なしの場合、その上に感光性のアクリル樹脂を塗布した場合の、ＴＦＴのしきい値の変化は−３０Ｖであった。
（比較例２）
封止層９としてＳｉＮのスパッタを用いた場合、成膜後に封止層９が剥がれてしまった。封止層９内の応力が大きかったためと思われる。なお、ＳｉＮスパッタの条件は、圧力０．５Ｐａ、Ａｒ流量４０ｓｃｃｍ、電力３００Ｗ、膜厚２００ｎｍであった。
封止層９としてＳｉＮのスパッタを用いた場合、成膜後に封止層９が剥がれてしまった。封止層９内の応力が大きかったためと思われる。なお、ＳｉＮスパッタの条件は、圧力０．５Ｐａ、Ａｒ流量４０ｓｃｃｍ、電力３００Ｗ、膜厚２００ｎｍであった。
１……絶縁基板、２……ゲート電極、２´……ゲート配線、３……ゲート絶縁膜、３Ａ……ゲート絶縁膜開口部、３ＡＲ……ゲート絶縁膜開口予定部のレジスト、４……ソース電極、５……ドレイン電極、５´……ドレイン配線、６……酸化物半導体パターン、６Ｌ……酸化物半導体層、６Ｒ……酸化物半導体パターニング用レジスト、７……層間絶縁膜、７Ａ……層間絶縁膜開口部、８……画素電極、９……封止層、９Ａ……封止層開口部、１０……キャパシタ電極、１０´……キャパシタ配線、１２……上部画素電極、１３……対向基板、１４……対向電極、１５……液晶、１６……電気泳動カプセル、１７……ブラックマトリクス、１８……接着剤、２１……電源電極、２２……ＧＮＤ電極、２３……入力電極、２４……出力電極。
Claims (8)
- 絶縁基板上にゲート電極を形成する工程と、ゲート絶縁膜開口予定部にレジストパターンを形成する工程と、ゲート絶縁膜と酸化物半導体を成膜する工程と、ゲート絶縁膜開口予定部のレジストを除去してゲート絶縁膜に開口部を形成する工程と、前記開口部の形成前もしくは形成後に酸化物半導体をパターニングする工程と、ドレイン電極及びソース電極を形成する工程と、前記ドレイン電極及びソース電極の形成前もしくは形成後に封止層を形成する工程とを有し、
前記酸化物半導体をパターニングする際に、ゲート絶縁膜開口部近傍をエッチングしないことにより、開口部内のゲート電極がエッチャントにさらされないようにする、
ことを特徴とする薄膜トランジスタの製造方法。 - 絶縁基板上にゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、酸化物半導体パターンを形成する工程と、ドレイン電極及びソース電極を形成する工程と、前記ドレイン電極及びソース電極の形成前もしくは形成後に封止層を形成する工程とを有し、前記封止層を形成する工程が、反応性スパッタであることを特徴とする薄膜トランジスタの製造方法。
- 前記封止層を形成する工程が、ＳｉＮ焼結体をターゲットとした反応性スパッタであることを特徴とする請求項２記載の薄膜トランジスタの製造方法。
- 絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたドレイン電極、ソース電極とを有し、少なくとも前記ドレイン電極とソース電極の間隙部分に酸化物半導体パターンが配置されている薄膜トランジスタを用いた薄膜トランジスタディスプレイであって、
前記薄膜トランジスタは前記酸化物半導体パターン上に封止層を設け、
前記酸化物半導体パターンがＩｎＧａＺｎＯであり、
前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも画素電極上には封止層を有しない
ことを特徴とする薄膜トランジスタディスプレイ。 - 前記薄膜トランジスタの封止層が無機絶縁膜であることを特徴とする請求項４記載の薄膜トランジスタディスプレイ。
- 絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたドレイン電極、ソース電極とを有し、少なくとも前記ドレイン電極とソース電極の間隙部分に酸化物半導体パターンが配置されている薄膜トランジスタを用いた薄膜トランジスタディスプレイであって、
前記薄膜トランジスタは前記酸化物半導体パターン上に封止層を設け、
前記薄膜トランジスタの封止層が酸化窒化シリコンであり、
前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも画素電極上には封止層を有しない
ことを特徴とする薄膜トランジスタディスプレイ。 - 前記薄膜トランジスタの封止層がフッ素化樹脂であることを特徴とする請求項４記載の薄膜トランジスタディスプレイ。
- 前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも酸化物半導体パターン上に封止層を有するとともに、前記封止層上に、画素電極部に開口を有する層間絶縁膜を有し、前記層間絶縁膜上に、前記開口部で画素電極と接続された上部画素電極を有することを特徴とする請求項４〜７のいずれか１項記載の薄膜トランジスタディスプレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006126320A JP5135709B2 (ja) | 2006-04-28 | 2006-04-28 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006126320A JP5135709B2 (ja) | 2006-04-28 | 2006-04-28 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007299913A JP2007299913A (ja) | 2007-11-15 |
| JP5135709B2 true JP5135709B2 (ja) | 2013-02-06 |
Family
ID=38769166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006126320A Expired - Fee Related JP5135709B2 (ja) | 2006-04-28 | 2006-04-28 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5135709B2 (ja) |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101412761B1 (ko) * | 2008-01-18 | 2014-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| JP2009302352A (ja) * | 2008-06-13 | 2009-12-24 | Brother Ind Ltd | 酸化物薄膜トランジスタ、及びその製造方法 |
| JP5430248B2 (ja) | 2008-06-24 | 2014-02-26 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよび表示装置 |
| TWI495108B (zh) | 2008-07-31 | 2015-08-01 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
| CN102160105B (zh) * | 2008-09-19 | 2014-06-11 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
| EP2172977A1 (en) * | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| WO2010038820A1 (en) | 2008-10-03 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN103928476A (zh) * | 2008-10-03 | 2014-07-16 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
| JP5361651B2 (ja) | 2008-10-22 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101259727B1 (ko) | 2008-10-24 | 2013-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US8106400B2 (en) * | 2008-10-24 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5442234B2 (ja) | 2008-10-24 | 2014-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| KR101634411B1 (ko) * | 2008-10-31 | 2016-06-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 구동 회로, 표시 장치 및 전자 장치 |
| KR101631454B1 (ko) * | 2008-10-31 | 2016-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 논리회로 |
| JP5587591B2 (ja) * | 2008-11-07 | 2014-09-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5587592B2 (ja) * | 2008-11-07 | 2014-09-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5375058B2 (ja) * | 2008-12-08 | 2013-12-25 | 凸版印刷株式会社 | 薄膜トランジスタアレイ及びその製造方法 |
| TWI475616B (zh) | 2008-12-26 | 2015-03-01 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| US8174021B2 (en) * | 2009-02-06 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US8278657B2 (en) * | 2009-02-13 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device |
| US8704216B2 (en) * | 2009-02-27 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20100224878A1 (en) | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8461582B2 (en) | 2009-03-05 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR102342672B1 (ko) | 2009-03-12 | 2021-12-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| TWI617029B (zh) | 2009-03-27 | 2018-03-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| JP2010263182A (ja) * | 2009-04-10 | 2010-11-18 | Toppan Printing Co Ltd | 薄膜トランジスタおよび画像表示装置 |
| JP5669426B2 (ja) * | 2009-05-01 | 2015-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP2256814B1 (en) * | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
| KR101476817B1 (ko) | 2009-07-03 | 2014-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터를 갖는 표시 장치 및 그 제작 방법 |
| CN102473733B (zh) * | 2009-07-18 | 2015-09-30 | 株式会社半导体能源研究所 | 半导体装置以及制造半导体装置的方法 |
| KR102215941B1 (ko) | 2009-07-31 | 2021-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| TWI582951B (zh) * | 2009-08-07 | 2017-05-11 | 半導體能源研究所股份有限公司 | 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置 |
| WO2011027664A1 (en) * | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| KR20120068772A (ko) | 2009-09-16 | 2012-06-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 이의 제조 방법 |
| WO2011036993A1 (en) * | 2009-09-24 | 2011-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, display device including the driver circuit, and electronic appliance including the display device |
| KR101740943B1 (ko) | 2009-09-24 | 2017-06-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| CN107195328B (zh) | 2009-10-09 | 2020-11-10 | 株式会社半导体能源研究所 | 移位寄存器和显示装置以及其驱动方法 |
| WO2011048924A1 (en) | 2009-10-21 | 2011-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including display device |
| KR101996773B1 (ko) * | 2009-10-21 | 2019-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101847656B1 (ko) * | 2009-10-21 | 2018-05-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR101751560B1 (ko) * | 2009-11-13 | 2017-06-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101913657B1 (ko) | 2010-02-26 | 2018-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 제작하기 위한 방법 |
| KR102114012B1 (ko) | 2010-03-05 | 2020-05-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| WO2011125454A1 (en) | 2010-04-09 | 2011-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20130055607A (ko) | 2010-04-23 | 2013-05-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| US9496405B2 (en) | 2010-05-20 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer |
| KR20110133251A (ko) | 2010-06-04 | 2011-12-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US8642380B2 (en) | 2010-07-02 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8766253B2 (en) * | 2010-09-10 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5729055B2 (ja) * | 2011-03-18 | 2015-06-03 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
| JP6076612B2 (ja) | 2012-04-17 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6001308B2 (ja) | 2012-04-17 | 2016-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2013229453A (ja) * | 2012-04-26 | 2013-11-07 | Sony Corp | 半導体装置、表示装置及び半導体装置の製造方法 |
| JP6015389B2 (ja) | 2012-11-30 | 2016-10-26 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
| KR102294507B1 (ko) * | 2013-09-06 | 2021-08-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101463032B1 (ko) * | 2014-02-05 | 2014-11-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| SG11201606647PA (en) | 2014-03-14 | 2016-09-29 | Semiconductor Energy Lab Co Ltd | Circuit system |
| JP6468770B2 (ja) * | 2014-09-17 | 2019-02-13 | 公立大学法人大阪府立大学 | 薄膜トランジスタおよびその製造方法 |
| KR102656371B1 (ko) | 2018-04-04 | 2024-04-12 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| JP7640838B2 (ja) | 2021-03-23 | 2025-03-06 | 日新電機株式会社 | シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4542659B2 (ja) * | 2000-03-07 | 2010-09-15 | 出光興産株式会社 | アクティブ駆動型有機ｅｌ表示装置およびその製造方法 |
| JP4090716B2 (ja) * | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4463493B2 (ja) * | 2002-04-15 | 2010-05-19 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| JP4483235B2 (ja) * | 2003-09-01 | 2010-06-16 | カシオ計算機株式会社 | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 |
| JP2005354035A (ja) * | 2004-05-14 | 2005-12-22 | Toppan Printing Co Ltd | 半導体装置の形成方法 |
| JP4529571B2 (ja) * | 2004-07-26 | 2010-08-25 | 三菱化学株式会社 | 電界効果トランジスタ |
-
2006
- 2006-04-28 JP JP2006126320A patent/JP5135709B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007299913A (ja) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5135709B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US7768008B2 (en) | Thin film transistor, method for manufacturing the same and display using the same | |
| JP5365007B2 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
| CN102812555B (zh) | 半导体装置及其制造方法 | |
| CN102237373B (zh) | 面板、形成面板的方法、薄膜晶体管和显示面板 | |
| JP5599026B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP6330207B2 (ja) | 表示装置及び薄膜トランジスタ基板 | |
| US10192905B2 (en) | Array substrates and the manufacturing methods thereof, and display devices | |
| US20120199891A1 (en) | Semiconductor device and method for manufacturing same | |
| TW201530780A (zh) | 畫素結構及其製作方法 | |
| CN105765729B (zh) | 半导体装置 | |
| JPWO2012032749A1 (ja) | 薄膜トランジスタ基板及びその製造方法、表示装置 | |
| CN102263111A (zh) | 阵列基板及制造该阵列基板的方法 | |
| JP2010135384A (ja) | 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置 | |
| JP2007311377A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 | |
| KR20150076405A (ko) | 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법 | |
| WO2012011258A1 (ja) | 基板及びその製造方法、表示装置 | |
| WO2018061954A1 (ja) | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置 | |
| US11688743B2 (en) | Active matrix substrate and method for manufacturing same | |
| WO2011129037A1 (ja) | 薄膜トランジスタ基板及びその製造方法、表示装置 | |
| CN107851668A (zh) | 半导体装置及其制造方法 | |
| JP6218923B2 (ja) | 半導体装置およびその製造方法 | |
| WO2017131078A1 (ja) | アクティブマトリクス基板およびその製造方法 | |
| US9577113B2 (en) | Semiconductor device and method for manufacturing same | |
| CN106997903A (zh) | 薄膜晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5135709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |