[go: up one dir, main page]

CN102160105B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN102160105B
CN102160105B CN200980137845.2A CN200980137845A CN102160105B CN 102160105 B CN102160105 B CN 102160105B CN 200980137845 A CN200980137845 A CN 200980137845A CN 102160105 B CN102160105 B CN 102160105B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
semiconductor layer
thin film
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980137845.2A
Other languages
English (en)
Other versions
CN102160105A (zh
Inventor
山崎舜平
秋元健吾
小森茂树
鱼地秀贵
和田理人
千叶阳子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201410186936.8A priority Critical patent/CN104134673B/zh
Publication of CN102160105A publication Critical patent/CN102160105A/zh
Application granted granted Critical
Publication of CN102160105B publication Critical patent/CN102160105B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Theoretical Computer Science (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种适用于设置在显示面板中的共同连接部的结构。设置在像素部的外侧区域的共同连接部具有使用与栅极绝缘层相同的层形成的绝缘层、使用与第二氧化物半导体层相同的层形成的氧化物半导体层、以及使用与导电层相同的层形成的导电层(也称为共同电位线)的层叠结构，其中，通过设置在第一氧化物半导体层上的层间绝缘层中的开口，导电层(也称为共同电位线)连接到共同电极，并且与像素电极相对的电极通过导电粒子电连接到共同电极。

Description

显示装置及其制造方法
技术领域
本发明涉及一种使用氧化物半导体的显示装置及其制造方法。
背景技术
如通常在液晶显示装置中所见到的，形成在如玻璃衬底之类的平板上的薄膜晶体管使用非晶硅或多晶硅制造。虽然非晶硅薄膜晶体管的场效应迁移率低，但是它可以在大玻璃衬底上形成。另一方面，多晶硅薄膜晶体管的场效应迁移率高，但是由于如激光退火之类的晶化工序，它无法总是在大玻璃衬底上形成。
制造使用氧化物半导体的薄膜晶体管，并将其应用于电子装置或光装置的技术受到注目。引用文献1及引用文献2公开了这些技术的例子，其中，把氧化锌或基于In-Ga-Zn-O的氧化物半导体用于氧化物半导体膜来制造薄膜晶体管，并将其用作图像显示装置的开关元件等。
[引用文献]
[专利文献]
引用文献1：日本公开特许公报No.2007-123861
引用文献2：日本公开特许公报No.2007-096055
发明内容
在沟道形成区中使用氧化物半导体的薄膜晶体管的场效应迁移率比非晶硅薄膜晶体管的场效应迁移率更高。氧化物半导体膜可以利用溅射法等在300℃以下的温度下形成。制造工序比多晶硅薄膜晶体管的制造工序简单。
可以期待使用这种氧化物半导体在玻璃衬底、塑料衬底等上形成薄膜晶体管，并将其应用于液晶显示装置、电致发光显示装置、电子纸等。
氧化物半导体薄膜晶体管具有优良的工作特性，并且可以在低温下制造。为了有效利用这些特征，不仅需要对元件的结构和制造条件进行最优化，还需要考虑到信号的输入和输出所必要的布线的结构和布线的连接结构。尽管实际上氧化物半导体膜可以在低温下形成，但是如果用于布线或电极的金属等的薄膜、或者如层间绝缘膜之类的绝缘膜剥离，也会造成产品缺陷。另外，如果设置在显示面板的元件衬底一侧上的共同连接部中的电极的连接电阻高，则有显示屏幕上出现斑点且因而亮度降低的问题。
本发明的一个实施方式的一个目的在于：提供一种适用于设置在显示面板上的共同连接部的结构。
本发明的一个实施方式的另一目的在于：在采用氧化物半导体、绝缘膜及导电膜的层叠的层而制造的各种类型的显示装置中，防止薄膜的剥离造成的缺陷。
本发明的一个实施方式是显示装置，包括：具有以矩阵形式排列的像素电极的像素部，其中扫描线与信号线相互交叉，并且其中薄膜晶体管对应于该像素电极而设置，并且由氧含量不同的至少两种氧化物半导体层堆叠而构成。在这个显示装置中，在像素部的外侧区域中，设置共同连接部。共同连接部包括：构成扫描线、信号线或共同电位线的导电层；使用与包括在薄膜晶体管中的氧化物半导体层相同的材料形成的半导体层；以及共同电极，该共同电极电连接到与像素电极相对的电极。
本发明的一个实施方式的一个例子是显示装置，包括：包括连接到像素电极的薄膜晶体管的像素部；以及其中共同电极和与像素电极相对的电极电连接的共同连接部，并且具有以下结构。
在像素部中，扫描线和信号线相互交叉，像素电极以矩阵形式排列。
对应于像素电极而设置的薄膜晶体管包括：用作沟道形成区的第一氧化物半导体层；连接到扫描线的栅电极；覆盖该栅电极的栅极绝缘层；连接到信号线并接触第一氧化物半导体层，并且通过层叠第二氧化物半导体层(也称为源区)和导电层(也称为源电极层)而形成的第一布线层；以及连接到像素电极并接触第一氧化物半导体层，并且具有与第一布线层相同的层叠结构的第二布线层。
设置在像素部的外侧区域中的共同连接部包括：在使用与栅极绝缘层相同的层形成的绝缘层上层叠的、使用与第二氧化物半导体层相同的层形成的氧化物半导体层和使用与像素部中的导电层相同的层形成的导电层(也称为共同电位线)。导电层(也称为共同电位线)通过设置在第一氧化物半导体层上的层间绝缘层中的开口连接到共同电极，并且与像素电极相对的电极通过导电粒子(例如镀金的塑料粒子)电连接到共同电极。
注意，术语“与像素电极相对的电极”是指设置在对置衬底上的对置电极。
在本发明的一个实施方式的一个例子中，设置在像素部的外侧区域中的共同连接部具有另一结构，其中：层叠有在与栅极绝缘层相同的绝缘层上，使用与栅电极相同的层形成的第一导电层；使用与第二氧化物半导体层相同的层形成的氧化物半导体层；以及使用与上述像素部中的导电层相同的层形成的第二导电层(也称为共同电位线)。第一导电层及第二导电层通过设置在第一氧化物半导体层上的层间绝缘层中的多个开口电连接到共同电极，并且共同电极通过安排在与第一导电层重叠的区域中的导电粒子电连接到与像素电极相对的电极。
在此，第一氧化物半导体层中的氧浓度高于第二氧化物半导体层中的氧浓度。就是说，第一氧化物半导体层是氧过剩型，第二氧化物半导体层是氧缺乏型。第二氧化物半导体层具有n型导电型，第一氧化物半导体层的电导率低于第二氧化物半导体层的电导率。第二氧化物半导体层可以用作薄膜晶体管的源区和漏区。第一氧化物半导体层具有非晶结构，而第二氧化物半导体层可在非晶结构中包括晶粒(纳米晶)。注意，第二氧化物半导体层是非单晶半导体层，并且至少含有非晶成分。
注意，在本说明书中为方便起见使用诸如“第一”和“第二”之类的序数词。因此，它们不表示指定发明的步骤的顺序、层的层叠顺序以及特定名称。
在表面上包括像素电极及与该像素电极电连接的薄膜晶体管的衬底使用被称为密封材料的粘结材料固定到对置衬底。
在液晶显示装置中，使用密封材料把液晶材料密封在两个衬底之间。
把密封材料与多个导电粒子(例如，镀金的塑料粒子)混合；因此，设置在对置衬底上的对置电极(也称为共同电极)与设置在另一衬底上的共同电极或共同电位线被电连接。
可以通过与薄膜晶体管相同的制造工序在同一衬底上形成共同电位线。
另外，可将共同电位线与密封材料中的导电粒子重叠的部分称为共同连接部。也可将共同电位线与导电粒子重叠的部分称为共同电极。
在与薄膜晶体管同一衬底上形成的共同电位线也可认为是当交流驱动液晶时供给要用作基准的参考电压的线。
除了连接到对置电极的共同电位线之外，连接到存储电容器的一个电极的电容器布线也可视为共同电位线的一种变体，同样地也可以形成在与薄膜晶体管同一衬底上。
使用电泳显示元件的也被称为电子纸的显示装置具有以下结构：在一对衬底之间容纳具有相反极性的白色粒子和黑色粒子以及使它们分散的分散介质(气体或液体)。设置在该对衬底中的一个衬底上的电极是共同电极。在另一个衬底上面对该共同电极地设置像素电极。在该衬底上还安排了多个电连接到像素电极的薄膜晶体管。例如，在使用电泳显示元件的显示装置的操作中，为了使白色显示变成黑色显示，把相对于施加到共同电极的共同电位为正的电压施加到像素电极；而为了使黑色显示变成白色显示，把相对于施加到共同电极的共同电位为负的电压施加到像素电极；或者，为了不改变显示，将像素电极设定在与共同电位相同的电位。
在与薄膜晶体管同一衬底上形成的共同电位线也可以认为是当操作电泳显示元件时供给要用作基准的参考电压的线。
注意，使用电泳显示元件的显示装置包括由一对衬底及在这对衬底之间设置的分隔壁形成的统一尺寸的多个分隔空间。分隔空间用作像素单元，显示图像的一部分。分隔空间容纳具有相反极性的多个白色粒子和黑色粒子以及使它们分散的分散介质(气体或液体)。
在使用电泳显示元件的显示装置中，带有不同极性的多个有色粒子以及使它们分散的分散介质也用密封材料密封在两个衬底之间。另外，在使用电泳显示元件的显示装置中，设置在一个衬底上的共同电极与形成在另一个衬底上的共同电位线通过共同连接部中的导电粒子进行电连接。
塑料膜可用作要用在液晶显示装置中或使用电泳显示元件的显示装置中的一对衬底的材料，取决于制造工艺的温度。
根据本发明的一个实施方式，通过在设置在像素部的外侧区域中的共同连接部中层叠氧化物半导体层和导电层，可以防止由于薄膜的剥离造成的缺陷。
另外，通过层叠氧化物半导体层和导电层，共同连接部变厚；因此，可减小电阻，而且结构可以是牢固的。
附图说明
图1A和1B分别表示根据本发明的一个实施方式的半导体装置的截面图及俯视图；
图2A和2B分别表示根据本发明的一个实施方式的半导体装置的截面图及俯视图；
图3A和3B分别表示根据本发明的一个实施方式的半导体装置的截面图及俯视图；
图4A至4C是各表示根据本发明的一个实施方式的半导体装置在其制造工序中的截面图；
图5A至5C是各表示根据本发明的一个实施方式的半导体装置在其制造工序中的截面图；
图6表示根据本发明的一个实施方式的半导体装置的俯视图；
图7表示根据本发明的一个实施方式的半导体装置的俯视图；
图8表示根据本发明的一个实施方式的半导体装置的俯视图；
图9表示根据本发明的一个实施方式的半导体装置的俯视图；
图10A1、10A2、10B1和10B2分别表示根据本发明的一个实施方式的半导体装置的端部的俯视图及截面图；
图11表示根据本发明的一个实施方式的半导体装置的像素的俯视图；
图12A至12C是各表示根据本发明的一个实施方式的半导体装置的截面图；
图13A至13C是各表示根据本发明的一个实施方式的半导体装置在其制造工序中的截面图；
图14A至14C是各表示根据本发明的一个实施方式的半导体装置在其制造工序中的截面图；
图15A至15C是各表示根据本发明的一个实施方式的半导体装置的截面图；
图16A至16C是各表示根据本发明的一个实施方式的半导体装置的截面图；
图17表示根据本发明的一个实施方式的电子纸的截面图；
图18A和18B是各说明根据本发明的一个实施方式的半导体装置的框图；
图19说明根据本发明的一个实施方式的信号线驱动电路的结构；
图20是说明信号线驱动电路的工作的时序图；
图21是说明信号线驱动电路的工作的时序图；
图22说明移位寄存器的结构；
图23说明图22中的触发器的连接结构；
图24A1、24A2和24B分别表示根据本发明的一个实施方式的半导体装置的俯视图及截面图；
图25表示根据本发明的一个实施方式的半导体装置的截面图；
图26表示根据本发明的一个实施方式的半导体装置的像素的等效电路图；
图27A至27C各表示根据本发明的一个实施方式的半导体装置；
图28A和28B分别表示根据本发明的一个实施方式的半导体装置的俯视图及截面图；
图29A和29B各表示根据本发明的一个实施方式的电子纸的应用的一个例子；
图30表示根据本发明的一个实施方式的电子书阅读器的外观图；
图31A和31B分别表示根据本发明的一个实施方式的电视机及数码相框的外观图；
图32A和32B是各表示根据本发明的一个实施方式的游戏机的外观图；
图33表示根据本发明的一个实施方式的移动电话手机的外观图。
具体实施方式
对于本发明的实施方式，下面进行说明。
实施方式1
这个实施方式示出液晶显示装置的一个例子，其中在第一衬底和第二衬底之间封入液晶层，将用于电连接到设置在第二衬底上的对置电极的共同连接部形成在第一衬底上。注意，在第一衬底上形成有用作开关元件的薄膜晶体管，并且通过与像素部中的开关元件相同的制造工序来形成共同连接部，使得工序不复杂。
共同连接部配置于与用于粘接第一衬底和第二衬底的密封材料重叠的位置，并通过密封材料中的导电粒子与对置电极电连接。或者，在不与密封材料重叠的位置(除了像素部)设置共同连接部，以与共同连接部重叠的方式将含有导电粒子的膏剂与密封材料分开设置，使得共同连接部可与对置电极电连接。
图1A示出在同一衬底上制造薄膜晶体管和共同连接部的半导体装置的结构的截面图。注意，图1A所示的薄膜晶体管包括在栅极绝缘层102上隔着源区106a及漏区106b设置的源电极层105a及漏电极层105b。此例子中的薄膜晶体管还包括在源电极层105a及漏电极层105b上的IGZO半导体层103。IGZO半导体层103是包含In、Ga、Zn及O的非单晶半导体层，至少含有非晶成分。源区106a及漏区106b是包含In、Ga、Zn及O的氧化物层。在与IGZO半导体层103不同的条件下形成，氧化物层的氧浓度和电阻低于IGZO半导体层103。源区106a及漏区106b具有n型导电型，其活化能(ΔE)为0.01eV以上且0.1eV以下，也可称为n+区。注意，源区106a及漏区106b是非单晶半导体层，至少含有非晶成分。
图1B示出共同连接部的俯视图的一个例子，图1B中的虚线D1-D2对应于图1A中的共同连接部的截面。注意，在图1B中与图1A中类似的部分使用相同的参考标号来标明。
氧化物半导体层186设置在栅极绝缘层102上，并使用与源区106a及漏区106b相同的材料及通过相同的工序制造。
共同电位线185设置在氧化物半导体层186上，并使用与源电极层105a及漏电极层105b相同的材料及通过相同的工序制造。
共同电位线185由保护绝缘膜107覆盖，保护绝缘膜107在与共同电位线185重叠的位置中具有多个开口。该开口通过与连接漏电极层105b和像素电极110的接触孔相同的工序而形成。
注意，由于尺寸差异很大，所以区分描述像素部中的接触孔和共同连接部中的开口。在图1A中，像素部和共同连接部不是使用相同的比例尺来图示的。例如，共同连接部中的虚线D1-D2的长度为500μm左右，而薄膜晶体管的宽度小于50μm，因此，共同连接部的面积是薄膜晶体管的面积的10倍以上。但是，为了简化，在图1A中改变了像素部和共同连接部的比例尺。
共同电极190设置在保护绝缘膜107上，并使用与像素部中的像素电极110相同的材料和通过相同的工序而形成。
如此，通过与像素部中的开关元件相同的工序来制造共同连接部。
使用密封材料固定设置有像素部和共同连接部的第一衬底和具有对置电极的第二衬底。
当密封材料中包含导电粒子时，固定一对衬底，使得密封材料和共同连接部相互重叠。例如，在小型的液晶面板中，两个共同连接部在像素部的对角等处与密封材料重叠。在大型的液晶面板中，四个以上的共同连接部与密封材料重叠。
注意，共同电极190与密封材料中的导电粒子接触，并且因此与第二衬底上的对置电极电连接。
当使用液晶注入法时，在使用密封材料固定一对衬底之后，将液晶注入到一对衬底之间。当使用液晶滴落法时，在第二衬底或第一衬底上涂画密封材料并且使液晶滴落在其上之后，在减压下将一对衬底相互接合。
本实施方式示出共同连接部与对置电极电连接的例子，但是，本发明不局限于此。本发明还可以用于连接部与其他布线连接的情况、连接部与外部连接端子连接的情况、等等。
例如，当制造发光显示装置时，与液晶显示装置不同，没有要与对置电极连接的连接部。但是，发光显示装置具有将发光元件的阴极(负电极)与共同布线连接的部分。该部分的结构可以与图1A所示的连接结构相同。发光元件的阴极可在每个像素中设置有连接部，或者，可在像素部和驱动电路部之间设置连接部。
实施方式2
在这个实施方式中，图2A和2B示出制造共同连接部的例子，其中，使用与栅极布线相同的材料以及通过相同的工序形成的布线被用作共同电位线。
图2B示出共同连接部的俯视图的一个例子，图2B中的虚线E1-E2对应于图2A的共同连接部的截面。
注意，如图2A所示，像素部中的薄膜晶体管具有与实施方式1中的结构相同的结构，所以与图1A中类似的部分使用相同的参考标号来标明，而在这里省略其详细说明。
共同电位线181设置在衬底100上，并使用与栅电极101相同的材料以及通过相同的工序来形成。
另外，共同电位线181由栅极绝缘层102和保护绝缘膜107覆盖。栅极绝缘层102和保护绝缘膜107在与共同电位线181重叠的位置具有多个开口。这些开口与实施方式1中不同，具有对应于两个绝缘层的厚度的大深度。注意，通过与连接漏电极层105b和像素电极110的接触孔相同的工序进行蚀刻之后，进一步对栅极绝缘层进行选择性蚀刻而形成这些开口。
共同电极190设置在保护绝缘膜107上，并使用与像素部中的像素电极110相同的材料以及通过相同的工序来形成。
如此，通过与像素部中的开关元件相同的工序制造共同连接部。
然后，使用密封材料把设置有像素部和共同连接部的第一衬底100固定到设置有对置电极的第二衬底。
当密封材料包含导电粒子时，对该对衬底进行对准以使密封材料和共同连接部重叠。
注意，共同电极190是与包含在密封材料中的导电粒子接触的电极，与第二衬底的对置电极电连接。
当使用液晶注入法时，在使用密封材料固定该对衬底之后，将液晶注入到该对衬底之间。当使用液晶滴落法时，在第二衬底或第一衬底上涂画密封材料并且使液晶滴落在其上之后，在减压下将该对衬底相互接合。
本实施方式示出共同连接部与对置电极电连接的例子，但是本发明不局限于此。本发明还可以用于连接部与其他的布线连接的情况、连接部与外部连接端子连接的情况、等等。
实施方式3
在此实施方式中，在图3A和3B中示出制造共同连接部的例子，其中，形成使用与栅极布线相同的材料及通过相同的工序而形成的电极，使用与源电极层相同的材料及通过相同的工序形成的布线被作为共同电位线设置在电极上。
图3B示出共同连接部的俯视图的一个例子，图3B中的虚线F1-F2对应于图3A的共同连接部的截面。
注意，如图3A所示，像素部中的薄膜晶体管具有与实施方式1中的结构相同的结构，所以与图1A中类似的部分使用相同的参考标号来标明，而在这里省略其详细说明。
连接电极191设置在衬底100上，并使用与栅电极101相同的材料以及通过相同的工序而形成。
另外，连接电极191由栅极绝缘层102和保护绝缘膜107覆盖，栅极绝缘层102和保护绝缘膜107在与共同电极190重叠的位置具有开口。该开口与实施方式1中不同，具有对应于两个绝缘层的厚度的大深度。注意，通过与连接漏电极层105b和像素电极110的接触孔相同的工序进行蚀刻之后，进一步对栅极绝缘层进行选择性蚀刻而制造该开口。
氧化物半导体层186设置在栅极绝缘层102上，并使用与源区106a及漏区106b相同的材料以及通过相同的工序来形成。
共同电位线185设置在氧化物半导体层186上，并使用与源电极层105a及漏电极层105b相同的材料及通过相同的工序来形成。
共同电位线185由保护绝缘膜107覆盖，保护绝缘膜107在与共同电位线185重叠的位置具有多个开口。这些开口通过与连接漏电极层105b和像素电极110的接触孔相同的工序而形成。
共同电极190设置在保护绝缘膜107上方，并使用与像素部中的像素电极110相同的材料及通过相同的工序而形成。
如此，通过与像素部中的开关元件相同的工序制造共同连接部。
然后，使用密封材料把设置有像素部和共同连接部的第一衬底100固定到设置有对置电极的第二衬底。
注意，在本实施方式中，在栅极绝缘层的开口中选择性地设置多个导电粒子。即，在共同电极190与连接电极191相互接触的区域中设置多个导电粒子。与连接电极191和共同电位线185双方接触的共同电极190是与导电粒子接触的电极，并与第二衬底的对置电极电连接。
当使用液晶注入法时，在使用密封材料固定一对衬底之后，将液晶注入到一对衬底之间。当使用液晶滴落法时，在第二衬底或第一衬底上涂画密封材料并且使液晶滴落在其上之后，在减压下将一对衬底相互接合。
本实施方式示出共同连接部与对置电极电连接的例子，但是本发明不局限于此。本发明还可以用于连接部与其他的布线连接的情况、连接部与外部连接端子连接的情况、等等。
实施方式4
本实施方式说明图1A、图2A及图3A示出的薄膜晶体管170、连接部、端子部，并且参照图4A至4C、图5A至5C、图6至9以及图10A和10B说明它们的制造工序。
在图4A中，作为透光性衬底100，可以使用以康宁公司制造的#7059玻璃或#1737玻璃等为代表的钡硼硅酸盐玻璃或铝硼硅酸盐玻璃等制造的玻璃衬底。
在衬底100的整个表面上形成导电层之后，通过第一光刻工序形成抗蚀剂掩模。然后，通过蚀刻去除不需要的部分来形成布线及电极(包括栅电极101的栅极布线、电容布线108及第一端子121)。此时，进行蚀刻，使得至少栅电极101的端部形成锥形。图4A示出这个阶段的截面图。注意，图6表示在这个阶段的俯视图。
包括栅电极101的栅极布线、电容布线108及端子部的第一端子121优选使用诸如铝(Al)或铜(Cu)之类的低电阻导电材料形成，但是，单独的铝具有耐热性低并且容易腐蚀等缺点，所以，它与具有耐热性的导电材料组合使用。作为具有耐热性的导电材料，有可能使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素、包含上述元素中任一种作为其成分的合金、包含上述元素中任一种的组合的合金、或包含上述元素中任一种作为其成分的氮化物。
接着，在栅电极101的整个表面上形成栅极绝缘层102。通过溅射法等，形成50nm至250nm厚的栅极绝缘层102。
例如，通过溅射法形成100nm厚的氧化硅膜，作为栅极绝缘层102。当然，栅极绝缘层102不局限于这种氧化硅膜，可使用诸如氧氮化硅膜、氮化硅膜、氧化铝膜或氧化钽膜等的其他绝缘膜来形成单层结构或多层结构。
接着，通过溅射法在栅极绝缘层102上沉积第一IGZO膜。在此，使用In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶，在如下条件下进行溅射沉积：压力为0.4Pa；功率为500W；温度为室温；氩气体流速为40sccm。虽然有意地使用In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶，但有时刚沉积之后形成包括尺寸为1nm至10nm的晶粒的IGZO膜。据说，通过适当地调整诸如靶的成分比、沉积压力(0.1Pa至2.0Pa)、功率(250W至3000W：8英寸φ)或温度(室温至100℃)之类的反应性溅射的沉积条件，可以控制晶粒的有无、密度和直径。晶粒的直径被控制在1nm至10nm的范围内。第一IGZO膜的厚度为5nm至20nm。当然，如果膜中包括晶粒，则晶粒的直径不超过膜厚度。在本实施方式中，第一IGZO膜的厚度为5nm。
接着，通过溅射法、真空蒸镀法在第一IGZO膜上形成由金属材料构成的导电膜。作为导电膜的材料，有选自Al、Cr、Ta、Ti、Mo、W中的元素、包括上述元素中任一种作为其成分的合金、包含上述元素中任何的组合的合金等。如果进行200℃至600℃的热处理，导电膜优选具有足以承受该热处理的耐热性。由于单独的铝具有耐热性低、容易腐蚀等缺点，所以它与具有耐热性的导电材料组合使用。作为与铝组合的具有耐热性的导电材料，有可能使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素、包含上述元素中任一种作为其成分的合金、包含上述元素中任何的组合的合金、或者包含上述元素中任一种作为其成分的氮化物。在此，作为导电膜采用三层结构，其中依次层叠了Ti膜、包含钕的铝膜(Al-Nd膜)和Ti膜。或者，导电膜可具有两层结构，其中在铝膜上层叠钛膜。又或者，导电膜可具有包含硅的铝膜的单层结构或者钛膜的单层结构。
通过溅射法并且适当地改变引入室中的气体或设置在其中的靶，可以以不接触大气的方式连续形成栅极绝缘层、第一IGZO膜及导电膜。以不接触大气的方式的这种连续形成防止杂质的混入。在这种情况下，优选使用多室系统制造装置。
接着，通过第二光刻工序形成抗蚀剂掩模，通过蚀刻去除不需要的部分来形成源电极层105a及漏电极层105b。在此蚀刻工序中采用湿蚀刻或干蚀刻。在此，采用SiCl4、Cl2和BCl3的混合气体作为反应气体进行干蚀刻，从而按如下顺序蚀刻层叠的Ti膜、Al膜和Ti膜的导电膜来形成源电极层105a及漏电极层105b。
在第二光刻工序中，将使用与源电极层105a及漏电极层105b相同的材料形成的第二端子122留在端子部。注意，第二端子122与源极布线(包括源电极层105a的源极布线)电连接。
接着，用源电极层105a及漏电极层105b作为掩模以自对准的方式蚀刻第一IGZO膜。在此，使用ITO07N(由关东化学公司制造)执行湿蚀刻，去除不需要的部分来形成源区106a及漏区106b。在此的蚀刻不局限于湿蚀刻，而还可以采用干蚀刻。图4B示出这个阶段的截面图。注意，图7示出这个阶段的俯视图。
在电容部中，与电容器布线108重叠的第一IGZO膜被去除。在端子部，存在于第二端子122的下方并与第二端子122重叠的第一IGZO膜130的一部分残留。
在去除抗蚀剂掩模之后进行等离子体处理。图4C示出这个阶段的截面图。在此，进行反溅射，其中引入氩气并产生等离子体来去除附着于表面的碎屑。如此，去除附着于表面的碎屑，比如蚀刻剂掩模的蚀刻残渣。等离子体处理不局限于仅使用氩气，而是还可以使用N2O气体或氧气。或者，可以在包含氧的氮气氛中、包含氧的氦气氛中、包含氧的Ar气氛中进行等离子体处理。在包含氧的Ar气氛中的等离子体处理中，通过引入氩气和氧气并产生等离子体来进行薄膜表面的改性。其中施加电场并产生放电等离子体的反应空间中的Ar原子(Ar)被放电等离子体中的电子(e)激发或电离而转变成为氩自由基(Ar*)、氩离子(Ar+)或电子(e)。氩自由基(Ar*)处于能量高的准稳定状态，并且通过与其周围的同种或异种原子起反应并使该原子激发或电离，趋向于回到稳定状态；因此，如雪崩那样发生反应。此时，若在其周围存在着氧，则使氧原子(O)激发或电离而成为氧自由基(O*)、氧离子(O+)或氧(O)。氧自由基(O*)与作为处理对象的薄膜的表面上的材料进行反应。在这个等离子体处理中，以如下方式对表面进行改性：氧自由基与表面上的有机物起反应并去除有机物。注意，与反应气体的自由基相比，惰性气体(比如氦或氩)的自由基的特点是在长时间段维持准稳定状态；因此，通常使用惰性气体以产生等离子体。对栅极绝缘层的表面进行氧自由基处理而在其表面上形成氧过剩区域是有用的，因为在为了提高可靠性的后面工序中的热处理(200℃至600℃)中，它可用作用于使IGZO半导体层界面改性的氧供给源。或者，可利用包含氧的气体由等离子体产生装置供给氧自由基，或者由臭氧产生装置供给氧自由基。当使薄膜表面暴露于所供给的氧自由基或氧时，能够对该薄膜表面进行改性。
在等离子体处理之后，以不暴露于大气的方式形成第二IGZO膜。由于尘屑或水分不附着到栅极绝缘层和半导体膜之间的界面，所以在等离子体处理之后以不暴露于大气的方式形成第二IGZO膜是有用的。在此，使用直径为8英寸的包含In、Ga及Zn的氧化物半导体靶(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，以如下条件形成第二IGZO膜：衬底和靶之间的距离为170mm，压强为0.4Pa，直流(DC)电源为0.5kW，并且在氩或氧气氛中。使用脉冲直流(DC)电源是优选的，因为可以减少尘屑且膜厚度能均匀。第二IGZO膜的厚度为5nm至200nm。在本实施方式中，形成的第二IGZO膜的厚度为100nm。
在不同于第一IGZO膜的形成条件的条件下形成，第二IGZO膜具有高于第一IGZO膜的氧浓度。例如，与第一IGZO膜的形成中的氧的流速比率相比，在第二IGZO膜的形成中氧的气体流速比率更高。具体而言，第一IGZO膜在稀有气体(比如氩或氦)的气氛中(或者，在包含10％以下的氧气和90％以上的氩气的气氛中)形成，而第二IGZO膜在氧气氛中(或者，在氩气的流速等于或小于氧气流速的气氛中)形成。由于第二IGZO膜中氧的量大，所以第二IGZO膜具有低于第一IGZO膜的电导率。此外，第二IGZO膜中大量的氧可以减小截止电流，从而可以得到具有高开/关比的薄膜晶体管。
第二IGZO膜可使用与先前用于反溅射的室相同的室来形成。或者，只要能够以不暴露于大气的方式来形成第二IGZO膜，就可以使用与用于反溅射的室不同的室形成第二IGZO膜。
接着，优选地以200℃至600℃，典型地以300℃至500℃进行热处理。在此，在炉中，在氮气氛中以350℃进行一个小时的热处理。通过该热处理，进行IGZO膜的原子级的重新排列。由于热处理释放阻碍载流子迁移的应变能，所以热处理(包括光退火)是重要的。注意，热处理的时序只要它在形成第二IGZO膜之后执行，就没有限制。例如，可以在形成像素电极之后进行热处理。
接着，通过第三光刻工序形成抗蚀剂掩模，并通过蚀刻去除不需要的部分，来形成IGZO半导体层103。然后，去除蚀刻剂掩模。通过上述工序，形成以IGZO半导体层103作为沟道形成区的薄膜晶体管170。图5A示出这个阶段的截面图。注意，图8示出这个阶段的俯视图。在此，使用ITO07N(由关东化学公司制造)执行湿蚀刻，以去除第二IGZO膜并形成IGZO半导体层103。由于对第一IGZO膜的蚀刻和第二IGZO膜的蚀刻使用相同的蚀刻剂，因此通过此蚀刻还去除第一IGZO膜。因此，如图5A所示，第二IGZO膜覆盖的第一IGZO膜的一侧被保护，而其另一侧被露出，并且其形状通过蚀刻工序而稍微变化。IGZO半导体层103的蚀刻不局限于湿蚀刻，而还可以采用干蚀刻。
在去除抗蚀剂掩模之后，形成覆盖IGZO半导体层103的保护绝缘膜107。保护绝缘膜107可以使用通过溅射法等得到的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等来形成。另外，优选在形成保护绝缘膜107之前对IGZO半导体层103表面进行氧自由基处理。作为IGZO半导体层103表面的氧自由基处理，可进行等离子体处理，例如反溅射。反溅射是一种方法，其中在氧气氛或者包含氧及氩的气氛中，通过对衬底一侧而不是对靶一侧施加电压而产生的等离子体，对衬底上的薄膜表面进行改性。通过在IGZO半导体层103表面上的氧自由基处理，薄膜晶体管170的阈值电压为正，并且可获得所谓的常断(normally off)开关元件。对显示装置来说，期望形成的沟道的阈值电压是正值并且尽量接近于0V。如果薄膜晶体管的阈值电压为负，它往往是常通的(normally on)，换言之，即使在栅电压为0V时，也在源电极和漏电极之间有电流流过。
然后，通过第四光刻工序形成抗蚀剂掩模，并且对保护绝缘膜107进行蚀刻来形成到达漏电极层105b的接触孔125。此外，通过相同的蚀刻工序，还形成到达第二端子122的接触孔127。为了缩减掩模数，优选使用相同的抗蚀剂掩模蚀刻栅极绝缘层，以形成到达栅电极的接触孔126。图5B示出这个阶段的截面图。
接着，在去除抗蚀剂掩模之后，形成透明导电膜。通过溅射法或真空蒸镀法等使用氧化铟(In2O3)或氧化铟氧化锡合金(In2O3-SnO2、缩写为ITO)等形成透明导电膜。使用基于盐酸的溶液对这种材料进行蚀刻。然而，由于对ITO的蚀刻特别容易产生残渣，因此可以使用氧化铟氧化锌合金(In2O3-ZnO)，以便改善蚀刻加工性。
接着，通过第五光刻工序形成抗蚀剂掩模，并通过蚀刻去除透明导电膜的不需要的部分，来形成像素电极110。
在第五光刻工序中，通过使用电容器部中的栅极绝缘层102及保护绝缘膜107作为电介质，在电容器布线108和像素电极110之间形成存储电容器。
另外，在该第五光刻工序中，使用抗蚀剂掩模覆盖第一端子及第二端子，使得在端子部的透明导电膜128、129残留。透明导电膜128、129用作与FPC连接的电极或布线。形成在第二端子122上的透明导电膜129是用作源极布线的输入端子的连接端子电极。
接着，去除抗蚀剂掩模。图5C示出这个阶段的截面图。注意，图9示出这个阶段的俯视图。
图10A1和图10A2分别是这个阶段的栅极布线端子部的截面图及俯视图。图10A1是沿着图10A2中的C1-C2线所取的截面图。在图10A1中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接端子电极。另外，在图10A1的端子部中，使用与栅极布线相同的材料形成的第一端子151和使用与源极布线相同的材料形成的连接电极153隔着栅极绝缘层152相互重叠，并通过透明导电膜155相互电连接。注意，图5C中透明导电膜128和第一端子121接触的部分对应于图10A1中透明导电膜155和第一端子151接触的部分。另外，在栅极绝缘层152和连接电极153之间设置有第一IGZO膜157。
图10B1及图10B2分别是与图5C所示的源极布线端子部不同的源极布线端子部的截面图及俯视图。图10B1是沿着图10B2中的G1-G2线所取的截面图。在图10B1中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接端子电极。另外，在图10B1的端子部中，使用与栅极布线相同的材料形成的电极156形成于与源极布线电连接的第二端子150的下面，并隔着栅极绝缘层152与第二端子150重叠。电极156不与第二端子150电连接，如果将电极156的电位设定为与第二端子150不同的电位，诸如浮动状态、GND或0V，则可以形成防止噪声或静电的电容器。第二端子150隔着保护绝缘膜154与透明导电膜155电连接。另外，在栅极绝缘层152和第二端子150之间设置有第一IGZO膜158。
根据像素密度设置多个栅极布线、源极布线及电容器布线。此外，在端子部，配置多个具有与栅极布线相同的电位的第一端子、多个具有与源极布线相同的电位的第二端子、多个具有与电容器布线相同的电位的第三端子等。对各端子的数量没有特别的限制，实施者可适当地决定端子的数量。
通过这五个光刻工序，使用五个光掩模，可以完成包括作为底栅型n沟道薄膜晶体管的薄膜晶体管170的像素薄膜晶体管部、以及存储电容器。当对应于相应像素将这些像素薄膜晶体管部和存储电容器排列为矩阵形式时，可形成像素部，并且可得到用来制造有源矩阵型显示装置的衬底之一。在本说明书中，为方便起见将这种衬底称为有源矩阵衬底。
当制造有源矩阵型液晶显示装置时，在有源矩阵衬底和设置有对置电极的对置衬底之间设置液晶层，并且将有源矩阵衬底和对置衬底相互接合。注意，在有源矩阵衬底上设置与设置在对置衬底上的对置电极电连接的共同电极，在端子部中设置与共同电极电连接的第四端子。第四端子是用来将共同电极固定到预定电位，诸如GND或0V。
本发明的一个实施方式不局限于图9的像素结构。图11示出与图9不同的俯视图的例子。图11示出一个例子，其中不设置电容器布线，并隔着保护绝缘膜及栅极绝缘层重叠像素电极和相邻像素的栅极布线来形成存储电容器。在此情况下，可以省略电容器布线及与电容器布线连接的第三端子。注意，在图11中，使用相同的参考标号标明与图9中的那些部分类似的部分。
在有源矩阵型液晶显示装置中，驱动配置为矩阵状的像素电极以在屏幕上形成显示图案。详细地说，在被选择的像素电极和对应于该像素电极的对置电极之间施加电压，使得配置在像素电极和对置电极之间的液晶层被光学调制，该光学调制被观察者识别为显示图案。
液晶显示装置当显示动态图像时，由于液晶分子本身的响应时间长，所以有产生余象或动态图像的模糊的问题。为了改善液晶显示装置的动态图像特性，采用一种所谓黑插入的驱动方法，其中，每隔一帧期在整个屏幕上显示黑。
或者，可采用所谓双倍帧速驱动的驱动方法，其中将垂直周期设定为常规垂直周期的1.5倍以上(优选为2倍以上)，以改善动态图像特性。
又或者，为了改善液晶显示装置的动态图像特性，还可采用如下驱动方法：作为背光，使用多个LED(发光二极管)或多个EL光源以构成面光源，并且面光源的各光源被独立地在一个帧期内以脉冲方式驱动。作为面光源，可以使用三种以上的LED，并且可使用发白光的LED。由于可以独立地控制多个LED，因此也可以使LED的发光时序与液晶层的光学调制的时序同步。按照这种驱动方法，可以部分地关断LED，所以特别在显示大部分显示黑色的图像的情况下，可以得到减少功耗的效果。
通过组合这些驱动方法，如动态图像特性之类的液晶显示装置的显示特性与传统液晶显示装置的那些特性相比可得到改善。
本实施方式的n沟道型晶体管将IGZO半导体层包含于沟道形成区中，并具有良好的动态特性，因此，可以把这些驱动方法组合运用到本实施方式的n沟道型晶体管。
在制造发光显示装置的情况下，将有机发光元件的一方电极(也称为阴极)设定为低电源电位，例如GND或0V，所以在端子部设置用来将阴极设定为低电源电位，例如GND或0V的第四端子。此外，在制造发光显示装置的情况下，除了源极布线及栅极布线之外，还设置电源线。因此，在端子部设置与电源线电连接的第五端子。
本实施方式可以与实施方式1、实施方式2、或实施方式3组合。
实施方式5
本实施方式在图12A至12C、图13A至13C以及图14A至14C示出一个例子，其中，在与薄膜晶体管171相同的衬底上形成共同连接部，薄膜晶体管171的结构与实施方式1至3中的薄膜晶体管170的结构不同。
图12A示出在与薄膜晶体管同一衬底上形成实施方式1中所述的共同连接部的例子。由于与实施方式1的不同之处在于薄膜晶体管的结构，所以与图1A和1B中那些部分类似的部分使用相同的参考标号来标明。
图12B示出在与薄膜晶体管同一衬底上形成实施方式2中所述的共同连接部的例子。由于与实施方式2的不同之处仅在于薄膜晶体管的结构，所以与图2A和2B中那些部分类似的部分使用相同的参考标号来标明。
图12C示出在与薄膜晶体管同一衬底上形成实施方式3中所述的共同连接部的例子。由于与实施方式3的不同之处仅在于薄膜晶体管的结构，所以与图3A和3B中那些部分相同的部分使用相同的参考标号来标明。
在设计共同连接部的情况下，在上述三种共同连接部中选择一种。
下面描述在与共同连接部同一衬底上形成的薄膜晶体管171的制造工序。
实施方式1至3示出在源电极层和漏电极层的下方形成源区和漏区的例子，但是本实施方式示出在源电极层和漏电极层的上方和下方形成源区和漏区的例子。
由于本实施方式与实施方式4之间仅有一些部分不同，所以与图4A至4C、图5A至5C、图6至9、图10A和10B以及图11中那些部分类似的部分使用相同的参考标号来标明，省略相同工序的描述。
首先，与实施方式4同样，在衬底100上形成导电层之后，通过第一光刻工序形成蚀刻剂掩模，通过蚀刻去除不需要的部分来形成布线及电极(包含栅电极101的栅极布线、电容器布线108以及第一端子121)。图13A示出这个阶段的截面图，图13A与图4A相同。因此，图6的俯视图对应于图13A。
接着，与实施方式4同样，在栅电极101的整个表面上形成栅极绝缘层102。通过溅射法等，形成50nm至250nm厚的栅极绝缘层102。例如，通过溅射法并使用氧化硅膜来形成100nm厚的栅极绝缘层102。
接着，与实施方式4同样，通过溅射法在栅极绝缘层102上形成第一IGZO膜。
与实施方式4同样，通过溅射法或真空蒸镀法在第一IGZO膜上形成包含金属材料的导电膜。在此，形成Ti膜、包含Nd的铝膜、Ti膜的三层导电膜。
接着，通过溅射法在导电膜上形成第二IGZO膜。该第二IGZO膜可以在与第一IGZO膜相同的条件下形成。在本实施方式中，第二IGZO膜的厚度为5nm。
通过第二光刻工序形成抗蚀剂掩模，通过蚀刻去除不需要的部分来形成源电极层105a及漏电极层105b。作为此时的蚀刻方法，采用湿蚀刻或干蚀刻。在此实施方式中，作为Ti膜的蚀刻剂，使用氨过氧化氢混合物(过氧化氢∶氨∶水＝5∶2∶2)，并且对于包含Nd的铝膜的蚀刻，使用磷酸、醋酸及硝酸的混合溶液。在该湿蚀刻中，蚀刻按顺序层叠Ti膜、Al-Nd膜和Ti膜而成的导电膜来形成源电极层105a及漏电极层105b。注意，通过使用氨过氧化氢混合物的湿蚀刻也可以对第一IGZO膜及第二IGZO膜进行蚀刻，而形成第一源区106a及第一漏区106b、都作为第二IGZO膜的IGZO层111a、111b。图13B示出执行上述工序时的截面图。
在电容器部中，与电容器布线108重叠的第一IGZO膜及第二IGZO膜被去除。
在端子部中，在第二端子122上残留有作为第二IGZO膜的IGZO层123。存在于第二端子122的下方并与第二端子122重叠的IGZO膜130的一部分残留。
在去除抗蚀剂掩模之后进行等离子体处理。图13C示出执行这个处理时的截面图。在此实施方式中，执行反溅射，其中通过引入氧气和氩气来产生等离子体，露出的栅极绝缘层被暴露于氧自由基或氧。
在源电极层105a及漏电极层105b上分别形成并且都作为第二IGZO膜的IGZO层111a、111b减少等离子体损坏。
在等离子体处理之后，以不暴露于大气的方式形成第三IGZO膜。由于尘屑及水分不会附着到栅极绝缘层和半导体膜之间的界面，所以在等离子体处理之后以不暴露于大气的方式形成第三IGZO膜是有用的。第三IGZO膜的厚度为5nm至200nm。在本实施方式中，第三IGZO膜的厚度为100nm。
由于第三IGZO膜在不同于第一及第二IGZO膜的条件下形成，第三IGZO膜具有高于第一及第二IGZO膜的氧浓度。例如，与第一及第二IGZO膜的形成中的氧与氩的流速比率相比，第三IGZO膜的形成中的氧与氩的气体流速比率更高。
具体而言，第一及第二IGZO膜在稀有气体(比如氩或氦)的气氛中(或者，在包含10％以下的氧气和90％以上的氩气的气氛中)形成。第三IGZO膜在氧气氛中(或者，在氩气的流速等于或小于氧气的流速的气氛中)形成。
第三IGZO膜可以使用与先前用于反溅射的室相同的室来形成。或者，只要能够以不暴露于大气的方式形成，就可以使用与用于反溅射的室不同的室来形成第三IGZO膜。
接着，优选的是，以200℃至600℃，典型地以300℃至500℃进行热处理。在此，在炉中，在氮气氛中以350℃进行一个小时的热处理。通过该热处理，对IGZO膜的原子级进行重新排列。由于热处理改进阻碍载流子迁移的歪曲，所以热处理(包括光退火)是重要的。注意，热处理的时序只要在形成第三IGZO膜之后执行，就没有限制。例如，可以在形成像素电极之后进行热处理。
通过第三光刻工序形成抗蚀剂掩模，并通过蚀刻去除不需要的部分，来形成IGZO半导体层103。通过上述工序，形成其中IGZO半导体层103用作沟道形成区的薄膜晶体管171。图14A示出这个阶段的截面图。注意，图8示出这个阶段的俯视图。由于通过蚀刻工序，第一IGZO膜、第二IGZO膜及第三IGZO膜选择性地被去除，因此去除第一IGZO膜及第二IGZO膜的一部分。被第三IGZO膜覆盖的第二IGZO膜的残留部分用作第二源区104a及第二漏区104b。另外，如图14A所示，保护被第三IGZO膜覆盖的第一IGZO膜的一侧，其另一侧露出，并且其形状通过蚀刻工序而稍微变化。
另外，在端子部中，作为在第二端子122上形成的第二IGZO膜的IGZO层123通过蚀刻被去除。
与实施方式4同样，形成覆盖IGZO半导体层103的保护绝缘膜107。由于之后的工序与实施方式4相同，所以在此仅简单地说明。
在形成保护绝缘膜107之后，通过第四光刻工序形成抗蚀剂掩模，并对保护绝缘膜107的一些部分蚀刻来形成接触孔125、126及127。图14B示出这个阶段的截面图。
在去除抗蚀剂掩模之后，形成透明导电膜。通过第五光刻工序形成抗蚀剂掩模，并通过蚀刻去除不需要的部分，来形成像素电极110，在端子部的透明导电膜128、129保留。接着，去除抗蚀剂掩模。图14C示出这个阶段的截面图。注意，图9示出这个阶段的俯视图。
通过这五个光刻工序，使用五个光掩模，可以完成包括底栅型的n沟道薄膜晶体管171的像素薄膜晶体管部和存储电容器。
本实施方式中的n沟道薄膜晶体管171包括多个源区和漏区，因此，与实施方式4中相比，可以增大导通电流。
注意，本实施方式可以与实施方式4自由地组合。
实施方式6
参照图15A、15B及15C，本实施方式示出一个例子，其中，在与薄膜晶体管172同一衬底上形成共同连接部，薄膜晶体管172的结构与实施方式1至5中所示的薄膜晶体管中的任一个不同。
注意，薄膜晶体管172是在源电极层105a及漏电极层105b上隔着源区104a及漏区104b设置有IGZO半导体层103的薄膜晶体管的例子。
图15A示出在与薄膜晶体管同一衬底上形成实施方式1中所述的共同连接部的例子。由于与实施方式1的不同之处在于：薄膜晶体管的结构；在共同连接部中不存在氧化物半导体层185，因此，与图1A和1B中那些部分类似的部分使用相同的参考标号来标明。
图15B示出在与薄膜晶体管同一衬底上形成实施方式2中所述的共同连接部的例子。由于与实施方式2的不同之处在于：薄膜晶体管的结构；在共同连接部中不存在氧化物半导体层185，因此，与图2A和2B中那些部分类似的部分使用相同的参考标号来标明。
图15C示出在与薄膜晶体管同一衬底上形成实施方式3中所述的共同连接部的例子。由于与实施方式3的不同之处在于：薄膜晶体管的结构；在共同连接部中不存在氧化物半导体层185，因此，与图3A和3B中那些部分类似的部分使用相同的参考标号来标明。
实施方式7
参照图16A、16B及16C，本实施方式示出一个例子，其中在与薄膜晶体管173同一衬底上形成共同连接部，薄膜晶体管173的结构与实施方式1至6所示的薄膜晶体管中的任一个不同。
图16A、16B及16C所示的薄膜晶体管173是与源电极层105a及漏电极层105b直接接触地形成IGZO半导体层103的薄膜晶体管的例子。在图16A、16B及16C所示的薄膜晶体管173的情况中，也期望在形成IGZO半导体层103之前进行等离子体处理。在此实施方式中，通过在氩气氛中对衬底一侧施加电压而产生的等离子体，来对衬底上的薄膜表面进行改性。这个工序可以去除附着于露出的栅极绝缘层102、源电极层105a及漏电极层105b上的碎屑。在图16A、16B及16C所示的薄膜晶体管173的情况中，也优选在形成保护绝缘膜之前对IGZO半导体层103表面进行氧自由基处理。作为IGZO半导体层103表面上的氧自由基处理，可进行等离子体处理，例如反溅射。反溅射是一种方法，其中在氧气氛或包含氧及氩的气氛中，通过对衬底一侧而不是靶一侧施加电压而产生的等离子体对衬底上的薄膜表面进行改性。通过对IGZO半导体层103表面进行氧自由基处理，使薄膜晶体管173的阈值电压为正，并且可得到所谓常断型的开关元件。对显示装置来说，期望以尽量接近于0V的为正值的阈值电压形成沟道。如果薄膜晶体管的阈值电压为负，它往往是常通型，就是即使栅电压为0V，也在源电极和漏电极之间有电流流过。
图16A示出在与薄膜晶体管同一衬底上形成实施方式1中所述的共同连接部的例子。由于与实施方式1的不同之处在于：薄膜晶体管的结构；在共同连接部中不存在氧化物半导体层185，因此，与图1A和1B中那些部分类似的部分使用相同的参考标号来标明。
图16B示出在与薄膜晶体管同一衬底上形成实施方式2中所述的共同连接部的例子。由于与实施方式2的不同之处在于：薄膜晶体管的结构；在共同连接部中不存在氧化物半导体层185，因此，与图2A和2B中那些部分类似的部分使用相同的参考标号来标明。
图16C示出在与薄膜晶体管同一衬底上形成实施方式3中所述的共同连接部的例子。由于与实施方式3的不同之处在于：薄膜晶体管的结构；在共同连接部中不存在氧化物半导体层185，因此，与图3A和3B中那些部分类似的部分使用相同的参考标号来标明。
实施方式8
本实施方式，作为按照本发明的一个实施方式的半导体装置，示出电子纸的例子。
图17示出有源矩阵型电子纸，作为应用本发明的一个实施方式的半导体装置的例子。可以与实施方式4所示的薄膜晶体管170类似的方式来制造用于半导体装置的薄膜晶体管581，并且它是一种电特性高的薄膜晶体管，其包括栅极绝缘层、分别形成在源区及漏区上的源电极层及漏电极层、以及在栅极绝缘层、源电极层及漏电极层上方的IGZO半导体层。
图17中的电子纸是采用扭转球显示系统的显示装置的例子。扭转球显示系统是指一种方法，其中把一个半球表面为黑色而另一半球表面为白色的球形粒子配置在作为用于显示元件的电极层的第一电极层与第二电极层之间，并在第一电极层与第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
密封在衬底580和衬底596之间的薄膜晶体管581是底栅结构的薄膜晶体管，并且在形成在绝缘层585中的开口处，源电极层或漏电极层与第一电极层587接触，并且因此薄膜晶体管581电连接到第一电极层587。在第一电极层587和第二电极层588之间，设置有球形粒子589，各球形粒子589具有黑色区590a、白色区590b以及这些区域周围的填充了液体的空腔594。球形粒子589周围的空间填充了如树脂之类的填料595(参照图17)。在本实施方式中，第一电极层587对应于像素电极，第二电极层588对应于共同电极。第二电极层588电连接到设置在与薄膜晶体管581同一衬底上的共同电位线。通过使用按照实施方式1至3中任一个的共同连接部，并通过配置在一对衬底之间的导电粒子，第二电极层588与共同电位线电连接。
此外，还可以使用电泳元件来代替扭转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带正电的白色微粒和带负电的黑色微粒。在设置在第一电极层和第二电极层之间的微囊中，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒移动到相反侧，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般地被称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助光。功耗低，并且在昏暗的地方也能够辨别显示部。另外，即使不向显示部供电，也能够保持显示过一次的图像。因此，即使使具有显示功能的半导体装置(可简单地称为显示装置，或称为具备显示装置的半导体装置)远离电波源，也能够储存显示过的图像。
通过上述工序，可以制造可靠性高的电子纸作为半导体装置。
本实施方式可以与实施方式1至3中的任一个中所记载的共同连接部适当地组合。
实施方式9
下面，作为根据本发明的一个实施方式的半导体装置的例子，本实施方式说明显示装置中在同一衬底上方形成驱动电路的至少一部分和配置在像素部的薄膜晶体管的例子。
根据实施方式4形成要配置在像素部的薄膜晶体管。此外，实施方式4所示的薄膜晶体管170是n沟道TFT，因此将驱动电路中的可以包括n沟道TFT的驱动电路部分形成在与像素部的薄膜晶体管同一衬底上。
图18A示出作为根据本发明的一个实施方式的半导体装置的一个例子的有源矩阵型液晶显示装置的框图的一个例子。图18A所示的显示装置在衬底5300上包括：具有多个均具备显示元件的像素的像素部5301；选择像素的扫描线驱动电路5302；以及控制对被选择的像素的视频信号输入的信号线驱动电路5303。
实施方式4中的薄膜晶体管170是n沟道TFT。参照图19说明包括n沟道TFT的信号线驱动电路。
图19所示的信号线驱动电路包括：驱动器IC 5601；开关群5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关群5602_1至5602_M中的每一个包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
像素部5301通过从信号线驱动电路5303在列方向上延伸的多个信号线S1-Sm(未图示)与信号线驱动电路5303连接，并且通过从扫描线驱动电路5302在行方向上延伸的多个扫描线G1-Gn(未图示)与扫描线驱动电路5302连接。像素部5301包括对应于信号线S1-Sm以及扫描线G1-Gn配置为矩阵形式的多个像素(未图示)。各个像素与信号线Sj(信号线S1-Sm其中之一)、扫描线Gj(扫描线G1-Gn其中之一)连接。
驱动器IC 5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。开关群5602_1至5602_M中的每一个连接到第一布线5611、第二布线5612、第三布线5613，并且布线5621_1至5621_M分别连接到开关群5602_1至5602_M。布线5621_1至5621_M中的每一个通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线。例如，第J列的布线5621_J(布线5621_1至5621_M其中之一)通过开关群5602_J中包括的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1。
对第一布线5611、第二布线5612、第三布线5613中的每一个输入信号。
注意，驱动器IC 5601优选形成在单晶衬底上。开关群5602_1至5602_M优选形成在与像素部同一衬底上。因此，优选通过FPC等连接驱动器IC 5601和开关群5602_1至5602_M。
接着，参照图20的时序图说明图19所示的信号线驱动电路的工作。图20的时序图示出选择第i行扫描线Gi时的情况。第i行扫描线Gi的选择期被分割为第一子选择期T1、第二子选择期T2及第三子选择期T3。而且，图19的信号线驱动电路甚至在另一行的扫描线被选择时也进行与图20类似的工作。
注意，图20的时序图示出第J列布线5621_J通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1的情况。
图20的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通/截止的时序5703a、第二薄膜晶体管5603b的导通/截止的时序5703b、第三薄膜晶体管5603c的导通/截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
在第一子选择期T1、第二子选择期T2及第三子选择期T3中，对布线5621_1至布线5621_M分别输入不同的视频信号。例如，在第一子选择期T1中输入到布线5621_J的视频信号被输入到信号线Sj-1，在第二子选择期T2中输入到布线5621_J的视频信号被输入到信号线Sj，在第三子选择期T3中输入到布线5621_J的视频信号被输入到信号线Sj+1。此外，在第一子选择期T1、第二子选择期T2及第三子选择期T3中输入到布线5621_J的视频信号分别标为Data_j-1、Data_j、Data_j+1。
如图20所示，在第一子选择期T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，在图19的信号线驱动电路中，通过将一个栅极选择期分割为三个，可以在一个栅极选择期中将视频信号从一个布线5621输入到三个信号线。因此，在图19的信号线驱动电路中，设置有驱动器IC 5601的衬底和设置有像素部的衬底之间的连接数可以为信号线数的大约1/3。因此，可以提高图19中的信号线驱动电路的可靠性、成品率等。
注意，只要能够如图19所示，将一个栅极选择期分割为多个子选择期，并在多个子选择期的每一个中从一个布线将视频信号输入到多个信号线，就对薄膜晶体管的配置、数量及驱动方法等没有特别的限制。
例如，当在三个以上的子选择期的每一个中从一个布线将视频信号输入到三个以上的信号线时，只需添加薄膜晶体管及用来控制薄膜晶体管的布线。注意，当将一个栅极选择期分割为四个以上的子选择期时，一个子选择期变短。因此，优选将一个栅极选择期分割为两个或三个子选择期。
作为另一个例子，也可以如图21的时序图所示，将一个栅极选择期分割为预充电期Tp、第一子选择期T1、第二子选择期T2、第三子选择期T3。图21的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通/截止的时序5803a、第二薄膜晶体管5603b的导通/截止的时序5803b、第三薄膜晶体管5603c的导通/截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图21所示，在预充电期Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-1、信号线Sj、信号线Sj+1。在第一子选择期T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期T2中，第二薄膜晶体管5603b导通、第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
如上所述，在应用图21的时序图的图19的信号线驱动电路中，因为通过在子选择期之前设置预充电期可以对信号线进行预充电，所以可以高速地对像素写入视频信号。注意，在图21中，使用相同的参考标号来表示与图20中类似的部分，而省略对于相同部分和具有类似功能的部分的详细说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，在一些情况中，扫描线驱动电路可以包括电平转移器。在扫描线驱动电路中，当对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)时，生成选择信号。所生成的选择信号被缓冲器缓冲和放大，并且所得到的信号被供给到对应的扫描线。扫描线连接到一条线的像素中的晶体管的栅电极。而且，由于需要将一条线的像素中的晶体管同时导通，因此使用能够产生大量电流的缓冲器。
参照图22和图23说明用于扫描线驱动电路的一部分的移位寄存器的一个实施方式。
图22示出移位寄存器的电路配置。图22所示的移位寄存器包括多个触发器(触发器5701_1至5701_n)。输入第一时钟信号、第二时钟信号、起始脉冲信号和/或复位信号来操作移位寄存器。
说明图22中的移位寄存器中的连接关系。在图22的移位寄存器中的第i级触发器5701_i(触发器5701_1至5701_n中任一个)中，图23所示的第一布线5501连接到第七布线5717_i-1，图23所示的第二布线5502连接到第七布线5717_i+1，图23所示的第三布线5503连接到第七布线5717_i，并且图23所示的第六布线5506连接到第五布线5715。
此外，图23所示的第四布线5504在奇数级的触发器中连接到第二布线5712，在偶数级的触发器中连接到第三布线5713。图23所示的第五布线5505连接到第四布线5714。
注意，第一级触发器5701_1的图23所示的第一布线5501连接到第一布线5711，而第n级触发器5701_n的图23所示的第二布线5502连接到第六布线5716。
注意，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。第四布线5714、第五布线5715可以分别称为第一电源线、第二电源线。
接着，图23示出图22所示的触发器的详细结构。图23所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578均是n沟道晶体管，并且当栅极·源极之间的电压(Vgs)超过阈值电压(Vth)时导通。
接着，下面描述图23所示的触发器的连接。
第一薄膜晶体管5571的第一电极(源电极及漏电极其中之一)连接到第四布线5504。第一薄膜晶体管5571的第二电极(源电极及漏电极其中另一个)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506。第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505。第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极。第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506。第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极。第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505。第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极。第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506。第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极。第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506。第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极。第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506。第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极。第八薄膜晶体管5578的栅电极连接到第一布线5501。
注意，将第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接点均称为节点5543。将第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极以及第八薄膜晶体管5578的第二电极的连接点均称为节点5544。
注意，第一布线5501、第二布线5502、第三布线5503以及第四布线5504可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。第五布线5505、第六布线5506可以分别称为第一电源线、第二电源线。
此外，可以仅使用实施方式4所示的n沟道TFT形成信号线驱动电路及扫描线驱动电路。实施方式4所示的n沟道TFT具有高迁移率，所以可以提高驱动电路的驱动频率。另外，通过包含铟、镓及锌的氧缺乏型的氧化物半导体层的源区或漏区来减少寄生电容，因此实施方式4中所述的n沟道TFT的频率特性(称为f特性)高。例如，使用实施方式4所示的n沟道TFT的扫描线驱动电路可以高速工作，因此可以提高帧频率以及可以实现黑图像插入。
再者，当增大扫描线驱动电路中的晶体管的沟道宽度或配置多个扫描线驱动电路时，例如，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，将用来驱动偶数行的扫描线的扫描线驱动电路配置在一侧，并将用来驱动奇数行的扫描线的扫描线驱动电路配置在相反一侧，因此，可以提高帧频率。
此外，在制造作为根据本发明的一个实施方式的半导体装置的一个例子的有源矩阵型发光显示装置的情况下，在至少一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图18B是示出有源矩阵型发光显示装置的一个例子的框图。
图18B所示的发光显示装置在衬底5400上包括：具有多个均具备显示元件的像素的像素部5401；选择像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素的视频信号的输入的信号线驱动电路5403。
当输入到图18B所示的发光显示装置的像素的视频信号为数字信号时，通过晶体管的导通/截止的切换，像素变成发光状态或非发光状态。因此，可以采用面积比灰度法或时间比灰度法进行灰度显示。面积比灰度法是一种驱动法，其中，将一个像素分割为多个子像素并根据视频信号独立地驱动各子像素来进行灰度显示。时间比灰度法是一种驱动法，其中，控制像素处于发光状态的周期来进行灰度显示。
由于发光元件的响应速度比液晶元件等高，所以与液晶显示元件相比，发光元件更适合时间比灰度法。具体地说，在采用时间比灰度法进行显示的情况下，将一个帧期分割为多个子帧期。然后，根据视频信号，在各子帧期中使像素中的发光元件处于发光状态或非发光状态。通过将一帧分割为多个子帧，可以利用视频信号控制像素在一个帧期中实际上发光的时间的总长度以显示灰度。
在图18B所示的发光显示装置中，当在一个像素中配置开关TFT和电流控制TFT时，第一扫描线驱动电路5402生成输入到用作开关TFT的栅极布线的第一扫描线的信号，并且第二扫描线驱动电路5404生成输入到用作电流控制TFT的栅极布线的第二扫描线的信号；但是，一个扫描线驱动电路可以生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如，根据开关元件中包含的晶体管的数量，可能会在各像素中设置多个用来控制开关元件的工作的第一扫描线。在此情况下，一个扫描线驱动电路可以生成输入到多个第一扫描线的所有信号，或者多个扫描线驱动电路可生成输入到多个第一扫描线的信号。
此外，在发光显示装置中，也可以将驱动电路中的能够包括n沟道TFT的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。或者，也可以仅使用实施方式4所示的n沟道TFT形成信号线驱动电路及扫描线驱动电路。
此外，上述驱动电路不限于应用于液晶显示装置或发光显示装置，还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也被称为电泳显示装置(电泳显示器)，并具有如下优点：它具有与普通纸相同的易读性、其功耗比其他的显示装置小、可被制成薄且轻的。
电泳显示器可具有各种方式。电泳显示器包含在溶剂或溶质中分散的多个微囊，各微囊包含具有正电荷的第一粒子和具有负电荷的第二粒子。通过对微囊施加电场，使微囊中的粒子向相反的方向移动，并且仅显示集中在一侧的粒子的颜色。注意，第一粒子和第二粒子各包含色素，且在没有电场时不移动。此外，第一粒子和第二粒子的颜色相互不同(包含无色或非彩色)。
这样，电泳显示装置利用所谓的介电电泳效应，通过该介电电泳效应，介电常数高的物质移动到高电场区。不象液晶显示装置，电泳显示器不需要具有偏振片和对置衬底，从而可以使电泳显示装置的厚度和重量都为液晶显示装置的厚度和重量的一半。
将在溶剂中分散有上述微囊的溶液称作电子墨水。该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，如果在有源矩阵衬底上适当地配置多个上述微囊，使得微囊夹在两个电极之间，则可完成有源矩阵型显示装置，通过对微囊施加电场可以进行显示。例如，可以使用以实施方式4所示的薄膜晶体管而获得的有源矩阵衬底。
注意，微囊中的第一粒子及第二粒子均可采用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料、磁泳材料中的单个材料或这些材料中任一个的复合材料来形成。
通过上述工序，可以制造作为半导体装置的可靠性高的显示装置。
本实施方式可以与根据其他实施方式的任何结构适当地组合。
实施方式10
制造本说明书中公开的本发明的一个实施方式的薄膜晶体管，并且将该薄膜晶体管用于像素部及驱动电路，可以制造具有显示功能的半导体装置(也称为显示装置)。此外，使用本发明的一个实施方式的薄膜晶体管将驱动电路的一部分或整体形成在与像素部同一衬底上来获得系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。这里，发光元件包括由电流或电压控制亮度的元件，具体而言，包括无机电致发光(EL)元件、有机EL元件等。此外，也可以应用如电子墨水等的对比度因电作用而变化的显示媒体。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。本发明的一个实施方式涉及一种元件衬底在制造该显示装置的过程中完成显示元件之前的一个实施方式，并且在多个像素中的每个像素中，元件衬底具备用来将电流供给到显示元件的单元。具体而言，元件衬底可以是只形成有显示元件的像素电极的状态，或者在形成成为像素电极的导电膜之后且在蚀刻导电膜以形成像素电极之前的状态，或其他任何状态。
注意，本说明书中的显示装置是指图像显示装置、显示装置、或光源(包括照明装置)。另外，显示装置包括以下：安装有连接器诸如FPC(Flexible Printed Circuit；柔性印刷电路)、TAB(TapeAutomated Bonding；载带自动键合)带或TCP(Tape Carrier Package；载带封装)的模块；将印刷线路板设置于TAB带或TCP端部的模块；通过COG(Chip On Glass；玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
本实施方式参照图24A1、24A2和24B说明作为本发明的一个实施方式的半导体装置的液晶显示面板的外观及截面。图24A1和24A2示出一种面板的俯视图，其中利用密封材料4005将薄膜晶体管4010、4011以及液晶元件4013密封在第一衬底4001和第二衬底4006之间，该薄膜晶体管4010、4011中的每一个包括形成在第一衬底4001上的栅极绝缘层、分别形成在源区及漏区上的源电极层及漏电极层、以及在该栅极绝缘层、该源电极层及该漏电极层上的IGZO半导体层，并且电特性高。图24B示出沿着图24A1和24A2的M-N线所取的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起用密封材料4005密封在第一衬底4001和第二衬底4006之间。在与第一衬底4001上的由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另外准备的衬底上。
注意，用于另外形成的驱动电路的连接的方法包括但不限于，COG方法、引线键合方法、TAB方法等。图24A1示出通过COG方法安装信号线驱动电路4003的例子，而图24A2示出通过TAB方法安装信号线驱动电路4003的例子。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。图24B示出像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4020、4021。
薄膜晶体管4010、4011中每一个对应于包括栅极绝缘层、分别形成在源区及漏区上的源电极层及漏电极层、以及在该栅极绝缘层、该源电极层及该漏电极层上的IGZO半导体层的电特性高的薄膜晶体管，并且可以应用实施方式4所示的薄膜晶体管170作为薄膜晶体管4010、4011。在本实施方式中，薄膜晶体管4010、4011是n沟道薄膜晶体管。
液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008彼此重叠的部分对应于液晶元件4013。注意，像素电极层4030、对置电极层4031分别设置有各用作取向膜的绝缘层4032、4033，且在像素电极层4030和对置电极层4031之间隔着绝缘层4032、4033夹有液晶层4008。
注意，第一衬底4001、第二衬底4006可以使用玻璃、金属(典型的是不锈钢)、陶瓷或塑料来形成。作为塑料，可以使用FRP(玻璃纤维增强塑料)板、PVF(聚氟乙烯)膜、聚酯膜或丙烯酸树脂膜。此外，还可以使用具有将铝箔夹在PVF膜或聚酯膜之间的结构的片。
参考标号4035表示通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。另外，还可以使用球状间隔物。对置电极层4031电连接到设置在与薄膜晶体管4010同一衬底上的共同电位线。利用实施方式1至实施方式3所示的任一个共同连接部，通过配置在一对衬底之间的导电粒子，对置电极层4031和共同电位线电连接。注意，导电粒子包含在密封材料4005中。
作为选择，还可以使用不需要取向膜的显示蓝相(blue phase)的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在窄的温度范围内，所以为了扩大温度范围而将包含重量占5％以上的手性试剂的液晶组成物用于液晶层4008。包含显示为蓝相的液晶和手性试剂的液晶组成物具有响应时间短，为10μs至100μs的特性，并且由于液晶组合物具有光学各向同性并且视角依赖小，所以不需要取向处理。
虽然在本实施方式中示出透射型液晶显示装置的例子，但是可以将本发明应用于反射型液晶显示装置或半透型液晶显示装置。
本实施方式中的液晶显示装置的一个例子在衬底的外侧(可见一侧)设置偏振片，在衬底的内侧设置按顺序层叠的着色层和电极层，但是也可以将偏振片设置在衬底的内侧。偏振片和着色层的叠层结构不局限于本实施方式的结构，而可以根据偏振片及着色层的材料或制造工序条件适当地设定。此外，还可以设置用作黑矩阵的遮光膜。
在本实施方式中，使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020、绝缘层4021)覆盖实施方式4中得到的薄膜晶体管，以降低薄膜晶体管的表面粗糙度并提高薄膜晶体管的可靠性。注意，保护膜用来防止悬浮在空气中的诸如有机物、金属或水蒸气等的污染杂质的侵入，优选采用致密的膜。可使用溅射法等，利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜和/或氮氧化铝膜的单层或叠层而形成保护膜。本实施方式中示出通过溅射法形成保护膜的例子，但是，并没有限制用于形成膜的方法，而是可采用各种方法。
形成具有叠层结构的绝缘层4020作为保护膜。这里，作为绝缘层4020的第一层，通过溅射法形成氧化硅膜。使用氧化硅膜作为保护膜具有防止在用作源电极层及漏电极层的铝膜中产生小丘的效果。
形成另一绝缘层作为保护膜的第二层。在此，作为绝缘层4020的第二层，形成氮化硅膜。作为保护膜的氮化硅膜的使用可以防止钠等的移动离子侵入到半导体区中，使得可以抑制TFT的电特性的改变。
在形成保护膜之后，可以进行IGZO半导体层的退火(300℃至400℃)。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可以使用具有耐热性的有机材料，诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂等。除了上述有机材料之外，还可以使用低介电常数材料(低k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。硅氧烷类树脂除了氢之外还可以具有氟、烷基和芳香烃中的至少一种作为取代基。注意，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层4021。
注意，硅氧烷类树脂是以硅氧烷材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷类树脂除了氢以外，还可以具有氟、烷基和芳香烃中的至少一种作为取代基。
对于绝缘膜4021的形成方法没有特别的限制，而可以根据其材料采用以下方法：溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(例如，喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂机、幕涂机、刮刀涂布机等。在使用材料液形成绝缘层4021的情况下，也可以与焙烧工序同时进行IGZO半导体层的退火(300℃至400℃)。绝缘层4021的焙烧工序还用作IGZO半导体层的退火，使得可以高效地制造半导体装置。
像素电极层4030和对置电极层4031可以使用具有透光性的导电材料来形成，诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
还可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极层4030、对置电极层4031。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭导电聚合物。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
输入到另外形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各信号及电位是由FPC4018供给的。
在本实施方式中，连接端子电极4015使用与液晶元件4013所具有的像素电极层4030相同的导电膜形成，端子电极4016使用与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
图24A和24B示出另外形成信号线驱动电路4003并将其安装在第一衬底4001上的例子，但是本实施方式不局限于该结构。还可以另外形成扫描线驱动电路并安装，或者可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
图25示出作为使用应用本发明的一个实施方式的TFT衬底2600的半导体装置的液晶显示模块的一个例子。
图25示出液晶显示模块的一个例子，其中，利用密封材料2602把TFT衬底2600固定到对置衬底2601，并在TFT衬底2600和对置衬底2601之间设置包括TFT等的像素部2603、包括液晶层的显示元件2604和着色层2605来形成显示区。在进行彩色显示时需要着色层2605。在RGB系统的情况下，对于相应像素设置有分别对应于红色、绿色、蓝色的相应着色层。在对置衬底2601的外侧配置有偏振片2606，在TFT衬底2600的外侧配置有偏振片2607和漫射片2613。光源包括冷阴极管2610和反射板2611，电路衬底2612通过柔性布线板2609与TFT衬底2600的布线电路部2608连接，并且包括诸如控制电路及电源电路等的外部电路。偏振片和液晶层可以在两者之间具有延迟片的状态下进行层叠。
液晶显示模块可以采用TN(扭曲向列)模式、IPS(平面内转换)模式、FFS(边缘场转换)模式、MVA(多畴垂直取向)模式、PVA(垂直取向构型)模式、ASM(轴对称排列微胞)模式、OCB(光学补偿双折射)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式等。
通过上述工序，可以制造可靠性高的液晶显示面板作为半导体装置。
本实施方式可以与其他实施方式中任一个适当地组合。
实施方式11
在本实施方式中，示出发光显示装置的例子作为本发明的一个实施方式的半导体装置。在此，描述利用电致发光的发光元件作为显示装置所具有的显示元件。对利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行分类，一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以产生电流。由于这些载流子(电子和空穴)重新结合，发光有机化合物达到激发态。当发光有机化合物从激发态恢复到基态时发光。由于这种机理，该发光元件被称为电流激发型发光元件。
根据其元件结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有由电介质层夹住发光层并还利用电极夹住该发光层的结构，且其发光机理是利用金属离子的内层电子跃迁的定域型发光。注意，在以下描述中，使用有机EL元件作为发光元件。
图26示出可通过数字时间灰度方法驱动的像素结构的一个例子，作为应用本发明的一个实施方式的半导体装置的例子。
以下说明可通过数字时间灰度方法驱动的像素的结构及像素的工作。在此，示出在一个像素中使用两个将IGZO半导体层用于沟道形成区的n沟道晶体管的例子。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404及电容器6403。开关晶体管6401的栅极连接到扫描线6406。开关晶体管6401的第一电极(源电极及漏电极其中之一)连接到信号线6405，开关晶体管6401的第二电极(源电极及漏电极其中另一个)连接到驱动晶体管6402的栅极。驱动晶体管6402的栅极通过电容器6403连接到电源线6407，驱动晶体管6402的第一电极连接到电源线6407，驱动晶体管6402的第二电极连接到发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于共同电极6408。共同电极6408电连接到形成在同一衬底上的共同电位线。共同电极6408连接到共同电位线的部分可以是共同连接部，以获得图1A、图2A或图3A所示的结构。
注意，将发光元件6404的第二电极(共同电极6408)设定为低电源电位。低电源电位低于设定于电源线6407的高电源电位。作为低电源电位，例如可以设定GND或0V。由于将高电源电位和低电源电位之间的电位差施加到发光元件6404以使得发光元件6404中产生电流而发光，所以各电位需要经过调节，使得该高电源电位和低电源电位之间的电位差高于或等于发光元件6404的正向阈值电压。
注意，可以由驱动晶体管6402的栅极电容来代替而省略电容器6403。驱动晶体管6402的栅极电容可以在沟道形成区和栅电极之间形成。
在采用电压输入电压驱动方法的情况下，对驱动晶体管6402的栅极输入使驱动晶体管6402充分导通或截止的视频信号。也就是，使驱动晶体管6402在线性区工作，并且因此，对驱动晶体管6402的栅极施加比电源线6407的电压高的电压。注意，对信号线6405施加(电源线电压+驱动晶体管6402的Vth)以上的电压。
在采用模拟灰度方法代替数字时间灰度方法的情况下，通过以不同方式输入信号，可以使用与图26中相同的像素结构。
在使用模拟灰度方法的情况下，对驱动晶体管6402的栅极施加(发光元件6404的正向电压+驱动晶体管6402的Vth)以上的电压。发光元件6404的正向电压是指获得所希望的亮度时的电压，至少包括正向阈值电压。通过输入使驱动晶体管6402可以在饱和区中工作的视频信号，可以在发光元件6404中产生电流。为了使驱动晶体管6402可以在饱和区工作，电源线6407的电位高于驱动晶体管6402的栅极电位。由于视频信号为模拟信号，在发光元件6404中产生根据视频信号的电流，并且可以执行模拟灰度方法。
注意，像素结构不局限于图26所示的一种结构。例如，在图26所示的像素中可进一步包括开关、电阻器、电容器、晶体管或逻辑电路等。
接着，参照图27A至27C说明发光元件的结构。说明例如在使用n沟道驱动TFT的情况中的像素的截面结构。可以与实施方式4所示的薄膜晶体管类似的方式制造用于图27A至27C中所示的半导体装置的驱动TFT 7001、7011、7021，并且这些TFT是可靠性高的薄膜晶体管，每一个TFT包括：栅极绝缘层；源电极层；漏电极层；该栅极绝缘层、该源电极层及该漏电极层上的氧过剩型氧化物半导体层；以及用作源区及漏区的氧缺乏型氧化物半导体层。
为了取出发光元件发出的光，至少阳极或阴极需要透光。在衬底上形成薄膜晶体管及发光元件。发光元件可具有通过与衬底相对的面取出发光的顶部发射结构、通过衬底一侧的面取出发光的底部发射结构、或者通过衬底一侧的面及与衬底相对的面取出发光的双面发射结构。本说明书中公开的本发明的像素结构可以应用于具有这些发射结构中任一种的发光元件。
参照图27A说明具有顶部发射结构的发光元件。
图27A示出当驱动TFT 7001为n沟道TFT并且从发光元件7002发光到共同电极(阳极7005)一侧时的像素的截面图。在图27A中，发光元件7002的像素电极(阴极7003)和驱动TFT 7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。阴极7003可以使用各种导电材料来形成，只要它们的功函数小且反射光。例如，优选采用Ca、Al、CaF、MgAg、AlLi等。发光层7004可以采用单层或多层的叠层来形成。在发光层7004采用多层来形成时，通过在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层来形成发光层7004。不需要形成所有这些层。使用透光的导电膜形成阳极7005，例如：包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(也称为ITO)、氧化铟锌、或添加有氧化硅的氧化铟锡的膜。
由阴极7003及阳极7005夹有发光层7004的区域对应于发光元件7002。在图27A所示的像素的情况中，从发光元件7002发光如箭头所示那样到阳极7005一侧。
接着，参照图27B说明具有底部发射结构的发光元件。图27B示出在驱动TFT 7011是n沟道晶体管并且从发光元件7012发光到像素电极(阴极7013)一侧的情况下的像素的截面图。在图27B中，在与驱动TFT 7011电连接的透光的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、共同电极(阳极7015)。在阳极7015具有透光性的情况下，也可以覆盖阳极7015地形成用来反射光或遮光的遮光膜7016。与图27A的情况同样，对于阴极7013，可以使用各种材料，只要它们是功函数小的导电材料。形成的阴极7013具有可透过光的厚度(优选为5nm至30nm左右)。例如，可以将厚度为20nm的铝膜用作阴极7013。与图27A的情况类似，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图27A的情况同样地使用透光的导电材料形成。作为遮光膜7016，例如可以使用反射光的金属等，但是它不局限于金属膜。例如，也可以使用添加有黑色素的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域对应于发光元件7012。在图27B所示的像素的情况中，从发光元件7012发光如箭头所示那样到阴极7013一侧。
接着，参照图27C说明具有双面发射结构的发光元件。在图27C中，在与驱动TFT 7021电连接的透光的导电膜7027上形成发光元件7022的像素电极(阴极7023)，在阴极7023上按顺序层叠有发光层7024、共同电极(阳极7025)。与图27A的情况同样，阴极7023可以使用各种导电材料来形成，只要它们的功函数小。所形成的阴极7023具有能透过光的厚度。例如，可以将厚度为20nm的Al膜用作阴极7023。与图27A同样，发光层7024可以用单层或多个层的叠层构成。阳极7025可以与图27A的情况同样地使用透光的导电材料形成。
阴极7023、发光层7024和阳极7025彼此重叠的区域对应于发光元件7022。在图27C所示的像素的情况中，从发光元件7022发光，如箭头所示那样，到达阳极7025一侧和阴极7023一侧。
注意，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
在本实施方式中，示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是，也可以采用在驱动TFT和发光元件之间连接用于电流控制的TFT的结构。
本实施方式所示的半导体装置不局限于图27A至27C所示的结构，而可以基于根据本说明书中公开的发明的技术思想以各种方式来修改。
接着，参照图28A和28B说明作为本发明的半导体装置的一个实施方式的发光显示面板(也称为发光面板)的外观及截面。图28A示出一种面板的俯视图，其中利用密封材料将电特性高的薄膜晶体管密封在第一衬底与第二衬底之间，该薄膜晶体管包括形成在第一衬底上的栅极绝缘层、分别形成在源区及漏区上的源电极层和漏电极层、以及在该栅极绝缘层、该源电极层和该漏电极层上的IGZO半导体层。图28B示出沿着图28A的H-I线所取的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b以及扫描线驱动电路4504a、4504b与填料4507一起用密封材料4505密封在第一衬底4501和第二衬底4506之间。这样，优选使用气密性高且脱气少的保护膜(诸如贴合膜或紫外线固化树脂膜)或覆盖材料封装(封入)像素部4502、信号线驱动电路4503a、4503b以及扫描线驱动电路4504a、4504b，以免暴露于外部空气。
在第一衬底4501上形成的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b各包括多个薄膜晶体管，并且在图28B中，作为例子示出包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
薄膜晶体管4509、4510中的每一个是包括栅极绝缘层、分别形成在源区及漏区上的源电极层及漏电极层、以及在该栅极绝缘层、该源电极层及该漏电极层上的IGZO半导体层的电特性高的薄膜晶体管，并且可以采用实施方式4所示的薄膜晶体管170作为薄膜晶体管4509、4510。在本实施方式中，薄膜晶体管4509、4510是n沟道薄膜晶体管。
此外，参考标号4511标明发光元件。发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，发光元件4511的结构不局限于本实施方式所示的结构，本实施方式示出第一电极层4517、电致发光层4512、第二电极层4513的叠层结构。可以根据从发光元件4511取出光的方向等适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选的是，使用感光材料形成分隔壁4520，在第一电极层4517上具有开口，并且将开口部的侧壁形成为具有连续曲率的倾斜面。
电致发光层4512可以用单层或多个层的叠层构成。
可以在第二电极层4513及分隔壁4520上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件4511中。作为保护层，可以形成氮化硅膜、氮氧化硅膜、类金刚石的碳(DLC)膜等。
另外，从FPC 4518a、4518b向信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502提供各种信号及电位。
在本实施方式中，连接端子电极4515使用与发光元件4511所具有的第一电极层4517相同的导电膜形成，端子电极4516使用与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接到FPC 4518a所具有的端子。
位于从发光元件4511取出光的方向上的第二衬底需要具有透光性。在此情况下，使用诸如玻璃板、塑料板、聚酯膜或丙烯酸膜等的透光材料。
作为填料4507，除了诸如氮或氩之类的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。例如，可以使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本实施方式中，作为填料4507使用氮。
另外，若有需要，也可以在发光元件的发光面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、延迟片(四分之一波长片或二分之一波长片)或滤色片等的光学膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，以便通过表面上的凹凸来扩散反射光并降低眩光。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b可以与在另行准备的衬底上采用单晶半导体膜或多晶半导体膜形成的驱动电路一起安装。此外，也可以另外仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分并安装。本实施方式不局限于图28A和28B所示的结构。
通过上述工序，可以制造作为半导体装置的可靠性高的显示装置(显示面板)。
本实施方式可以与其他实施方式中的任一个适当地组合。
实施方式12
本发明的半导体装置的一个实施方式可以应用于电子纸。电子纸可以用于各种领域的电子设备，只要它们能够显示数据。例如，可以将电子纸应用于电子书籍(电子书)阅读器、招贴、列车等的交通工具中的广告、如信用卡等的各种卡的显示等。图29A和29B以及图30示出电子设备的例子。
图29A示出使用电子纸制造的招贴2631。在广告媒体是纸的印刷物的情况下，用人力来替换广告，但是，通过使用应用本发明的一个实施方式的电子纸，则可以在短时间内改变广告的显示。此外，可以稳定地显示图像而不会失真。注意，招贴可以配置成以无线方式收发数据。
图29B示出如列车等的交通工具中的广告2632。在广告媒体是纸的印刷物的情况下，用人力来替换广告，但是，通过使用应用本发明的一个实施方式的电子纸，则可在短时间内不需要许多人力地改变广告显示。此外，可以稳定地显示图像而不会失真。注意，交通工具中的广告可以配置成以无线方式收发数据。
图30示出电子书籍阅读器2700的一个例子。例如，电子书籍阅读器2700包括两个壳体，即壳体2701及壳体2703。壳体2701及壳体2703用铰链2711组合在一起，使得可以以该铰链2711为轴来开闭电子书籍阅读器2700。采用这种结构，可以如纸质书籍那样来操作电子书籍阅读器2700。
壳体2701中组装有显示部2705，而壳体2703组装有显示部2707。显示部2705及显示部2707可以配置成显示一个图像或不同图像。在显示部2705及显示部2707显示不同图像的情况下，例如，在右边的显示部(图30中的显示部2705)可以显示文本，而在左边的显示部(图30中的显示部2707)可以显示图形。
图30示出壳体2701具备操作部等的例子。例如，壳体2701具备电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，也可以在设置了显示部的壳体的面上设置键盘、定位装置等。另外，可以在壳体的背面或侧面上设置外部连接端子(耳机端子、USB端子、可与诸如AC适配器及USB电缆之类的各种电缆连接的端子、等等)、记录媒体插入部等。再者，电子书籍阅读器2700也可以具有电子词典的功能。
电子书籍阅读器2700可以配置成以无线方式收发数据。还可以采用以无线的方式从电子书籍服务器购买和下载所希望的书籍数据等的结构。
实施方式13
根据本发明的一个实施方式的半导体装置可以应用于各种电子设备(包括游戏机)。电子设备的例子包括电视装置(也称为电视或电视接收机)、计算机等的监视器、如数码相机或数码摄像机之类的相机、数码相框、移动电话手机(也称为移动电话或移动电话装置)、便携式游戏操纵台、便携式信息终端、音频再现装置、如弹珠机等的大型游戏机等。
图31A示出电视装置9600的一个例子。在电视装置9600中，壳体9601组装有显示部9603。显示部9603可以显示图像。此外，在此利用支架9605支撑壳体9601。
可以通过壳体9601的操作开关或分开的遥控器9610操作电视装置9600。通过遥控器9610的操作键9609可以控制频道及音量，使得可以控制显示部9603上显示的图像。此外，也可以在遥控器9610中设置用于显示从遥控器9610输出的数据的显示部9607。
注意，电视装置9600具备接收机及调制解调器等。可以通过接收机接收一般的电视广播。再者，当电视装置9600经由调制解调器通过有线或无线连接连接到通信网络时，可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间)的数据通信。
图31B示出数码相框9700的一个例子。例如，在数码相框9700中，壳体9701中组装有显示部9703。显示部9703可以显示各种图像，例如，显示部9703可显示使用数码相机等拍摄的图像数据，并且可以发挥与一般的相框同样的功能。
注意，数码相框9700具备操作部、外部连接端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录媒体插入部等。虽然这些组件可以设置到上面设置了显示部的面上，但是对于数码相框9700的设计来说，优选将它们设置在侧面或背面。例如，在数码相框的记录介质插入部中插入储存有使用数码相机拍摄的图像数据的存储器，由此可传递图像数据，然后将其显示于显示部9703上。
数码相框9700可以配置成以无线的方式收发数据。可以采用以无线的方式传递所希望的图像数据以进行显示的结构。
图32A示出一种便携式游戏机，包括壳体9881和壳体9891这两个壳体，并且通过连接部9893连接，使得可以开闭便携式游戏机。壳体9881安装有显示部9882，并且壳体9891安装有显示部9883。另外，图32A所示的便携式游戏机还具备扬声器部9884、记录媒体插入部9886、LED灯9890、输入单元(操作键9885，连接端子9887，具有测定力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流速、湿度、梯度、振动、气味或红外线的功能的传感器9888，以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构。便携式游戏机可以具有适当地设置有其它附属设备的结构，只要至少设置根据本发明的一个实施方式的半导体装置。图32A所示的便携式游戏机具有如下功能：读出储存在记录媒体中的程序或数据并将其显示在显示部上；以及通过无线通信与其他便携式游戏机共享信息。注意，图32A所示的便携式游戏机的功能不局限于以上所述那些功能，便携式游戏机可以具有各种各样的功能。
图32B示出作为大型游戏机的自动贩卖机9900的一个例子。在自动贩卖机9900中，在壳体9901中安装有显示部9903。另外，自动贩卖机9900还具备诸如起动杆和停止开关等的操作单元、投币口、扬声器等。当然，自动贩卖机9900的结构不局限于上述结构。自动贩卖机可以具有适当地设置有其它附属设备的结构，只要至少设置根据本发明的一个实施方式的半导体装置。
图33示出移动电话手机1000的一个例子。移动电话手机1000具备安装在壳体1001中的显示部1002，还具备操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
当图33所示的移动电话手机1000的显示部1002用手指等触摸时，可把数据输入到移动电话手机1000中。此外，可以用手指等触摸显示部1002来进行诸如打电话和文本输入等操作。
显示部1002主要有三个屏幕模式。第一模式是主要用于显示图像的显示模式，第二模式是主要用于输入如文本等的数据的输入模式，第三模式是显示和输入模式，这是两个模式的组合，即，显示模式与输入模式的组合。
例如，在打电话或文本输入的情况下，为显示部1002选择主要用于输入文本的文本输入模式，使得可以输入在屏幕上显示的字符。在此情况下，优选的是，在显示部1002的屏幕的几乎所有区域中显示键盘或号码按钮。
当在移动电话手机1000的内部设置包括诸如陀螺仪或加速度传感器等检测倾斜度的传感器的检测装置时，通过确定移动电话手机1000的方向(移动电话1000的长侧还是短侧是其底部)，可以对显示部1002的屏幕上的显示进行自动切换。
通过触摸显示部1002或使用壳体1001的操作按钮1003来切换屏幕模式。或者，可以根据显示在显示部1002上的图像的种类来切换屏幕模式。例如，当要显示在显示部上的图像信号为动态图像数据时，将屏幕模式切换成显示模式。当该信号为文本数据时，将屏幕模式切换成输入模式。
另外，在输入模式中，当在检测显示部1002中的光传感器所检测的信号的同时，在一定时期中没有通过触摸显示部1002来进行输入时，可以控制屏幕模式以便从输入模式切换成显示模式。
还可以将显示部1002用作图像传感器。例如，当通过手掌或手指触摸显示部1002时，拍摄掌纹、指纹等的图像，从而可以进行个人识别。此外，通过在显示部中设置发射近红外光的背光或感测光源，可以拍摄手指静脉、手掌静脉等的图像。
本申请基于2008年9月19日在日本专利局提交的日本专利申请序列号2008-241557，在此引用其全部内容作为参考。

Claims (15)

1. 一种显示装置，包括：
具有像素部和共同连接部的第一衬底；
具有第一导电层的第二衬底；以及
插入所述第一衬底和所述第二衬底之间的导电粒子，
其中，所述像素部包括：
所述第一衬底上的栅电极；
所述栅电极上的第一绝缘层；
所述第一绝缘层上的第一氧化物半导体层和第二氧化物半导体层；
所述第一氧化物半导体层上的第二导电层；
所述第二氧化物半导体层上的第三导电层；
所述第二导电层及第三导电层和所述第一绝缘层上的第三氧化物半导体层；
具有形成在所述第三导电层上的第一接触孔的第二绝缘层，所述第二绝缘层在所述第二导电层及第三导电层和所述第三氧化物半导体层上；以及
在所述第二绝缘层上并通过所述第一接触孔电连接到所述第三导电层的第四导电层，
其中，所述共同连接部包括：
所述第一衬底上的第三绝缘层，所述第三绝缘层使用与所述第一绝缘层相同的材料形成；
所述第三绝缘层上的第四氧化物半导体层，所述第四氧化物半导体层使用与所述第一氧化物半导体层及第二氧化物半导体层相同的材料形成；
所述第四氧化物半导体层上的第五导电层，所述第五导电层使用与所述第二导电层及第三导电层相同的材料形成；
所述第二绝缘层具有形成在所述第五导电层上的第二接触孔；以及
在所述第二绝缘层上并通过所述第二接触孔电连接到所述第五导电层的第六导电层，所述第六导电层使用与所述第四导电层相同的材料形成，
其中，所述共同连接部中的所述第六导电层通过所述导电粒子电连接到所述第一导电层。
2. 根据权利要求1所述的显示装置，其中所述第三氧化物半导体层的氧浓度高于所述第一氧化物半导体层及第二氧化物半导体层的氧浓度。
3. 根据权利要求1所述的显示装置，其中所述第三氧化物半导体层的电导率低于所述第一氧化物半导体层及第二氧化物半导体层的电导率。
4. 根据权利要求1所述的显示装置，其中所述第三氧化物半导体层是氧过剩型，并且所述第一氧化物半导体层及第二氧化物半导体层是氧缺乏型。
5. 根据权利要求1所述的显示装置，其中所述第一氧化物半导体层、所述第二氧化物半导体层及所述第三氧化物半导体层包含铟、镓及锌。
6. 一种显示装置，包括：
具有像素部和共同连接部的第一衬底；
具有第一导电层的第二衬底；以及
插入所述第一衬底和所述第二衬底之间的导电粒子，
其中，所述像素部包括：
所述第一衬底上的栅电极；
所述栅电极上的第一绝缘层；
所述第一绝缘层上的第一氧化物半导体层和第二氧化物半导体层；
所述第一氧化物半导体层上的第二导电层；
所述第二氧化物半导体层上的第三导电层；
所述第二导电层及第三导电层和所述第一绝缘层上的第三氧化物半导体层；
具有形成在所述第三导电层上的第一接触孔的第二绝缘层，所述第二绝缘层在所述第二导电层及第三导电层和所述第三氧化物半导体层上；以及
在所述第二绝缘层上并通过所述第一接触孔电连接到所述第三导电层的第四导电层，
其中，所述共同连接部包括：
所述第一衬底上的第五导电层，所述第五导电层使用与所述栅电极相同的材料形成；
所述第五导电层上的第三绝缘层，所述第三绝缘层使用与所述第一绝缘层相同的材料形成；
所述第二绝缘层在所述第三绝缘层上，所述第三绝缘层及第二绝缘层具有形成在所述第五导电层上的第二接触孔；以及
在所述第二绝缘层上并通过所述第二接触孔电连接到所述第五导电层的第六导电层，所述第六导电层使用与所述第四导电层相同的材料形成，
其中，所述共同连接部中的所述第六导电层通过所述导电粒子电连接到所述第一导电层。
7. 根据权利要求6所述的显示装置，其中所述第三氧化物半导体层的氧浓度高于所述第一氧化物半导体层及第二氧化物半导体层的氧浓度。
8. 根据权利要求6所述的显示装置，其中所述第三氧化物半导体层的电导率低于所述第一氧化物半导体层及第二氧化物半导体层的电导率。
9. 根据权利要求6所述的显示装置，其中所述第三氧化物半导体层是氧过剩型，并且所述第一氧化物半导体层及第二氧化物半导体层是氧缺乏型。
10. 根据权利要求6所述的显示装置，其中所述第一氧化物半导体层、所述第二氧化物半导体层及所述第三氧化物半导体层包含铟、镓及锌。
11. 一种显示装置，包括：
具有像素部和共同连接部的第一衬底；
具有第一导电层的第二衬底；以及
插入所述第一衬底和所述第二衬底之间的导电粒子，
其中，所述像素部包括：
所述第一衬底上的栅电极；
所述栅电极上的第一绝缘层；
所述第一绝缘层上的第一氧化物半导体层和第二氧化物半导体层；
所述第一氧化物半导体层上的第二导电层；
所述第二氧化物半导体层上的第三导电层；
所述第二导电层及第三导电层和所述第一绝缘层上的第三氧化物半导体层；
具有形成在所述第三导电层上的第一接触孔的第二绝缘层，所述第二绝缘层在所述第二导电层及第三导电层和所述第三氧化物半导体层上；以及
在所述第二绝缘层上并通过所述第一接触孔电连接到所述第三导电层的第四导电层，
其中，所述共同连接部包括：
所述第一衬底上的第五导电层，所述第五导电层使用与所述栅电极相同的材料形成；
所述第五导电层上的第三绝缘层，所述第三绝缘层使用与所述第一绝缘层相同的材料形成；
所述第三绝缘层上的第四氧化物半导体层，所述第四氧化物半导体层使用与所述第一氧化物半导体层及第二氧化物半导体层相同的材料形成；
所述第四氧化物半导体层上的第六导电层，所述第六导电层使用与所述第二导电层及第三导电层相同的材料形成；
所述第二绝缘层具有形成在所述第六导电层上的第二接触孔；以及
在所述第二绝缘层上并通过所述第二接触孔电连接到所述第六导电层的第七导电层，所述第七导电层使用与所述第四导电层相同的材料形成，
其中，所述共同连接部中的所述第七导电层通过所述导电粒子电连接到所述第一导电层。
12. 根据权利要求11所述的显示装置，其中所述第三氧化物半导体层的氧浓度高于所述第一氧化物半导体层及第二氧化物半导体层的氧浓度。
13. 根据权利要求11所述的显示装置，其中所述第三氧化物半导体层的电导率低于所述第一氧化物半导体层及第二氧化物半导体层的电导率。
14. 根据权利要求11所述的显示装置，其中所述第三氧化物半导体层是氧过剩型，并且所述第一氧化物半导体层及第二氧化物半导体层是氧缺乏型。
15. 根据权利要求11所述的显示装置，其中所述第一氧化物半导体层、所述第二氧化物半导体层及所述第三氧化物半导体层包含铟、镓及锌。
CN200980137845.2A 2008-09-19 2009-08-31 显示装置及其制造方法 Expired - Fee Related CN102160105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410186936.8A CN104134673B (zh) 2008-09-19 2009-08-31 显示装置及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-241557 2008-09-19
JP2008241557 2008-09-19
PCT/JP2009/065546 WO2010032639A1 (en) 2008-09-19 2009-08-31 Display device and manufacturing method of the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410186936.8A Division CN104134673B (zh) 2008-09-19 2009-08-31 显示装置及其制造方法

Publications (2)

Publication Number Publication Date
CN102160105A CN102160105A (zh) 2011-08-17
CN102160105B true CN102160105B (zh) 2014-06-11

Family

ID=42036715

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200980137845.2A Expired - Fee Related CN102160105B (zh) 2008-09-19 2009-08-31 显示装置及其制造方法
CN201410186936.8A Active CN104134673B (zh) 2008-09-19 2009-08-31 显示装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410186936.8A Active CN104134673B (zh) 2008-09-19 2009-08-31 显示装置及其制造方法

Country Status (6)

Country Link
US (1) US8427595B2 (zh)
JP (11) JP5288625B2 (zh)
KR (6) KR101622978B1 (zh)
CN (2) CN102160105B (zh)
TW (1) TWI502703B (zh)
WO (1) WO2010032639A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952380B2 (en) 2011-10-27 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9029852B2 (en) 2011-09-29 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9105734B2 (en) 2011-10-27 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9219160B2 (en) 2011-09-29 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN110400754A (zh) * 2018-04-25 2019-11-01 南京中电熊猫平板显示科技有限公司 一种氧化物半导体薄膜晶体管的制造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102187427B1 (ko) * 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN102160105B (zh) * 2008-09-19 2014-06-11 株式会社半导体能源研究所 显示装置及其制造方法
KR101831167B1 (ko) 2008-09-19 2018-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5525224B2 (ja) 2008-09-30 2014-06-18 株式会社半導体エネルギー研究所 表示装置
KR101218090B1 (ko) 2009-05-27 2013-01-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR102416978B1 (ko) 2009-07-10 2022-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101470785B1 (ko) 2009-09-24 2014-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
WO2011043163A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101820973B1 (ko) * 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR102142450B1 (ko) 2009-10-30 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101481399B1 (ko) * 2009-12-18 2015-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102008754B1 (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
US9305496B2 (en) 2010-07-01 2016-04-05 Semiconductor Energy Laboratory Co., Ltd. Electric field driving display device
CN103003743A (zh) * 2010-07-21 2013-03-27 夏普株式会社 有源矩阵基板及其制造方法和液晶显示面板
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
CN103299448B (zh) * 2010-09-29 2016-09-07 Posco公司 使用辊形状母基板的柔性电子器件的制造方法、柔性电子器件及柔性基板
KR101749387B1 (ko) 2010-12-03 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI621121B (zh) * 2011-01-05 2018-04-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TWI446545B (zh) 2011-08-30 2014-07-21 Au Optronics Corp 顯示面板之薄膜電晶體及其製作方法
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR20140074384A (ko) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9360718B2 (en) 2012-03-30 2016-06-07 Sharp Kabushiki Kaisha Liquid crystal display panel
US8900938B2 (en) * 2012-07-02 2014-12-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate and LCD device
KR102262323B1 (ko) 2012-07-20 2021-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
DE102016206922A1 (de) * 2015-05-08 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Touchscreen
KR102440559B1 (ko) 2015-06-03 2022-09-06 삼성디스플레이 주식회사 액정 표시 장치 및 액정 표시 장치의 제조 방법
CN106558620B (zh) * 2015-09-29 2021-09-07 联华电子股份有限公司 半导体元件及其形成方法
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
CN108701432B (zh) * 2016-02-26 2021-02-26 夏普株式会社 显示面板用基板的制造方法
JP2017168548A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
WO2017212983A1 (ja) * 2016-06-07 2017-12-14 マクセル株式会社 放送受信装置
KR20180004488A (ko) * 2016-07-04 2018-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN110718561A (zh) * 2019-10-23 2020-01-21 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板

Family Cites Families (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687466B2 (ja) * 1988-07-13 1994-11-02 株式会社精工舎 シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP3272873B2 (ja) * 1994-08-15 2002-04-08 株式会社東芝 液晶表示装置
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09244055A (ja) * 1996-03-14 1997-09-19 Hitachi Ltd 液晶表示装置
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JPH1195255A (ja) * 1997-09-24 1999-04-09 Toshiba Corp 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置
JP3536639B2 (ja) * 1998-01-09 2004-06-14 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3139549B2 (ja) * 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP3916349B2 (ja) * 1999-06-15 2007-05-16 株式会社アドバンスト・ディスプレイ 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001109014A (ja) * 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP4963140B2 (ja) 2000-03-02 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
JP4777500B2 (ja) * 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR100695303B1 (ko) * 2000-10-31 2007-03-14 삼성전자주식회사 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3838047B2 (ja) * 2000-12-06 2006-10-25 セイコーエプソン株式会社 電気光学装置、および、その製造方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003069028A (ja) 2001-08-27 2003-03-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100878265B1 (ko) * 2001-11-21 2009-01-13 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6630685B1 (en) * 2002-06-24 2003-10-07 Micron Technology, Inc. Probe look ahead: testing parts not currently under a probehead
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100951351B1 (ko) 2003-04-22 2010-04-08 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 전기 영동 표시장치
KR100598737B1 (ko) 2003-05-06 2006-07-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101039022B1 (ko) * 2004-02-11 2011-06-03 삼성전자주식회사 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP3884024B2 (ja) 2004-03-30 2007-02-21 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7470604B2 (en) * 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR100686345B1 (ko) * 2004-10-27 2007-02-22 삼성에스디아이 주식회사 평판표시소자 및 그 제조방법
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100889796B1 (ko) * 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100998527B1 (ko) * 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP2006178426A (ja) * 2004-11-24 2006-07-06 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP5091391B2 (ja) * 2005-07-21 2012-12-05 株式会社ジャパンディスプレイセントラル 表示装置及びその製造方法
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101283444B (zh) * 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR101201068B1 (ko) * 2005-12-20 2012-11-14 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR20070070382A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20070071324A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5103742B2 (ja) 2006-01-23 2012-12-19 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
JP5000290B2 (ja) * 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015472B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008003118A (ja) 2006-06-20 2008-01-10 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
JP2008003134A (ja) * 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5145676B2 (ja) 2006-09-15 2013-02-20 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR101365673B1 (ko) * 2006-11-24 2014-02-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 기판 및이의 제조방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP4785721B2 (ja) 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
JP2008145768A (ja) * 2006-12-11 2008-06-26 Sharp Corp アクティブマトリクス基板
US8058675B2 (en) * 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
KR100922802B1 (ko) * 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102187427B1 (ko) * 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN102160105B (zh) * 2008-09-19 2014-06-11 株式会社半导体能源研究所 显示装置及其制造方法
KR101831167B1 (ko) * 2008-09-19 2018-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029852B2 (en) 2011-09-29 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9219160B2 (en) 2011-09-29 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952380B2 (en) 2011-10-27 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9105734B2 (en) 2011-10-27 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN110400754A (zh) * 2018-04-25 2019-11-01 南京中电熊猫平板显示科技有限公司 一种氧化物半导体薄膜晶体管的制造方法
CN110400754B (zh) * 2018-04-25 2022-03-08 南京京东方显示技术有限公司 一种氧化物半导体薄膜晶体管的制造方法

Also Published As

Publication number Publication date
KR20160137684A (ko) 2016-11-30
TWI502703B (zh) 2015-10-01
WO2010032639A1 (en) 2010-03-25
KR101760341B1 (ko) 2017-07-21
JP2010097212A (ja) 2010-04-30
JP2017078867A (ja) 2017-04-27
KR20140110106A (ko) 2014-09-16
JP7141476B2 (ja) 2022-09-22
CN104134673A (zh) 2014-11-05
KR20110076916A (ko) 2011-07-06
JP5476501B2 (ja) 2014-04-23
JP5903514B2 (ja) 2016-04-13
KR101874327B1 (ko) 2018-07-05
US20100072469A1 (en) 2010-03-25
JP5288625B2 (ja) 2013-09-11
JP6258455B2 (ja) 2018-01-10
KR101911386B1 (ko) 2018-12-19
JP2015200892A (ja) 2015-11-12
JP2019207416A (ja) 2019-12-05
KR101622981B1 (ko) 2016-05-20
US8427595B2 (en) 2013-04-23
KR20170086130A (ko) 2017-07-25
KR20160055964A (ko) 2016-05-18
CN104134673B (zh) 2017-04-12
JP2016167059A (ja) 2016-09-15
JP2022184917A (ja) 2022-12-13
JP2023174660A (ja) 2023-12-08
KR20180077301A (ko) 2018-07-06
JP2018077484A (ja) 2018-05-17
CN102160105A (zh) 2011-08-17
JP2014134804A (ja) 2014-07-24
JP7352707B2 (ja) 2023-09-28
JP2021092799A (ja) 2021-06-17
JP7577811B2 (ja) 2024-11-05
KR101681882B1 (ko) 2016-12-05
KR101622978B1 (ko) 2016-05-20
JP2013178577A (ja) 2013-09-09
JP5739555B2 (ja) 2015-06-24
TW201023315A (en) 2010-06-16
JP6058841B2 (ja) 2017-01-11

Similar Documents

Publication Publication Date Title
CN102160105B (zh) 显示装置及其制造方法
US20210288210A1 (en) Semiconductor device and method for manufacturing the same
CN102160104B (zh) 半导体装置
CN102160184B (zh) 显示装置
CN102150191B (zh) 显示装置
US8501555B2 (en) Semiconductor device and manufacturing method thereof
CN104332472B (zh) 显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140611

CF01 Termination of patent right due to non-payment of annual fee