[go: up one dir, main page]

CN102237373B - 面板、形成面板的方法、薄膜晶体管和显示面板 - Google Patents

面板、形成面板的方法、薄膜晶体管和显示面板 Download PDF

Info

Publication number
CN102237373B
CN102237373B CN201110125831.8A CN201110125831A CN102237373B CN 102237373 B CN102237373 B CN 102237373B CN 201110125831 A CN201110125831 A CN 201110125831A CN 102237373 B CN102237373 B CN 102237373B
Authority
CN
China
Prior art keywords
electrode
sidewall
diaphragm
oxide semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110125831.8A
Other languages
English (en)
Other versions
CN102237373A (zh
Inventor
柳慧英
李进元
李禹根
卞喜准
朱迅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102237373A publication Critical patent/CN102237373A/zh
Application granted granted Critical
Publication of CN102237373B publication Critical patent/CN102237373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种面板、一种形成面板的方法、一种薄膜晶体管和一种显示面板。一种包括薄膜晶体管的面板包括：基底；光阻挡层，位于所述基底上；第一保护膜，位于所述光阻挡层上；第一电极和第二电极，位于所述第一保护膜上；氧化物半导体层，位于所述第一保护膜的在所述第一电极和所述第二电极之间暴露的部分上；绝缘层；第三电极，与所述氧化物半导体层叠置，且位于所述绝缘层上；第四电极，位于所述绝缘层上。所述光阻挡层包括第一侧壁，所述第一保护膜包括第二侧壁。所述第一侧壁和所述第二侧壁沿基本相同的线设置。

Description

面板、形成面板的方法、薄膜晶体管和显示面板
技术领域
本发明涉及一种薄膜晶体管、一种薄膜晶体管面板及其制造方法。
背景技术
诸如液晶显示器(LCD)或有机发光显示器(OLED)的平板显示器通常包括多个像素。像素以矩阵形式布置在诸如玻璃或塑料的绝缘基底上。每个像素包括成对的场发生电极和设置在每对场发生电极之间的电光有源层，例如液晶分子或发光层。
像素电极(即，成对的场发生电极中的一个电极)可以连接到开关元件，开关元件将电信号传输到像素电极。电光有源层将电信号转换为光信号，从而显示图像。
在平板显示器中，多个薄膜晶体管(TFT)通常用于开关元件。每个TFT通常包括接收开关信号的栅电极、接收数据信号的源电极和将数据信号输出到像素电极的漏电极。TFT包括设置在源电极和漏电极之间的半导体层。通常，已经使用非晶硅层作为半导体层。近来，需要具有高质量(例如，高驱动速度)的TFT来实现具有大尺寸和高分辨率的特征的显示装置。因此，可以使用氧化物半导体层来代替非晶硅层。通常，沉积多个层，然后例如使用掩模通过光刻工艺进行图案化，由此制造TFT。如果使用氧化物半导体层制造TFT，则氧化物半导体层会由于随后的图案化工艺而被损坏，由此导致TFT劣化。
发明内容
本发明的示例性实施例提供了一种薄膜晶体管(TFT)，所述TFT可以具有损坏减小的氧化物半导体层。
本发明的示例性实施例提供了一种TFT及其制造方法，以防止掩模数量增加。
本发明的示例性实施例提供了一种可以减少制造时间并降低制造成本的TFT及其制造方法。
本发明的附加特征将在下面的说明书中进行说明，并部分地根据说明书将是明显的，或者可以由本发明的实施而明了。
本发明的示例性实施例提供了一种薄膜晶体管(TFT)面板，其中，在减少光刻工艺数量的情况下，可以减小或防止对TFT的氧化物半导体层的损坏。
本发明的附加特征将在下面的说明书中进行说明，并部分地根据说明书将是明显的，或者可以由本发明的实施而明了。
本发明的示例性实施例公开了一种包括薄膜晶体管的面板。所述面板包括：基底；光阻挡层，位于所述基底上；第一保护膜，位于所述光阻挡层上；第一电极和第二电极，位于所述第一保护膜上；氧化物半导体层，位于所述第一保护膜的在所述第一电极和所述第二电极之间暴露的部分上；绝缘层；第三电极，与所述氧化物半导体层叠置且位于所述绝缘层上；第四电极，位于所述绝缘层上。
所述光阻挡层包括第一侧壁，所述第一保护膜包括第二侧壁。所述第一电极包括第三侧壁，所述第二电极包括第四侧壁，并且所述第二电极与所述第一电极隔开。所述氧化物半导体层设置在所述第一电极和所述第二电极的至少一部分上。所述绝缘层设置在所述氧化物半导体层、所述第一电极和所述第二电极、所述第一侧壁、所述第二侧壁、所述第三侧壁和所述第四侧壁上。所述第四电极连接到所述第二电极。所述第一侧壁和所述第二侧壁的至少一些部分沿基本相同的线设置。
本发明的示例性实施例还公开了一种用于形成包括薄膜晶体管的面板的方法。所述方法包括：在基底上形成光阻挡层；在所述光阻挡层上形成第一保护膜；在所述第一保护膜上形成彼此隔开的第一电极和第二电极；在所述第一保护膜的在所述第一电极和所述第二电极之间暴露的部分上及在所述第一电极和所述第二电极的至少一部分上形成氧化物半导体层；在所述氧化物半导体层、所述第一电极和所述第二电极上形成绝缘层；形成与所述氧化物半导体层叠置且位于所述绝缘层上的第三电极；在所述绝缘层上形成连接到所述第二电极的第四电极。使用单个掩模形成所述光阻挡层、所述第一保护膜、所述第一电极和所述第二电极。
本发明的示例性实施例还公开了一种包括薄膜晶体管的面板。所述面板包括：基底；光阻挡层，位于所述基底上；第一保护膜，位于所述光阻挡层上；氧化物半导体层，位于所述第一保护膜上；第一电极和第二电极，所述第一电极和所述第二电极彼此隔开并位于所述氧化物半导体层上；绝缘层；第三电极，与所述氧化物半导体层叠置并位于所述绝缘层上；第四电极，位于所述绝缘层上。
所述光阻挡层包括第一侧壁，所述第一保护膜包括第二侧壁。所述氧化物半导体层包括第三侧壁。所述第一电极包括第四侧壁，所述第二电极包括第五侧壁。所述绝缘层设置在所述第一电极、所述第二电极、所述第一侧壁、所述第二侧壁、所述第三侧壁、所述第四侧壁和所述第五侧壁上。所述第四电极连接到所述第二电极。所述第一侧壁、所述第二侧壁和所述第三侧壁的至少一些部分沿基本相同的线设置。
本发明的示例性实施例还公开了一种用于形成包括薄膜晶体管的面板的方法。所述方法包括：在基底上形成光阻挡层；在所述光阻挡层上形成第一保护膜；在所述第一保护膜上形成氧化物半导体层；在所述氧化物半导体层上形成彼此隔开的第一电极和第二电极；在所述氧化物半导体层、所述第一电极和所述第二电极上形成绝缘层；形成与所述氧化物半导体层叠置且位于所述绝缘层上的第三电极；在所述绝缘层上形成第四电极。所述第四电极连接到所述第二电极。使用单个掩模形成所述光阻挡层、所述第一保护膜、所述氧化物半导体层、所述第一电极和所述第二电极。
本发明的示例性实施例还公开了一种包括薄膜晶体管的面板。所述面板包括：基底；第一保护膜，位于所述基底上；第一电极和第二电极，位于所述第一保护膜上；氧化物半导体层，位于所述第一电极和所述第二电极上；绝缘层，位于所述氧化物半导体层上；第三电极，与所述氧化物半导体层叠置且位于所述绝缘层上；第四电极，位于所述绝缘层上。
所述第一电极和所述第二电极彼此隔开，以暴露所述第一保护膜的一部分。所述氧化物半导体层设置在所述第一保护膜的被暴露的部分上。所述第四电极连接到所述第二电极。所述第一保护膜包括不透明氧化硅、不透明氮化硅，或者包括不透明氧化硅和不透明氮化硅两者。
本发明的示例性实施例还公开了一种用于形成包括薄膜晶体管的面板的方法。所述方法包括：在基底上形成第一保护膜；在所述第一保护膜上形成第一电极和第二电极，所述第一电极和所述第二电极彼此隔开，以暴露所述第一保护膜的一部分；在所述第一电极、所述第二电极和所述第一保护膜的被暴露的部分上形成氧化物半导体层；在所述氧化物半导体层、所述第一电极和所述第二电极上形成绝缘层；在所述绝缘层上形成第三电极；在所述绝缘层上形成第四电极，所述第四电极连接到所述第二电极。通过控制氮气或氧气的分压将所述第一保护膜形成为是不透明的。
本发明的示例性实施例还公开了一种薄膜晶体管。所述薄膜晶体管包括：基底；光阻挡层，位于所述基底上，所述光阻挡层包括第一侧壁；第一保护膜，位于所述光阻挡层上，所述第一保护膜包括第二侧壁；第一电极和第二电极，位于所述第一保护膜上且彼此隔开，所述第一电极包括第三侧壁，所述第二电极包括第四侧壁；氧化物半导体层，位于所述第一保护膜的在所述第一电极和所述第二电极之间暴露的部分上且位于所述第一电极和所述第二电极的至少一部分上；绝缘层，位于所述氧化物半导体层、所述第一电极、所述第二电极、所述第一例壁、所述第二侧壁、所述第三侧壁和所述第四侧壁上；第三电极，与所述氧化物半导体层叠置且位于所述绝缘层上。所述第一侧壁和所述第二侧壁的至少一些部分沿基本相同的线设置。
本发明的示例性实施例还公开了一种薄膜晶体管。所述薄膜晶体管包括：基底；光阻挡层，位于所述基底上，所述光阻挡层包括第一侧壁；第一保护膜，位于所述光阻挡层上，所述第一保护膜包括第二侧壁；氧化物半导体层，位于所述第一保护膜上，所述氧化物半导体层包括第三侧壁；第一电极和第二电极彼此隔开且位于所述氧化物半导体层上，所述第一电极包括第四侧壁，所述第二电极包括第五侧壁；绝缘层，位于所述第一电极、所述第二电极以及所述第一侧壁、所述第二侧壁、所述第三侧壁、所述第四侧壁和所述第五侧壁上；第三电极，与所述氧化物半导体层叠置，且位于所述绝缘层上。所述第一侧壁、所述第二侧壁和所述第三侧壁的至少一些部分沿基本相同的线设置。
本发明的示例性实施例还公开了一种薄膜晶体管。所述薄膜晶体管包括：基底；第一保护膜，位于所述基底上；第一电极和第二电极，位于所述第一保护膜上，所述第一电极和所述第二电极彼此隔开，以暴露所述第一保护膜的一部分；氧化物半导体层，位于所述第一保护膜的被暴露的部分上，且位于所述第一电极和所述第二电极的至少一部分上；绝缘层，位于所述氧化物半导体层、所述第一电极和所述第二电极上；第三电极，与所述氧化物半导体层叠置，且位于所述绝缘层上。所述第一保护膜包括不透明氧化硅、不透明氮化硅，或者包括不透明氧化硅和不透明氮化硅两者。
应当理解的是，以上概括性描述和以下详细描述是示例性的和说明性的，并且旨在提供所要求保护的本发明的进一步说明。
附图说明
附图对本发明的实施例进行举例说明，并与描述一起来解释本发明的原理，包括附图以提供对本发明的进一步理解，附图并入到本说明书中，并构成本说明书的一部分。
图1是根据本发明示例性实施例的薄膜晶体管(TFT)面板的平面图。
图2A和图2B是分别沿图1中的IIA-IIA′线和IIB-IIB′线截取的剖视图。
图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A和图11A以及图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B和图11B是分别示出用于制造图2A和图2B中的TFT面板的步骤的剖视图。
图12是根据本发明示例性实施例的在图2中由虚线“E”圈出的区域的放大详细示图。
图13A和图13B是根据本发明另一示例性实施例的TFT面板的剖视图。
图14A和图14B是根据本发明另一示例性实施例的TFT面板的剖视图。
图15是根据本发明另一示例性实施例的TFT面板的平面图。
图16A和图16B是分别沿图15中的XVIA-XVIA′线和XVIB-XVIB′线截取的剖视图。
图17是根据本发明另一示例性实施例的TFT面板的平面图。
图18A和图18B是分别沿图17中的XVIIIA-XVIIIA′线和XVIIIB-XVIIIB′线截取的剖视图。
图19A、图20A、图21A和图22A以及图19B、图20B、图21B和图22B是分别示出用于制造图18A和图18B中的TFT面板的步骤的剖视图。
具体实施方式
现在将参照附图在下文中更充分地描述本发明的示例性实施例。本发明的示例性实施例提供了厚度和尺寸的各种标号，但应当理解的是，在没有要求保护它们的情况下，本发明的范围不应当由它们来限制。另外，相同的标号始终表示相同的元件。
应当理解的是，当元件或层被称作“在”另一元件或层“上”或者“连接到”另一元件或层时，该元件或层可以直接在另一元件或层上，或者直接连接到另一元件或层，或者可以存在中间元件或中间层。相反，当元件被称作“直接在”另一元件或层“上”或者“直接连接到”另一元件或层时，不存在中间元件或中间层。
应当理解的是，当至少两个元件或层被称作“沿基本相同的线设置”或者“沿基本相同的线布置或对准”时，在这两个层的边界或接触表面处，两个层的侧壁的端部之间的距离小于或等于1μm。
应当理解的是，“显示区域”指用于显示图像的区域。显示区域包括TFT和像素电极。
应当理解的是，“非显示区域”指不用于显示图像的区域。栅极焊盘和数据焊盘形成在非显示区域中。
在下文中，将参照附图详细描述本发明的示例性实施例。
图1是根据本发明示例性实施例的薄膜晶体管(TFT)面板1的平面图。图2A是沿图1中的IIA-IIA′线截取的剖视图，图2B是沿图1中的IIB-IIB′线截取的剖视图。虽然在图1中仅示出了TFT面板1的连接到单个TFT、单条栅极线和单条数据线的单个像素。TFT面板1可以具有连接到多个TFT、多条栅极线和多条数据线的多个像素，并且根据本发明示例性实施例，多个像素可以以矩阵形式设置在TFT面板1上。此外，像素可以具有各种结构。例如，每个像素可以包括一个以上的TFT和一个以上的像素电极。
参照图1和图2A，具有侧壁的光阻挡层115形成在绝缘基底110上。绝缘基底110可以由玻璃、塑料或其它适当的绝缘材料制成。
光阻挡层115可以包括不透明无机材料或不透明有机材料。例如，不透明无机材料可以包括铬、氧化铬和它们的组合中的至少一种。不透明有机材料可以包括碳黑、氧化钛(TiO2)、颜料和它们的组合中的至少一种以及有机光敏树脂。光阻挡层115防止光进入氧化物半导体层140(如下详细描述)，由此减少在氧化物半导体层140中产生的漏电流。
具有侧壁的第一保护膜135形成在光阻挡层115上。第一保护膜135可以包括氧化硅(SiOx)。第一保护膜135保护氧化物半导体层140免受外部杂质的影响。另外，第一保护膜135通过接触氧化物半导体层140来稳定氧化物半导体层140的界面特性，从而提高TFT的性能。当光阻挡层115由铬形成时，第一保护膜135可以使TFT的源电极和漏电极与光阻挡层115电绝缘。
包括源电极152的数据线150和漏电极156形成在第一保护膜135上。沿纵向方向或列方向延伸的数据线150传输数据信号。数据线150包括从数据线150突出的源电极152。数据焊盘154形成在数据线150的端部处。诸如数据驱动电路的驱动电路向数据焊盘154施加驱动信号。漏电极156与源电极152隔开，氧化物半导体层140设置在它们之间。
数据线150和漏电极156可以由包括Ni、Ti、Ag、Cu、Mo、Al、Nb、Au、Ta、它们的合金和它们的组合中的至少一者的单层或双层形成。
当氧化物半导体层140与Al、Cu、Ag或它们的合金直接接触时，数据线150和漏电极156可以由双层结构或三层结构形成，以提高氧化物半导体层140与数据线150和漏电极156之间的接触性能。例如，双层结构可以由Al/Mo、Al/Ti、Al/Ta、Al/Ni、Al/TiNx、Al/Co、Cu/CuMn、Cu/Ti、Cu/TiN或Cu/TiOx形成。例如，三层结构可以由Mo/Al/Mo、Ti/Al/Ti、Co/Al/Co、Ti/Al/Ti、TiNx/Al/Ti、CuMn/Cu/CuMn、Ti/Cu/Ti、TiNx/Cu/TiNx或TiOx/Cu/TiOx形成。
这里，第一保护膜135可以与光阻挡层115叠置。换言之，第一保护膜135和光阻挡层115可以具有彼此基本相同的图案。第一保护膜135和光阻挡层115的沿相同方向设置的侧壁沿基本相同的线设置。
氧化物半导体层140形成在源电极152的一部分、漏电极156的一部分以及第一保护膜135的在源电极152和漏电极156之间暴露的部分上。
氧化物半导体层140可以包括由式AXBXOX和式AXBXCXOX表示的一种或多种化合物。这里，A可以为In、Zn、Ga、Hf或Cd；B可以为Zn、Ga、Sn或In；C可以为Sn、Zn、Cd、Ga、In或Hf；O为原子氧。每个x独立地为非零整数，A、B和C彼此不同。例如，氧化物半导体层140可以包括以下化合物中的一种或多种：InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、HfInZnO、HfZnSnO和ZnO。氧化物半导体的有效载流子迁移率可以是非晶硅的有效载流子迁移率的一至两百倍，由此使得TFT的驱动速度增大。沟道区形成在氧化物半导体层140的位于源电极152和漏电极156之间的部分中。
栅极绝缘层130形成在氧化物半导体层140、数据线150、漏电极156、光阻挡层115的侧壁和第一保护膜135的侧壁上。栅极绝缘层130可以包括由各种绝缘材料制成的多层。例如，栅极绝缘层130可以包括氮化硅(SiNx)、氧化硅(SiOx)或氧氮化硅(SiON)。对于包括多层的栅极绝缘层130的示例，栅极绝缘层130可以包括接触氧化物半导体层140的下层为SiOx和上层为SiNx的双层结构。
多条栅极线120和多条存储电极线126形成在栅极绝缘层130上。栅极线120沿横向方向延伸。每条栅极线120包括从栅极线120垂直地突出的栅电极122。栅极焊盘124形成在接收栅极信号的栅极线120的端部处。
存储电极线126可以接收预设电压，并与栅极线120平行延伸。每条存储电极线126包括与像素电极172的多个部分叠置的存储电极127，以形成存储电容器。栅极线120和存储电极线126可以包括银(Ag)或银合金、铜(Cu)或铜合金、钼(Mo)或钼合金、铬(Cr)、钽(Ta)、钛(Ti)和它们的组合中的至少一种。根据示例性实施例，栅极线120和存储电极线126可以包括由各种导电材料制成的多层。例如，它们可以包括诸如Al和Mo或者Ti和Cu的双层结构。
如图1和图2A所示，栅电极122的侧壁设置在氧化物半导体层140的侧壁的外侧。栅电极122可以与氧化物半导体层140叠置。栅电极122的右侧壁和左侧壁部分地在第一保护膜135的右侧壁和左侧壁的内侧。栅电极122的上侧壁在第一保护膜135的侧壁的外面，由此使制造工艺稳定。
第二保护膜160形成在栅极线120、栅电极122和栅极绝缘层130上。第二保护膜160可以包括SiOx、SiNx或诸如丙烯酸酯的有机材料。参照图1、图2A和图2B，第二保护膜160和栅极绝缘层130具有用于暴露漏电极156的一部分的漏电极接触孔162和用于暴露数据焊盘154的一部分的数据焊盘接触孔165。第二保护膜160具有用于暴露栅极焊盘124的一部分的栅极焊盘接触孔163。
像素电极172形成在第二保护膜160上。像素电极172电连接到漏电极156。像素电极172可以包括透明导电材料(例如，氧化铟锡(ITO)或氧化铟锌(IZO))或反射金属(例如，Al、Ag、Cr或它们的合金)。像素电极172从漏电极156接收数据信号。成对的像素电极和共电极彼此面对，并在它们之间产生电场。液晶显示装置包括位于像素和共电极之间的液晶分子。液晶分子由于产生的电场而取向，由此控制透光率。
像素电极172在存储电极127处与存储电极线126部分地叠置，从而形成存储电容器。存储电容器保持像素电极172和共电极之间的电压。栅极绝缘层130和第二保护膜160可以设置在像素电极172和存储电极线126之间。
图3A至图11B是示出根据本发明示例性实施例的用于制造图1、图2A和图2B中的TFT面板的步骤的剖视图。详细地说，图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A和图11A是示出用于制造图2A中的TFT面板的步骤的示意图，图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B和图11B是示出用于制造图2B中的TFT面板的步骤的示意图。
参照图3A和图3B，光阻挡材料112、保护层132和数据传导层151形成在绝缘基底110的表面上。绝缘基底110可以包括玻璃或塑料。
光阻挡材料112可以包括不透明的无机材料或不透明的有机光敏树脂。在一个实施例中，光阻挡材料112的厚度范围为大约500至5000。当光阻挡材料112包括诸如铬的无机材料时，可以利用溅射技术。当光阻挡材料112包括有机光敏树脂时，可以利用狭缝涂覆技术。
保护层132可以包括氧化硅(SiOx)或氮化硅(SiNx)，并可以通过化学气相沉积(CVD)或溅射技术形成。在一个实施例中，保护层132的厚度可以在300至5000的范围内。通过溅射技术形成氧化硅(SiOx)或氮化硅(SiNx)可以在氧(O2)或氮(N2)的气氛中使用硅(Si)靶来执行。在这种情况下，可以通过调节氧(O2)或氮(N2)的分压来控制氧化硅(SiOx)或氮化硅(SiNx)膜的透光率。
表1
  N2/(N2+Ar)   0.1   0.2   0.3   0.4   0.5   0.6
  透光率   0.0％   0.1％   0.1％   0.3％   1.4％   94.2％
例如，表1示出了波长为550nm的光的透射率以及氮(N2)流率与氮(N2)和氩(Ar)的总流率的比值变化。当比值为0.5时，透光率为1.4％。当比值为0.6时，透光率为94.2％。换言之，在比值小于或等于0.5的情况下，会形成不透明氮化硅。因此，当利用溅射技术将不透明氧化硅或不透明氮化硅或者不透明氧化硅和不透明氮化硅两者形成为保护层132时，可以省去光阻挡材料112。
可以利用溅射技术形成数据传导层151。数据传导层151的厚度可以根据其材料类型而改变。例如，当数据传导层151是Cu/Ti的双层结构时，Cu的厚度可以在2000至10000的范围内，Ti的厚度可以在100至1000的范围内。
利用狭缝涂覆技术在数据传导层151上涂覆光致抗蚀剂(未示出)，并利用半色调掩模或狭缝掩模用光刻工艺进行图案化，以形成具有台阶部分的第一光致抗蚀剂图案90a和没有台阶部分的第一光致抗蚀剂图案90b。具有台阶部分的第一光致抗蚀剂图案90a形成在与图1、图2A和图2B中的源电极152和漏电极156之间的沟道、具有源电极152的数据线150和漏电极156对应的区域中。没有台阶部分的第一光致抗蚀剂图案90b形成在与数据焊盘154对应的区域中。第一光致抗蚀剂图案90a的位于与沟道对应的区域中的部分比第一光致抗蚀剂图案90a的其它部分薄。
参照图4A和图4B，使用第一光致抗蚀剂图案90a和90b作为蚀刻掩模将数据传导层151、保护层132和光阻挡材料112图案化，以形成数据传导图案155、第一保护膜135、光阻挡层115和数据焊盘154。第一保护膜135和光阻挡层115具有侧壁。
可以基于数据传导层151的材料调整数据传导层151的图案化方法。在一个实施例中，当数据传导层151由Mo/Al/Mo形成时，可以使用磷酸、硝酸和醋酸的蚀刻剂通过湿蚀刻工艺来蚀刻数据传导层151。例如，磷酸、硝酸和醋酸的混合溶液的比可以为73.4∶5.4∶4.0。在另一实施例中，当数据传导层151由Cu/Ti形成时，可以使用过硫酸铵、硝酸、氨基四唑和甲磺酸的蚀刻剂通过湿蚀刻工艺来蚀刻数据传导层151。例如，过硫酸铵、硝酸、氨基四唑和甲磺酸的混合溶液的比可以为12∶2∶1∶0.1。
可以使用包括SF6与O2或C4F8与O2的混合物气体通过干蚀刻工艺将由氧化硅或氮化硅形成的保护层132图案化。例如，SF6和O2的比可以为4∶1，C4F8和O2的比可以为3∶1。
可以使用包括硝酸铈铵和硝酸的蚀刻剂通过湿蚀刻工艺来蚀刻由铬形成的光阻挡材料112。例如，硝酸铈铵和硝酸的比可以为10∶5或14∶10。
参照图5A和图5B，可以利用灰化工艺去除第一光致抗蚀剂图案90a的台阶部分和第一光致抗蚀剂图案90b的一部分，以形成第二光致抗蚀剂图案99a和99b。去除第一光致抗蚀剂图案90a的与沟道区对应的台阶部分和第一光致抗蚀剂图案90b的一部分，以暴露数据传导图案155的一部分。因此，第一光致抗蚀剂图案90a和90b的剩余部分变为第二光致抗蚀剂图案99a和99b。第二光致抗蚀剂图案99a和99b比第一光致抗蚀剂图案90a和90b薄。
参照图6A和图6B，如上所述，通过蚀刻数据传导图案155去除数据传导图案155的与沟道区对应的部分，从而形成数据电极156以及包括源电极152和数据焊盘154的数据线150。数据线150和漏电极156具有侧壁。
参照图7A和图7B，去除第二光致抗蚀剂图案99a和99b，然后在包括源电极152和数据焊盘154的数据线150、漏电极156以及在源电极152和漏电极156之间暴露的第一保护膜135上形成氧化物半导体层140。换言之，在数据线150、漏电极156、源电极152与漏电极156之间的第一保护膜135、它们的侧壁以及绝缘基底110的表面上形成氧化物半导体材料(未示出)。利用光刻工艺将氧化物半导体材料图案化，以形成氧化物半导体140。氧化物半导体层140可以包括由式AXBXOX和式AXBXCXOX表示的一种或多种化合物。这里，A可以为In、Zn、Ga、Hf或Cd；B可以为Zn、Ga、Sn或In；C可以为Sn、Zn、Cd、Ga、In或Hf；O为原子氧。每个x独立地为非零整数，A、B和C彼此不同。例如，氧化物半导体层140可以包括以下化合物中的一种或多种：InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、HfInZnO、HfZnSnO和ZnO。
参照图8A和图8B，在包括源电极152和数据焊盘154的数据线150、漏电极156、氧化物半导体层140以及绝缘基底110上形成栅极绝缘层130。通过化学气相沉积形成栅极绝缘层130。栅极绝缘层130可以由氮化硅(SiNx)、氧化硅(SiOx)或氧氮化硅(SiON)形成。在一个实施例中，栅极绝缘层130可以具有双层结构，该双层结构包括下氧化硅和位于下氧化硅上的氮化硅。
参照图9A和图9B，利用溅射技术在栅极绝缘层130上形成栅极导电层(未示出)。利用光刻工艺将栅极导电层图案化，以形成图1中的包括栅电极122和栅极焊盘124的栅极线120以及存储电极线126。
栅极线120和存储电极线126可以包括银(Ag)或银合金、铜(Cu)或铜合金、钼(Mo)或钼合金、铬(Cr)、钽(Ta)和钛(Ti)中的至少一种。根据示例性实施例，栅极线120和存储电极线126可以包括由各种导电材料制成的多层。例如，它们可以包括诸如Al和Mo或者Ti和Cu的双层结构。
参照图10A和图10B，在栅极线120、存储电极线126和栅极绝缘层130上形成第二保护膜160。第二保护膜160可以包括氧化硅(SiOx)、氮化硅(SiNx)或有机层，并且第二保护膜160可以通过化学气相沉积或狭缝涂覆来形成。
参照图11A和图11B，利用光刻工艺在第二保护膜160和栅极绝缘层130中形成漏电极接触孔162、栅极焊盘接触孔163和数据焊盘接触孔165。漏电极接触孔162被形成为穿过第二保护膜160和栅极绝缘层130，以暴露漏电极156的一部分。栅极焊盘接触孔163被形成为穿过第二保护膜160，以暴露栅极焊盘124的一部分，所述一部分连接到栅极驱动电路。数据焊盘接触孔165被形成为穿过第二保护膜160和栅极绝缘层130，以暴露数据焊盘154的一部分，所述一部分连接到数据驱动电路。
再参照图2A和图2B，利用溅射技术在包括漏电极接触孔162、栅极焊盘接触孔163和数据焊盘接触孔165的第二保护膜160上形成透明导电层(未示出)。利用光刻工艺将透明导电层图案化，以形成像素电极172、第一接触辅助件174和第二接触辅助件176。透明导电层可以包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导体。可选地，可以使用诸如铝(Al)的反射导体。像素电极172通过漏电极接触孔162电连接到漏电极156。第一接触辅助件174通过栅极焊盘接触孔163电连接到栅极焊盘124。第二接触辅助件176通过数据焊盘接触孔165电连接到数据焊盘154。
第一接触辅助件174和第二接触辅助件176防止栅极焊盘124和数据焊盘154被腐蚀。
根据本发明的该示例性实施例，在形成数据线150和漏电极156之后形成氧化物半导体层140，由此减小由于数据线150和漏电极156的蚀刻工艺导致的对氧化物半导体层140的损坏。另外，栅极绝缘层130保护氧化物半导体层140，从而防止在栅电极122的形成期间导致的对氧化物半导体层140的损坏。
另外，使用单个掩模形成光阻挡层115、第一保护膜135、数据线150和漏电极156，由此减少了制造步骤的数量并降低了制造成本。由于使用单个掩模形成光阻挡层115、第一保护膜135、数据线150和漏电极156，所以数据线150和漏电极156的外侧壁(即，没有被氧化物半导体层140覆盖的侧壁)与下面的第一保护膜135和光阻挡层115的侧壁沿基本相同的线布置。因为光阻挡层115和第一保护膜135的侧壁与数据线150和漏电极156的侧壁沿基本相同的线布置，所以光阻挡层115和第一保护膜135与相邻像素的光阻挡层115和第一保护膜135隔开。
参照图2A和图2B，虽然将数据线150和漏电极156的外侧壁示为与第一保护膜135和光阻挡层115的侧壁沿严格相同的线设置，但是考虑到TFT面板的制造工艺，这种布置可能难以实现。例如，参照图12，图12是图2A中的由虚线“E”圈出的区域的放大详细示图，光阻挡层115的侧壁没有与第一保护膜135的侧壁沿严格相同的线设置。而是，第一保护膜135的侧壁的下部从光阻挡层115的侧壁的上部突出距离“d2”。另外，第一保护膜135和漏电极156的侧壁没有沿严格相同的线设置。而是，第一保护膜135的侧壁的上部从漏电极156的侧壁的下部突出距离“d1”。同样，虽然未示出，但是第一保护膜135的侧壁的上部从数据线150的侧壁的下部突出。
第一保护膜135的侧壁的下部从光阻挡层115的侧壁的上部突出，从而在光阻挡层115中产生底切。该底切会导致故障，例如栅极绝缘层130的断开。为了解决该问题，可以将突出或底切的量控制为小于或等于大约1μm。因此，图12中的“d1”和“d2”可以小于或等于大约1μm。
图12示出了从漏电极156和光阻挡层115的侧壁突出的第一保护膜135的侧壁。然而，其它改变是可以的。例如，根据各个层、蚀刻剂或蚀刻气体的材料，第一保护膜135的侧壁的下部可以设置在光阻挡层115的侧壁的上部的内侧。在这种情况下，第一保护膜135的侧壁的上部从源电极152和漏电极156的外侧壁的下部突出，并且光阻挡层115的侧壁的上部从第一保护膜135的侧壁的下部突出。因此，源电极152、漏电极156、第一保护膜135和光阻挡层115的侧壁可以具有阶梯状轮廓。
图13A和图13B是包括作为第一保护膜135的不透明氧化硅或不透明氮化硅而不具有图2A和图2B中的光阻挡层115的TFT面板2的剖视图。利用溅射技术形成不透明氧化硅或不透明氮化硅，如在图4A和图4B的描述中所指出的。
除了省略了光阻挡层115之外，TFT面板2基本上与在图1、图2A和图2B中示出的TFT面板1相同。因此，将省略任何进一步的重复描述。
图14A和图14B是根据本发明另一示例性实施例的TFT面板3的剖视图。
参照图14A和图14B，TFT面板3包括滤色器160R和160B来代替图1、图2A和图2B中的TFT面板1的第二保护膜160。
如上所述，栅极绝缘层130保护氧化物半导体层140免受后续工艺导致的损坏。因此，即使省略了在图1、图2A和图2B中示出的第二保护膜160，但在滤色器160R和160B的形成过程中仍能够保护氧化物半导体层140。
参照图14A，滤色器160R和160B形成在形成有薄膜晶体管和像素电极172且显示图像的显示区域中。另一方面，参照图14B，滤色器160R和160B未形成在形成有栅极焊盘124和数据焊盘154的非显示区域中。因此，第一接触辅助件174与栅极焊盘124的侧壁和上表面叠置且接触。非显示区域是用于接收外部驱动信号或产生驱动信号的区域，并且不显示图像。因此，用于显示图像的滤色器可以不形成在非显示区域中。
图15是根据本发明另一示例性实施例的TFT面板4的平面图。图16A和图16B是分别沿图15中的XVIA-XVIA′线和XVIB-XVIB′线截取的剖视图。
虽然图1、图2A和图2B中的TFT面板1包括设置在栅极线120、栅电极122、栅极焊盘124和栅极绝缘层130上的第二保护膜160，但是TFT面板4包括与栅极线120和栅极焊盘124的侧壁和上表面接触的透明导电膜173和第一接触辅助件174，而不具有图1、图2A和图2B中的第二保护膜160。除了以上描述之外，TFT面板4与TFT面板1相同。相同的标号表示相同的元件，并且省略重复的说明。
参照图16A和图16B，漏电极接触孔162被形成为穿过栅极绝缘层130，漏电极156通过漏电极接触孔162电连接到像素电极172。数据焊盘接触孔165被形成为穿过栅极绝缘层130，第二接触辅助件176形成在栅极绝缘层130上，并通过数据焊盘接触孔165电连接到数据焊盘154。数据焊盘154通过第二接触辅助件176电连接到数据驱动电路(未示出)。透明导电膜173、像素电极172、第一接触辅助件174和第二接触辅助件176由透明导电层形成，如在TFT面板1中所示。透明导电膜173覆盖栅电极122，像素电极172形成在漏电极接触孔162中，并形成在栅极绝缘层130上。第一接触辅助件174覆盖栅极焊盘124，第二接触辅助件176通过数据焊盘接触孔165接触被暴露的数据焊盘154。形成在氧化物半导体层140上的栅极绝缘层130保护氧化物半导体层140，以减小由后续工艺导致的对氧化物半导体层140的损坏。因此，图1、图2A和图2B中的第二保护膜160的省略可以减少制造步骤的数量，并可以降低制造成本。
图17是根据本发明另一示例性实施例的TFT面板5的平面图。图18A和图18B是分别沿图17中的XVIIIA-XVIIIA′线和XVIIIB-XVIIIB′线截取的剖视图。
除了氧化物半导体层140a的构造之外，TFT面板5与在图1、图2A和图2B中示出的TFT面板1基本相同。参照图2A和图2B，氧化物半导体层140形成在源电极152和漏电极156的部分上，以及形成在暴露于源电极152和漏电极156之间的第一保护膜135上。另外，氧化物半导体层140的侧壁设置在第一保护膜135和光阻挡层115的侧壁的内侧。
另一方面，参照图18A和图18B，氧化物半导体层140a形成在第一保护膜135与源电极152和漏电极156之间。氧化物半导体层140a的侧壁与下面的光阻挡层115和第一保护膜135的侧壁沿基本相同的线对准。另外，数据线150和漏电极156的外侧壁与氧化物半导体层140a的侧壁沿基本相同的线对准。即，氧化物半导体层140a的侧壁与光阻挡层115、第一保护膜135、数据线150和漏电极156的侧壁沿基本相同的线设置。另外，氧化物半导体层140a形成在数据焊盘154的下方，数据焊盘154的侧壁与氧化物半导体层140a、光阻挡层115和第一保护膜135的侧壁沿基本相同的线设置。
图19A至图22A和图19B至图22B是分别示出根据本发明示例性实施例的用于制造图18A和图18B中的TFT面板5的步骤的剖视图。
参照图19A和图19B，光阻挡材料112、保护层132、氧化物半导体材料141a和数据传导层151顺序地形成在绝缘基底110上。光阻挡材料112可以包括不透明无机材料或不透明有机光敏树脂。在一个实施例中，光阻挡材料112的厚度为大约500至5000当光阻挡材料112由诸如铬的无机材料形成时，可以利用溅射技术。当光阻挡材料112包括有机光敏树脂时，可以利用传统的狭缝涂覆技术。保护层132可以包括氧化硅(SiOx)，并可以利用化学气相沉积(CVD)或溅射技术形成。
氧化物半导体材料141a可以通过溅射技术形成。氧化物半导体材料141a可以包括由式AXBXOX和式AXBXCXOX表示的一种或多种化合物。这里，A可以为In、Zn、Ga、Hf或Cd；B可以为Zn、Ga、Sn或In；C可以为Sn、Zn、Cd、Ga、In或Hf；O为原子氧。每个x独立地为非零整数，A、B和C彼此不同。例如，氧化物半导体材料141a可以包括以下化合物中的一种或多种：InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、HfInZnO、HfZnSnO和ZnO。
数据传导层151可以通过溅射技术形成。数据传导层151可以由单层、双层或三层结构形成，单层、双层或三层结构包括Ni、Ti、Ag、Cu、Mo、Al、Nb、Au、Ta和它们的组合中的至少一种。
例如，双层结构可以由Mo/Al、Ti/Al、Ta/Al、Ni/Al、TiNx/Al、Co/Al、CuMn/Cu、Ti/Cu、TiN/Cu或TiOx/Cu形成。三层结构可以由Mo/Al/Mo、Ti/Al/Ti、Co/Al/Co、Ti/Al/Ti、TiNx/Al/Ti、CuMn/Cu/CuMn、Ti/Cu/Ti、TiNx/Cu/TiNx或TiOx/Cu/TiOx形成。数据传导层151的厚度可以根据其材料而改变。例如，当数据传导层151为Cu/Ti的双层结构时，Cu的厚度可以在2000至10000的范围内，Ti的厚度可以在100至1000的范围内。
在数据传导层151上涂覆光致抗蚀剂(未示出)，并使用半色调掩模或狭缝掩模利用光刻工艺进行图案化，以形成具有台阶部分的第一光致抗蚀剂图案90a和不具有台阶部分的第一光致抗蚀剂图案90b。具有台阶部分的第一光致抗蚀剂图案90a形成在与图17中的源电极152和漏电极156之间的沟道区、具有源电极152的数据线150和漏电极156对应的区域中。没有台阶部分的第一光致抗蚀剂图案90b形成在与数据焊盘154对应的区域中。第一光致抗蚀剂图案90a的位于与沟道对应的区域中的部分比第一光致抗蚀剂图案90a的其它部分薄。
参照图20A和图20B，使用第一光致抗蚀剂图案90a和90b作为蚀刻掩模将数据传导层151、氧化物半导体材料141a、保护层132和光阻挡材料112顺序地图案化，以形成数据传导图案155、氧化物半导体层140a、第一保护膜135、光阻挡层115和数据焊盘154。第一保护膜135和光阻挡层115具有侧壁。
可以根据数据传导层151的材料来调节数据传导层151的图案化方法。在一个实施例中，当数据传导层151由Mo/Al/Mo形成时，可以使用磷酸、硝酸和醋酸的蚀刻剂利用湿蚀刻工艺来蚀刻数据传导层151。例如，磷酸、硝酸和醋酸的混合溶液的比可以为73.4∶5.4∶4.0。在另一实施例中，当数据传导层151由Cu/Ti形成时，可以使用过硫酸铵、硝酸、氨基四唑和甲磺酸的蚀刻剂利用湿蚀刻工艺来蚀刻数据传导层151。例如，过硫酸铵、硝酸、氨基四唑和甲磺酸的混合溶液的比可以为12∶2∶1∶0.1。
可以使用硝酸、硫酸和乙二醇的混合溶液利用湿蚀刻工艺将氧化物半导体材料141a图案化。例如，混合溶液的比可以为5∶0.1∶10至15∶1∶20。
可以使用包括SF6与O2或C4F8与O2的混合物气体利用干蚀刻工艺将由氧化硅或氮化硅形成的保护层132图案化。例如，尽管SF6和O2的比可以为4∶1，但C4F8和O2的比可以为3∶1。
可以使用包括硝酸铈铵和硝酸的蚀刻剂利用湿蚀刻工艺来蚀刻由铬形成的光阻挡材料112。例如，硝酸铈铵和硝酸的比可以为10∶5或14∶10。
参照图21A和图21B，利用灰化工艺去除第一光致抗蚀剂图案90a的台阶部分和第一光致抗蚀剂图案90b的一部分，以形成第二光致抗蚀剂图案99a和99b。通过灰化工艺，去除了第一光致抗蚀剂图案90a的台阶部分和第一光致抗蚀剂图案90b的一部分，第一光致抗蚀剂图案90a和90b的剩余部分变为比第一光致抗蚀剂图案90a和90b薄的第二光致抗蚀剂图案99a和99b。
参照图22A和图22B，使用第二光致抗蚀剂图案99a和99b作为蚀刻掩模去除数据传导图案155的暴露部分，以形成包括源电极152和数据焊盘154的数据线150以及漏电极156。在这种情况下，可以使用用于使氧化物半导体层140a中的沟道区的损坏最小化的蚀刻工艺。在一个实施例中，当数据传导层151由Mo/Al/Mo形成时，可以使用包括SF6、Cl2、BCl3或O2的混合物气体利用干蚀刻工艺来蚀刻数据传导层151。详细地说，为了蚀刻Mo/Al/Mo中的上部的Mo，SF6∶Cl2的比可以为1∶5。对于Al，Cl2∶BCl3的比可以为2∶3。对于Mo，Cl2∶O2的比可以为1∶4。在另一实施例中，当数据传导层151由Ti/Cu形成时，可以使用包括过硫酸铵、硝酸和无机酸的蚀刻剂利用湿蚀刻工艺来蚀刻Cu，并可以使用Cl2和BCl3的气体混合物通过干蚀刻工艺来蚀刻Ti。例如，蚀刻剂的混合比可以为12∶2∶1的过硫酸铵、硝酸和无机酸，气体的混合比可以为1∶2的Cl2和BCl3。
参照图18A和图18B，栅极绝缘层130形成在具有源电极152和数据焊盘154的数据线150、漏电极156、它们的侧壁以及绝缘基底110上。具有栅电极122和栅极焊盘124的栅极线120形成在栅极绝缘层130上。可以由单层形成的第二保护膜160形成在栅极线120上。栅极焊盘接触孔163形成在第二保护膜160中，漏电极接触孔162和数据焊盘接触孔165形成在第二保护膜160和栅极绝缘层130中。透明导电层形成在接触孔162、163和165中，并形成在第二保护膜160上。透明导电层被图案化，从而形成像素电极172、第一接触辅助件174和第二接触辅助件176。像素电极172通过漏电极接触孔162电连接到漏电极156。第一接触辅助件174通过栅极焊盘接触孔163电连接到栅极焊盘124，第二接触辅助件176通过数据焊盘接触孔165电连接到数据焊盘154。
尽管在该示例性实施例中示出了由单层形成的第二保护膜160，但是可以省略第二保护膜160。由单层形成的第二保护膜160包括氧化硅(SiOx)、氮化硅(SiNx)、有机膜(例如，丙烯酸酯)和滤色器层中的至少一种。
栅极绝缘层130、栅极线120、第二保护膜160、栅极焊盘接触孔163、漏电极接触孔162、数据焊盘接触孔165、像素电极172、第一接触辅助件174和第二接触辅助件176的形成与在图1、图2A和图2B中示出的TFT面板1的制造工艺相同。因此，将省略重复的说明。
根据该示例性实施例，栅极绝缘层130形成在氧化物半导体层140a上，并保护氧化物半导体层140a，由此允许省略第二保护膜160或者允许第二保护膜160形成为单层，从而减少了制造工艺的数量，并降低了制造成本。此外，在图14A、图14B、图15、图16A和图16B中示出的示例性实施例还可以应用于图17、图18A和图18B中的TFT面板5。
另外，使用单个掩模形成光阻挡层、第一保护膜、氧化物半导体层、数据线和漏电极，由此减少了光刻工艺的数量。此外，因为使用单个掩模形成光阻挡层、第一保护膜、氧化物半导体层、数据线和漏电极，所以光阻挡层、第一保护膜、氧化物半导体层、数据线和漏电极的侧壁的至少一些部分沿基本相同的线设置。
对于本领域技术人员将明显的是，在不脱离本发明的精神或范围的情况下，可以在本发明中做出各种修改和改变。因此，如果本发明的修改和改变落在权利要求书及其等同物的范围内，则本发明旨在覆盖这些修改和改变。

Claims (24)

1.一种包括薄膜晶体管的面板，所述面板包括：
基底；
光阻挡层，位于所述基底上，所述光阻挡层包括第一侧壁；
第一保护膜，位于所述光阻挡层上，所述第一保护膜包括第二侧壁；
第一电极和第二电极，位于所述第一保护膜上，所述第一电极包括第三侧壁，所述第二电极包括第四侧壁，并且所述第二电极与所述第一电极隔开；
氧化物半导体层，位于所述第一保护膜的在所述第一电极和所述第二电极之间暴露的部分上，并位于所述第一电极和所述第二电极的至少一部分上；
绝缘层，位于所述氧化物半导体层、所述第一电极、所述第二电极、所述第一侧壁、所述第二侧壁、所述第三侧壁和所述第四侧壁上；
第三电极，与所述氧化物半导体层叠置，并位于所述绝缘层上；
第四电极，位于所述绝缘层上，所述第四电极连接到所述第二电极，
其中，所述第一侧壁的至少一部分和所述第二侧壁的至少一部分沿基本相同的线设置。
2.根据权利要求1所述的面板，其中，所述第三侧壁的至少一部分和所述第四侧壁的至少一部分与所述第二侧壁的至少一部分沿基本相同的线设置。
3.根据权利要求2所述的面板，所述面板还包括：
数据线，被构造为将数据信号传输到所述第一电极；
数据焊盘，连接到所述数据线的端部，
其中，所述第一保护膜和所述光阻挡层设置在所述数据焊盘下方。
4.根据权利要求3所述的面板，其中，所述第一侧壁的至少一部分和所述第二侧壁的至少一部分与所述数据焊盘的侧壁的至少一部分沿基本相同的线设置。
5.根据权利要求2所述的面板，其中，所述氧化物半导体层的至少一个侧壁设置在所述第二侧壁的内侧。
6.根据权利要求5所述的面板，其中，所述第三电极的侧壁设置在所述氧化物半导体层的所述至少一个侧壁和所述第二侧壁之间。
7.根据权利要求2所述的面板，所述面板还包括设置在所述绝缘层和所述第四电极之间的第二保护膜，所述第二保护膜包括滤色器。
8.根据权利要求2所述的面板，所述面板还包括：
栅极线，被构造为将栅极信号传输到所述第三电极；
栅极焊盘，连接到所述栅极线的端部，
接触辅助件，位于所述栅极焊盘上，
其中，所述接触辅助件与所述绝缘层接触。
9.根据权利要求8所述的面板，所述面板还包括与所述第三电极接触的透明膜。
10.一种用于形成包括薄膜晶体管的面板的方法，所述方法包括：
在基底上形成光阻挡层；
在所述光阻挡层上形成第一保护膜；
在所述第一保护膜上形成彼此隔开的第一电极和第二电极；
在所述第一保护膜的在所述第一电极和所述第二电极之间暴露的部分上且在所述第一电极和所述第二电极的至少一部分上形成氧化物半导体层；
在所述氧化物半导体层、所述第一电极和所述第二电极上形成绝缘层；
形成与所述氧化物半导体层叠置且位于所述绝缘层上的第三电极；
在所述绝缘层上形成连接到所述第二电极的第四电极，
其中，使用单个掩模形成所述光阻挡层、所述第一保护膜、所述第一电极和所述第二电极。
11.根据权利要求10所述的方法，其中，使用单个掩模形成所述光阻挡层、所述第一保护膜、所述第一电极和所述第二电极的步骤包括：
在所述基底上形成光阻挡材料；
在所述光阻挡材料上形成保护层；
在所述保护层上形成第一导电层；
在所述第一导电层上形成光致抗蚀剂，并使用所述单个掩模将所述光致抗蚀剂图案化，以形成具有台阶部分的光致抗蚀剂图案，
使用所述光致抗蚀剂图案作为蚀刻掩模来蚀刻所述光阻挡材料、所述保护层和所述第一导电层，以形成所述光阻挡层、所述第一保护膜、所述第一电极和所述第二电极。
12.根据权利要求11所述的方法，其中，所述光致抗蚀剂图案的位于与所述第一电极和所述第二电极之间的区域对应的区域中的部分比所述光致抗蚀剂图案的位于与所述第一电极和所述第二电极对应的区域中的部分薄。
13.根据权利要求12所述的方法，其中，形成所述第一电极和所述第二电极的步骤包括：蚀刻所述第一导电层，以形成连接到所述第一电极的数据线和连接到所述数据线的端部的数据焊盘。
14.根据权利要求13所述的方法，其中，形成所述第三电极的步骤包括：
在所述绝缘层上形成第二导电层；
将所述第二导电层图案化，以形成所述第三电极、栅极线和栅极焊盘，所述栅极线连接到所述第三电极，所述栅极焊盘连接到所述栅极线的端部。
15.根据权利要求12所述的方法，其中，形成所述第四电极的步骤包括：
在所述第三电极和所述绝缘层上形成透明导电层；
将所述透明导电层图案化，以形成所述第四电极和透明导电膜，所述透明导电膜与所述第三电极接触。
16.一种包括薄膜晶体管的面板，所述面板包括：
基底；
光阻挡层，位于所述基底上，所述光阻挡层包括第一侧壁；
第一保护膜，位于所述光阻挡层上，所述第一保护膜包括第二侧壁；
氧化物半导体层，位于所述第一保护膜上，所述氧化物半导体层包括第三侧壁；
第一电极和第二电极，所述第一电极和所述第二电极彼此隔开，并位于所述氧化物半导体层上，所述第一电极包括第四侧壁，所述第二电极包括第五侧壁；
绝缘层，位于所述第一电极、所述第二电极、所述第一侧壁、所述第二侧壁、所述第三侧壁、所述第四侧壁和所述第五侧壁上；
第三电极，与所述氧化物半导体层叠置，并位于所述绝缘层上，
第四电极，位于所述绝缘层上，所述第四电极连接到所述第二电极，
其中，所述第一侧壁的至少一部分、所述第二侧壁的至少一部分和所述第三侧壁的至少一部分沿基本相同的线设置。
17.根据权利要求16所述的面板，其中，所述第四侧壁的至少一部分和所述第五侧壁的至少一部分与所述第三侧壁的至少一部分沿基本相同的线设置。
18.一种用于形成包括薄膜晶体管的面板的方法，所述方法包括：
在基底上形成光阻挡层；
在所述光阻挡层上形成第一保护膜；
在所述第一保护膜上形成氧化物半导体层；
在所述氧化物半导体层上形成彼此隔开的第一电极和第二电极；
在所述氧化物半导体层、所述第一电极和所述第二电极上形成绝缘层；
形成与所述氧化物半导体层叠置且位于所述绝缘层上的第三电极；
在所述绝缘层上形成第四电极，所述第四电极连接到所述第二电极，
其中，使用单个掩模形成所述光阻挡层、所述第一保护膜、所述氧化物半导体层、所述第一电极和所述第二电极。
19.一种包括薄膜晶体管的面板，所述面板包括：
基底；
第一保护膜，位于所述基底上；
第一电极和第二电极，所述第一电极和所述第二电极位于所述第一保护膜上，所述第一电极和所述第二电极彼此隔开，并暴露所述第一保护膜的一部分；
氧化物半导体层，位于所述第一保护膜的在所述第一电极和所述第二电极之间暴露的部分、所述第一电极和所述第二电极上；
绝缘层，位于所述氧化物半导体层、所述第一电极和所述第二电极上；
第三电极，与所述氧化物半导体层叠置，且位于所述绝缘层上；
第四电极，位于所述绝缘层上，所述第四电极连接到所述第二电极，
其中，所述第一保护膜包括不透明氧化硅、不透明氮化硅，或者包括不透明氧化硅和不透明氮化硅两者，
其中，所述第一保护膜包括第一侧壁，所述第一电极包括第二侧壁，所述第二电极包括第三侧壁，
其中，所述第二侧壁的至少一部分和所述第三侧壁的至少一部分与所述第一侧壁的至少一部分沿基本相同的线设置。
20.一种用于形成包括薄膜晶体管的面板的方法，所述方法包括：
在基底上形成第一保护膜；
在所述第一保护膜上形成第一电极和第二电极，所述第一电极和所述第二电极彼此隔开，并暴露所述第一保护膜的一部分；
在所述第一电极、所述第二电极和所述第一保护膜的被暴露的部分上形成氧化物半导体层；
在所述氧化物半导体层、所述第一电极和所述第二电极上形成绝缘层；
在所述绝缘层上形成第三电极；
在所述绝缘层上形成第四电极，所述第四电极连接到所述第二电极，
其中，通过控制氮气或氧气的分压将所述第一保护膜形成为是不透明的。
21.一种薄膜晶体管，所述薄膜晶体管包括：
基底；
光阻挡层，位于所述基底上，所述光阻挡层包括第一侧壁；
第一保护膜，位于所述光阻挡层上，所述第一保护膜包括第二侧壁；
第一电极和第二电极，位于所述第一保护膜上且彼此隔开，所述第一电极包括第三侧壁，所述第二电极包括第四侧壁；
氧化物半导体层，位于所述第一保护膜的在所述第一电极和所述第二电极之间暴露的部分上且位于所述第一电极和所述第二电极的至少一部分上；
绝缘层，位于所述氧化物半导体层、所述第一电极、所述第二电极、所述第一侧壁、所述第二侧壁、所述第三侧壁和所述第四侧壁上；
第三电极，与所述氧化物半导体层叠置且位于所述绝缘层上，
其中，所述第一侧壁的至少一部分和所述第二侧壁的至少一部分沿基本相同的线设置。
22.一种薄膜晶体管，所述薄膜晶体管包括：
基底；
光阻挡层，位于所述基底上，所述光阻挡层包括第一侧壁；
第一保护膜，位于所述光阻挡层上，所述第一保护膜包括第二侧壁；
氧化物半导体层，位于所述第一保护膜上，所述氧化物半导体层包括第三侧壁；
第一电极和第二电极，彼此隔开且位于所述氧化物半导体层上，所述第一电极包括第四侧壁，所述第二电极包括第五侧壁；
绝缘层，位于所述第一电极、所述第二电极、所述第一侧壁、所述第二侧壁、所述第三侧壁、所述第四侧壁和所述第五侧壁上，
第三电极，与所述氧化物半导体层叠置，且位于所述绝缘层上，
其中，所述第一侧壁的至少一部分、所述第二侧壁的至少一部分和所述第三侧壁的至少一部分沿基本相同的线设置。
23.一种薄膜晶体管，所述薄膜晶体管包括：
基底；
第一保护膜，位于所述基底上；
第一电极和第二电极，位于所述第一保护膜上，所述第一电极和所述第二电极彼此隔开，以暴露所述第一保护膜的一部分；
氧化物半导体层，位于所述第一保护膜的被暴露的部分上，且位于所述第一电极和所述第二电极的至少一部分上；
绝缘层，位于所述氧化物半导体层、所述第一电极和所述第二电极上；
第三电极，与所述氧化物半导体层叠置，且位于所述绝缘层上，
其中，所述第一保护膜包括不透明氧化硅、不透明氮化硅，或者包括不透明氧化硅和不透明氮化硅两者，
其中，所述第一保护膜包括第一侧壁，所述第一电极包括第二侧壁，所述第二电极包括第三侧壁，
其中，所述第二侧壁的至少一部分和所述第三侧壁的至少一部分与所述第一侧壁的至少一部分沿基本相同的线设置。
24.一种显示面板，所述显示面板包括：
基底；
光阻挡层，位于所述基底上；
第一保护膜，位于所述光阻挡层上；
第一导电层，位于所述第一保护膜上，所述第一导电层包括第一导电线、从所述第一导电线突出的第一电极和与所述第一电极隔开的第二电极，由此暴露所述第一保护膜的一部分；
氧化物半导体层，位于所述第一保护膜、所述第一电极和所述第二电极上；
绝缘层，位于所述氧化物半导体层和所述第一导电层上；
第三电极，与所述氧化物半导体层叠置，且位于所述绝缘层上；
第四电极，连接到所述第二电极，
其中，所述光阻挡层和所述第一保护膜具有基本相同的图案，除了所述第一保护膜的被暴露的部分之外，所述第一保护膜和所述第一导电层具有基本相同的图案。
CN201110125831.8A 2010-05-07 2011-05-09 面板、形成面板的方法、薄膜晶体管和显示面板 Active CN102237373B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0043212 2010-05-07
KR1020100043212A KR101741732B1 (ko) 2010-05-07 2010-05-07 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN102237373A CN102237373A (zh) 2011-11-09
CN102237373B true CN102237373B (zh) 2015-09-23

Family

ID=44887856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110125831.8A Active CN102237373B (zh) 2010-05-07 2011-05-09 面板、形成面板的方法、薄膜晶体管和显示面板

Country Status (3)

Country Link
US (2) US8598583B2 (zh)
KR (1) KR101741732B1 (zh)
CN (1) CN102237373B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101835525B1 (ko) 2011-02-17 2018-04-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8329518B1 (en) * 2011-08-11 2012-12-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Methods for manufacturing thin film transistor array substrate and display panel
US10861978B2 (en) 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
KR20130111872A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US8987047B2 (en) 2012-04-02 2015-03-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
KR102067669B1 (ko) * 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102109166B1 (ko) * 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
JP2014175503A (ja) 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
KR102070762B1 (ko) * 2013-06-07 2020-01-29 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법
CN103489828B (zh) * 2013-09-30 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
CN103777418B (zh) * 2014-01-27 2016-05-04 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
US9336709B2 (en) 2014-04-25 2016-05-10 Apple Inc. Displays with overlapping light-emitting diodes and gate drivers
CN103996716B (zh) * 2014-04-25 2017-02-15 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管的制备方法
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104900654B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867870B (zh) * 2015-04-14 2017-09-01 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
KR102404573B1 (ko) * 2016-05-27 2022-06-03 삼성디스플레이 주식회사 디스플레이 장치
KR102660829B1 (ko) * 2016-10-20 2024-04-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102723396B1 (ko) * 2016-11-04 2024-10-31 삼성디스플레이 주식회사 박막 트랜지스터, 그의 제조 방법, 및 이를 포함하는 표시 장치
CN107068725B (zh) 2017-04-26 2019-09-24 京东方科技集团股份有限公司 有源矩阵有机发光二极管背板及其制造方法
CN108389798B (zh) * 2018-01-24 2021-02-02 信利（惠州）智能显示有限公司 刻蚀方法、低温多晶硅薄膜晶体管及amoled面板
KR102598061B1 (ko) 2018-09-03 2023-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102597297B1 (ko) 2018-10-11 2023-11-02 삼성디스플레이 주식회사 표시 장치
CN109545823A (zh) * 2018-10-23 2019-03-29 武汉华星光电半导体显示技术有限公司 阵列基板、该阵列基板的制备方法及显示面板
KR102756671B1 (ko) * 2019-02-21 2025-01-17 삼성디스플레이 주식회사 감광성 수지 조성물, 이를 이용한 표시 장치 및 표시 장치의 제조 방법
CN111029343A (zh) * 2019-11-13 2020-04-17 Tcl华星光电技术有限公司 一种阵列基板及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420554A (zh) * 2001-11-21 2003-05-28 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板的制造方法及其结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326954A (ja) 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
KR20000038298A (ko) 1998-12-05 2000-07-05 구본준 이미지소자, 센서박막트랜지스터와 그 제조방법.
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20070072115A (ko) 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5669426B2 (ja) * 2009-05-01 2015-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101675114B1 (ko) 2009-06-09 2016-11-10 삼성전자주식회사 박막 트랜지스터 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420554A (zh) * 2001-11-21 2003-05-28 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板的制造方法及其结构

Also Published As

Publication number Publication date
US20110272696A1 (en) 2011-11-10
KR101741732B1 (ko) 2017-05-31
CN102237373A (zh) 2011-11-09
US8969131B2 (en) 2015-03-03
US20140093998A1 (en) 2014-04-03
US8598583B2 (en) 2013-12-03
KR20110123626A (ko) 2011-11-15

Similar Documents

Publication Publication Date Title
CN102237373B (zh) 面板、形成面板的方法、薄膜晶体管和显示面板
US9356052B2 (en) Thin film transistor with integrated connecting portion
US9443877B2 (en) Thin film transistor panel having an etch stopper on semiconductor
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
CN102652330B (zh) 半导体装置及其制造方法
US8957418B2 (en) Semiconductor device and display apparatus
US8729612B2 (en) Active matrix substrate and method for manufacturing the same
JP6026433B2 (ja) 半導体装置、表示装置、ならびに半導体装置の製造方法
US9246010B2 (en) Thin film transistor substrate
WO2016195039A1 (ja) アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置
WO2012023226A1 (ja) 表示装置用基板及びその製造方法、表示装置
JP7471075B2 (ja) アクティブマトリクス基板およびその製造方法
CN111199982B (zh) 薄膜晶体管基板及其制造方法、具备其的液晶显示装置
US20190198679A1 (en) Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate
CN104380474B (zh) 半导体装置及其制造方法
US9831352B2 (en) Semiconductor device and method for manufacturing same
KR102506159B1 (ko) 표시 장치
JP2020031107A (ja) 薄膜トランジスタ、薄膜トランジスタ基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121219

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung Electronics Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant