[go: up one dir, main page]

CN104380474B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104380474B
CN104380474B CN201380033025.5A CN201380033025A CN104380474B CN 104380474 B CN104380474 B CN 104380474B CN 201380033025 A CN201380033025 A CN 201380033025A CN 104380474 B CN104380474 B CN 104380474B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
electrode
film
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380033025.5A
Other languages
English (en)
Other versions
CN104380474A (zh
Inventor
内田诚
内田诚一
小川康行
宫本忠芳
伊东笃
伊东一笃
高丸泰
中泽淳
宫本光伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104380474A publication Critical patent/CN104380474A/zh
Application granted granted Critical
Publication of CN104380474B publication Critical patent/CN104380474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

半导体装置(100A)具有：基板(2)；在基板(2)上形成的栅极电极(3)；在栅极电极(3)上形成的栅极绝缘层(4)；在栅极绝缘层(4)上形成的氧化物半导体层(5)；与氧化物半导体层(5)电连接的源极电极(6s)和漏极电极(6d)；与漏极电极(6d)电连接的第一透明电极(7)；在源极电极(6s)和漏极电极(6d)上形成的层间绝缘层(8a)；和在层间绝缘层(8a)上形成的第二透明电极(9)，第二透明电极(9)的至少一部分隔着层间绝缘层(8a)与第一透明电极(7)重叠，氧化物半导体层(5)和第一透明电极(7)由相同的氧化物膜形成。

Description

半导体装置及其制造方法
技术领域
本发明涉及使用氧化物半导体形成的半导体装置及其制造方法，特别涉及液晶显示装置和有机EL显示装置的有源矩阵基板及其制造方法。此处，半导体装置包括有源矩阵基板和具备该有源矩阵基板的显示装置。
背景技术
液晶显示装置等所使用的有源矩阵基板按每个像素具备薄膜晶体管(Thin FilmTransistor：以下称为“TFT”)等开关元件。具备TFT作为开关元件的有源矩阵基板被称为TFT基板。
作为TFT，历来广泛使用以非晶硅膜为活性层的TFT(以下称为“非晶硅TFT”)和以多晶硅膜为活性层的TFT(以下称为“多晶硅TFT”)。
近年来，作为TFT的活性层的材料，提出了使用氧化物半导体代替非晶硅和多晶硅的技术。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，与非晶硅TFT相比，氧化物半导体TFT能够高速地进行动作。此外，氧化物半导体膜能够通过比多晶硅膜简便的工艺形成。
专利文献1中公开了具备氧化物半导体TFT的TFT基板的制造方法。根据专利文献1中记载的制造方法，使氧化物半导体膜的一部分低电阻化而形成像素电极，由此能够削减TFT基板的制造工序数。
现有技术文献
专利文献
专利文献1：日本特开2011-91279号公报
发明内容
发明要解决的技术问题
伴随着近年来的液晶显示装置等的高分辨率化，需要在同一基板上形成有助于显示的像素用的TFT和对像素用的TFT进行驱动的驱动电路。通常像素用的TFT形成在显示区域，驱动电路形成在位于显示区域的周边的驱动电路区域。
根据本发明的发明人的研究，发现在专利文献1所公开的制造方法中，存在无助于显示的例如驱动电路区域的面积不必要地增大的情况。
于是，本发明的一个方式的主要目的在于，提供能够以简便的工艺制造，无助于显示的区域狭小化的TFT基板及其制造方法。
解决技术问题的技术手段
本发明的实施方式的半导体装置是具有基板和在所述基板上形成的薄膜晶体管的半导体装置，该半导体装置的特征在于：所述薄膜晶体管具有：在所述基板上形成的栅极电极；在所述栅极电极上形成的栅极绝缘层；在所述栅极绝缘层上形成的氧化物半导体层；和与所述氧化物半导体层电连接的源极电极和漏极电极，所述半导体装置还具有：与所述栅极电极由相同的导电膜形成的栅极连接层；与所述源极电极由相同的导电膜形成的源极连接层；与所述漏极电极电连接的第一透明电极；在所述源极电极和所述漏极电极上形成的层间绝缘层；在所述层间绝缘层上形成的第二透明电极；和与所述第二透明电极由相同的导电膜形成的透明连接层，所述源极连接层经由所述透明连接层与所述栅极连接层电连接，所述氧化物半导体层和所述第一透明电极由相同的氧化物膜形成。
在某实施方式中，在所述栅极连接层上形成所述栅极绝缘层，所述源极连接层与由所述氧化物膜形成的氧化物层的上表面接触，在所述栅极绝缘层和所述层间绝缘层形成有在从所述基板的法线方向看时与所述栅极连接层重叠的接触孔，所述源极连接层和所述氧化物层的一部分在所述接触孔内接触，所述氧化物层中的在所述接触孔内与所述透明连接层接触的部分的电阻小于所述氧化物半导体层的电阻。
在某实施方式中，在所述栅极连接层上形成有所述源极连接层的端部。
在某实施方式中，所述第二透明电极隔着所述层间绝缘层与所述第一透明电极重叠。
在某实施方式中，所述氧化物膜包含In、Ga和Zn。
在某实施方式中，所述第一透明电极以比所述氧化物半导体层高的浓度包含杂质，所述层间绝缘层中的位于所述第一透明电极上的部分以比其他部分高的浓度包含杂质。
本发明的实施方式的半导体装置的制造方法包含：工序(a)，准备基板；工序(b)，在基板上，由第一导电膜形成栅极电极和栅极连接层；工序(c)，在所述栅极电极和栅极连接层上形成栅极绝缘层；和工序(d)，在所述栅极绝缘层上形成氧化物半导体膜；工序(e)，在所述氧化物半导体膜上形成第二导电膜，将所述氧化物半导体膜和所述第二导电膜图案化，由此，由所述氧化物半导体膜形成相互分离的第一氧化物半导体膜和第二氧化物半导体膜，由所述第二导电膜形成源极电极、漏极电极和源极连接层，所述源极电极和所述漏极电极形成在所述第一氧化物半导体膜上，所述源极连接层形成在所述第二氧化物半导体膜上；工序(f)，在形成保护所述第一氧化物半导体膜的沟道区域的保护层后，进行使所述第一氧化物半导体膜的一部分低电阻化的低电阻化处理而形成第一透明电极，所述第一氧化物半导体膜中的没有被低电阻化的部分成为氧化物半导体层；工序(g)，在所述源极电极和所述漏极电极上形成层间绝缘层；和工序(h)，在所述层间绝缘层上由透明导电膜形成第二透明电极和透明连接层，所述源极连接层经由所述透明连接层与所述栅极连接层电连接。
在某实施方式中，所述工序(g)包含工序(g1)，形成在从基板的法线方向看时与所述栅极连接层重叠的接触孔，所述源极连接层的至少一部分位于所述接触孔内，在所述接触孔内，所述源极连接层经由所述透明连接层与所述栅极连接层电连接。
在某实施方式中，所述氧化物半导体膜包含In、Ga和Zn。
发明效果
根据本发明的实施方式，能够提供能以简便的工艺制造，无助于显示的区域狭小化的TFT基板及其制造方法。
附图说明
图1中，(a)是本发明的实施方式中的TFT基板100A的示意性俯视图，(b)是沿着(a)中的A-A’线的TFT基板100A的示意性剖视图。
图2中，(a)是栅极连接层3a和源极连接层6a的连接部分的示意性俯视图，(b)是沿着图2(a)中的B-B’线的示意性剖视图，(c)是TFT基板100A的示意性俯视图。
图3中，(a)～(c)是栅极连接层3a和源极连接层6a的连接部分的变形例的示意性俯视图。
图4中，(a)～(h)是说明本发明的实施方式中的TFT基板100A的制造方法的示意性剖视图。
图5中，(a)～(f)是说明TFT基板100A的制造方法的示意性剖视图。
图6中，(a)～(c)是说明本发明的另一实施方式中的TFT基板100A的变形例的制造方法的示意性剖视图。
图7中，(a)～(c)是说明本发明的另一实施方式中的TFT基板100A的变形例的制造方法的示意性剖视图。
图8中，(a)～(c)是说明本发明的又一实施方式中的TFT基板100A的变形例的制造工序的示意性剖视图。
图9中，(a)是说明比较例的栅极连接层3a和源极连接层6a的连接部分的示意性俯视图，(b)是沿着图9(a)中的B-B’线的示意性剖视图。
图10中，(a)是说明另一比较例的栅极连接层3a和源极连接层6a的连接部分的示意性俯视图，(b)是沿着图10(a)中的B-B’线的示意性剖视图。
具体实施方式
以下，参照附图对本发明的第一实施方式的半导体装置进行说明。本实施方式的半导体装置具备具有由氧化物半导体构成的活性层的薄膜晶体管(氧化物半导体TFT)。另外，本实施方式的半导体装置只要具备氧化物半导体TFT即可，广泛地包括有源矩阵基板、各种显示装置、电子设备等。
此处，以液晶显示装置中使用的氧化物半导体TFT为例对本发明的实施方式的半导体装置进行说明。另外，以下说明的半导体装置具有与国际申请PCT/JP2013/051422号中公开的半导体装置相同的部分，因而将国际申请PCT/JP2013/051422号的全部公开内容援引至本申请说明书中。
图1(a)和图2(c)是本实施方式的TFT基板100A的示意性俯视图，图1(b)是沿着图1(a)中的A-A’线的半导体装置(TFT基板)100A的示意性剖视图。图2(a)是TFT基板100A的栅极连接层3a与源极连接层6a的连接结构的示意性俯视图，图2(b)是图2(a)的B-B’线的示意性剖视图。
如图1(a)和图1(b)所示，TFT基板100A具有：基板2；和在基板2上形成的薄膜晶体管(TFT)10A。TFT10A具有：形成在基板2上的栅极电极3；在栅极电极3上形成的栅极绝缘层4；在栅极绝缘层4上形成的氧化物半导体层5；以及与氧化物半导体层5电连接的源极电极6s和漏极电极6d。TFT基板100A还具有：与栅极电极3由相同的导电膜形成的栅极连接层3a；与源极电极6s由相同的导电膜形成的源极连接层6a；与漏极电极6d电连接的透明电极7；在源极电极6s和漏极电极6d上形成的层间绝缘层8a；在层间绝缘层8a上形成的透明电极9；和与透明电极9由相同的导电膜形成的透明连接层9a。源极连接层6a经由透明连接层9a与栅极连接层3a电连接，氧化物半导体层5和透明电极7由相同的氧化物膜形成。氧化物膜可以包含In、Ga和Zn。
进一步，如图2(a)和图2(b)所示，优选在TFT基板100A中，在栅极连接层3a上形成有栅极绝缘层4，源极连接层6a与由氧化物膜形成的氧化物层5b’(有时称为氧化物半导体膜5b’)的上表面接触，在栅极绝缘层4和层间绝缘层8a形成有从基板2的法线方向看时与栅极连接层3a重叠的接触孔CH。进一步，优选源极连接层6a和氧化物层5b’的一部分在接触孔CH内接触，氧化物层5b’中的在接触孔CH内与透明连接层9a接触的部分的电阻小于氧化物半导体层5的电阻。
如图2(c)所示，TFT基板100A具有位于显示区域110和显示区域110的周边的驱动电路区域120。在显示区域110形成有TFT10A，栅极连接层3a、源极连接层6a和透明连接层9a形成在驱动电路区域120。驱动电路区域120不是有助于显示的区域，因此优选驱动电路区域120的面积小。
在TFT基板100A中，能够使无助于显示的驱动电路区域120的面积减小，因而能够使有助于显示的显示区域110的面积增大相应的量。
参照图9和图10说明其理由。图9(a)和图10(a)分别是比较例的栅极连接层3a与源极连接层6a的连接部分的示意性俯视图。图9(b)和图10(b)分别是沿着图9(a)和图10(a)的B-B’线的示意性剖视图。其中，对于与TFT基板100A相同的构成要素标注相同的参照标记，避免重复说明。
在图9(a)和图9(b)所示的比较例中，与TFT基板100A不同，从基板2的法线方向看时，栅极连接层3a与源极连接层6a不具有重叠的部分。因此，在将栅极连接层3a与源极连接层6a电连接的情况下，形成使各个连接层3a和6a的一部分露出的接触孔CH1和CH2后，形成透明连接层9a，使栅极连接层3a和源极连接层6a电连接。在该例子中，需要形成2处接触孔CH1和CH2，无助于显示的驱动电路区域120的面积增大相应的量。
另一方面，在图2(a)和图2(b)所示的TFT基板100A中，经在1处形成的接触孔CH，能够将栅极连接层3a与源极连接层6a电连接，不需要形成多个接触孔，因此能够防止驱动电路区域120的面积的增大化。
进一步，在图10(a)和图10(b)所示的比较例中，在栅极绝缘层4的一部分形成开口部4u使栅极连接层3a的一部分露出后，在开口部4u内使栅极连接层3a与源极连接层6a电连接。在该例子中，仅在一处形成开口部4u即可，能够防止驱动电路区域120的面积的增大化。但是，需要用于形成开口部4u的光掩模，因此相应地制造工艺变得复杂，制造成本增大。
基于以上内容，TFT基板100A与图9和图10所示的比较例相比，能够在实现无助于显示的区域的狭小化的同时，以简便且制造成本不增大的方法来进行制造。
此外，如图3(a)～图3(c)所示，栅极连接层3a与源极连接层6a的连接能够进行各种变形。图3(a)～图3(c)是栅极连接层3a和源极连接层6a的连接部分的示意性俯视图。
例如，如图3(a)所示，源极连接层6a在栅极连接层3a上可以具有形成为L字状的部分。进一步，如图3(b)所示，源极连接层6a的端部可以位于栅极连接层3a上。进一步，如图3(c)，可以以在栅极连接层3a上存在形成为配线状的源极连接层6a的一部分的方式形成源极连接层6a。在图3(a)～图3(c)所示的例子中均是在栅极连接层3a与源极连接层6a重叠的部分形成透明连接层9a，栅极连接层3a经由透明连接层9a与源极连接层6a电连接。
进一步，如图1(b)所示，在TFT基板100A中，透明电极9的至少一部分隔着层间绝缘层8a与透明电极7重叠，由此形成辅助电容。从而，因为TFT基板100A所具有的辅助电容是透明的(使可见光透射)，所以不使开口率下降。因此，与现有技术那样具备具有使用金属膜(栅极金属层或源极金属层)形成的不透明的电极的辅助电容的TFT基板相比，TFT基板100A能够具有高开口率。此外，因为开口率不因辅助电容而下降，所以还能够获得能根据需要使辅助电容的电容值(辅助电容的面积)变大的优点。
进一步，优选在透明电极7上形成漏极电极6d，并且透明电极7与漏极电极6d直接接触。采用这样的结构，能够将透明电极7形成至漏极电极6d的大致端部，因此，TFT基板100A能够具有比专利文献1中记载的TFT基板高的开口率。
在TFT基板100A中，在层间绝缘层8a、源极电极6s、漏极电极6d和源极连接层6a上形成有保护层8b。保护层8b的一部与氧化物半导体层5的沟道区域接触。也存在不形成保护层8b的情况。
接着，详细说明TFT基板100A的各构成要素。
基板2典型的是透明基板，例如为玻璃基板。除了玻璃基板以外，也能够使用塑料基板。塑料基板包括由热固化性树脂或热可塑性树脂形成的基板，进一步包括这些树脂与无机纤维(例如玻璃纤维、玻璃纤维的无纺布)的复合基板。作为具有耐热性的树脂材料，能够例示聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸树脂、聚酰亚胺树脂。此外，在用于反射型液晶显示装置的情况下，作为基板2还能够使用硅基板。
栅极电极3与栅极配线3’电连接。栅极电极3、栅极连接层3a和栅极配线3’具有例如上层为W(钨)层、下层为TaN(氮化钽)层的层叠结构。除此之外，栅极电极3、栅极连接层3a和栅极配线3’既可以具有由Mo(钼)/Al(铝)/Mo形成的层叠结构，也可以具有单层结构、2层结构、4层以上的层叠结构。进一步，栅极电极3、栅极连接层3a和栅极配线3’可以由选自Cu(铜)、Al、Cr(铬)、Ta(钽)、Ti(钛)、Mo和W的元素，或者以这些元素为成分的合金或金属氮化物等形成。栅极电极3、栅极连接层3a和栅极配线3’各自的厚度优选为大约50nm以上600nm以下。栅极电极3、栅极连接层3a和栅极配线3’各自的厚度为例如大约420nm。
栅极绝缘层4例如具有下层栅极绝缘层和上层栅极绝缘层。上层栅极绝缘层优选包含氧化物绝缘层，氧化物绝缘层优选与氧化物半导体层5直接接触。当氧化物绝缘层与氧化物半导体层5直接接触时，氧化物绝缘层所包含的氧被供给至氧化物半导体层5，能够防止氧化物半导体层5的氧缺损导致的半导体特性的劣化。上层栅极绝缘层例如为SiO2(氧化硅)层。下层栅极绝缘层例如为SiNx(氮化硅)层。在本实施方式中，下层栅极绝缘层的厚度例如为大约325nm，上层栅极绝缘层的厚度为大约50nm，栅极绝缘层4的厚度为大约375nm。此外，作为栅极绝缘层4，例如能够使用由SiO2(氧化硅)、SiNx(氮化硅)、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3(氧化铝)或氧化钽(Ta2O5)形成的单层或叠层。栅极绝缘层4的厚度例如为大约50nm以上600nm以下。另外，为了防止来自基板2的杂质等的扩散，优选下层栅极绝缘层由SiNx或SiNxOy(氮化氧化硅，x＞y)形成。从防止氧化物半导体层5的半导体特性劣化的观点出发，优选上层栅极绝缘层由SiO2或SiOxNy(氧化氮化硅，x＞y)形成。进一步，为了以较低的温度形成栅极泄漏电流少的致密的栅极绝缘层4，一边使用Ar(氩)等稀有气体一边形成栅极绝缘层4即可。
氧化物半导体层5是以例如1：1：1的比例包含In(铟)、Ga(镓)和Zn(锌)的In-Ga-Zn-O类半导体层(以下，简称为“In-Ga-Zn-O类半导体层”)。In、Ga和Zn的比例能够适当选择。可以代替In-Ga-Zn-O类半导体膜，使用其他氧化物半导体膜形成氧化物半导体层5。可以使用例如Zn-O类半导体(ZnO)膜、In-Zn-O类半导体(IZO(注册商标))膜、Zn-Ti-O类半导体(ZTO)膜、Cd-Ge-O类半导体膜、Cd-Pb-O类半导体膜、CdO(氧化镉)、Mg-Zn-O类半导体膜等。进一步，作为氧化物半导体层5，能够使用添加了1族元素、13族元素、14族元素、15族元素和17族元素等中的一种或多种杂质元素的非晶质(无定形)状态、多晶状态或非晶状态与多晶状态混合存在的微晶状态的ZnO，或者没有添加任何杂质元素的ZnO。氧化物半导体层5的厚度例如优选为大约30nm以上100nm以下。氧化物半导体层5的厚度例如为大约50nm。
源极电极6s、漏极电极6d和源极连接层6a例如具有由Ti/Al/Ti形成的层叠结构。此外，源极电极6s、漏极电极6d和源极连接层6a可以具有由Mo/Al/Mo形成的层叠结构，也可以具有单层结构、2层结构或4层以上的层叠结构。进一步，源极电极6s、漏极电极6d和源极连接层6a可以由选自Al、Cr、Ta、Ti、Mo和W的元素，或者以这些元素为成分的合金或金属氮化物等形成。源极电极6s、漏极电极6d和源极连接层6a的厚度优选分别为大约50nm以上600nm以下。源极电极6s、漏极电极6d和源极连接层6a的厚度例如为大约350nm。
层间绝缘层8a由例如SiNx形成。层间绝缘层8a在透明电极7与透明电极9之间，从而形成辅助电容。像这样，如果由透明电极7和9以及透明的层间绝缘层8a形成辅助电容，则在显示面板使用TFT基板100A时，能够制造具有高开口率的显示面板。层间绝缘层8a的厚度为例如大约100nm以上500nm以下(在本实施方式中，层间绝缘层8a的厚度为大约200nm)。除此之外，层间绝缘层8a例如能够由SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3(氧化铝)或Ta2O5(氧化钽)形成。
保护层8b以与氧化物半导体层5的沟道区域接触的方式形成。优选保护层8b由绝缘氧化物(例如SiO2)形成。当保护层8b由绝缘氧化物形成时，能够如上所述防止氧化物半导体层5的氧缺损导致的半导体特性的劣化。除此之外，保护层8b例如能够由SiON(氧化氮化硅、氮化氧化硅)、Al2O3或Ta2O5形成。保护层8b的厚度例如为大约50nm以上300nm以下(在本实施方式中，保护层8b的厚度为大约150nm)。
透明电极7例如由In-Ga-Zn-O类氧化物形成。透明电极7与氧化物半导体层5由相同的透明的氧化物膜(例如In-Ga-Zn-O类氧化物膜)形成，详细情况将在后面叙述。当透明电极7和氧化物半导体层5由相同的氧化物膜形成时，能够简化制造工艺，能够削减制造成本。优选透明电极7的厚度例如为大约20nm以上200nm以下。透明电极7的厚度例如为大约50nm。
还存在以下情况：透明电极7以比氧化物半导体层5高的浓度包含p型杂质(例如，B(硼))或n型杂质(例如，P(磷))，层间绝缘层8a中位于透明电极7上的部分以比其他部分高的浓度含有p型杂质或n型杂质，详细后述。
透明电极9由透明导电膜(例如ITO(Indium Tin Oxide：铟锡氧化物)或IZO膜)形成。优选透明电极9的厚度例如为20nm以上200nm以下。透明电极9的厚度例如为大约100nm。
TFT基板100A例如被用于Fringe Field Switching(边缘场开关)(FFS)模式的液晶显示装置。此时，将下层的透明电极7用作像素电极(被供给显示信号电压)，将上层的透明电极9用作共用电极(被供给共用电压或对置电压)。在透明电极9至少设置有1个以上的狭缝。
接着，说明TFT基板100A的制造方法。
本发明的实施方式中的TFT基板100A的制造方法包括：准备基板2的工序(a)；在基板2上由第一导电膜形成栅极电极3和栅极连接层3a的工序(b)；在栅极电极3和栅极连接层3a上形成栅极绝缘层4的工序(c)；和在栅极绝缘层4上形成氧化物半导体膜5’的工序(d)。进一步，TFT基板100A的制造方法包含工序(e)，在氧化物半导体膜5’上形成第二导电膜，将氧化物半导体膜5’和第二导电膜图案化，由此，由氧化物半导体膜5’形成彼此分离的第一氧化物半导体膜5a’和第二氧化物半导体膜5b’，由第二导电膜形成源极电极6s、漏极电极6d和源极连接层6a，源极电极6s和漏极电极6d形成在第一氧化物半导体膜5a’上，源极连接层6a形成在第二氧化物半导体膜5b’上。进一步，TFT基板100A的制造方法包含：工序(f)，形成保护第一氧化物半导体膜5a’的沟道区域的保护层8后，进行使第一氧化物半导体膜5a’的一部分低电阻化的低电阻化处理而形成透明电极7，第一氧化物半导体膜5a’中没有被低电阻化的部分成为氧化物半导体层5；工序(g)，在源极电极6s和漏极电极6d上形成层间绝缘层8a；和工序(h)，在层间绝缘层8a上由透明导电膜形成透明电极9和透明连接层9a，源极连接层6a经由透明连接层9a与栅极连接层3a电连接。
工序(g)优选包含形成从基板2的法线方向看时与栅极连接层3a重叠的接触孔CH的工序(g)。优选源极连接层6a的至少一部分位于接触孔CH内，在接触孔CH内源极连接层6a经由透明连接层9a与栅极连接层3a电连接。
这样的TFT基板100A的制造方法是被简化的半导体装置的制造方法，因此能够削减制造成本。进一步，能够减小驱动电路区域120的面积。
接着，参照图4和图5详细地说明TFT基板100A的制造方法的一个例子。图4(a)～图4(d)和图5(a)～图5(c)是说明TFT基板100A中形成于显示区域110的TFT10A的制造方法的示意性剖视图。图4(e)～图4(h)和图5(d)～图5(f)是说明TFT基板100A中的形成于驱动电路区域120的驱动电路用TFT以及栅极连接层3a和源极连接层6a的连接部分的制造方法的示意性剖视图。
首先，如图4(a)和图4(e)所示，在基板2上由相同的导电膜形成栅极电极3和3b以及栅极连接层3a。作为基板2，能够使用例如玻璃基板等的透明绝缘性的基板。栅极电极3和3b以及栅极连接层3b在利用溅射法在基板2上形成导电膜后，通过光刻法进行导电膜的图案化而形成。此处，作为导电膜，使用从基板2侧起依次具有TaN膜(厚度：大约50nm)和W膜(厚度：大约370nm)的2层结构的层叠膜。另外，作为导电膜，也可以使用例如Ti、Mo、Ta、W、Cu、Al和Cr等的单层膜、包含它们的层叠膜、合金膜或它们的氮化金属膜等。
接着，如图4(b)和图4(f)所示，通过CVD(Chemical Vapor deposition：化学气相沉积)法以覆盖栅极电极3和3b以及栅极连接层3b的方式形成栅极绝缘层4。此处，栅极绝缘层4由下层栅极绝缘层和上层栅极绝缘层形成。下层栅极绝缘层由SiNx膜(厚度：大约325nm)形成，上层栅极绝缘层由SiO2膜(厚度：大约50nm)形成。作为上层栅极绝缘层，和下层栅极绝缘层，能够使用例如SiO2、SiNx、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3或Ta2O5形成。
接着，如图4(c)和图4(g)所示，利用溅射法在栅极绝缘层4上形成氧化物半导体膜5’。作为氧化物半导体膜5’使用了In-Ga-Zn-O类半导体膜。氧化物半导体膜5’的厚度为例如大约50nm。
之后，在氧化物半导体膜5’上利用溅射法形成用于形成源极电极6s、漏极电极6d、源极漏极电极6x和源极连接层6a的导电膜(未图示)。
接着，如图4(d)和图4(h)所示，通过使用半色调掩模的光刻法、干蚀刻法和灰化法对上述的导电膜和氧化物半导体膜5’同时进行图案化，由氧化物半导体膜5’形成彼此分离的第一氧化物半导体膜5a’和第二氧化物半导体膜5b’，并且由导电膜形成源极电极6s、漏极电极6d、源极漏极电极6x和源极连接层6a。像这样，能够以1个光掩模进行源极电极6s和漏极电极6d的形成以及氧化物半导体膜5’的图案化，因此能够简化制造工艺，能够削减制造成本。
在第一氧化物半导体膜5a’上形成源极电极6s和漏极电极6d。在第二氧化物半导体膜5b’上形成源极漏极电极6x和源极连接层6a。源极漏极电极6x中的一者与源极连接层6a电连接。源极连接层6a的至少一部分以从基板2的法线方向看时与栅极连接层3a重叠的方式形成。源极漏极电极6x以与第二氧化物半导体膜5b’的上表面接触的方式形成。
源极电极6s、漏极电极6d、源极漏极电极6x和源极连接层6a例如具有Ti/Al/Ti的层叠结构。下层的Ti层的厚度为大约50nm，Al层的厚度为大约200nm，上层的Ti层的厚度为大约100nm。
接着，如图5(a)和图5(d)所示，以覆盖第一氧化物半导体膜5a’和第二氧化物半导体膜5b’的沟道区域的方式利用溅射法和光刻法形成保护层8b。形成保护层8b时，形成从基板2的法线方向看时与栅极连接层3a重叠的开口部8bu，栅极连接层3a的一部分露出。进一步，在开口部8bu内第二氧化物半导体膜5b’的一部分露出(图5(d)的用虚线包围的部分)。保护层8b例如由绝缘氧化物(例如SiO2)形成，其厚度例如为大约150nm。此外，优选从基板2的法线方向看时，保护层8b的端部位于漏极电极6d上。这是因为能够将透明电极7形成至漏极电极6d的端部附近。
之后，对第一氧化物半导体膜5a’的一部分实施低电阻化处理。第一氧化物半导体膜5a’中被源极电极6s、漏极电极6d和保护层8b覆盖的部分不被进行低电阻化处理。由此，如图5(a)所示，在第一氧化物半导体膜5a’中的被实施了低电阻化处理的部分形成透明电极7，在不被实施低电阻化处理的部分形成氧化物半导体层5。进一步，第二氧化物半导体膜5b’中的在开口部8bu内露出的部分也被进行低电阻化处理，该部分低电阻化。当然，被实施了低电阻化处理的部分的电阻比没有被实施低电阻化处理的部分的电阻小。关于低电阻化处理，能够列举例如等离子体处理、p型杂质或n型杂质的掺杂等。作为低电阻化处理，在使用p型杂质或n型杂质的掺杂的情况下，透明电极7的杂质的浓度比氧化物半导体层5的杂质的浓度大。此外，存在以下情况：由于杂质的扩散，处于漏极电极6d之下的氧化物半导体膜5’的一部分也被低电阻化，成为透明电极7的一部分。使用掺杂装置进行杂质的注入的情况下，能够隔着绝缘层注入杂质进行低电阻化处理，因此能够灵活地应对制造工艺，对此将在后文叙述。
此外，作为低电阻化处理，能够列举例如使用CVD装置的氢等离子体处理、使用蚀刻装置的氩等离子体处理、在还原气氛下进行的退火处理等。
接着，如图5(b)和图5(e)所示，在透明电极7和保护层8b上利用CVD法形成层间绝缘层8a。层间绝缘层8a例如由SiNx形成。层间绝缘层8a的厚度为大约200nm。在形成层间绝缘层8a的同时，利用公知的方法形成与栅极连接层3a重叠的接触孔CH。在接触孔CH内，栅极连接层3a的至少一部分和源极连接层6a的至少一部分露出。
接着，如图5(c)和图5(f)所示，在层间绝缘层8a上利用溅射法等由相同的透明导电膜形成透明电极9和透明连接层9a。透明电极9的至少一部分隔着层间绝缘层8a与透明电极7重叠。透明连接层9a在接触孔CH内使栅极连接层3a与源极连接层6a电连接。透明电极9和透明连接层9a例如由ITO形成，其厚度为大约100nm。
如上所述，也存在没有形成保护层8b的情况。
接着，参照图6～图8说明没有形成保护层8b的TFT基板100A的变形例的制造方法。此处，以形成于显示区域110的TFT10A为中心进行说明，尽量避免在驱动电路区域120形成的驱动电路用的TFT、栅极连接层3a和源极连接层6a的连接部分的重复说明。
首先，参照图6说明TFT基板100A的变形例的制造方法的一个例子。
图6(a)～图6(c)是说明TFT基板100A的变形例的制造方法的示意性剖视图。
如上所述，在基板2上形成栅极电极3、栅极连接层3a、栅极绝缘层4、第一氧化物半导体膜5a’和第二氧化物半导体膜5b’、源极电极6s、漏极电极6d、源极漏极电极6x和源极连接层6a等(参照图4(a)～图4(h))。
接着，如图6(a)所示，利用公知的方法以与第一氧化物半导体膜5a’和第二氧化物半导体膜5b’中的沟道区域接触的方式形成保护层(有时称为抗蚀剂掩模层)R。抗蚀剂掩模层R例如由感光性树脂形成。此外，优选从基板2的法线方向看时，抗蚀剂掩模层R的端部与漏极电极6d重叠。这是因为能够将透明电极7形成至漏极电极6d的端部附近。
然后，利用上述的方法对第一氧化物半导体膜5a’的一部分实施低电阻化处理。第一氧化物半导体膜5a’中的被源极电极6s、漏极电极6d和抗蚀剂掩模层R覆盖的部分没有被实施低电阻化处理。如上所述，通过低电阻化处理，形成透明电极7和氧化物半导体层5(参照图6(b))。此后，利用公知的方法去除抗蚀剂掩模层R。另外，存在第二氧化物半导体膜5b’的一部分也通过低电阻化处理被低电阻化的情况(参照图5(d))。
接着，如图6(c)所示，利用上述的方法在源极电极6s、漏极电极6d和透明电极7上形成层间绝缘层8a。虽然未图示，但层间绝缘层8a也在源极漏极电极6x和源极连接层6a上形成。
接着，利用上述的方法在层间绝缘层8a上形成透明电极9，并且形成透明连接层9a，使栅极连接层3a与源极连接层6a电连接。
接着，参照图7说明TFT基板100A的变形例的制造方法的另一个例子。图7(a)～图(c)是说明TFT基板100A的变形例的制造方法的示意性剖视图。
如上所述，在基板2上形成栅极电极3、栅极连接层3a、栅极绝缘层4、第一氧化物半导体膜5a’和第二氧化物半导体膜5b’、源极电极6s、漏极电极6d、源极漏极电极6x和源极连接层6a等(参照图4(a)～图4(c))。
接着，如图7(a)所示，利用上述的方法，在源极电极6s、漏极电极6d、源极漏极电极6x、源极连接层6a和第一氧化物半导体膜5a’上形成层间绝缘层8a。
接着，如图7(b)所述，利用公知的方法形成保护第一氧化物半导体膜5a’和第二氧化物半导体膜5b’中的沟道区域的抗蚀剂掩模层R。抗蚀剂掩模层R形成在层间绝缘层8a上。优选从基板2的法线方向看时，抗蚀剂掩模层R的端部与漏极电极6d重叠。这是因为能够将透明电极7形成至漏极电极6d的端部附近。
然后，利用上述的方法对第一氧化物半导体膜5a’和5b’的一部分实施低电阻化处理。第一氧化物半导体膜5a’中的被源极电极6s、漏极电极6d和抗蚀剂掩模层R覆盖的部分没有被实施低电阻化处理。如上所述，通过低电阻化处理，形成透明电极7和氧化物半导体层5(参照图7(c))。然后，利用公知的方法去除抗蚀剂掩模层R。
接着，利用上述的方法在层间绝缘层8a上形成透明电极9，并且形成透明连接层9a而使栅极连接层3a与源极连接层6a电连接。
接着，参照图8说明TFT基板100A的变形例的又一个例子。图8(a)～图8(c)是说明TFT基板100A的变形例的又一个制造方法的示意性剖视图。
如上所述，在基板2上形成栅极电极3、栅极连接层3a、栅极绝缘层4、第一氧化物半导体膜5a’和第二氧化物半导体膜5b’、源极电极6s、漏极电极6d、源极漏极电极6x和源极连接层6a等(参照图4(a)～图4(c))。
接着，如图8(a)所示，利用上述的方法在源极电极6s、漏极电极6d、源极漏极电极6x、源极连接层6a和第一氧化物半导体膜5a’上形成层间绝缘层8a。
接着，如图8(b)所示，利用上述的方法在层间绝缘层8a上形成透明电极9。
接着，如图8(c)所示，利用公知的方法形成保护第一氧化物半导体膜5a’和第二氧化物半导体膜5b’中的沟道区域的抗蚀剂掩模层R。抗蚀剂掩模层R在层间绝缘层8a上形成。
然后，利用上述的方法对第一氧化物半导体膜5a’和第二氧化物半导体膜5b’的一部分实施低电阻化处理。第一氧化物半导体膜5a’中被源极电极6s、漏极电极6d和抗蚀剂掩模层R覆盖的部分不被实施低电阻化处理。如上所述，通过低电阻化处理，形成透明电极7和氧化物半导体层5。然后，利用公知的方法去除抗蚀剂掩模层R。
上述的TFT基板100A的变形例的制造方法中，在隔着至少层间绝缘层8a掺杂p型杂质或n型杂质进行低电阻化处理，从而制造TFT基板100A的变形例的情况下，层间绝缘层8a中的位于透明电极7上的部分以比其他部分高的浓度包含p型杂质或n型杂质。
以上，根据本发明的实施方式，能够提供能以简便的工艺进行制造，无助于显示的区域狭小化的TFT基板半导体装置及其半导体装置的制造方法。
产业上的可利用性
本发明的实施方式能够广泛适用于有源矩阵基板等的电路基板、液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置、摄像传感器装置等摄像装置、图像输入装置、指纹读取装置等电子装置等的具备薄膜晶体管的装置。
附图标记说明
2 基板
3 栅极电极
4 栅极绝缘层
4a 下层栅极绝缘层
4b 上层栅极绝缘层
5 氧化物半导体层
6s 源极电极
6d 漏极电极
7 第一透明电极
8 层间绝缘层
8a 保护层
8 电介质层
9 透明电极
100A 半导体装置(TFT基板)

Claims (7)

1.一种半导体装置，其具有基板和在所述基板上形成的薄膜晶体管，该半导体装置的特征在于：
所述薄膜晶体管具有：
在所述基板上形成的栅极电极；
在所述栅极电极上形成的栅极绝缘层；
在所述栅极绝缘层上形成的氧化物半导体层；和
与所述氧化物半导体层电连接的源极电极和漏极电极，
所述半导体装置还具有：
与所述栅极电极由相同的导电膜形成的栅极连接层；
与所述源极电极由相同的导电膜形成的源极连接层；
与所述漏极电极电连接的第一透明电极；
在所述源极电极和所述漏极电极上形成的层间绝缘层；
在所述层间绝缘层上形成的第二透明电极；和
与所述第二透明电极由相同的导电膜形成的透明连接层，
所述源极连接层经由所述透明连接层与所述栅极连接层电连接，
所述氧化物半导体层和所述第一透明电极由相同的氧化物膜形成，
所述栅极绝缘层形成在所述栅极连接层上，
所述源极连接层与由所述氧化物膜形成的氧化物层的上表面接触，
在所述栅极绝缘层和所述层间绝缘层形成有在从所述基板的法线方向看时与所述栅极连接层重叠的接触孔，
所述源极连接层和所述氧化物层的一部分在所述接触孔内接触，
所述氧化物层中的在所述接触孔内与所述透明连接层接触的部分的电阻小于所述氧化物半导体层的电阻。
2.如权利要求1所述的半导体装置，其特征在于：
所述源极连接层的端部形成在所述栅极连接层上。
3.如权利要求1所述的半导体装置，其特征在于：
所述第二透明电极隔着所述层间绝缘层与所述第一透明电极重叠。
4.如权利要求1所述的半导体装置，其特征在于：
所述氧化物膜包含In、Ga和Zn。
5.如权利要求1至4中任一项所述的半导体装置，其特征在于：
所述第一透明电极以比所述氧化物半导体层高的浓度包含杂质，
所述层间绝缘层中的位于所述第一透明电极上的部分以比其他部分高的浓度包含杂质。
6.一种半导体装置的制造方法，其特征在于，包含：
工序(a)，准备基板；
工序(b)，在基板上，由第一导电膜形成栅极电极和栅极连接层；
工序(c)，在所述栅极电极和栅极连接层上形成栅极绝缘层；
工序(d)，在所述栅极绝缘层上形成氧化物半导体膜；
工序(e)，在所述氧化物半导体膜上形成第二导电膜，将所述氧化物半导体膜和所述第二导电膜图案化，由此，由所述氧化物半导体膜形成相互分离的第一氧化物半导体膜和第二氧化物半导体膜，由所述第二导电膜形成源极电极、漏极电极和源极连接层，所述源极电极和所述漏极电极形成在所述第一氧化物半导体膜上，所述源极连接层形成在所述第二氧化物半导体膜上；
工序(f)，在形成保护所述第一氧化物半导体膜的沟道区域的保护层后，进行使所述第一氧化物半导体膜的一部分和所述第二氧化物半导体膜的一部分低电阻化的低电阻化处理，所述第一氧化物半导体膜中的被低电阻化的部分形成第一透明电极，所述第一氧化物半导体膜中的没有被低电阻化的部分成为氧化物半导体层；
工序(g)，在所述源极电极和所述漏极电极上形成层间绝缘层；和
工序(h)，在所述层间绝缘层上由透明导电膜形成第二透明电极和透明连接层，所述源极连接层经由所述透明连接层与所述栅极连接层电连接，
所述工序(g)包含在所述层间绝缘层形成在从基板的法线方向看时与所述栅极连接层重叠的接触孔的工序(g1)，
所述源极连接层的至少一部分和所述第二氧化物半导体膜的所述一部分位于所述接触孔内，
在所述接触孔内，所述源极连接层经由所述透明连接层与所述栅极连接层电连接，
所述第二氧化物半导体膜的所述一部分，在所述接触孔内与所述透明连接层接触，且具有比所述氧化物半导体层的电阻低的电阻。
7.如权利要求6所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体膜包含In、Ga和Zn。
CN201380033025.5A 2012-06-22 2013-06-12 半导体装置及其制造方法 Active CN104380474B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-140783 2012-06-22
JP2012140783 2012-06-22
PCT/JP2013/066168 WO2013191044A1 (ja) 2012-06-22 2013-06-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN104380474A CN104380474A (zh) 2015-02-25
CN104380474B true CN104380474B (zh) 2017-06-13

Family

ID=49768644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380033025.5A Active CN104380474B (zh) 2012-06-22 2013-06-12 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US9379250B2 (zh)
CN (1) CN104380474B (zh)
TW (1) TWI559554B (zh)
WO (1) WO2013191044A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI532154B (zh) * 2014-02-25 2016-05-01 群創光電股份有限公司 顯示面板及顯示裝置
CN109891483A (zh) * 2016-10-19 2019-06-14 夏普株式会社 有源矩阵基板及其制造方法
CN108417497B (zh) * 2018-02-07 2019-11-15 信利（惠州）智能显示有限公司 一种ltps背板布线的刻蚀工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012018970A (ja) * 2010-07-06 2012-01-26 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
CN102445802A (zh) * 2010-10-12 2012-05-09 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
CN102473362A (zh) * 2009-07-24 2012-05-23 夏普株式会社 薄膜晶体管基板的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5599026B2 (ja) * 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
CN103151266B (zh) * 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101627136B1 (ko) * 2010-02-19 2016-06-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
TWI459477B (zh) * 2011-11-16 2014-11-01 Chunghwa Picture Tubes Ltd 畫素結構及其製作方法
CN104094386B (zh) 2012-01-31 2017-06-23 夏普株式会社 半导体装置及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473362A (zh) * 2009-07-24 2012-05-23 夏普株式会社 薄膜晶体管基板的制造方法
JP2012018970A (ja) * 2010-07-06 2012-01-26 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
CN102445802A (zh) * 2010-10-12 2012-05-09 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法

Also Published As

Publication number Publication date
WO2013191044A1 (ja) 2013-12-27
TWI559554B (zh) 2016-11-21
TW201405834A (zh) 2014-02-01
US9379250B2 (en) 2016-06-28
US20150200303A1 (en) 2015-07-16
CN104380474A (zh) 2015-02-25

Similar Documents

Publication Publication Date Title
CN104685635B (zh) 半导体装置
CN104170069B (zh) 半导体器件及其制造方法
CN104094386B (zh) 半导体装置及其制造方法
US9613990B2 (en) Semiconductor device and method for manufacturing same
CN104205341B (zh) 半导体器件及其制造方法
CN104081507B (zh) 半导体装置及其制造方法
CN104620389B (zh) 半导体装置及其制造方法
CN104285286A (zh) 半导体装置及其制造方法
CN104094409B (zh) 半导体装置及其制造方法
US11695020B2 (en) Active matrix substrate and method for manufacturing same
CN104247031B (zh) 半导体装置及其制造方法
CN104380474B (zh) 半导体装置及其制造方法
CN104205310B (zh) 半导体装置及其制造方法
CN104396019B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant