[go: up one dir, main page]

CN104247031B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104247031B
CN104247031B CN201380021447.0A CN201380021447A CN104247031B CN 104247031 B CN104247031 B CN 104247031B CN 201380021447 A CN201380021447 A CN 201380021447A CN 104247031 B CN104247031 B CN 104247031B
Authority
CN
China
Prior art keywords
layer
electrode
oxide semiconductor
source electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380021447.0A
Other languages
English (en)
Other versions
CN104247031A (zh
Inventor
高丸泰
伊东笃
伊东一笃
宫本忠芳
宫本光伸
中泽淳
小川康行
内田诚
内田诚一
森重恭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104247031A publication Critical patent/CN104247031A/zh
Application granted granted Critical
Publication of CN104247031B publication Critical patent/CN104247031B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体装置(100A)具备：包括半导体区域(5)和与半导体区域接触的导体区域(7)的氧化物层(15)；与半导体区域电连接的源极电极(6s)和漏极电极(6d)；在源极电极和漏极电极上形成的绝缘层(11)；以隔着绝缘层与导体区域的至少一部分重叠的方式配置的透明电极(9)；与源极电极由相同的导电膜形成的源极配线(6a)；和与栅极电极(3)由相同的导电膜形成的栅极引绕配线(3a)。源极配线通过与透明电极由相同的导电膜形成的透明连接层(9a)，与栅极引绕配线电连接。

Description

半导体装置及其制造方法
技术领域
本发明涉及使用氧化物半导体形成的半导体装置及其制造方法，特别涉及液晶显示装置和有机EL显示装置的有源矩阵基板及其制造方法。在此，半导体装置包括有源矩阵基板和具备该有源矩阵基板的显示装置。
背景技术
液晶显示装置等中使用的有源矩阵基板，按每个像素具备薄膜晶体管(Thin FilmTransistor，以下称为“TFT”)等开关元件。具备TFT作为开关元件的有源矩阵基板被称为TFT基板。
作为TFT，一直以来广泛使用将非晶硅膜作为有源层(活性层)的TFT(以下称为“非晶硅TFT”)和将多晶硅膜作为有源层的TFT(以下称为“多晶硅TFT”)。
近年来，提出了使用氧化物半导体代替非晶硅和多晶硅作为TFT的有源层的材料。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能够比非晶硅TFT更高速地进行动作。另外，氧化物半导体膜与多晶硅膜相比能够通过更简便的工艺形成。
专利文献1中公开了具备氧化物半导体TFT的TFT基板的制造方法。根据专利文献1中记载的制造方法，通过使氧化物半导体膜的一部分低电阻化来形成像素电极，能够削减TFT基板的制造工序数。
近年来，随着液晶显示装置等的高精细化不断发展，像素开口率的降低成为问题。其中，像素开口率是指像素(例如，在透射型液晶显示装置中，为使有助于显示的光透射的区域)占显示区域的面积比率，以下简称为“开口率”。
特别地，便携式用途的中小型的透射型液晶显示装置，显示区域的面积小，因此，当然各个像素的面积也小，由高精细化引起的开口率的降低变得显著。另外，当便携式用途的液晶显示装置的开口率降低时，为了得到期望的亮度，需要使背光源的亮度增大，还会产生导致耗电增大的问题。
为了得到高开口率，只要使按每个像素设置的TFT和辅助电容等由不透明材料形成的元件所占的面积减小即可，但是，TFT和辅助电容当然存在为了实现其功能所需要的最低限度的尺寸。作为TFT，当使用氧化物半导体TFT时，与使用非晶硅TFT的情况相比，能得到能够使TFT小型化的优点。此外，辅助电容是为了保持被施加至像素的液晶层(在电学上被称为“液晶电容”)的电压而与液晶电容电并联地设置的电容，通常，辅助电容的至少一部分以与像素重叠的方式形成。
现有技术文献
专利文献
专利文献1：日本特开2011-91279号公报
发明内容
发明要解决的技术问题
对高开口率化的要求强烈，仅通过使用氧化物半导体TFT，不能满足该要求。另外，显示装置的低价格化也在不断发展，也要求开发廉价地制造高精细并且高开口率的显示装置的技术。
另外，本发明人经研究发现，当使用专利文献1中记载的方法时，由于氧化物半导体膜与源极配线等金属层的密合性低，可靠性有可能降低，特别是例如在对显示没有贡献的周边区域形成的源极配线的一部分的可靠性有可能降低。关于这一点将在后面详细说明。
因此，本发明的主要目的是，提供能够通过简便的工艺制造，并且能够实现与以往相比高精细并且高开口率、且具有充分的可靠性的显示装置的TFT基板及其制造方法。
用于解决技术问题的手段
本发明的实施方式的半导体装置具备：基板；在上述基板上形成的栅极电极；在上述栅极电极上形成的栅极绝缘层；氧化物层，该氧化物层形成在上述栅极绝缘层上，包括半导体区域和与上述半导体区域接触的导体区域，上述半导体区域的至少一部分隔着上述栅极绝缘层与上述栅极电极重叠；与上述半导体区域电连接的源极电极和漏极电极；在上述源极电极和上述漏极电极上形成的绝缘层；以隔着上述绝缘层与上述导体区域的至少一部分重叠的方式配置的透明电极；与上述源极电极由相同的导电膜形成的源极配线；和与上述栅极电极由相同的导电膜形成的栅极引绕配线，上述源极配线通过与上述透明电极由相同的导电膜形成的透明连接层，与上述栅极配线电连接。
在一个实施方式中，上述的半导体装置还具有与上述半导体区域的沟道区域接触的保护层，上述保护层形成在上述源极配线上，上述绝缘层形成在上述保护层上。
在一个实施方式中，上述透明连接层与上述氧化物层接触，上述源极配线通过上述氧化物层与上述透明连接层电连接。
在一个实施方式中，上述栅极引绕配线包括栅极连接端子层，上述半导体装置具有与上述透明电极由相同的导电膜形成的另一个透明连接层，上述另一个透明连接层与上述栅极连接端子层的上表面接触。
上述氧化物层包含In、Ga和Zn。
本发明的实施方式的半导体装置的制造方法包括：工序(a)，准备基板；工序(b)，在上述基板上形成栅极电极和栅极引绕配线以及栅极绝缘层；工序(c)，在上述栅极绝缘层上形成氧化物半导体膜；工序(d)，在上述氧化物半导体膜上形成导电膜，利用1块光掩模对上述氧化物半导体膜和上述导电膜进行图案化，由此形成氧化物半导体层与源极电极、漏极电极和源极配线；工序(e)，在形成保护上述氧化物半导体层的沟道区域的保护层之后，进行使上述氧化物半导体层的一部分低电阻化的低电阻化处理形成导体区域，上述氧化物半导体层中未被低电阻化的部分成为半导体区域；工序(f)，在上述源极电极和上述漏极电极上形成绝缘层；和工序(g)，在上述绝缘层上形成透明电极和透明连接层，上述透明电极的至少一部分隔着上述绝缘层与上述导体区域重叠，上述源极配线通过上述透明连接层与上述栅极引绕配线电连接。
在一个实施方式中，上述工序(e)在上述工序(d)与上述工序(f)之间进行。
在一个实施方式中，上述工序(e)在上述工序(f)与上述工序(g)之间进行。
在一个实施方式中，上述工序(e)包括隔着上述绝缘层在上述氧化物半导体层的一部分注入杂质形成上述导体区域的工序。
在一个实施方式中，上述工序(e)在上述工序(g)之后进行。
在一个实施方式中，上述工序(e)包括隔着上述绝缘层和上述透明电极在上述氧化物半导体层的一部分注入杂质形成上述导体区域的工序。
在一个实施方式中，上述保护层形成在上述源极配线上，上述绝缘层形成在上述保护层上。
在一个实施方式中，上述工序(g)包括形成另一个透明连接层的工序，上述栅极引绕配线包括栅极连接端子层，上述另一个透明连接层与上述栅极连接端子层的上表面接触。
发明效果
根据本发明的实施方式，能够提供能够通过简便的工艺制造，并且能够实现与以往相比高精细并且高开口率、且具有充分的可靠性的显示装置的TFT基板及其制造方法。
附图说明
图1是本发明的实施方式的半导体装置(TFT基板)100A～100C的示意性的平面图。
图2的(a)是TFT基板100A的1个像素的示意性的平面图，(b)是沿(a)的A1-A1’线的TFT基板100A的示意性的截面图。
图3的(a)是图1的X部分的示意性的放大平面图，(b)是沿图3的(a)的A-A’线的TFT基板100A的示意性的截面图，(c)是沿图1的B-B’线的TFT基板100A的示意性的截面图。
图4是具备本发明的实施方式的TFT基板100A的液晶显示装置500的示意性的截面图。
图5的(a)～(e)分别是对TFT基板100A的制造方法的一个例子进行说明的示意性的截面图。
图6的(a)～(f)分别是对TFT基板100A的制造方法的一个例子进行说明的示意性的截面图。
图7是沿图3的(a)的A-A’线的TFT基板100B的示意性的截面图。
图8是沿图1的B-B’线的TFT基板100B的示意性的截面图。
图9是沿图2的(a)的A1-A1’线的TFT基板100B的示意性的平面图。
图10是用于对TFT基板100B的制造方法的一个例子进行说明的示意性的截面图。
图11的(a)～(c)分别是用于对TFT基板100B的制造方法的一个例子进行说明的示意性的截面图。
图12的(a)～(c)分别是用于对TFT基板100B的制造方法的一个例子进行说明的示意性的截面图。
图13的(a)～(c)分别是用于对TFT基板100B的制造方法的一个例子进行说明的示意性的截面图。
图14的(a)是图1的X部分的示意性的放大平面图，(b)是沿图14的(a)的A-A’线的TFT基板100C的示意性的截面图。
图15的(a)和(b)分别是用于对TFT基板100C的制造方法的一个例子进行说明的示意性的截面图。
具体实施方式
以下，参照附图对本发明的实施方式的半导体装置进行说明。本实施方式的半导体装置具备具有由氧化物半导体构成的有源层的薄膜晶体管(氧化物半导体TFT)。此外，本实施方式的半导体装置，只要具备氧化物半导体TFT即可，广泛地包括有源矩阵基板、各种显示装置、电子设备等。
在此，以液晶显示装置中使用的具备氧化物半导体TFT的TFT基板为例进行说明。
图1是本实施方式的TFT基板100A的示意性的平面图。图2的(a)是TFT基板100A中的1个像素的示意性的平面图，图2的(b)是沿图2的(a)的A1-A1’线的示意性的截面图。图3的(a)是图1的X部分的示意性的放大平面图。图3的(b)是沿图3的(a)的A-A’线的示意性的截面图。图3的(c)是沿图1的B-B’线的示意性的截面图。图4是本发明的实施方式的液晶显示装置500的示意性的截面图。
如图1所示，TFT基板100A具有：显示区域101；和位于显示区域101的周边的周边区域102。在显示区域101，按每个像素形成有氧化物半导体TFT。在周边区域102，例如形成有源极配线6a的一部分和栅极引绕配线3a。
首先，对显示区域101进行说明。
如图2的(a)和图2的(b)所示，TFT基板100A具有：基板2；在基板2上形成的栅极电极3；在栅极电极3上形成的栅极绝缘层4；和在栅极绝缘层4上形成的氧化物层(有时也称为氧化物半导体层)15。氧化物层15包括半导体区域5和与半导体区域5接触的导体区域7，半导体区域5的至少一部分隔着栅极绝缘层4与栅极电极3重叠。TFT基板100A还具有：与半导体区域5电连接的源极电极6s和漏极电极6d；在源极电极6s和漏极电极6d上形成的绝缘层(钝化层)11；和以隔着绝缘层11与导体区域7的至少一部分重叠的方式配置的透明电极9。此外，在图示的例子中，导体区域7也能够作为透明电极(例如像素电极)发挥作用。
氧化物层15中的导体区域7是电阻比半导体区域5的电阻低的区域。导体区域7的电阻例如为100kΩ/□以下，优选为10kΩ/□以下。导体区域7例如能够通过使氧化物半导体膜部分地低电阻化而形成。虽然也根据用于使其低电阻化的处理方法而不同，但是，例如导体区域7可以以比半导体区域5高的浓度含有杂质(例如硼)。
在TFT基板100A中，能够通过使氧化物层15部分地低电阻化，来形成例如成为像素电极的导体区域7，并由作为半导体剩下的部分形成成为TFT的有源层的半导体区域5，因此，能够使制造工艺简便。
另外，在本实施方式中，透明电极9的至少一部分隔着绝缘层11与导体区域7重叠。由此，在2个透明电极重叠的部分形成辅助电容。该辅助电容是透明的(使可见光透射)，因此，不会使开口率降低。因此，TFT基板100A与以往那样具备具有不透明电极的辅助电容的TFT基板相比，能够具有高的开口率。另外，因为开口率不会由于辅助电容而降低，所以还能够得到能够使辅助电容的电容值(辅助电容的面积)根据需要变大的优点。此外，透明电极9可以以覆盖大致整个像素(除了形成有TFT的区域以外)的方式形成。
另外，在本实施方式中，利用1块光掩模(半色调掩模)通过半色调曝光形成氧化物层15与源极电极6s、漏极电极6d和源极配线6a，详细情况将在后面说明。由此，能够削减光掩模的数量，能够削减制造成本。
如图2的(b)所示，可以在氧化物层15上设置与半导体区域5的沟道区域接触的保护层8。
在氧化物层15上形成有源极电极6s和漏极电极6d。优选漏极电极6d与导体区域7的上表面的至少一部分接触。以下说明其理由。
如上所述，专利文献1中公开了使氧化物半导体膜的一部分低电阻化而形成像素电极。但是，本发明人经研究发现，当使用专利文献1中公开的方法时，会产生以下那样的问题。
当使用专利文献1中提出的方法时，在从法线方向观看TFT基板时，在像素电极与漏极电极之间存在间隙，存在不能将像素电极形成至漏极电极的端部的问题。与此相对，在本实施方式中，配置成：从基板2的法线方向看，导体区域7的沟道侧的端部与漏极电极6d重叠。因此，在导体区域7中作为像素电极发挥作用的部分与漏极电极6d之间不存在间隙，能够更加提高开口率。
接着，对周边区域102进行说明。
如图3的(a)和图3的(b)所示，TFT基板100A具备：与氧化物层15接触，与源极电极6s由相同的导电膜形成的源极配线6a；和与栅极电极3由相同的导电膜形成的栅极引绕配线3a。源极配线6a通过与透明电极9由相同的导电膜形成的透明连接层9a，与栅极引绕配线3a电连接。
如图3的(b)所示，在源极配线6a上形成有保护层8，在保护层8上形成有绝缘层11。也有不形成保护层8的情况，将在后面说明。
另外，优选如图3的(c)所示，栅极引绕配线3a包括栅极连接端子层3b，TFT基板100A具有与透明电极9由相同的导电膜形成的另一个透明连接层9b，另一个透明连接层9b与栅极连接端子层3b的上表面接触。
在专利文献1中，为了减少制造工艺中使用的掩模块数，使用半色调曝光技术对氧化物层和源极配线层进行图案化。当使用该技术时，不能对例如包括源极电极、漏极电极和源极配线的源极配线层与氧化物层独立地进行加工。因此，例如在显示装置的显示区域形成的数据信号线(源极总线、源极配线)和在显示区域周边形成的信号线的一部分、引绕配线、端子连接部等，具有氧化物层与源极配线层的叠层结构。在该情况下，虽然也根据源极电极的材料的不同而不同，但是，由于在制造工序中施加的热(有意地施加的退火处理和成膜处理时等的基板加热)的影响，氧化物层与源极配线层的密合性降低，容易在它们的界面产生剥离。作为对该问题的对策，也可以考虑使处理温度低温化，但是，在该情况下难以可靠地得到期望的TFT特性，可靠性有可能降低。该问题特别容易在形成于周边区域的源极配线的一部分中产生。
如上所述，当利用专利文献1中公开的方法形成源极配线6a和氧化物层15，氧化物层15以与源极配线6a的下表面接触的方式形成。因此，源极配线6a的面积越大，源极配线6a与氧化物层15的接触面积也越大，根据上述的理由，在源极配线6a和氧化物层15的界面容易产生剥离。在本实施方式中，不将源极配线6a直接延伸设置至使其与外部电路电连接的端子部附近(图1的栅极连接端子层3b附近)，而将其暂且切换至栅极引绕配线3a，将栅极引绕配线3a延伸设置至端子部附近。由此，能够使源极配线6a与氧化物层15的接触面积减小，能够防止源极配线6a从氧化物层15剥离。
基板2典型地为透明基板，例如为玻璃基板。除了玻璃基板以外，也能够使用塑料基板。塑料基板包括由热固性树脂或热塑性树脂形成的基板，以及这些树脂与无机纤维(例如玻璃纤维、玻璃纤维的无纺布)的复合基板。作为具有耐热性的树脂材料，能够例示聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸树脂、聚酰亚胺树脂。另外，在用于反射型液晶显示装置的情况下，作为基板2也能够使用硅基板。
栅极电极3与栅极配线3’电连接。栅极电极3和栅极配线3’具有例如上层为W(钨)层、下层为TaN(氮化钽)层的叠层结构。此外，栅极电极3和栅极配线3’也可以具有由Mo(钼)/Al(铝)/Mo形成的叠层结构，也可以具有单层结构、2层结构、4层以上的叠层结构。另外，栅极电极3也可以由选自Cu(铜)、Al、Cr(铬)、Ta(钽)、Ti(钛)、Mo和W中的元素、或者以这些元素为成分的合金或金属氮化物等形成。栅极电极3的厚度例如为约50nm以上600nm以下(在本实施方式中，栅极电极3的厚度为约420nm)。
作为栅极绝缘层4，能够使用例如由SiO2(氧化硅)、SiNx(氮化硅)、SiOxNy(氧氮化硅，x＞y)、SiNxOy(氮氧化硅，x＞y)、Al2O3(氧化铝)或氧化钽(Ta2O5)形成的单层或叠层。栅极绝缘层4的厚度例如为约50nm以上600nm以下。另外，栅极绝缘层4，为了防止来自基板1的杂质等的扩散，可以具有由SiNx或SiNxOy(氮氧化硅，x＞y)形成的下层栅极绝缘层，从防止半导体区域5的半导体特性的劣化的观点出发，可以具有由SiO2或SiOxNy(氧氮化硅，x＞y)形成的上层栅极绝缘层。另外，为了在低的温度形成栅极漏电流少的致密的栅极绝缘层4，最好在使用Ar(氩)等稀有气体的同时形成栅极绝缘层4。栅极绝缘层4的厚度为约375nm。
氧化物层15由以1:1:1的比例含有In(铟)、Ga(镓)和Zn(锌)的In-Ga-Zn-O类膜形成，In、Ga和Zn的比例可以适当选择。
也可以使用其他的氧化物膜，例如Zn-O类(ZnO)膜、In-Zn-O类(IZO(注册商标))膜、Zn-Ti-O类(ZTO)膜、Cd-Ge-O类膜、Cd-Pb-O类膜、CdO(氧化镉)、Mg-Zn-O类膜等，来代替In-Ga-Zn-O类膜。另外，作为氧化物层15，能够使用添加有1族元素、13族元素、14族元素、15族元素和17族元素等中的一种或多种杂质元素的非晶(无定形)状态、多晶状态或非晶状态与多晶状态混合存在的微晶状态的ZnO，或者没有添加任何杂质元素的ZnO。作为氧化物层15，优选使用非晶氧化物膜。这是因为能够在低温制造，并且能够实现高迁移率。氧化物层15的厚度例如为约30nm以上100nm以下(例如约50nm)。
本实施方式中的氧化物层15具有：半导体区域5；和电阻比半导体区域5的电阻小的导体区域7。这样的氧化物层15能够通过使氧化物半导体膜的一部分低电阻化而形成。虽然也根据低电阻化的方法而不同，但是，有低电阻部分以比高电阻部分高的浓度含有p型杂质(例如B(硼))或n型杂质(例如P(磷))的情况。低电阻部分的电阻例如为100kΩ/□以下，优选为10kΩ/□以下。
源极配线层(在此，包括源极电极6s、漏极电极6d、源极配线6a和源极配线6a)可以具有由Ti/Al/Ti形成的叠层结构。或者，源极配线层也可以具有由Mo/Al/Mo形成的叠层结构，也可以具有单层结构、2层结构或4层以上的叠层结构。另外，也可以由选自Al、Cr、Ta、Ti、Mo和W中的元素、或者以这些元素为成分的合金或金属氮化物等形成。源极配线层的厚度例如为50nm以上600nm以下(例如约350nm)。
优选保护层8由例如SiO2等绝缘氧化物形成。当保护层8由绝缘氧化物形成时，能够防止由氧化物层15的半导体区域5的氧缺损引起的半导体特性的劣化。此外，保护层8例如能够由SiON(氧氮化硅、氮氧化硅)、Al2O3或Ta2O5形成。优选保护层8的厚度为约50nm以上300nm以下。保护层8的厚度例如为约150nm。
绝缘层11例如由SiNx形成。或者，绝缘层11例如能够由SiOxNy(氧氮化硅，x＞y)、SiNxOy(氮氧化硅，x＞y)、Al2O3(氧化铝)或Ta2O5(氧化钽)形成。绝缘层11的厚度例如为约100nm以上500nm以下(例如约200nm)。此外，绝缘层11也可以具有叠层结构。
透明电极9、透明连接层9a和9b由透明导电膜(例如ITO或IZO膜)形成。透明电极9、透明连接层9a和9b的厚度分别优选例如为20nm以上200nm以下。透明电极9、透明连接层9a和9b的厚度分别例如为约100nm。此外，在本实施方式中，透明连接层9a与透明连接层9b不接触。
如图4所示，TFT基板100A例如被用于边缘场开关(Fringe Field Switching)(FFS)模式的液晶显示装置500。此时，将下层的导体区域7用作像素电极(被供给显示信号电压)，将上层的透明电极9用作共用电极(被供给共用电压或对置电压)。透明电极9设置有至少1个以上的狭缝。这样的结构的FFS模式的液晶显示装置500，例如在日本特开2011-53443公报中有公开。为了参考，在本说明书中援用日本特开2011-53443号公报的全部公开内容。
液晶显示装置500具有：TFT基板100A和对置基板200；和在TFT基板100A与对置基板200之间形成的液晶层50。在液晶显示装置500中，在对置基板200的液晶层50侧没有设置能够由透明电极(例如ITO)等形成的对置电极。利用由在TFT基板100A上形成的导体区域(像素电极)7和透明电极(共用电极)9产生的横向的电场，控制液晶层50中的液晶分子的取向，进行显示。
接着，对TFT基板100A的制造方法的一个例子进行说明。
本发明的实施方式的TFT基板100A的制造方法具有：工序(a)，准备基板2；和工序(b)，在基板2上，由相同的导电膜形成栅极电极3和栅极引绕配线3a以及栅极绝缘层4。TFT基板100A的制造方法还具有：工序(c)，在栅极绝缘层4上形成氧化物半导体膜；和工序(d)，在氧化物半导体膜上形成导电膜，利用1块光掩模对氧化物半导体膜和导电膜进行图案化，由此形成氧化物半导体层15与源极电极6s、漏极电极6d和源极配线6a。TFT基板100A的制造方法还包括：工序(e)，在形成保护氧化物半导体层15的沟道区域的保护层8之后，进行使氧化物半导体层15的一部分低电阻化的低电阻化处理形成导体区域7，氧化物半导体层15中未被低电阻化的部分成为半导体区域5；工序(f)，在源极电极6s和漏极电极6d上形成绝缘层11；和工序(g)，在绝缘层11上，由相同的透明导电膜形成透明电极9和透明连接层9a，透明电极9的至少一部分隔着绝缘层11与导体区域7重叠，源极配线6a通过透明连接层9a与栅极引绕配线3a电连接。
工序(e)可以在工序(d)与工序(f)之间进行。
工序(e)可以在工序(f)与工序(g)之间进行。
工序(e)可以包括隔着绝缘层11在氧化物半导体层15的一部分注入杂质形成导体区域7的工序。
工序(e)可以在工序(g)之后进行。
工序(e)可以包括隔着绝缘层11和透明电极9在氧化物半导体层15的一部分注入杂质形成导体区域7的工序。
可以：保护层8形成在源极配线6a上，绝缘层11形成在保护层8上。
可以：工序(g)包括形成另一个透明连接层9b的工序，栅极引绕配线3a包括栅极连接端子层3b，透明连接层9b与栅极连接端子层3b的上表面接触。
接着，参照图5和图6，对TFT基板100A的制造方法的一个例子进行详细说明。图5的(a)～图5的(e)是用于对TFT基板100A的制造方法进行说明的截面图。图6的(a)～图6的(f)是用于对TFT基板100A的制造方法进行说明的示意性的截面图。此外，图6的(a)～图6的(f)所示的TFT基板100A的制造方法记载在国际申请PCT/JP2013/051422中。作为参考，在本申请说明书中援用国际申请PCT/JP2013/051422中公开的全部内容。
首先，如图5的(a)和图6的(a)所示，在基板2上形成栅极电极3和栅极引绕配线3a。
接着，如图5的(b)和图6的(b)所示，利用例如CVD(Chemical Vapor Deposition：化学气相沉积)法，以覆盖栅极电极3和栅极引绕配线3a的方式形成栅极绝缘层4。然后，在栅极绝缘层4上形成氧化物半导体膜。
作为基板2，能够使用例如玻璃基板等透明绝缘性的基板。栅极电极3和栅极引绕配线3a能够在利用溅射法在基板2上形成导电膜之后，使用未图示的第一光掩模，利用光刻法进行导电膜的图案化而形成。在此，作为导电膜，使用从基板2侧起依次具有TaN膜(厚度：约50nm)和W膜(厚度：约370nm)的2层结构的叠层膜。此外，作为导电膜，也可以使用例如Ti、Mo、Ta、W、Cu、Al或Cr等的单层膜，包含它们的叠层膜、合金膜或它们的氮化金属膜等。
栅极绝缘层4能够由例如SiO2、SiNx、SiOxNy(氧氮化硅，x＞y)、SiNxOy(氮氧化硅，x＞y)、Al2O3或Ta2O5形成。栅极绝缘层4的厚度例如为约375nm。
在栅极绝缘层4上例如利用溅射法形成氧化物半导体膜。在此，作为氧化物半导体膜，使用In-Ga-Zn-O类半导体膜。氧化物半导体膜的厚度为约50nm。
接着，在氧化物半导体膜上例如利用溅射法形成导电膜(未图示)。在此，作为导电膜，例如使用具有Ti/Al/Ti的叠层结构的导电膜。下层的Ti层的厚度为约50nm，Al层的厚度为约200nm，上层的Ti层的厚度为约100nm。
接着，如图5的(c)和图6的(c)所示，使用未图示的第二光掩模(半色调掩模)，利用半色调曝光法，在导电膜上形成厚度不同的抗蚀剂膜，然后利用干式蚀刻或灰化等，由氧化物半导体膜形成氧化物半导体层15，由导电膜形成源极电极6s、漏极电极6d和源极配线6a。这样，能够利用1块光掩模形成氧化物半导体层15与源极电极6s、漏极电极6d和源极配线6a，因此，能够削减制造成本。
接着，如图5的(d)和图6的(d)所示，使用未图示的第三光掩模，在源极电极6d、漏极电极6d和源极配线6a上形成保护层8。保护层8以与氧化物半导体层15的沟道区域接触，保护沟道区域的方式形成。另外，在源极配线6a上和栅极引绕配线3a上的栅极绝缘层4上也形成保护层8。保护层8具有在从基板2的法线方向看时与源极配线6a重叠的开口部8u，源极配线6a的一部分露出。另外，栅极引绕配线3a上的栅极绝缘层4和保护层8同时被蚀刻，在栅极绝缘层4和保护层8中形成在从基板2的法线方向看时与栅极引绕配线3a重叠的开口部8v，栅极引绕配线3a的一部分露出。
保护层8例如由SiO2形成。保护层8的厚度例如为约150nm。
接着，如图6的(d)所示，从基板2的上方对氧化物半导体层15进行低电阻化处理。在此，例如利用等离子体照射L，对氧化物半导体层15中未被保护层8、源极电极6s、漏极电极6d和源极配线6a覆盖的部分进行低电阻化。
通过低电阻化处理，如图6的(e)所示，氧化物半导体层15中未被保护层8、源极电极6s、漏极电极6d和源极配线6a覆盖的部分被低电阻化而成为导体区域7。氧化物半导体层15中未被低电阻化的部分作为半导体区域5剩下。实施了低电阻化处理的部分的电阻比未实施低电阻化处理的部分的电阻小。
作为低电阻化处理，例如可以列举等离子体处理、p型杂质或n型杂质的掺杂等。在要进行低电阻化的区域掺杂p型杂质或n型杂质的情况下，导体区域7的杂质的浓度比半导体区域5的杂质的浓度大。
存在由于杂质的扩散等，氧化物半导体层15中位于漏极电极6d的下方的部分也被低电阻化，成为导体区域7的一部分的情况。
作为低电阻化处理，也可以进行上述以外的处理方法，例如使用CVD装置的氢等离子体处理、使用蚀刻装置的氩等离子体处理、还原气氛下的退火处理等。
然后，如图5的(e)和图6的(f)所示，利用CVD法等在保护层8和导体区域7上形成绝缘层(电介质层、钝化层)11。
在此，由SiO2(厚度：例如200nm)形成绝缘层11。在绝缘层11中，使用未图示的第四光掩模在绝缘层11的规定的区域形成开口部。其结果，形成将源极配线6a的一部分露出的接触孔CH1和将栅极引绕配线3a的一部分露出的接触孔CH2。
然后，如图2的(b)和图3的(b)所示，在绝缘层11上形成透明导电膜(厚度：例如100nm)，使用第五光掩模对该透明导电膜进行图案化，由此形成透明电极9和透明连接层9a。作为透明导电膜，例如能够使用ITO(Indium Tin Oxide：氧化铟锡)、IZO膜等。虽然未图示，但是，在绝缘层11的开口内也设置有透明电极9，与规定的电极连接。如图3的(b)所示，透明连接层9a在接触孔CH1和CH2内分别与源极配线6a和栅极引绕配线3a接触，使源极配线6a与栅极引绕配线3a电连接。另外，虽然没有图示，但是，透明连接层9b也由透明导电膜形成，透明连接层9b以与栅极引绕配线3a中包含的栅极端子连接层3b的上表面接触的方式形成。通过这样，得到半导体装置(TFT基板)100A。
这样，在本实施方式中，能够利用由透明导电膜形成的透明连接层9a，使栅极引绕配线3a与源极配线6a电连接。即，能够利用由透明导电膜形成的透明配线层，使与栅极电极3a由相同的导电膜形成的栅极配线层和与源极电极6s由相同的导电膜形成的源极配线层电连接。由此，不仅能够简便地制造像素开关用的TFT，而且能够简便地制造中小型高精细液晶显示器中要求的将周边电路和像素电路一体形成的薄膜晶体管。另外，使得尽可能不形成源极配线6a，以使源极配线6a等与源极电极6s由相同的导电膜形成的源极配线层与氧化物半导体层15的接触面积减小，从而防止了例如源极配线6a从氧化物半导体层15剥离。
准备对置基板200，通过夹着液晶层50来保持对置基板200与TFT基板100A，能够得到图4所示的液晶显示装置500。
接着，参照图7和图8，对本发明的另一个实施方式的TFT基板100B进行说明。对于与TFT基板100A相同的构成要素，标注相同的参照符号，避免说明的重复。此外，TFT基板100B的示意性的平面图参照图1和图2的(a)。另外，图1的X部分的示意性的放大平面图参照图3的(a)。
图7是沿图3的(a)的A-A’线的示意性的截面图。图8是沿图1的B-B’线的示意性的截面图。图9是沿图2的(a)的A1-A1’线的示意性的平面图。
TFT基板100B在没有形成保护层8这一点上与TFT基板100A不同。
根据TFT基板100B，与上述的TFT基板100A同样地利用导体区域7、透明电极9和位于它们之间的绝缘层构成辅助电容，因此，能够实现高开口率。另外，因为可以不形成保护层8，所以能够削减制造成本。另外，接触孔CH1和CH2的深度减小不形成保护层8的量，因此，能够防止在接触孔CH1和CH2内形成的透明连接层9a的断线。
本实施方式的TFT基板100B也与TFT基板100A同样地能够应用于例如FFS模式的液晶显示装置(图4)。
接着，参照图10和图11对TFT基板100B的制造方法的一个例子进行说明。图10是与图7对应的用于对TFT基板100B的制造方法进行说明的截面图。图11的(a)～图11的(c)是与图9对应的用于对TFT基板100B的制造方法进行说明的示意性的截面图。
首先，如图5的(a)～图5的(c)和图6的(a)～图6的(c)所示，在基板2上形成栅极电极3和栅极引绕配线3a，在栅极电极3和栅极引绕配线3a上形成栅极绝缘层4，在栅极绝缘层4上形成氧化物半导体层15，在氧化物半导体层15上形成源极电极6s和漏极电极6d与源极配线6a。
接着，如图11的(a)所示，使用未图示的第三光掩模，利用光刻法，以与氧化物半导体层15的沟道区域接触的方式，形成抗蚀剂层8’作为保护层。抗蚀剂层8’由感光性的树脂形成。利用抗蚀剂层8’保护氧化物半导体层11的沟道区域。
接着，从基板2的上方对氧化物半导体层15进行低电阻化处理。在此，例如利用等离子体照射L，对氧化物半导体层15中未被抗蚀剂层8’、源极电极6s、漏极电极6d和源极配线6a覆盖的部分进行低电阻化。
通过低电阻化处理，如图11的(b)所示，氧化物半导体层15中未被抗蚀剂层8’、源极电极6s、漏极电极6d和源极配线6a覆盖的部分被低电阻化而成为导体区域7。氧化物半导体层15中未被低电阻化的部分作为半导体区域5剩下。实施了低电阻化处理的部分的电阻比未实施低电阻化处理的部分的电阻小。
作为低电阻化处理，例如可以列举等离子体处理、p型杂质或n型杂质的掺杂等。在要进行低电阻化的区域掺杂p型杂质或n型杂质的情况下，导体区域7的杂质的浓度比半导体区域5的杂质的浓度大。
存在由于杂质的扩散等，氧化物半导体层15中位于漏极电极6d的下方的部分也被低电阻化，成为导体区域7的一部分的情况。
作为低电阻化处理，也可以进行上述以外的处理方法，例如使用CVD装置的氢等离子体处理、使用蚀刻装置的氩等离子体处理、还原气氛下的退火处理等。
然后，利用公知的方法除去抗蚀剂层8’。
接着，如图10和图11的(c)所示，利用CVD法等在源极电极6s、漏极电极6d和源极配线6a以及导体区域7上形成绝缘层(电介质层、钝化层)11。
在此，由SiO2(厚度：例如200nm)形成绝缘层11。在绝缘层11中，使用未图示的第四光掩模在绝缘层11的规定的区域形成开口部。其结果，形成将源极配线6a的一部分露出的接触孔CH1和将栅极引绕配线3a的一部分露出的接触孔CH2。
然后，如图7和图9所示，在绝缘层11上形成透明导电膜(厚度：例如100nm)，使用第五光掩模对该透明导电膜进行图案化，由此形成透明电极9和透明连接层9a。作为透明导电膜，例如能够使用ITO膜、IZO膜等。虽然未图示，但是，在绝缘层11的开口内也设置有透明电极9，与规定的电极连接。如图7的(b)所示，透明连接层9a在接触孔CH1和CH2内分别与源极配线6a和栅极引绕配线3a接触，使源极配线6a与栅极引绕配线3a电连接。通过这样，得到半导体装置(TFT基板)100B。
上述的TFT基板100B的制造方法中的图11的(a)～图11的(c)所示的TFT部分的制造方法，也可以为以下所示的方法。
图12和图13是对TFT基板100B的TFT部分的另一种制造方法进行说明的示意性的截面图。
首先，如图5的(a)～图5的(c)和图6的(a)～图6的(c)所示，在基板2上形成栅极电极3和栅极引绕配线3a，在栅极电极3和栅极引绕配线3a上形成栅极绝缘层4，在栅极绝缘层4上形成氧化物半导体层15，在氧化物半导体层15上形成源极电极6s、漏极电极6d和源极配线6a。
接着，如图12的(a)所示，利用CVD法等在源极电极6s和漏极电极6d上形成绝缘层11。此时，在源极配线6a上也形成绝缘层11，使用未图示的第三光掩模形成上述的接触孔CH1和CH2(参照图10)。
接着，如图12的(b)所示，使用未图示的第四光掩模，利用光刻法，在绝缘层11上，以从基板2的法线方向看时与氧化物半导体层15的沟道区域重叠的方式形成抗蚀剂层8’作为保护层。抗蚀剂层8’与氧化物半导体层11的沟道区域不接触。
接着，从基板2的上方隔着绝缘层11对氧化物半导体层15进行低电阻化处理。在此，例如利用等离子体照射L，对氧化物半导体层15中未被抗蚀剂层8’覆盖的部分进行低电阻化。
通过低电阻化处理，如图12的(c)所示，氧化物半导体层15中未被抗蚀剂层8’覆盖的部分被低电阻化而成为导体区域7。氧化物半导体层15中未被低电阻化的部分作为半导体区域5剩下。实施了低电阻化处理的部分的电阻比未实施低电阻化处理的部分的电阻小。
作为低电阻化处理，例如可以列举等离子体处理、p型杂质或n型杂质的掺杂等。在要进行低电阻化的区域掺杂p型杂质或n型杂质的情况下，导体区域7的杂质的浓度比半导体区域5的杂质的浓度大。
存在由于杂质的扩散等，氧化物半导体层15中位于漏极电极6d的下方的部分也被低电阻化，成为导体区域7的一部分的情况。
作为低电阻化处理，也可以进行上述以外的处理方法，例如使用CVD装置的氢等离子体处理、使用蚀刻装置的氩等离子体处理、还原气氛下的退火处理等。
然后，利用公知的方法除去抗蚀剂层8’。
然后，如图7和图9所示，在绝缘层11上形成透明导电膜，使用第五光掩模对该透明导电膜进行图案化，由此形成透明电极9和透明连接层9a。如图7所示，透明连接层9a在接触孔CH1和CH2内分别与源极配线6a和栅极引绕配线3a接触，使源极配线6a与栅极引绕配线3a电连接。通过这样，也能得到半导体装置(TFT基板)100B。
接着，参照图13对TFT基板100B的TFT部分的又一种制造方法的一个例子进行说明。
首先，如图5的(a)～图5的(c)和图6的(a)～图6的(c)所示，在基板2上形成栅极电极3和栅极引绕配线3a，在栅极电极3和栅极引绕配线3a上形成栅极绝缘层4，在栅极绝缘层4上形成氧化物半导体层15，在氧化物半导体层15上形成源极电极6s和漏极电极6d与源极配线6a。
接着，如图13的(a)所示，利用CVD法等在源极电极6s和漏极电极6d上形成绝缘层11。此时，在源极配线6a上也形成绝缘层11，使用未图示的第三光掩模形成上述的接触孔CH1和CH2(参照图10)。
然后，如图13的(b)和图9所示，在绝缘层11上形成透明导电膜，使用未图示的第四光掩模对该透明导电膜进行图案化，由此形成透明电极9和透明连接层9a。如图9所示，透明连接层9a在接触孔CH1和CH2内分别与源极配线6a和栅极引绕配线3a接触，使源极配线6a与栅极引绕配线3a电连接。
接着，如图13的(c)所示，使用第五光掩模，利用光刻法，在绝缘层11上，以从基板2的法线方向看时与氧化物半导体层15的沟道区域重叠的方式形成抗蚀剂层8’作为保护层。抗蚀剂层8’与氧化物半导体层15的沟道区域不接触。
接着，从基板2的上方隔着绝缘层11和透明电极9对氧化物半导体层15进行低电阻化处理。在此，例如利用等离子体照射L，对氧化物半导体层15中未被抗蚀剂层8’、源极电极6s、漏极电极6d和源极配线6a覆盖的部分进行低电阻化。
通过低电阻化处理，氧化物半导体层15中未被抗蚀剂层8’、源极电极6s、漏极电极6d和源极配线6a覆盖的部分被低电阻化而成为导体区域7。氧化物半导体层15中未被低电阻化的部分作为半导体区域5剩下。实施了低电阻化处理的部分的电阻比未实施低电阻化处理的部分的电阻小。
作为低电阻化处理，例如可以列举等离子体处理、p型杂质或n型杂质的掺杂等。在要进行低电阻化的区域掺杂p型杂质或n型杂质的情况下，导体区域7的杂质的浓度比半导体区域5的杂质的浓度大。
存在由于杂质的扩散等，氧化物半导体层15中位于漏极电极6d的下方的部分也被低电阻化，成为导体区域7的一部分的情况。
作为低电阻化处理，也可以进行上述以外的处理方法，例如使用CVD装置的氢等离子体处理、使用蚀刻装置的氩等离子体处理、还原气氛下的退火处理等。
然后，利用公知的方法除去抗蚀剂层8’。通过这样，得到图7和图9所示的TFT基板100B。
接着，参照图14，对本发明的又一个实施方式的TFT基板100C进行说明。对于与TFT基板100A相同的构成要素，标注相同的参照符号，避免说明的重复。此外，TFT基板100C的示意性的平面图参照图1。另外，栅极连接端子层3b附近的结构与TFT基板100B相同，因此省略说明(参照图8)。
图14的(a)是图1的X部分的示意性的放大平面图。图14的(b)是沿图14的(a)的A-A’线的示意性的截面图。
TFT基板100C与TFT基板100B的主要的不同点在于：在TFT基板100C中，透明连接层9a与氧化物层15接触，源极配线6a通过氧化物层15与透明连接层9a电连接。例如当源极配线6a与透明连接层9a接触时，存在接触电阻由于透明连接层9a与源极配线6a之间的肖特基势垒而增大的情况。但是，透明连接层9a和氧化物层15均由氧化物形成，因此，即使透明连接层9a与氧化物层15接触，由透明连接层9a与氧化物层15之间的肖特基势垒引起的接触电阻的增大也被抑制，能够成为良好的接触电阻。
另外，根据TFT基板100C，与上述的TFT基板100A同样地利用导体区域7、透明电极9和位于它们之间的绝缘层构成辅助电容，因此，能够实现高开口率。
本实施方式的TFT基板100C也与TFT基板100A同样地能够应用于例如FFS模式的液晶显示装置(图4)。
接着，参照图15对TFT基板100C的制造方法进行说明。此外，TFT基板100C中的TFT部分与TFT100B相同，因此省略说明。
首先，如图5的(a)和图5的(b)所示，利用上述的方法在基板2上形成栅极引绕配线3a，然后，利用上述的方法在栅极引绕配线3a上形成栅极绝缘层4。
接着，如图15的(a)所示，利用上述的方法，形成氧化物半导体层15和源极配线6a。此时，源极配线6a以源极配线6a的侧面位于氧化物半导体层15上的方式形成，且以氧化物半导体层15的一部分露出的方式形成。
接着，如图11的(a)所示，利用上述的方法形成与氧化物半导体层15的沟道区域接触的抗蚀剂层8’，利用上述的方法对氧化物半导体层15中未被抗蚀剂层8’、源极电极6s、漏极电极6d和源极配线6a覆盖的部分进行低电阻化。此外，图15的(a)所示的氧化物半导体层15露出的部分(包括与后述的透明连接层9a接触的部分)也进行低电阻化。
接着，如图15的(b)所示，利用上述的方法，在源极配线6a和栅极绝缘层4上形成绝缘层11。此时，形成将氧化物半导体层15的一部分露出的接触孔CH1和将栅极引绕配线3a的一部分露出的接触孔CH2。
然后，如图14的(b)所示，利用上述的方法在绝缘层11上形成透明连接层9a。如图14的(b)所示，透明连接层9a在接触孔CH1和CH2内分别与氧化物半导体层15和栅极引绕配线3a接触，使源极配线6a与栅极引绕配线3a电连接。通过这样，得到半导体装置(TFT基板)100C。
由以上可知，根据本发明的实施方式，能够提供能够通过简便的工艺制造，并且能够实现与以往相比高精细并且高开口率的显示装置的TFT基板及其制造方法。
产业上的可利用性
本发明能够广泛地应用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置和指纹读取装置等电子装置等具备薄膜晶体管的装置。
符号说明
2 基板
3 栅极电极
3a 栅极引绕配线
3b 栅极连接端子层
5 半导体区域
6s 源极电极
6d 漏极电极
6a 源极配线
7 导体区域
9 透明电极
11 绝缘层
15 氧化物层
100A～100C 半导体装置(TFT基板)
101 显示区域
102 周边区域

Claims (9)

1.一种半导体装置，其特征在于，具备：
基板；
在所述基板上形成的栅极电极；
在所述栅极电极上形成的栅极绝缘层；
氧化物层，该氧化物层形成在所述栅极绝缘层上，包括半导体区域和与所述半导体区域接触的导体区域，所述半导体区域的至少一部分隔着所述栅极绝缘层与所述栅极电极重叠；
与所述半导体区域电连接的源极电极和漏极电极；
在所述源极电极和所述漏极电极上形成的绝缘层；
以隔着所述绝缘层与所述导体区域的至少一部分重叠的方式配置的透明电极；
与所述源极电极由相同的导电膜形成的源极配线；
与所述栅极电极由相同的导电膜形成的栅极引绕配线；和
与所述半导体区域的沟道区域接触的保护层，
所述源极配线通过与所述透明电极由相同的导电膜形成的透明连接层，与所述栅极引绕配线电连接，
所述透明连接层与所述氧化物层接触，
所述源极配线通过所述氧化物层与所述透明连接层电连接，
所述保护层形成在所述源极配线上，所述绝缘层形成在所述保护层上。
2.如权利要求1所述的半导体装置，其特征在于：
所述栅极引绕配线包括栅极连接端子层，
所述半导体装置具有与所述透明电极由相同的导电膜形成的另一个透明连接层，
所述另一个透明连接层与所述栅极连接端子层的上表面接触。
3.如权利要求1或2所述的半导体装置，其特征在于：
所述氧化物层包含In、Ga和Zn。
4.一种半导体装置的制造方法，其特征在于，包括：
工序(a)，准备基板；
工序(b)，在所述基板上形成栅极电极和栅极引绕配线以及栅极绝缘层；
工序(c)，在所述栅极绝缘层上形成氧化物半导体膜；
工序(d)，在所述氧化物半导体膜上形成导电膜，利用1块光掩模对所述氧化物半导体膜和所述导电膜进行图案化，由此形成氧化物半导体层与源极电极、漏极电极和源极配线；
工序(e)，在形成保护所述氧化物半导体层的沟道区域的保护层之后，进行使所述氧化物半导体层的一部分低电阻化的低电阻化处理形成导体区域，所述氧化物半导体层中未被低电阻化的部分成为半导体区域；
工序(f)，在所述源极电极和所述漏极电极上形成绝缘层；和
工序(g)，在所述绝缘层上形成透明电极和透明连接层，
所述透明电极的至少一部分隔着所述绝缘层与所述导体区域重叠，
所述源极配线通过所述透明连接层与所述栅极引绕配线电连接，
所述工序(e)在所述工序(f)与所述工序(g)之间进行，
所述工序(g)包括形成另一个透明连接层的工序，
所述栅极引绕配线包括栅极连接端子层，
所述另一个透明连接层与所述栅极连接端子层的上表面接触。
5.如权利要求4所述的半导体装置的制造方法，其特征在于：
所述工序(e)包括隔着所述绝缘层在所述氧化物半导体层的一部分注入杂质形成所述导体区域的工序。
6.如权利要求4或5所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体层包含In、Ga和Zn。
7.一种半导体装置的制造方法，其特征在于，包括：
工序(a)，准备基板；
工序(b)，在所述基板上形成栅极电极和栅极引绕配线以及栅极绝缘层；
工序(c)，在所述栅极绝缘层上形成氧化物半导体膜；
工序(d)，在所述氧化物半导体膜上形成导电膜，利用1块光掩模对所述氧化物半导体膜和所述导电膜进行图案化，由此形成氧化物半导体层与源极电极、漏极电极和源极配线；
工序(e)，在形成保护所述氧化物半导体层的沟道区域的保护层之后，进行使所述氧化物半导体层的一部分低电阻化的低电阻化处理形成导体区域，所述氧化物半导体层中未被低电阻化的部分成为半导体区域；
工序(f)，在所述源极电极和所述漏极电极上形成绝缘层；和
工序(g)，在所述绝缘层上形成透明电极和透明连接层，
所述透明电极的至少一部分隔着所述绝缘层与所述导体区域重叠，
所述源极配线通过所述透明连接层与所述栅极引绕配线电连接，
所述工序(e)在所述工序(g)之后进行，
所述工序(g)包括形成另一个透明连接层的工序，
所述栅极引绕配线包括栅极连接端子层，
所述另一个透明连接层与所述栅极连接端子层的上表面接触。
8.如权利要求7所述的半导体装置的制造方法，其特征在于：
所述工序(e)包括隔着所述绝缘层和所述透明电极在所述氧化物半导体层的一部分注入杂质形成所述导体区域的工序。
9.如权利要求7或8所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体层包含In、Ga和Zn。
CN201380021447.0A 2012-04-23 2013-04-22 半导体装置及其制造方法 Expired - Fee Related CN104247031B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012097443 2012-04-23
JP2012-097443 2012-04-23
PCT/JP2013/061733 WO2013161738A1 (ja) 2012-04-23 2013-04-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN104247031A CN104247031A (zh) 2014-12-24
CN104247031B true CN104247031B (zh) 2016-12-07

Family

ID=49483055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380021447.0A Expired - Fee Related CN104247031B (zh) 2012-04-23 2013-04-22 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US9373648B2 (zh)
CN (1) CN104247031B (zh)
WO (1) WO2013161738A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
CN104538373B (zh) * 2014-12-30 2017-05-03 华天科技（昆山）电子有限公司 三维集成传感芯片封装结构及封装方法
CN104992965B (zh) * 2015-05-25 2018-04-17 上海华虹宏力半导体制造有限公司 Igbt背面金属化退火的工艺方法
KR20190065458A (ko) * 2016-11-23 2019-06-11 선전 로욜 테크놀로지스 컴퍼니 리미티드 어레이 기판 및 어레이 기판의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752390A (zh) * 2008-12-05 2010-06-23 株式会社半导体能源研究所 半导体装置
CN104205341A (zh) * 2012-04-04 2014-12-10 夏普株式会社 半导体器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
RU2491678C1 (ru) 2009-07-24 2013-08-27 Шарп Кабусики Кайся Способ изготовления подложки со структурой тонкопленочных транзисторов
JP5500712B2 (ja) 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
JP5599026B2 (ja) 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
JP2012018970A (ja) 2010-07-06 2012-01-26 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
CN104094386B (zh) * 2012-01-31 2017-06-23 夏普株式会社 半导体装置及其制造方法
CN104205310B (zh) * 2012-04-06 2017-03-01 夏普株式会社 半导体装置及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752390A (zh) * 2008-12-05 2010-06-23 株式会社半导体能源研究所 半导体装置
CN104205341A (zh) * 2012-04-04 2014-12-10 夏普株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2013161738A1 (ja) 2013-10-31
CN104247031A (zh) 2014-12-24
US20150084039A1 (en) 2015-03-26
US9373648B2 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
CN104170069B (zh) 半导体器件及其制造方法
US9613990B2 (en) Semiconductor device and method for manufacturing same
TWI538210B (zh) 半導體裝置及其製造方法
CN104094386B (zh) 半导体装置及其制造方法
JP5824534B2 (ja) 半導体装置およびその製造方法
CN104620389B (zh) 半导体装置及其制造方法
WO2013172185A1 (ja) 半導体装置およびその製造方法
CN104094409B (zh) 半导体装置及其制造方法
CN104247031B (zh) 半导体装置及其制造方法
CN104380474B (zh) 半导体装置及其制造方法
CN104205310B (zh) 半导体装置及其制造方法
CN104396019B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161207

CF01 Termination of patent right due to non-payment of annual fee