[go: up one dir, main page]

JP5106604B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5106604B2
JP5106604B2 JP2010199982A JP2010199982A JP5106604B2 JP 5106604 B2 JP5106604 B2 JP 5106604B2 JP 2010199982 A JP2010199982 A JP 2010199982A JP 2010199982 A JP2010199982 A JP 2010199982A JP 5106604 B2 JP5106604 B2 JP 5106604B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
electrode
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010199982A
Other languages
English (en)
Other versions
JP2012059823A (ja
Inventor
千春 太田
孝 四戸
誠 水上
譲司 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010199982A priority Critical patent/JP5106604B2/ja
Priority to US13/034,297 priority patent/US8823148B2/en
Publication of JP2012059823A publication Critical patent/JP2012059823A/ja
Application granted granted Critical
Publication of JP5106604B2 publication Critical patent/JP5106604B2/ja
Priority to US14/339,165 priority patent/US9236434B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施の形態は、半導体装置およびその製造方法に関する。
入力される電流を整流して出力する半導体整流装置には、ｐｎ接合を有するＰｉＮダイオードと、半導体層と金属との仕事関数の差によるキャリアのポテンシャル障壁を有するショットキーバリアダイオード（ＳＢＤ）がある。そして、ショットキーバリアダイオードにおいて、半導体層（例えばｎ型）／金属界面にかかる電界を緩和することを目的に、半導体層表面に半導体層とは異なる導電型の不純物領域（例えばｐ型）を配置したＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｏｃｈｙ ｂａｒｒｉｅｒ ｄｉｏｄｅ）がある。さらに、ＪＢＳの不純物領域（例えばｐ型）と金属とのコンタクトをオーミック接続またはオーミック接続に近付け、不純物領域と半導体層とのビルトインポテンシャル（Ｖｂｉ）を超える電圧がかかった際に小数キャリア注入を起こし、伝導度変調により抵抗を下げる機能を持たせたＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ−ｄｉｏｄｅ Ｓｃｈｏｔｔｋｙ−ｄｉｏｄｅ）がある。
一方、次世代のパワー半導体デバイス材料として例えば炭化珪素（以下、ＳｉＣとも記述する）を代表とするワイドバンドギャップ半導体が期待されている。ワイドバンドギャップ半導体はＳｉに対して広いバンドギャップを有し、Ｓｉよりも高い破壊電界強度及び高い熱伝導率を備える。この特性を活用すれば、低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
ＭＰＳでは、一般に上述した不純物領域は不純物をイオン注入することにより形成する。もっとも、イオン注入により形成される高濃度の不純物領域にはイオン注入ダメージが存在する。このため、半導体整流装置のオン電圧が増加したり、オフ状態からオン状態に切り替わる際にホールの注入が遅れスイッチングロスが増加したりするという問題がある。
特表２００９−５３５８５３号公報
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、イオン注入ダメージにより生ずる損失が抑制された低損失な半導体装置を提供することにある。
実施の形態の半導体装置は、第１導電型の半導体基板と、半導体基板の上面に形成され、半導体基板よりも低不純物濃度の第１導電型の第１の半導体層と、第１の半導体層上にエピタキシャル成長により形成される第２導電型の第２の半導体層と、第２の半導体層上にエピタキシャル成長により形成され、第２の半導体層よりも高不純物濃度の第２導電型の第３の半導体層と、を備える。そして、第３の半導体層に形成され、少なくとも側面と底面との角部が第２の半導体層内にある凹部を備える。さらに、第３の半導体層に接する第１の電極と、凹部の底面において、第２の半導体層と接し、第１の電極と接続される第２の電極と、半導体基板の下面に接する第３の電極と、を備える。
実施の形態の半導体装置の断面図である。 実施の形態の半導体装置の製造方法を示す工程断面図である。 実施の形態の半導体装置の製造方法を示す工程断面図である。 実施の形態の半導体装置の製造方法を示す工程断面図である。 実施の形態の半導体装置の製造方法を示す工程断面図である。 実施の形態の半導体装置の製造方法を示す工程断面図である。 実施の形態の半導体装置の製造方法を示す工程断面図である。 実施の形態の半導体装置の製造方法を示す工程断面図である。 実施の形態の半導体装置の製造方法を示す工程断面図である。 実施の形態の半導体装置の製造方法を示す工程断面図である。 実施の形態の半導体装置の製造方法を示す工程断面図である。
以下、図面を参照しつつ本発明の実施の形態を説明する。
本実施の形態の半導体装置は、第１導電型の半導体基板と、半導体基板の上面に形成され、半導体基板よりも低不純物濃度の第１導電型の第１の半導体層と、第１の半導体層上にエピタキシャル成長により形成される第２導電型の第２の半導体層と、第２の半導体層上にエピタキシャル成長により形成され、第２の半導体層よりも高不純物濃度の第２導電型の第３の半導体層と、を備えている。さらに、第３の半導体層に形成され、少なくとも側面と底面との角部が第２の半導体層内にある凹部を備えている。また、第３の半導体層に接する第１の電極と、凹部の底面において、第２の半導体層と接し、第１の電極と接続される第２の電極と、半導体基板の下面に接する第３の電極と、を備えている。
本実施の形態の半導体装置では、不純物領域がイオン注入でなくエピタキシャル成長により形成されることで、イオン注入ダメージに起因する損失を抑制することが可能となる。また、第２の半導体層を凹部の底面の少なくとも角部に設けることで、電界集中による耐圧劣化を抑制することが可能となる。
なお、以下、半導体基板、第１、第２および第３の半導体層が炭化珪素（ＳｉＣ）であり、第１の導電型がｎ型、第２の導電型がｐ型であるＭＰＳを例に説明する。
図１は実施の形態の半導体装置の断面図である。
図１に示すように、実施の形態の半導体装置であるＭＰＳ１０は、例えばｎ型で六方晶の４Ｈ−ＳｉＣ基板１２の上面に、ドリフト層としてｎ型のＳｉＣ層（第１の半導体層：以下、ｎ−型ＳｉＣ層とも称する）１４がエピタキシャル成長により形成されている。ＳｉＣ基板１２およびｎ−型ＳｉＣ層１４は、例えばＮ（窒素）を不純物として含有している。
ｎ−型ＳｉＣ層１４は、ＳｉＣ基板１２よりも不純物濃度が低い。ｎ＋型のＳｉＣ基板１２は、不純物濃度が、例えば、１Ｅ＋１８〜１Ｅ＋２０ａｔｏｍｓ／ｃｍ３の低抵抗基板である。そして、ｎ−型ＳｉＣ層１４は、例えば、不純物濃度が８Ｅ＋１４ａｔｏｍｓ／ｃｍ３〜１Ｅ＋１７ａｔｏｍｓ／ｃｍ３、厚さは５μｍ〜１００μｍである。
そして、ｎ−型ＳｉＣ層１４上に、エピタキシャル成長により形成されるｐ型のＳｉＣ層（第２の半導体層：以下、ｐ−型ＳｉＣ層とも称する）１６が存在する。ｐ−型ＳｉＣ層１６の厚さは、例えば、０．１〜２．０μｍである。
さらに、ｐ−型ＳｉＣ層１６上にエピタキシャル成長により形成され、ｐ−型ＳｉＣ層１６よりも不純物濃度の高いｐ型のＳｉＣ層（第３の半導体層：以下、ｐ＋型ＳｉＣ層とも称する）１８が存在する。ｐ＋型ＳｉＣ層１８の厚さは、例えば、１〜５μｍである。ホールの注入効率を上げる観点からは、３μｍ以上であることが望ましい。
なお、ｐ−型ＳｉＣ層１６およびｐ＋型ＳｉＣ層１８のｐ型不純物は、例えば、Ａｌ（アルミニウム）またはＢ（ボロン）である。
そして、ｐ＋型ＳｉＣ層１８に、少なくともその側面とその底面とが交わる角部が、ｐ−型ＳｉＣ層１６内にある凹部が形成されている。なお、底部の一部にｎ−型ＳｉＣ層１４が露出していてもかまわない。
さらに、ｐ＋型ＳｉＣ層１８の上面に接する第１の電極２０が設けられている。ｐ＋型ＳｉＣ層１８と第１の電極２０とはオーミック接合を形成する。第１の電極２０は、ｐ＋型ＳｉＣ層１８とオーミック接合する材料であればかまわないが、例えば、Ｎｉ、ＡｌまたはＴｉ／Ａｌ等の金属材料で形成される。
また、凹部の底面においてｐ−型ＳｉＣ層１６に接し、かつ、一部が第１の電極２０と接続される第２の電極２２が設けられている。ｐ−型ＳｉＣ層１６と第２の電極２２とはショットキー接合を形成する。第２の電極２２は、ｐ−型ＳｉＣ層１６とショットキー接合する材料であればかまわないが。例えば、Ｔｉ、Ｎｉ、Ｍｏ、Ｗ、Ｔａ等の金属材料、または、それらのシリサイドで形成される。
なお、ｐ＋型ＳｉＣ層１８の不純物濃度は、１Ｅ１８〜１Ｅ２１ａｔｏｍｓ／ｃｍ３程度であることが、第１の電極２０との良好なオーミック接合を実現する観点から望ましい。
また、ｐ−型ＳｉＣ層１６の不純物濃度は、ｎ−型ＳｉＣ層１４の不純物濃度よりも０．５〜１桁高く、かつ、５Ｅ＋１７ａｔｏｍｓ／ｃｍ３以下であることが第２の電極２２との良好なショットキー接合を実現する観点から望ましい。
そして、ＳｉＣ基板１２の下面に接する第３の電極２４が設けられている。ＳｉＣ基板１２と第３の電極２４とはオーミック接合を形成する。第３の電極２４は、ＳｉＣ基板１２とオーミック接合する材料であればかまわないが、例えば、Ｎｉ、ＡｌまたはＴｉ／Ａｌ等の金属材料で形成される。
ＭＰＳ１０の素子端部は耐圧構造としてメサ型形状となっており、第１の高抵抗領域２６と、第１の高抵抗領域２６上の、例えば、シリコン酸化膜である絶縁膜２８が設けられている。
また、図１に示すように、凹部の角部のｐ−型ＳｉＣ層１６内にｎ−型ＳｉＣ層１４よりも高抵抗の第２の高抵抗領域３０が設けられていることが望ましい。
第２の電極２２上には、アノード電極となる第１のパッド電極３２が形成される。例えば、Ａｌによるワイヤボンディングを行う場合には、材料としてＡｌが用いられる。
また、第３の電極２４下には、カソード電極となる第２のパッド電極３４が形成される。例えば、半田などでマウントする場合は、材料としてＴｉ／Ｎｉ／Ａｌが用いられる。
実施の形態のＭＰＳ１０において、カソード電極に対してアノード電極が正になるよう電圧を印加した場合、まずはショットキー電極である第２の電極２２からｐ−型ＳｉＣ層１６もしくはｎ−型ＳｉＣ層１４とのショットキー障壁を越えた電子がアノード電極からカソード電極に流れ、順方向動作をする。ｐ−型ＳｉＣ層１６と第２の電極２２間はｐ−型ＳｉＣ層１６の濃度によりショットキー障壁が変化する。ｐ濃度が低い場合にはショットキー特性を示す。ｎ−型ＳｉＣ層１４とｐ−型ＳｉＣ層１６の両方が第２の電極２２にショットキー接合している場合には、接合面積比と個々のショットキー障壁により電流が流れる。
また、ｐ＋型ＳｉＣ層１８とオーミック電極である第１の電極２０がなすオーミック接合の幅が広い場合には電圧を上げていくとある点からｐ＋型ＳｉＣ層１８からホールが注入され、オーミック特性へシフトが起こる。この際、ｐ＋型ＳｉＣ層１８がイオン注入によって作られている場合、ダメージ層によりホールのキャリアライフタイムが小さく注入効率が落ちる。
もっとも、実施の形態のＭＰＳ１０では、ホールの注入経路であるｐ＋型ＳｉＣ層１８およびｐ−型ＳｉＣ層１６およびｎ−型ＳｉＣ層１４はすべてエピタキシャル成長で作られている。よって、ＳｉＣのホールが持つ本来のライフタイムを保つことができ注入効率を高く維持できる。
また、カソード電極に対してアノード電極が負になるよう電圧を印加した場合、少なくともｐ＋型ＳｉＣ層１８およびｐ−型ＳｉＣ層１６を、凹部形成のためエッチング処理した際にできるノッチや角の存在により、本来のｎ−型ＳｉＣ層がもつ耐圧よりも低い点で上記ノッチや角の領域にて電界集中が起こり素子に電流が流れてしまうおそれがある。
そこで、凹部の角部がｐ−型ＳｉＣ層１６で覆われるようにすることで、角部での電界集中に起因するリーク電流の増加や耐圧の劣化を抑制することが可能となる。そして、さらに凹部の角部に第２の高抵抗領域３０を設けることにより、角部での電界集中が一層緩和され、リーク電流の増加や耐圧の劣化を一層抑制することが可能となる。
また、素子終端部にも第１の高抵抗領域２６を設けて耐圧低下を抑制していることにより、高い耐圧を維持することができる。
なお、実施の形態において、図１に示すように、凹部の側面が順テーパ形状を有することが望ましい。この形状により、さらに、角部での電界集中が緩和されるからである。
さらに、スイッチング動作をする際、特に逆方向状態から順方向状態にシフトする場合にはｐ＋型ＳｉＣ層１８からのホールの注入が遅れると過渡的に大きなオン電圧が発生してスイッチングロスが大きくなる。もっとも、上述したようにホールの注入経路はすべてエピタキシャル層で作製されているためスイッチングロスの小さいＭＰＳが完成する。
以上のように、実施の形態の半導体装置によれば。イオン注入ダメージが存在しないため、イオン注入によるダメージ起因のスイッチングロスの増加は生じない、低損失な半導体装置が実現可能である。また、同時に、リーク電流が減少し、高い耐圧を有する半導体装置が実現可能である。
図２〜図１１は、実施の形態の半導体装置の製造方法を示す工程断面図である。以下、本実施の形態の半導体装置の製造方法について、図２〜図１１を参照しつつ説明する。
まず、昇華法などで作成されたバルクＳｉＣ基板１２上に、バッファ層（図示せず）およびＳｉＣ基板１２よりも低不純物濃度のｎ−型ＳｉＣ層１４をエピタキシャル成長により形成する。続いて、ｎ−型ＳｉＣ層１４上にｐ−型ＳｉＣ層１６をエピタキシャル成長により形成する。さらに、ｐ−型ＳｉＣ層１６上に、ｐ−型ＳｉＣ層１６よりも高不純物濃度のｐ＋型ＳｉＣ層１８をエピタキシャル成長により形成する（図２）。
次に、エッチングのマスク材４０を形成し、耐圧構造であるメサ型形状部分の加工を行う。加工には、例えば、ＲＩＥなどのイオン性エッチングを用い、Ｆ系およびＣｌ系のエッチングガスで、ｐ＋型ＳｉＣ層１８およびｐ−型ＳｉＣ層１６のエッチングを行う（図３）
次に、マスク材４０を残存させたまま、ＡｒまたはＢの室温イオン注入を行う。マスク材４０の残厚が少ない場合には、別途レジストマスク等でイオン注入マスクを形成してもかまわない。このイオン注入により第１の高抵抗領域２６を形成する（図４）。
次に、活性領域のｐ＋型ＳｉＣ層１８をエッチングするためのマスク材４２を形成し、エッチングにより、少なくとも側面と底面との角部がｐ−型ＳｉＣ層１６内にある凹部を形成する。すなわち、エッチングによってできる角部や角部のノッチ、サブトレンチはｐ−型ＳｉＣ層１６内で吸収される条件でエッチングを行う（図５）。このとき、凹部の側面が順テーパ形状を有するようエッチングすることが望ましい。
その後、凹部の側面と底面との角部が露出するようなマスク材４４を形成する（図６）。その後、このマスク材４４を用いて、角部に選択的にＡｒまたはＢの室温イオン注入を行う。その後、１２００℃以下の低温熱処理により不純物の活性化を行い、第２の高抵抗領域３０を形成する（図７）。
次に、酸化またはＣＶＤ膜の堆積により、パシベーション膜となる絶縁膜４６を形成する。この後、ｐ＋型ＳｉＣ層１８の上面の一部を開口する（図８）。
ｐ＋型ＳｉＣ層１８の上面の開口された領域に、ｐ＋型ＳｉＣ層１８に接し、オーミック電極となる第１の電極２０を形成する。この時、ＳｉＣ基板１２の下面に、オーミック電極となる第３の電極２４を形成する（図９）。
その後、１０５０℃以下の低温熱処理によりオーミック接合の完成を行う。
次に、凹部を被覆していた絶縁膜４６を除去する（図１０）。凹部の底面において、ｐ−型ＳｉＣ層１６またはｎ−型ＳｉＣ層１４と接し、第１の電極２０と接続されるショットキー電極となる第２の電極２２を形成する（図１１）。
その後、第２の電極２２上に第１のパッド電極３２を形成し、第３の電極２４下に第２のパッド電極３４を形成して図１に示す実施の形態のＭＰＳ１０が製造される。
上記製造方法によれば、ｎ−型ＳｉＣ層１４、ｐ−型ＳｉＣ層１６、ｐ＋型ＳｉＣ層１８がすべてエピタキシャル成長により形成されることで、低損失な半導体装置が実現される。また、ｐ−型ＳｉＣ層１６、第１の高抵抗領域２６、第２の高抵抗領域３０を設けることでリーク電流が抑制され、高耐圧の半導体装置が実現される。さらに、シリコンプロセスと同様の、室温イオン注入と１２００℃以下の熱処理という低温プロセスでの製造可能となる。したがって、高コストの製造設備や製造工程が不要になる。よって、半導体装置の製造コストが低減される。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
例えば、実施の形態においては、第１導電型をｎ型、第２導電型をｐ型とする半導体整流装置を例に説明したが、第１導電型をｐ型、第２導電型をｎ型とする半導体装置であっても構わない。
また、実施の形態では、半導体として炭化珪素（ＳｉＣ）を例に説明したが、その他の半導体である窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）、ダイヤモンド等を適用することも可能である。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置および半導体装置の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
１０ ＭＰＳ
１２ ＳｉＣ基板（半導体基板）
１４ ｎ−型ＳｉＣ層（第１の半導体層）
１６ ｐ−型ＳｉＣ層（第２の半導体層）
１８ ｐ＋型ＳｉＣ層（第３の半導体層）
２０ 第１の電極
２２ 第２の電極
２４ 第３の電極
２６ 第１の高抵抗領域
２８ 絶縁膜
３０ 第２の高抵抗領域

Claims (9)

  1. 第１導電型の半導体基板と、
    前記半導体基板の上面に形成され、前記半導体基板よりも低不純物濃度の第１導電型の第１の半導体層と、
    前記第１の半導体層上にエピタキシャル成長により形成される第２導電型の第２の半導体層と、
    前記第２の半導体層上にエピタキシャル成長により形成され、前記第２の半導体層よりも高不純物濃度の第２導電型の第３の半導体層と、
    前記第３の半導体層に形成され、少なくとも側面と底面との角部が前記第２の半導体層内にある凹部と、
    前記第３の半導体層に接する第１の電極と、
    前記凹部の底面において、前記第２の半導体層と接し、前記第１の電極と接続される第２の電極と、
    前記半導体基板の下面に接する第３の電極と、
    を有することを特徴とする半導体装置。
  2. 前記第１の電極が前記第３の半導体層とオーミック接合を形成し、
    前記第２の電極が前記第２の半導体層とショットキー接合を形成し、
    前記第３の電極が前記半導体基板とオーミック接合を形成することを特徴とする請求項１記載の半導体装置。
  3. 前記角部の前記第２の半導体層内に前記第１の半導体層よりも高抵抗の高抵抗領域が設けられていることを特徴とする請求項１または請求項２記載の半導体装置。
  4. 前記凹部の側面が順テーパ形状を有することを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記半導体基板、第１、第２および第３の半導体層が炭化珪素であることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 第１導電型の半導体基板上に前記半導体基板よりも低不純物濃度の第１導電型の第１の半導体層をエピタキシャル成長により形成する工程と、
    前記第１の半導体層上に第２導電型の第２の半導体層をエピタキシャル成長により形成する工程と、
    前記第２の半導体層上に前記第２の半導体層よりも高不純物濃度の第２導電型の第３の半導体層をエピタキシャル成長により形成する工程と、
    前記第３の半導体層に少なくとも側面と底面との角部が前記第２の半導体層内にある凹部を形成する工程と、
    前記第３の半導体層に接する第１の電極を形成する工程と、
    前記凹部の底面において、前記第２の半導体層と接し、前記第１の電極と接続される第２の電極を形成する工程と、
    前記半導体基板の下面に接する第３の電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  7. 前記角部に選択的に不純物をイオン注入する工程と、
    １２００℃以下の熱処理により前記不純物を活性化する工程と、をさらに有することを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記凹部の側面が順テーパ形状を有するようエッチングして前記凹部を形成することを特徴とする請求項６または請求項７記載の半導体装置の製造方法。
  9. 前記半導体基板、第１、第２および第３の半導体層がｎ型の炭化珪素であり、前記イオン注入する工程において、不純物としてＢ（ボロン）またはＡｒ（アルゴン）を室温イオン注入することを特徴とする請求項６ないし請求項８いずれか一項記載の半導体装置の製造方法。
JP2010199982A 2010-09-07 2010-09-07 半導体装置およびその製造方法 Active JP5106604B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010199982A JP5106604B2 (ja) 2010-09-07 2010-09-07 半導体装置およびその製造方法
US13/034,297 US8823148B2 (en) 2010-09-07 2011-02-24 Diode with epitaxially grown semiconductor layers
US14/339,165 US9236434B2 (en) 2010-09-07 2014-07-23 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010199982A JP5106604B2 (ja) 2010-09-07 2010-09-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012059823A JP2012059823A (ja) 2012-03-22
JP5106604B2 true JP5106604B2 (ja) 2012-12-26

Family

ID=45770039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010199982A Active JP5106604B2 (ja) 2010-09-07 2010-09-07 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US8823148B2 (ja)
JP (1) JP5106604B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256698A (ja) * 2011-06-08 2012-12-27 Hitachi Cable Ltd 半導体ダイオード
JP6028807B2 (ja) * 2012-10-19 2016-11-24 日産自動車株式会社 半導体装置及びその製造方法
JP6197422B2 (ja) * 2013-07-11 2017-09-20 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ
JP6139340B2 (ja) * 2013-09-03 2017-05-31 株式会社東芝 半導体装置およびその製造方法
CN105405897B (zh) * 2015-10-29 2019-02-05 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
DE112017007040T5 (de) * 2017-02-10 2019-10-24 Mitsubishi Electric Corporation Halbleitereinheit
DE112018007055B4 (de) * 2018-02-09 2024-02-01 Mitsubishi Electric Corporation Leistungshalbleitereinheit
CN112071918A (zh) * 2020-08-12 2020-12-11 西安理工大学 一种SiC沟槽MPS二极管及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897441A (ja) * 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
US20050045982A1 (en) * 2002-03-22 2005-03-03 Krishna Shenai Semiconductor device with novel junction termination
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7274083B1 (en) * 2006-05-02 2007-09-25 Semisouth Laboratories, Inc. Semiconductor device with surge current protection and method of making the same
JP5213350B2 (ja) * 2007-04-26 2013-06-19 関西電力株式会社 炭化珪素ツェナーダイオード
JP2009224603A (ja) * 2008-03-17 2009-10-01 Toyota Central R&D Labs Inc ダイオードの製造方法

Also Published As

Publication number Publication date
US8823148B2 (en) 2014-09-02
US20140335682A1 (en) 2014-11-13
US20120056196A1 (en) 2012-03-08
US9236434B2 (en) 2016-01-12
JP2012059823A (ja) 2012-03-22

Similar Documents

Publication Publication Date Title
JP6685476B2 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
JP5106604B2 (ja) 半導体装置およびその製造方法
JP6356689B2 (ja) ショットキーダイオード及びその製造方法
JP5101985B2 (ja) ジャンクションバリアショットキーダイオード
CN106256024B (zh) 碳化硅半导体装置
US20130140584A1 (en) Semiconductor device
US9184229B2 (en) Semiconductor device and method for manufacturing same
US7183575B2 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP4282972B2 (ja) 高耐圧ダイオード
JP5439417B2 (ja) 半導体整流装置
US20120211768A1 (en) Wide-band-gap reverse-blocking mos-type semiconductor device
JP2009123914A (ja) 逆耐圧を有するスイッチング用半導体装置
JP2008251772A (ja) 半導体装置
CN104205344A (zh) 半导体器件
KR101461886B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JP2008021689A (ja) 半導体装置
JP5865860B2 (ja) 半導体装置
TW201351665A (zh) 具有相反極性蕭基二極體場防護環之蕭基二極體
JP2024019464A (ja) 半導体装置
JP2008130699A (ja) ワイドバンドギャップ半導体装置およびその製造方法
TWI790141B (zh) 寬能隙半導體元件與其製造方法
JP5406508B2 (ja) 横型ｓｂｄ半導体装置
JP2012004197A (ja) 半導体装置及びその製造方法
JP5621198B2 (ja) 半導体装置
JP2022023808A (ja) ＳｉＣに基づくスケーラブルＭＰＳ装置、ＭＰＳ装置製造方法、及び該ＭＰＳ装置を有する電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

R151 Written notification of patent or utility model registration

Ref document number: 5106604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3