[go: up one dir, main page]

JP6028807B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6028807B2
JP6028807B2 JP2014542166A JP2014542166A JP6028807B2 JP 6028807 B2 JP6028807 B2 JP 6028807B2 JP 2014542166 A JP2014542166 A JP 2014542166A JP 2014542166 A JP2014542166 A JP 2014542166A JP 6028807 B2 JP6028807 B2 JP 6028807B2
Authority
JP
Japan
Prior art keywords
groove
region
electric field
field relaxation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014542166A
Other languages
English (en)
Other versions
JPWO2014061724A1 (ja
Inventor
俊治 丸井
俊治 丸井
林　哲也
林　　哲也
山上　滋春
滋春 山上
威 倪
威 倪
健太 江森
健太 江森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Publication of JPWO2014061724A1 publication Critical patent/JPWO2014061724A1/ja
Application granted granted Critical
Publication of JP6028807B2 publication Critical patent/JP6028807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、溝構造を有する整流用の半導体装置及びその製造方法に関する。
整流用半導体装置の特性改善のために、種々の半導体装置が提案されている。例えば、半導体装置の溝（トレンチ）底部の全体にイオン注入することによって溝底部の角部における電界緩和を行う方法が提案されている（例えば、特許文献１参照）。電界緩和のための領域（以下において「電界緩和領域」という。）を溝底部に配置することにより、半導体装置の耐圧を向上させることができる。
特開２００７−１２８９２６号公報
しかしながら、電界緩和領域を溝底部に配置すると、半導体装置の電流が流れる領域が限定される。これは、イオン注入によって高抵抗化された電界緩和領域に電流が流れないためであり、溝底部を電流が流れない分の電流が減少する。その結果、半導体装置の順方向電流が減少するという問題が生じる。
上記問題点に鑑み、本発明の目的は、耐圧向上のために電界緩和領域が溝底部に形成され、且つ順方向電流の減少が抑制された半導体装置及びその製造方法を提供することである。
本発明の一態様に係わる半導体装置は、半導体基体の第１の主面上に配置され、溝が表面に形成された第１導電型のドリフト領域と、溝底部の角部の周囲に配置された第２導電型の電界緩和領域と、溝に埋め込まれたアノード電極と、半導体基体の第２の主面上に配置されたカソード電極とを備える。
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す模式的な断面図である。 図２は、図１に示す半導体装置のオフ状態における動作を説明するための模式的な断面図である。 図３は、図１に示す半導体装置のオン状態における動作を説明するための模式的な断面図である。 図４は、第１の実施形態に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。 図５は、第１の実施形態に係る半導体装置の製造方法における、図４の後に行う製造工程を説明するための断面図である。 図６は、第１の実施形態に係る半導体装置の製造方法における、図５の後に行う製造工程を説明するための断面図である。 図７は、第１の実施形態に係る半導体装置の製造方法における、図６の後に行う製造工程を説明するための断面図である。。 図８は、第１の実施形態に係る半導体装置の製造方法における、図７の後に行う製造工程を説明するための断面図である。 図９は、第１の実施形態に係る半導体装置の製造方法における、図８の後に行う製造工程を説明するための断面図である。 図１０は、第１の実施形態に係る半導体装置の製造方法における、図９の後に行う製造工程を説明するための断面図である。 図１１は、第１の実施形態に係る半導体装置の製造方法における、図１０の後に行う製造工程を説明するための断面図である。 図１２は、第１の実施形態の変形例に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。 図１３は、第１の実施形態の変形例に係る半導体装置の製造方法における、図１２の後に行う製造工程を説明するための断面図である。 図１４は、第１の実施形態の変形例に係る半導体装置の製造方法における、図１３の後に行う製造工程を説明するための断面図である。 図１５は、第１の実施形態の変形例に係る半導体装置の製造方法における、図１４の後に行う製造工程を説明するための断面図である。 図１６は、第１の実施形態の変形例に係る半導体装置の製造方法における、図１５の後に行う製造工程を説明するための断面図である。 図１７は、第２の実施形態に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。 図１８は、第２の実施形態に係る半導体装置の製造方法における、図１７の後に行う製造工程を説明するための断面図である。 図１９は、第２の実施形態に係る半導体装置の製造方法における、図１８の後に行う製造工程を説明するための断面図である。 図２０は、第２の実施形態に係る半導体装置の製造方法における、図１９の後に行う製造工程を説明するための断面図である。 図２１は、第２の実施形態の変形例に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。 図２２は、第２の実施形態の変形例に係る半導体装置の製造方法における、図２１の後に行う製造工程を説明するための断面図である。 図２３は、第３の実施形態に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。 図２４は、第３の実施形態に係る半導体装置の製造方法における、図２３の後に行う製造工程を説明するための断面図である。 図２５は、第３の実施形態に係る半導体装置の製造方法における、図２４の後に行う製造工程を説明するための断面図である。 図２６は、第３の実施形態に係る半導体装置の製造方法における、図２５の後に行う製造工程を説明するための断面図である。 図２７は、第３の実施形態に係る半導体装置の製造方法における、図２６の後に行う製造工程を説明するための断面図である。 図２８は、第３の実施形態に係る半導体装置の製造方法における、図２７の後に行う製造工程を説明するための断面図である。 図２９は、第３の実施形態に係る半導体装置の製造方法における、図２８の後に行う製造工程を説明するための断面図である。 図３０は、第４の実施形態に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。 図３１は、第４の実施形態に係る半導体装置の製造方法における、図３０の後に行う製造工程を説明するための断面図である。 図３２は、第４の実施形態に係る半導体装置の製造方法における、図３１の後に行う製造工程を説明するための断面図である。 図３３は、第４の実施形態に係る半導体装置の製造方法における、図３２の後に行う製造工程を説明するための断面図である。 図３４は、第４の実施形態に係る半導体装置の製造方法における、図３３の後に行う製造工程を説明するための断面図である。 図３５は、第４の実施形態に係る半導体装置のオフ状態における動作を説明するための模式的な断面図である。 図３６は、第４の実施形態に係る半導体装置のオン状態における動作を説明するための模式的な断面図である。
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置１００は、図１に示すように、半導体基体１と、第１導電型のドリフト領域２と、第２導電型の電界緩和領域４とを備える。ドリフト領域２は、その上部の一部に溝を有し、半導体基体１の第１の主面１１上に配置されている。電界緩和領域４は、ドリフト領域２に形成された溝の底部において中央部を除いた角部の周囲のみに配置されている。電界緩和領域４は、溝の側面の周囲に配置されているが、溝の底部においては角部以外の領域の周囲には配置されていない。
第１導電型と第２導電型とは互いに反対導電型である。すなわち、第１導電型がＮ型であれば、第２導電型はＰ型であり、第１導電型がＰ型であれば、第２導電型はＮ型である。以下では、第１導電型がＮ型、第２導電型がＰ型の場合を例示的に説明する。なお、半導体基体１は高濃度のＮ型の炭化珪素（ＳｉＣ）基体であるとし、ドリフト領域２は低濃度のＮ型のＳｉＣ層であるとする。
図１に示すように、ドリフト領域２に形成された溝は、ドリフト領域２の表面に開口部が形成されて半導体基体１に向けて延伸している。溝の底部はドリフト領域２の内部に位置し、溝は半導体基体１に達していない。
溝を埋め込むようにしてアノード電極９が形成され、ドリフト領域２の上面にもアノード電極９が配置されている。一方、第１の主面１１に対向する半導体基体１の第２の主面１２上にカソード電極１０が配置されている。
以下に、図１に示した半導体装置１００の基本的な動作について、図２〜図３を参照して説明する。
アノード電極９を基準としてカソード電極１０に正の電圧を印加した状態（以下において「オフ状態」という。）では、半導体領域とアノード電極９間に生じるエネルギー障壁に阻まれて、アノード電極９側の電子は半導体領域側に移動しない。したがって、通常はオフ状態で半導体装置１００には電流が流れない。この場合の動作を、図２を参照して説明する。アノード電極９を基準としてカソード電極１０に正の電圧を印加すると、アノード電極側の電子は、半導体領域とアノード電極９の間の障壁に阻まれ、半導体領域側に移動しない。このため、通常では電流が流れないが、電界集中が起こる箇所から逆漏れ電流がカソード電極１０からアノード電極９へ流れる。溝構造のダイオードの場合、溝端に電界が集中し逆漏れ電流が流れる。これに対して、第１の実施形態の構造では溝端に第２導電型の電界緩和領域４が設置されているために、図２に示すように第２導電型の電界緩和領域４から空乏層２０２が広がり溝端の電界が緩和される。また、電界緩和領域４から広がった空乏層２０２は溝底にも広がるため底全体の電界を緩和することができる。なお、図２に示すように、アノード電極９の上面からもドリフト領域２に空乏層２０１が広がる。
一方、アノード電極９を基準としてカソード電極１０に負の電圧を印加した状態（以下において「オン状態」という。）では、ドリフト領域２などの半導体領域の電子がアノード電極９側に移動し、アノード電極９からカソード電極１０に電流が流れる。この場合の動作を図３を参照して説明する。アノード電極９を基準としてカソード電極１０に負の電圧を印加すると、半導体側の電子がアノード電極９側に移動し、アノード電極９からカソード電極１０へ順方向電流１３０が流れる。この時、溝の底部の中央部には第２導電型の電界緩和領域４が無いため、図３に示すように溝底部の中央部を通して順方向電流１３０を流すことができる。
次に、図４〜図１１を参照して、半導体装置１００の製造方法の例を説明する。
先ず、図４に示すように、Ｎ+型炭化珪素からなる半導体基体１の第１の主面１１上に、Ｎ-型炭化珪素からなるドリフト領域２をエピタキシャル成長などにより形成する。
次に、ドリフト領域２内に電界緩和領域４を形成する。具体的には、図５に示すように、ドリフト領域２の上面に酸化膜を形成し、この酸化膜をパターニングして、電界緩和領域４を形成する箇所の上方の酸化膜が選択的に除去されたエッチングマスク３を形成する。そして、エッチングマスク３をマスクとして、図５に矢印で示したようにドリフト領域２にＰ型不純物のイオン注入を行い、電界緩和領域４を形成する。なお、電界緩和領域４は、半導体基体１の第１の主面１１の法線に平行な方向から見てドリフト領域２の一部を囲むように形成される。例えば、電界緩和領域４に周囲を囲まれたドリフト領域２の上方から見た形状は矩形状である。
電界緩和領域４のＰ型不純物としては、アルミニウム（Ａｌ）やボロン（Ｂ）などが使用される。電界緩和領域４の形成時に、基体温度を６００℃程度に設定し、ドリフト領域２が加熱された状態でイオン注入することによって、不純物イオンが注入された領域に結晶欠陥が生じるのを抑制することができる。
なお、酸化膜のパターニングには、一般的なフォトリソグラフィ技術を用いることができる。即ち、酸化膜上でパターニングされたフォトレジスト膜をマスクにして、ドリフト領域２上の酸化膜をエッチングする。エッチング方法としては、フッ酸を用いたウェットエッチングや、反応性イオンエッチングなどのドライエッチングなどを採用可能である。酸化膜をパターニングした後、フォトレジスト膜を酸素プラズマや硫酸などを用いて除去する。
電界緩和領域４を形成した後、溝を形成する領域上方のエッチングマスク３が露出するようにパターニングされたフォトレジスト膜を、エッチングマスク３上に形成する。具体的には、ドリフト領域２の電界緩和領域４で周囲を囲まれた領域及び電界緩和領域４上のエッチングマスク３を露出させる。そして、図６に示すように、フォトレジスト膜５１をエッチングマスクにしてエッチングマスク３をエッチング除去し、溝を形成する領域のドリフト領域２及び電界緩和領域４の上面を露出させる。つまり、電界緩和領域４で周囲を囲まれたドリフト領域２の表面上と電界緩和領域４の表面上を露出する開口部が、エッチングマスク３に形成される。
次に、図７に示すように、溝の側面にサイドウォールを形成するための酸化膜６を、エッチングマスク３、ドリフト領域２及び電界緩和領域４上に形成する。そして、酸化膜６をドライエッチングすることにより、図８に示すように、溝が形成される領域が露出するエッチングマスク３の開口部の周囲に酸化膜６の一部が残り、サイドウォール７が形成される。このとき、エッチングマスク３の開口部に沿って端部（内側の周縁）が電界緩和領域４上に位置するように、サイドウォール７を形成する。つまり、溝を形成するマスクの開口部の端部が、電界緩和領域４上に位置する。
その後、エッチングマスク３及びサイドウォール７をマスクにしたエッチングにより、図９に示すように、ドリフト領域２の上部の一部に溝８を形成する。具体的には、電界緩和領域４で周囲を囲まれたドリフト領域２と電界緩和領域４の内側部分とをエッチング除去して、ドリフト領域２の上部の一部に電界緩和領域４で側面を囲まれた溝８を形成する。このように、電界緩和領域４の溝８の側面に露出した部分がエッチングされる。なお、図９に示すように、溝８の底部が電界緩和領域４の底面よりも低くならないように、溝８が形成される。溝８を形成後、エッチングマスク３及びサイドウォール７が除去される。
次いで、図１０に示すように、溝８の全体を埋め込んで、ドリフト領域２上にアノード電極９が形成される。更に、図１１に示すように、半導体基体１の第２の主面１２上にカソード電極１０が形成される。以上により、図１に示した半導体装置１００が完成する。
上記に説明したように、図１に示した半導体装置１００では、溝８の側壁に沿った部分にのみイオン注入が行われる。このイオン注入により形成される電界緩和領域４によって、溝８の底部の角部に集中する電界が緩和される。これにより、オフ状態でのリーク電流の発生が抑制される。
一方、溝８の底部には、角部を除いて電界緩和領域４が形成されない。このため、オン状態において、溝８の底部の角部以外の領域、即ち角部と角部の間の中央部を通過してアノード電極９からカソード電極１０に電流が流れる。その結果、電界緩和領域４の形成によって逆方向耐圧を向上しつつ、半導体装置１００の順方向電流の減少を抑制できる。
また、溝８の側面を覆って電界緩和領域４が配置されるため、溝８の底部において第２導電型（Ｎ型）−第１導電型（Ｐ型）−第２導電型（Ｎ型）の順に半導体領域が配置されることになる。即ち、溝８の底部が接合バリアダイオード（Junction Barrier Diode）構造であり、このため、溝８の底部全体に電界緩和効果をもたせることができる。
なお、上記に説明した半導体装置１００の製造方法では、ドリフト領域２内での電界緩和領域４の形成の後に、電界緩和領域４に周囲を囲まれた溝８がセルフアラインで形成される。このため、マスクを使用した形成の際に生じる溝８底部の角部と電界緩和領域４のアライメントずれが生じない。
また、端部（内側の周縁）が電界緩和領域４の表面の中に位置するようにサイドウォール７が形成される。このため、エッチングマスク３とサイドウォール７をマスクにしたエッチングによって、溝８の壁面に電界緩和領域４を残すことができる。つまり、溝８の側面に電界緩和領域４が確実に露出される。
次に、図１２〜図１６を参照して、半導体装置１００の製造方法の変形例を説明する。以下の製造方法では、犠牲酸化とエッチングによって側面の電界緩和領域４が除去された溝が形成される。つまり、溝８の底部の角部のみに電界緩和領域４が形成される。
図４〜図９を参照して説明した方法と同様にして、図１２に示すように、半導体基体１上に形成されたドリフト領域２の上部の一部に、電界緩和領域４で側面を囲まれた溝８を形成する。
その後、図１３に示すように、溝８の内面に犠牲酸化膜１５を形成する。このとき、溝８の側面に露出した部分の電界緩和領域４が酸化される。
犠牲酸化膜１５の形成には、例えば、溝８の内部を９００℃〜１３００℃で熱酸化する。このとき、溝８の底面の酸化レートよりも側面の酸化レートの方が高い。このため、熱酸化によって、溝８の底部の角部に酸化されない電界緩和領域４を残して、溝８の側面に犠牲酸化膜１５を形成することができる。
次いで、図１４に示すように犠牲酸化膜１５がエッチング除去される。例えば、フッ酸を用いたエッチングによって、溝８の側面の犠牲酸化膜１５が除去される。
上記の犠牲酸化膜１５の形成とエッチング除去を繰り返すことにより、図１５に示すように、溝８の側面が底面に対してテーパをもつように溝８が形成される。そして、溝８の底部の角部のみに電界緩和領域４が残る。その後、図１６に示すように、アノード電極９とカソード電極１０を形成することにより、半導体装置１００が完成する。
溝８の側面に電界緩和領域４を形成しないことにより、溝８の側面においてもアノード電極９とドリフト領域２との電気的な接続を得ることができる。つまり、オン状態において、溝８の側面を通過してアノード電極９からカソード電極１０に電流が流れる。
或いは、溝８の側面に接する電界緩和領域４を除去するために、エッチングによって溝８の側面が底面に対してテーパをもつように溝を形成してもよい。例えば、電界緩和領域４を形成した後、溝８の側面がテーパ状に形成される条件で、ドリフト領域２の上部の一部をエッチング除去することにより、図１５に示した形状が得られる。その後、図１６と同様に、溝８を覆うようにアノード電極９が形成され、半導体基体１の第２の主面１２上にカソード電極１０が形成される。この製造方法によっても、溝８がテーパ形状に形成されて、溝８の底部の角部のみに電界緩和領域４が配置される。
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置１００の製造方法を、図１７〜図２０を参照して説明する。
先ず、図４に示したように、不純物濃度の高い半導体基体１上に不純物濃度の低いドリフト領域２を形成する。そして、図１７に示すように、溝８を形成する領域のドリフト領域２の上面が露出したエッチングマスク３を形成する。エッチングマスク３をマスクとして、エッチングによりマイクロトレンチと呼ばれる小さな溝ができる条件で、ドリフト領域２に溝８を形成する。このときのエッチングには、例えばエッチングガスとして酸素（Ｏ２）ガス、六フッ化硫黄（ＳＦ６）ガスを用いる。エッチング条件は、アンテナ出力３００〜５００Ｗ、バイアス出力５０〜１００Ｗであり、このような条件でＳｉＣウェハをドライエッチングすることにより、図１７に示すように、マイクロトレンチ８１が底部の角部に存在する溝８が形成される。このとき、側面が底面に対してテーパをもつように溝８が形成される。なお、マイクロトレンチとは、溝８（トレンチ）の側面及び底面との境界部に形成されたエッチングによる窪み（または抉り）である。
次に、図１８に示すように、溝８の内部全体に不純物イオンを注入する。これにより、溝８の底部、側面、及び、マイクロトレンチ８１が形成された底部の角部に電界緩和領域４が形成される。
次いで、図１９に示すように、溝８内部で横方向エッチングを行う。例えば、図１３〜図１５を参照して説明した犠牲酸化と犠牲酸化膜の除去とを繰り返す方法、或いは、塩素雰囲気中の熱エッチングによって、溝８の内面をエッチングする。図２０に横方向エッチングが完了した状態を示す。図２０に示すように、溝８の底部の中央部もエッチング除去され、マイクロトレンチ８１が形成された領域周辺の電界緩和領域４のみが残される。つまり、溝８の底部の角部のみに電界緩和領域４が配置された状態が得られる。
その後、溝８を埋め込むようにアノード電極９を形成し、半導体基体１の第２の主面上にカソード電極１０を形成することにより、半導体装置１００が完成する。
以上に説明した第２の実施形態に係る半導体装置１００の製造方法によっても、溝８の底部の角部のみに電界緩和領域４が形成される。その結果、逆方向耐圧を向上しつつ、半導体装置１００の順方向電流の減少を抑制できる。
また、第２の実施形態に係る半導体装置１００の製造方法では、マイクロトレンチ８１が形成される条件で溝８を形成した後、電界緩和領域４をイオン注入によって形成する。そして、溝８内部のエッチングによって底部の角部のみに電界緩和領域４が残される。上記製造方法を用いることにより、電界緩和領域４を形成するためのイオン注入エネルギーが、ドリフト領域２の表面からイオン注入する場合よりも小さくて済む。また、第１の実施形態に比べて工程を短縮することができる。
また、溝８の底部の角部のみに電界緩和領域４を形成するために、ドリフト領域２の表面に対して斜め方向からイオン注入してもよい。その方法を、図２１〜図２２を参照して以下に説明する。
先ず、半導体基体１の第１の主面１１上にドリフト領域２を形成した後、ドライエッチングによってドリフト領域２の上部の一部に溝８を形成する。次いで、図２１に示すように、ドリフト領域２の表面に対して斜めの方向から、溝８の内部に不純物イオンを注入する。これにより、溝８の側面に電界緩和領域４が形成される。このとき、溝８の底部の角部には不純物イオンが注入され、且つ角部以外の底部には不純物イオンが注入されないように、ドリフト領域２の表面に対するイオン注入の角度が設定される。
次いで、例えば、図１３〜図１５を参照して説明した犠牲酸化と犠牲酸化膜の除去とを繰り返す方法などを用いて、溝８の側面に形成された電界緩和領域４をエッチング除去する。その結果、図２２に示すように、溝８の底部の角部のみに電界緩和領域４が配置された状態が得られる。その後、アノード電極９及びカソード電極１０を形成することにより、半導体装置１００が完成する。
以上に説明した製造方法によれば、溝８を形成した後に、溝８の側面に対して斜めの方向からイオン注入を行うことによって、角部以外の溝８の底部を除いて、溝８の内部に露出した領域に電界緩和領域４が形成される。このため、少ない工程で溝８の角部と側面に電界緩和領域４を形成できる。
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置１００の製造方法を、図２３〜図２９を参照して説明する。
先ず、不純物濃度の高い半導体基体１上に不純物濃度の低いドリフト領域２を形成し、更にドリフト領域２上にアノード電極層９０を形成する。
次いで、図２３に示すように、エッチングマスク（不図示）を用いたドライエッチングによって、アノード電極層９０を貫通し、ドリフト領域２の内部に達する溝８を形成する。
その後、図２４に示すように、少なくとも溝８を完全に埋め込むようにして、溝８の内面とドリフト領域２の上面に、後述するサイドウォールを形成するためのサイドウォール形成膜２１を形成する。サイドウォール形成膜２１には、例えば酸化シリコン（ＳｉＯ２）膜などの酸化膜が採用される。次いで、サイドウォール形成膜２１をドライエッチングによってエッチングして、図２５に示すように、溝８の側面上にサイドウォール２２を形成する。このとき、溝８の底部の中央部は露出する。
次に、図２６に示すように、サイドウォール２２に側面が覆われた溝８を埋め込むようにして、アノード電極９を形成する。次いで、図２７に示すように、サイドウォール２２の上面が露出するまでアノード電極９の上部をエッチバックする。
その後、サイドウォール２２をエッチング除去する。これにより、図２８に示すように、溝８の側面とアノード電極９間に空隙が形成される。そして、図２９に示すように、溝８の上方から溝８の側面とアノード電極９との空隙にイオン注入することにより、アノード電極９の側面を通過した不純物イオンが溝８の底部の角部に注入される。このとき、アノード電極層９０の溝８が形成されていない領域にマスク材（不図示）を配置し、このマスク材が配置されていない領域に不純物イオンを注入する。これにより、溝８の底部の角部のみに電界緩和領域４が形成される。電界緩和領域４の形成と同時に、アノード電極９に不純物イオンがドープされる。
そして、半導体基体１の第２の主面１２上にカソード電極１０を形成することにより、半導体装置１００が完成する。アノード電極層９０とアノード電極９とにより、半導体装置１００のアノードが構成される。
第３の実施形態に係る半導体装置１００の製造方法では、溝８の側面上にサイドウォール２２を形成した後に、例えばポリシリコン膜を成長させて溝８内にアノード電極９を形成する。そして、エッチバックによってポリシリコン膜の溝８に埋め込まれた部分のみが残される。これにより、溝８の側面上に形成されたサイドウォール２２を除去することができる。サイドウォール２２を除去することにより溝８の底部の角部が露出し、この角部の周囲に不純物イオンが選択的に注入される。
第３の実施形態に係る半導体装置１００の製造方法によれば、少ない工程でアノード電極９としての導電型ポリシリコン電極と電界緩和領域４とを形成することができる。
（第４の実施形態）
本発明の第４の実施形態に係る半導体装置１００の製造方法を、図３０〜図３４を参照して説明する。第４の実施形態に係る半導体装置１００の製造方法は、ＳｉＣからなるヘテロジャンクションダイオード（ＨＪＤ）の製造方法である。以下に説明するように、ＳｉＣ界面との間で相対的に高いエネルギー障壁を形成するＰ型のポリシリコン膜が溝の内部に埋め込まれ、ＳｉＣ界面との間で相対的に低いエネルギー障壁を形成するＮ型のポリシリコン膜が溝の形成された領域を除いたドリフト領域２の上面に形成される。
先ず、半導体基体１の第１の主面１１上にドリフト領域２を形成した後、ドライエッチングによってドリフト領域２の上部の一部に溝を形成する。次いで、例えば、図１３〜図１５を参照して説明した犠牲酸化と犠牲酸化膜の除去とを繰り返す方法や溝８をテーパ形状に形成する方法を用いて、図３０に示す構造を得る。即ち、溝８の底部の角部に電界緩和領域４が形成されている。
次に、図３１に示すように、溝８を埋め込むようにしてドリフト領域２上にアノード電極９となるポリシリコン膜１９を成長させる。
次いで、パターニングにより溝８の上方が開口されたフォトレジスト膜５２をマスクにして、図３２に示すように、ポリシリコン膜１９にイオン注入を行う。具体的には、アノード電極９においてアクセプタとなるＰ型（第２導電型）の不純物をポリシリコン膜１９にドープして、第２導電型不純物注入領域１９２を形成する。
更に、パターニングにより第２導電型不純物注入領域１９２の上方のみに配置されたフォトレジスト膜５３をマスクにして、図３３に示すように、ポリシリコン膜１９にイオン注入を行う。具体的には、アノード電極９においてドナーとなるＮ型（第１導電型）の不純物をポリシリコン膜１９にドープして、第１導電型不純物注入領域１９１を形成する。
その後、第１導電型不純物注入領域１９１及び第２導電型不純物注入領域１９２中の不純物を活性化するアニールを行い、図３４に示すように、第１導電型アノード電極領域９１と第２導電型アノード電極領域９２を形成する。つまり、アノード電極９の溝８の内部に埋め込まれた領域に第２導電型不純物がドープされて、第２導電型アノード電極領域９２が形成される。そして、溝８が形成された領域の残余の領域においてドリフト領域２上に形成されたアノード電極９に第１導電型不純物がドープされて、第１導電型アノード電極領域９１が形成される。
そして、半導体基体１の第２の主面１２上にカソード電極１０を形成することによって、半導体装置１００が完成する。
図３４に示した半導体装置１００の基本的な動作を、図３５及び図３６を参照して説明する。
アノード電極９を基準としてカソード電極１０に正の電圧を印加すると、図３５に示すように第２導電型アノード電極領域９２から空乏層２１１が広がり、障壁の低い第１導電型アノード電極領域９１までを覆い電界が緩和される形となる。また、溝端の第２電導型の電界緩和領域４から空乏層２１２が広がって溝端を覆うことで、電界が集中する溝端の電界が緩和される。
アノード電極９を基準としてカソード電極１０に負の電圧を印加すると、アノード電極９からカソード電極１０へ順方向電流１３０が流れる。この時、障壁の低い第１導電型アノード電極領域９１から大きな順方向電流が流れる。一方、第２導電型アノード電極領域９２では溝の底部の中央部及び側面には第２導電型の電界緩和領域４が無いため、図３６に示すように溝底部の中央部及び側面を通して順方向電流１４０を流すことができる。
以上に説明したように、第４の実施形態に係る半導体装置１００の製造方法では、溝８内部にエネルギー障壁の高い第２導電型アノード電極領域９２、溝が形成されていない領域にエネルギー障壁の低い第１導電型アノード電極領域９１をそれぞれ配置される。その結果、順方向に電圧を印加した場合には順方向電流を多く流すことができ、逆方向に電圧を印加した場合にはリーク電流を抑制できる半導体装置１００を実現できる。
以上、第１乃至第４の実施形態に沿って本発明の内容を説明したが、本発明はこれらの記載に限定されるものではなく、種々の変形及び改良が可能であることは、当業者には自明である。
特願２０１２−２３１４０１号（出願日：２０１２年１０月１９日）の全内容は、ここに援用される。
本発明の実施形態によれば、溝底部の全体には電界緩和領域４が形成されないため、順方向電流の減少が抑制された半導体装置及びその製造方法を提供できる。実施形態に係わる半導体装置及び半導体装置の製造方法は、溝が形成された整流用半導体装置を製造する製造業を含む電子機器産業に利用可能である。
１ 半導体基体
２ ドリフト領域
４ 電界緩和領域
６ 酸化膜
７ サイドウォール
８ 溝
９ アノード電極
１０ カソード電極
１１ 第１の主面
１２ 第２の主面
１５ 犠牲酸化膜
１９ ポリシリコン膜
２２ サイドウォール
８１ マイクロトレンチ
９１ 第１導電型アノード電極領域
９２ 第２導電型アノード電極領域
１００ 半導体装置

Claims (7)

  1. 半導体基体と、
    上部の一部に溝を有し、前記半導体基体の第１の主面上に配置された第１導電型のドリフト領域と、
    前記溝の底部の角部の周囲のみに配置された第２導電型の電界緩和領域と、
    前記溝に埋め込まれ、且つ前記ドリフト領域の上面に接続しているアノード電極と、
    前記半導体基体の前記第１の主面に対向する第２の主面上に配置されたカソード電極と
    を備え、
    前記ドリフト領域の上部と、前記電界緩和領域を除いた前記溝の側面と底部とに接続しているアノード電極の面を接合領域として、前記カソード電極との間に順方向電流を流す
    ことを特徴とする半導体装置。
  2. 半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
    イオン注入により、前記ドリフト領域の上部の一部に第２導電型の電界緩和領域を選択的に形成し、
    前記電界緩和領域で周囲を囲まれた前記ドリフト領域及び前記電界緩和領域の内側部分をエッチングして、前記ドリフト領域の上部の一部に前記電界緩和領域で側面を囲まれた溝を形成し、
    前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する半導体装置の製造方法であって、
    前記溝を形成することには、
    前記電界緩和領域で周囲を囲まれた前記ドリフト領域の表面と前記電界緩和領域の表面とが露出する開口部を有するエッチングマスクを形成し、
    前記エッチングマスクの開口部に沿って、端部が前記電界緩和領域上に位置するようにサイドウォールを形成し、
    前記エッチングマスクと前記サイドウォールをマスクにして、前記ドリフト領域及び前記電界緩和領域の内側部分をエッチングすることが含まれ、
    前記ドリフト領域の上部と、前記溝の底部の角部の周囲のみに配置された電界緩和領域を除いた当該溝の側面と底部とに接続しているアノード電極の面を接合領域として構成する
    ことを特徴とする半導体装置の製造方法。
  3. 前記溝を形成した後に、前記溝の側面に露出した前記電界緩和領域を酸化して犠牲酸化膜を形成し、
    前記犠牲酸化膜をエッチング除去することにより、前記溝の底部の角部のみに前記電界緩和領域を残す
    ことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記溝を形成することは、前記溝の側面に露出する前記電界緩和領域をエッチングするために、前記溝の側面が底面に対してテーパをもつように前記溝を形成することである
    ことを特徴とする請求項２に記載の半導体装置の製造方法。
  5. 半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
    前記ドリフト領域の上部の一部に溝を形成し、
    前記溝の底部の角部の周囲のみに第２導電型の電界緩和領域を形成し、
    前記溝を埋め込まれ且つ前記ドリフト領域の上面に接続するアノード電極を形成し、
    前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成し、
    前記ドリフト領域の上部と、前記電界緩和領域を除いた前記溝の側面と底部とに接続しているアノード電極の面を接合領域として構成する
    ことを特徴とする半導体装置の製造方法。
  6. 前記溝を形成する際に、前記溝の底部の角部にマイクロトレンチが形成されるエッチング条件を使用し、
    前記電界緩和領域を形成することには、
    イオン注入により、前記溝の内面に前記電界緩和領域を形成し、
    前記溝の底面の酸化レートよりも側面の酸化レートの方が高い熱酸化によって前記側面に犠牲酸化膜を形成し、
    前記犠牲酸化膜をエッチングによって除去して前記角部のみに前記電界緩和領域を残すこと
    が含まれることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
    前記ドリフト領域の上部の一部に溝を形成し、
    前記溝の底部において角部の周囲のみに第２導電型の電界緩和領域を形成し、
    前記溝の内部及び前記ドリフト領域上にアノード電極を形成し、
    前記アノード電極の前記溝の内部に埋め込まれた領域に、イオン注入によって第２導電型不純物をドープし、
    前記溝が形成された領域の残余の領域において前記ドリフト領域上に形成された前記アノード電極に、イオン注入によって第１導電型不純物をドープし、
    前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成することを含み、
    前記ドリフト領域の上部と、前記電界緩和領域を除いた前記溝の側面と底部とに接続しているアノード電極の面を接合領域として構成する
    ことを特徴とする半導体装置の製造方法。
JP2014542166A 2012-10-19 2013-10-17 半導体装置及びその製造方法 Active JP6028807B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012231401 2012-10-19
JP2012231401 2012-10-19
PCT/JP2013/078145 WO2014061724A1 (ja) 2012-10-19 2013-10-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2014061724A1 JPWO2014061724A1 (ja) 2016-09-05
JP6028807B2 true JP6028807B2 (ja) 2016-11-24

Family

ID=50488284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014542166A Active JP6028807B2 (ja) 2012-10-19 2013-10-17 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US9876070B2 (ja)
EP (1) EP2911205B1 (ja)
JP (1) JP6028807B2 (ja)
CN (1) CN104718627B (ja)
WO (1) WO2014061724A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6163922B2 (ja) * 2013-07-10 2017-07-19 日産自動車株式会社 半導体装置およびその製造方法
JP6539026B2 (ja) * 2014-08-22 2019-07-03 日産自動車株式会社 半導体装置及びその製造方法
US9515199B2 (en) * 2015-01-02 2016-12-06 Cree, Inc. Power semiconductor devices having superjunction structures with implanted sidewalls
CN106129126A (zh) * 2016-08-31 2016-11-16 上海格瑞宝电子有限公司 一种沟槽肖特基二极管及其制备方法
CN106158985A (zh) * 2016-09-12 2016-11-23 中国科学院微电子研究所 一种碳化硅结势垒肖特基二极管及其制作方法
CN109065638B (zh) * 2018-08-22 2021-02-12 电子科技大学 一种功率二极管器件
US11677023B2 (en) * 2021-05-04 2023-06-13 Infineon Technologies Austria Ag Semiconductor device
CN114628499A (zh) * 2022-05-17 2022-06-14 成都功成半导体有限公司 一种带有沟槽的碳化硅二极管及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281366A (ja) * 1986-05-29 1987-12-07 Tdk Corp シヨツトキバリヤ形半導体装置の製造方法
JPH0465876A (ja) 1990-07-06 1992-03-02 Fuji Electric Co Ltd ショットキー・バリヤ半導体装置
JP3117506B2 (ja) * 1991-09-13 2000-12-18 株式会社日立製作所 半導体整流素子
JP3348535B2 (ja) * 1994-08-24 2002-11-20 富士電機株式会社 半導体整流素子
US6576537B2 (en) * 2001-08-08 2003-06-10 Vanguard International Semiconductor Corp. Flash memory cell and method for fabricating a flash memory cell
JP3913512B2 (ja) 2001-10-05 2007-05-09 三洋電機株式会社 半導体装置の製造方法
EP1420457B1 (en) * 2002-11-14 2012-01-11 STMicroelectronics Srl Manufacturing method of an insulated gate power semiconductor device with Schottky diode
US7138668B2 (en) * 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
DE102004031741B4 (de) * 2004-06-30 2010-04-01 Qimonda Ag Verfahren zur Herstellung einer Kontaktanordnung für Feldeffekttransistorstrukturen mit Gateelektroden mit einer Metalllage und Verwendung des Verfahrens zur Herstellung von Feldeffekttransistoranordnungen in einem Zellenfeld
WO2007032197A2 (en) * 2005-09-12 2007-03-22 Nissan Motor Co., Ltd. Semiconductor device and method of manufacturing the same
JP2007128926A (ja) 2005-10-27 2007-05-24 Toyota Industries Corp 整流用半導体装置とその製造方法
JP5560519B2 (ja) * 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP5272323B2 (ja) * 2006-04-28 2013-08-28 日産自動車株式会社 半導体装置とその製造方法
US7781802B2 (en) * 2006-04-28 2010-08-24 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
US8896084B2 (en) * 2010-02-23 2014-11-25 Yoshitaka Sugawara Semiconductor device
JP5665361B2 (ja) 2010-05-12 2015-02-04 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5106604B2 (ja) * 2010-09-07 2012-12-26 株式会社東芝 半導体装置およびその製造方法
JP5810522B2 (ja) * 2010-12-14 2015-11-11 日産自動車株式会社 異種材料接合型ダイオード及びその製造方法
JP5687078B2 (ja) * 2011-01-28 2015-03-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8431470B2 (en) * 2011-04-04 2013-04-30 Alpha And Omega Semiconductor Incorporated Approach to integrate Schottky in MOSFET

Also Published As

Publication number Publication date
JPWO2014061724A1 (ja) 2016-09-05
EP2911205B1 (en) 2020-12-09
WO2014061724A1 (ja) 2014-04-24
CN104718627A (zh) 2015-06-17
CN104718627B (zh) 2017-07-25
EP2911205A1 (en) 2015-08-26
US9876070B2 (en) 2018-01-23
US20150287775A1 (en) 2015-10-08
EP2911205A4 (en) 2016-03-02

Similar Documents

Publication Publication Date Title
JP6028807B2 (ja) 半導体装置及びその製造方法
CN102403338B (zh) SiC半导体器件及其制造方法
US9087894B2 (en) Semiconductor device and method of manufacturing the device
CN103493208B (zh) 半导体装置及其制造方法
CN102386100B (zh) 制造碳化硅半导体器件的方法
CN104160512B (zh) 半导体装置及其制造方法
WO2013157259A1 (ja) 炭化珪素半導体装置およびその製造方法
CN107731918B (zh) 半导体结构及其制造方法
CN113257921B (zh) 半导体结构
JP5767869B2 (ja) 半導体装置の製造方法
CN106206322A (zh) 自对准低压超结mofet的制造方法
JP5669712B2 (ja) 半導体装置の製造方法
JP5466577B2 (ja) 半導体装置およびその製造方法
JP5446297B2 (ja) 半導体装置の製造方法
CN110010471A (zh) 一种功率器件及其制作方法
TW201640613A (zh) 半導體裝置及半導體裝置之製造方法
JP6044203B2 (ja) 半導体装置の製造方法
CN102403340B (zh) 半导体器件及其制造方法
JP2010206096A (ja) 半導体装置及びその製造方法
JP2014086431A (ja) 半導体装置及びその製造方法
CN114823841A (zh) 半导体结构及其形成方法
CN117790536B (zh) 一种结终端结构及其制备方法、半导体器件
CN116632071B (zh) 一种单向平面二极管的tvs器件及其制造方法
JP6163922B2 (ja) 半導体装置およびその製造方法
US8866264B2 (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161003

R151 Written notification of patent or utility model registration

Ref document number: 6028807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151