JP4921668B2 - 高輝度放電ランプを駆動するための電子安定回路 - Google Patents

Description

【０００１】
本発明は電子安定回路および該回路を駆動する方法に関する。この電子回路はピーク電流サージたとえば高輝度放電（ＨＩＤ）ランプを流れるピーク電流サージを検出して制限する。
【０００２】
従来の技術
典型的なＤ１ ＨＩＤランプの点弧後に突入電流が発生する。この電流は公称３０Ａというピークをもつ。自動車用ＨＩＤ回路において使用されるランプなどのようなこの種のランプは、ランプへ交流電流を供給するためのスイッチング回路としてＨブリッジまたはフルブリッジを使用する。３０ＡのサージによってＨブリッジ制御回路の動作信頼性が失われたり、あるいはＨブリッジＭＯＳＦＥＴスイッチが故障してしまうおそれがある。
【０００３】
電子安定回路を流れる高電流は様々なやり方によって扱うことができる。１つのやり方によれば、システムを流れる最大電流と同じ高さあるいはそれよりも高い所定の電流レベルを定格とするＭＯＳＦＥＴのような素子が用いられる。高い電流を定格とする素子を利用することの１つの欠点は、それらが余計に高価なことである。また、高い定格の素子は低い定格の相当品よりも大きくかつ重くなる傾向にある。ほとんどの適用事例では、素子の占めるスペースおよび素子の重さを最低限に抑えたい。
【０００４】
過剰電流を扱う２番目のやり方は、「スイッチオン」時の突入電流を制御するためのコンポーネントを組み込むことである。このようなコンポーネントとしては（これに限定するわけではないけれども）、Huber 等の US 5,719,473 に開示されているアクティブフィルタ昇圧回路内の１つのサイリスタまたは一対のサイリスタ、Huber の US 5,877,614 に開示されている昇圧レギュレータまたはブロッキングオシレータとして設計された出力段、Twardzik の US 6,078,144 に開示された振動トランス、EP0 757,420 に開示されたヒステリシスつきのマルチバイブレータ、あるいは十分なボルトセコンド（volt-second）能力をもつインダクタが挙げられる。このインダクタは通常、ピーク電流を制限するためにランプと直列に配置されることになる。これらのコンポーネントのいずれを組み込んでもシステム全体のサイズが増大しシステムが複雑になるし、そのコストが高くなってしまう。
【０００５】
発明の概要
本発明の目的は、Ｈブリッジ回路内に設けられている低い定格のＭＯＳＦＥＴを利用してその回路を流れる電流を制限することにある。
【０００６】
本発明の別の課題は、ランプ点弧に続く周期中にＨブリッジ内のＭＯＳＦＥＴゲート電圧を抑えて、ＭＯＳＦＥＴを流れる電流を制限することにある。
【０００７】
さらに本発明の課題は、寄生容量を使用してＭＯＳＦＥＴを流れる電流を制限するための方法を提供することにある。
【０００８】
本発明によればこれらの課題やそのほかの目的は、既存のＨブリッジＭＯＳＦＥＴスイッチのうちの少なくとも１つを使用して、Ｄ１ランプのサージ電流を既存のデバイスの定格内のレベルに抑えることによって達成される。本発明の有利な実施形態によれば、回路を駆動することにより発生する寄生容量が利用される。この寄生容量を放電させる目的で回路内の抵抗のうちの１つから電圧を引き出すことにより、ＭＯＳＦＥＴのゲート電圧が抑えられる。その際、このゲートを不完全に閉じることでＭＯＳＦＥＴに流れる電流が制限される。この手法の利点は、サージの検出および制限にあたり外部のコンポーネントを加える必要がなくなることであるし、あるいはスイッチングＭＯＳＦＥＴのコストが必要以上にかからなくなることである。
【０００９】
図面の簡単な説明
添付の図面を参照することで本発明を明瞭に理解することができる。この図には、本発明の有利な実施形態によるＨＩＤランプ用の電子安定回路が示されている。
【００１０】
有利な実施例の説明
本発明を他の目的や利点ならびにその可能性を含めてなおいっそう理解できるようにするため、上述の図面を参照しながらこの明細書やそれに付随する特許請求の範囲について説明する。
【００１１】
図面には本発明の有利な実施形態が描かれており、この実施形態ではランプ５０は自動車用Ｄ１ ＨＩＤランプである。ランプ５０は点弧トランス６０といっしょに統合することができる。ランプ５０およびトランス６０は破線のブロック７０内の回路によって表されている。
【００１２】
安定器の出力によって直流電圧が供給され、これはＨブリッジスイッチング回路３０へと導かれる。このような安定器は適切な変形を加えて使用することができる。Ｈブリッジ３０の出力は約５００Ｈｚの周波数をもつ方形波電圧である。Ｈブリッジのコンポーネントならびに動作についてはあとで説明する。
【００１３】
放電ランプ５０は密封された慣用のアーク管５１を有しており、これによって放電空間が規定されている。アーク管５１は要求に従い透明でも半透明でもよい。慣用の手法で放電空間内に無水銀ハライド充填物が収容されている。
【００１４】
放電ランプ５０は、アーク放電を形成するためその内部に密封された２つの電極を有している。たとえばアーク管５１は慣用の手法によって、その内部の対向する各端部のところで密封された２つの電極５３および５４を有している。電極５４は接続点６６と電気的に接続されており、電極５３はトランス６０と電気的に接続されており、さらにこのトランス自体は接続点６８と電気的に接続されていて、これによりアーク管５１がＨブリッジスイッチング回路３０と電気的に接続される。
【００１５】
Ｈブリッジスイッチング回路３０には４つのＭＯＳＦＥＴが含まれており、すなわち２つのローサイド（低電位側）ＭＯＳＦＥＴ Ｑ５，Ｑ６と２つのハイサイド（高電位側）ＭＯＳＦＥＴ Ｑ７，Ｑ８が設けられている。安定した状態の動作中、回路はＱ６，Ｑ８がＯＮとなりＱ５，Ｑ７がＯＦＦとなるときと、Ｑ６，Ｑ８がＯＦＦとなりＱ５，Ｑ７がＯＮとなるときとで、交互に入れ替わる。本発明は点弧動作時点ならびにその直後の動作に係わるものであるため、Ｑ６，Ｑ８にのみ関連させてこの回路を説明する。殊にＱ８のゲートと接続された回路の検出動作と制御について説明する。
【００１６】
Ｑ６とＱ８は点弧より前と点弧中と点弧直後、ＯＮに保持される。Ｑ８の駆動源であるフェーズＢ（ＰＨＢ）は直流スイッチング電源であり、つまりこの駆動源は−８５Ｖとアースとの間で周期的に動作し、約５００Ｈｚの周波数を有する。Ｑ７の駆動源（ＰＨＡ、図示せず）も同様に動作する。２つの駆動源（ＰＨＢ，ＰＨＡ）は１８０°の位相のずれをもち、約５０％の電力で動作する。
【００１７】
図面には、本発明に従い構成された絶縁ゲートデバイスＱ８のためのゲート駆動（制御）回路の１つの実施形態が示されている。この実施形態の場合、絶縁ゲートデバイスＱ８はＭＯＳＦＥＴである。とはいえ当業者であれば理解できるように、このゲート駆動回路を他のＦＥＴ、ＩＧＢＴ、ＭＣＴを駆動するためにも使用できる。当然ながら１つの駆動回路によって１つまたは複数のゲートデバイスを駆動することができる。
【００１８】
ゲート駆動回路はエネルギー蓄積コンデンサＣ２８を有しており、これは安定器出力電圧Ｖｏｕｔの高電位側すなわちハイサイドと接続されており、さらに抵抗Ｒ１４と直列に接続されていて、この抵抗自体は電源の低電位側すなわちローサイドと接続されている。また、Ｃ２８はツェナダイオードＤ７とも並列に接続されている。当然ながら他の実施形態として、ダイオードＤ７をツェナダイオードとしなくてもよい。これらＣ２８，Ｒ１４，Ｄ７がいっしょになって、トランジスタＱ１１のための調整供給側を成している。図１に示されているようにトランジスタＱ１１とトランジスタＱ１５は、Ｃ２８とＲ１４の接続点と電源のハイサイドとの間に結線されたトーテムポール構成をとっている。図示されている実施形態の場合、トーテムポール構成は、ｎｐｎトランジスタＱ１１ならびにこれと直列に接続された第１のｐｎｐトランジスタＱ１５から成る。Ｑ１１およびＱ１５のエミッタとゲートＱ８のゲートの間にトランジスタＲ７９が接続されている。
【００１９】
第２のｐｎｐトランジスタＱ３９は、抵抗Ｒ７５における１０ＶＤＣを維持するための電流源として動作する。抵抗Ｒ７５は電源のハイサイドと接続されており、静的な保護とＱ８のゲートのプルダウンつまりはＭＯＳＦＥＴ Ｑ８のターンオフのために用いられる。したがってトランジスタＱ３９と抵抗Ｒ７５はレベルシフト回路を成している。とはいえ当業者であれば実現できるように、本発明の広い範囲内でどのような駆動回路を使用してもどのようなデバイスを使用してもかまわない。
【００２０】
さらにゲート駆動回路は抵抗Ｒ７６を有しており、これは駆動信号位相源（ＰＨＢ）とＱ３９のエミッタの間に直列に接続されている。ＰＨＢは絶縁ゲートデバイスＱ８をターンオンおよびターンオフする。上述のようにＰＨＢは、Ｑ７を制御する第２の駆動信号源ＰＨＡに対し１８０°の位相がずれて動作する。
【００２１】
駆動信号位相源ＰＨＢから生じる駆動電圧ＶｂによりＱ８のゲートが駆動され、これにより絶縁ゲートデバイスＱ８がターンオンする。Ｑ８を完全にオンの状態に維持するために必要とされる電圧は５Ｖ〜８Ｖの間にある。この電圧は、抵抗Ｒ７５における電圧降下からＱ１１のベース・エミッタ接合部における電圧降下を差し引いたものにほぼ等しい。
【００２２】
上述の回路構成ゆえに、Ｑ３９のベースとコレクタの間に寄生容量（寄生容量Ｃ）が発生する。普通の当業者であれば通常、このように構成された回路を望むことはないであろう。それというのも寄生容量の発生により回路のスイッチング速度が遅くなるからである。しかしながら本発明にはこれまで知られていなかった寄生容量Ｃを利用した技術が含まれており、それによって後述のようにＭＯＳＦＥＴからみたピーク電流が低減される。Ｑ８からみたピーク電流を低減するためには、Ｈブリッジ内の電流を抑える必要がある。この電流低減は寄生容量Ｃを放電させることによって達成される。寄生容量Ｃを放電させるための電流はＱ３９から到来する。この放電電流は抵抗Ｒ７５における１０ＶＤＣを維持するために使われるのと同じ電流源（Ｑ３９）からのものであるため、抵抗Ｒ７５を通る電流は必然的に低減される。抵抗Ｒ７５を流れる電流が低減されると、そこにおける電圧降下もそれに比例して低減される。上述のようにＱ８のゲートにおける電圧は、抵抗Ｒ７５における電圧降下からトランジスタＱ１１のベース・エミッタ接合部における電圧を差し引いたものにほぼ等しい。したがって抵抗Ｒ７５における電圧を低減するということは、Ｑ８のゲートにおける電圧の低減に相応する。Ｑ８のゲートにおける電圧は２Ｖ〜４Ｖまで低減する。この電圧降下によってＭＯＳＦＥＴチャネルにおけるインピーダンスが増大し、Ｑ８を流れる最大電流が約２０Ａまで減少する。
【００２３】
ランプ５０は最初はオフであり、トランス６０の２次側における電圧がランプ５０の点弧に十分になるまでオフのまま維持される。安定器は通常、約−４００ＶＤＣを出力する。点弧中は他の約−６００ＶＤＣが出力され、トランス６０の１次側に加えられる。トランス６０の１次側に対し合成された約−１０００ＶＤが生じる。トランス６０の２次側は約２３，０００Ｖの出力電圧となり、これはランプの点弧に十分なものである。
【００２４】
点弧シーケンスは０μｓから５μｓまで継続する。点弧に応じてランプ５０がグロー放電し始めるがまだアーク放電していない。したがって電流はまだ流れず、非常に高くほぼ無限大の抵抗が存在することになる。電流を流せるようにするためにはランプはアーク放電しなければならない。Ｖｏｕｔにおける約−４００ＶＤＣによって電流を流し始めるエネルギーが供給され、アーク放電が形成される。ひとたびランプがアーク放電すれば、ランプの抵抗は約１０Ωまで下がり、回路に電流サージが流れ始める。約１３μｓの期間内で上述の制御回路の動作に基づき、電流はゼロＡから２０Ａの最大値まで変化する。
【００２５】
電流がそのピーク値まで上昇すると、Ｖｏｕｔにおける約−４００ＶＤＣが０Ｖに向かって減少する。その結果として生じた電圧降下により、上述の回路構成に基づき充電コンデンサである寄生容量Ｃが生成される。トランジスタＱ３９は抵抗Ｒ７５において１０ＶＤＣを維持するので、コンデンサＣにおける初期の電圧は−３９０ＶＤＣになる。この電圧は電流が増加するにつれて０Ｖに向かって減少する。
【００２６】
寄生容量Ｃは、正の側がアース電位となり負の側がＲ７５の上端の電位となるよう充電されている。寄生容量Ｃを放電させるために、寄生容量ＣのＲ７５の側からこの寄生容量Ｃを通ってアースの側へ電流を流さなければならない。寄生容量Ｃの放電に用いられる電流はトランジスタＱ３９から到来する。この電流は通常は抵抗Ｒ７５における１０ＶＤＣを維持するために用いられるものであるから、寄生容量Ｃを放電させるためにこの電流の一部を利用することにより、抵抗Ｒ７５を流れる電流つまりはそこにおける電圧が減少する。その結果、トランジスタＱ８のゲートにおける電圧が２〜４Ｖまで下がる。トランジスタＱ８のゲートにおける電圧が低減することによりＱ８のインピーダンスが高まり、トランジスタＱ８のゲートに生じる電圧降下によってドレイン・ソース電圧が０Ｖから１５０Ｖまで上昇し、これによってランプのピーク電流が２０Ａに制限され、これはこの種のデバイスにおいて一般的に達せられる３０Ａよりも小さい。つまりこのことは、ＭＯＳＦＥＴひいてはデバイスを小さくできることを意味する。
【００２７】
最初のフェーズＢのサイクル中に電流制限が行われる。ひとたびランプが安定状態に達してしまえばＱ６もＱ８もオンとなり、あるいはＱ５とＱ７がオンにされる。システムにおける電圧は生のランプ電力消費が３５Ｗとなるように維持される。３５Ｗの電力は、６０Ｖ〜１００Ｖの範囲内のどこかであるにせよ、約８５Ｖの定格Ｖｏｕｔと言い換えられる。
【００２８】
この回路をそれを逆方向に動作させるように再構成することができ、その場合、ピーク制限は最初のフェーズＡサイクル中に行われる。外部の回路を加えることができ、主電源出力をコントロールするマイクロプロセッサを回路の逆方向動作のために使うこともできる。
【００２９】
これまで説明してきた実施形態は例証のために挙げたものであり、これに限定されるものではない。自明のように、当業者であれば容易に理解できるような他の実施形態を本発明の着想や範囲を大きく逸脱することなく実現できる。
【図面の簡単な説明】
【図１】 本発明の有利な実施形態によるＨＩＤランプ用の電子安定回路を示す図である。

Claims (13)

1. 電子安定回路において、
   電圧調整型直流電源とＨブリッジが設けられており、該Ｈブリッジは複数のＨブリッジトランジスタを有しており、該Ｈブリッジは前記電源と電気的に接続されており、
   該Ｈブリッジと接続されたランプソケットと、前記Ｈブリッジトランジスタの少なくとも１つと電気的に接続された調整回路が設けられており、該調整回路により前記Ｈブリッジを流れるピーク電流が調整され、
   放電ランプと直列に配置された点弧トランスが設けられており、該点弧トランスは前記複数のＨブリッジトランジスタの間でＨブリッジと接続されており、
   前記複数のＨブリッジトランジスタは、第１のトランジスタと第２のトランジスタと第３のトランジスタと第４のトランジスタとから成り、
   前記第１のトランジスタは電源のローサイドとランプの第１の端子との間に配置されており、該ランプの対向する第２の端子は前記点弧トランスの第１の端子と電気的に接続されており、
   前記第２のトランジスタは点弧トランスの第２の端子と電源のローサイドとの間に配置されており、
   前記第３のトランジスタは電源のハイサイドと点弧トランスと第２の端子との間に配置されており、
   前記第４のトランジスタは電源のハイサイドとランプの第１の端子との間に配置されており、該第４のトランジスタは前記調整回路と電気的に接続されており、
   前記トランジスタはＭＯＳＦＥＴであり、
   前記調整回路は、駆動信号出力側、電源のハイサイドと電気的に接続されたバイアス抵抗、電流源トランジスタ、第１のゲート駆動トランジスタおよび第２のゲート駆動トランジスタを有しており、
   前記電流源トランジスタは、電源のローサイドと電気的に接続されたベースと、前記バイアス抵抗と電気的に接続されたコレクタと、前記駆動信号出力側と電気的に接続されたエミッタを有しており、
   前記第１および第２のゲート駆動トランジスタは、各々前記バイアス抵抗と接続されたベースを有しており、
   前記第４のトランジスタは、前記第１のゲート駆動トランジスタのエミッタと電気的に接続されており、前記電流源トランジスタのベースとコレクタはそれらの間で寄生容量が生じるように接続されている、
   ことを特徴とする、電子安定回路。
2. 前記放電ランプは高輝度放電ランプである、請求項１記載の安定回路。
3. 前記Ｈブリッジはさらに、前記電源のローサイドに電気的に接続された抵抗と、該抵抗と電気的に接続されたコンデンサと、該コンデンサと並列に接続されたツェナダイオードを有する、請求項１記載の安定回路。
4. 電子安定回路において、
   電圧調整型直流電源とＨブリッジが設けられており、該Ｈブリッジは複数のＨブリッジトランジスタを有しており、該Ｈブリッジは前記電源と電気的に接続されており、
   該Ｈブリッジと接続されたランプソケットと、前記Ｈブリッジトランジスタの少なくとも１つと電気的に接続された調整回路が設けられており、該調整回路により前記Ｈブリッジを流れるピーク電流が調整され、
   放電ランプと直列に配置された点弧トランスが設けられており、該点弧トランスは前記複数のＨブリッジトランジスタの間でＨブリッジと接続されており、
   前記複数のＨブリッジトランジスタは、第１のトランジスタと第２のトランジスタと第３のトランジスタと第４のトランジスタとから成り、
   前記第１のトランジスタは電源のローサイドとランプの第１の端子との間に配置されており、該ランプの対向する第２の端子は前記点弧トランスの第１の端子と電気的に接続されており、
   前記第２のトランジスタは点弧トランスの第２の端子と電源のローサイドとの間に配置されており、
   前記第３のトランジスタは電源のハイサイドと点弧トランスと第２の端子との間に配置されており、
   前記第４のトランジスタは電源のハイサイドとランプの第１の端子との間に配置されており、該第４のトランジスタは前記調整回路と電気的に接続されており、
   前記調整回路はさらに、電源のハイサイドに接続された抵抗と、該抵抗に接続された電流源を有しており、該電流源は少なくとも１つのＨブリッジトランジスタの１つにバイアス電圧を供給する、
   ことを特徴とする、電子安定回路。
5. 前記抵抗と前記電流源との間に形成された接続部と、電源のローサイドの間に素子が設けられており、該素子は電源により供給される電圧が低減したときに前記抵抗からの電流を分流させる、請求項４記載の安定回路。
6. 前記電流源は電流源トランジスタから成り、前記少なくとも１つのＨブリッジトランジスタはゲートをもつＭＯＳＦＥＴトランジスタであり、前記素子は前記電流源トランジスタのベースと該電流源トランジスタのエミッタとの間の寄生容量である、請求項５記載の安定回路。
7. ベースおよびエミッタをもつ第１のトーテムポールトランジスタと、ベースおよびエミッタをもつ第２のトーテムポールトランジスタが設けられており、前記のベースの各々は前記抵抗と接続されており、前記のエミッタの各々は前記Ｈブリッジトランジスタのうちの１つのゲートと電気的に接続されている、請求項６記載の安定回路。
8. 電圧調整型直流電源とＨブリッジが設けられており、該Ｈブリッジは複数のＨブリッジトランジスタを有しており、該Ｈブリッジは前記電源と電気的に接続されており、
   該Ｈブリッジと接続されたランプソケットと、
   前記複数のＨブリッジトランジスタのうち少なくとも１つを制御して前記Ｈブリッジを流れる電流を制限する手段が設けられており、
   放電ランプと直列に配置された点弧トランスが設けられており、該点弧トランスは前記複数のＨブリッジトランジスタの間でＨブリッジと接続されており、
   前記複数のＨブリッジトランジスタは、第１のトランジスタと第２のトランジスタと第３のトランジスタと第４のトランジスタとから成り、
   前記第１のトランジスタは電源のローサイドとランプの第１の端子との間に配置されており、該ランプの対向する第２の端子は前記点弧トランスの第１の端子と電気的に接続されており、
   前記第２のトランジスタは点弧トランスの第２の端子と電源のローサイドとの間に配置されており、
   前記第３のトランジスタは電源のハイサイドと点弧トランスと第２の端子との間に配置されており、
   前記第４のトランジスタは電源のハイサイドとランプの第１の端子との間に配置されており、該第４のトランジスタは前記制御手段と電気的に接続されており、
   前記トランジスタはＭＯＳＦＥＴであり、
   前記制御手段は、駆動信号出力側、電源のハイサイドと電気的に接続されたバイアス抵抗、電流源トランジスタ、第１のゲート駆動トランジスタおよび第２のゲート駆動トランジスタを有しており、
   前記電流源トランジスタは、電源のローサイドと電気的に接続されたベースと、前記バイアス抵抗と電気的に接続されたコレクタと、前記駆動信号出力側と電気的に接続されたエミッタを有しており、
   前記第１および第２のゲート駆動トランジスタは、各々前記バイアス抵抗と接続されたベースを有しており、
   前記第４のトランジスタは、前記第１のゲート駆動トランジスタのエミッタと電気的に接続されており、前記電流源トランジスタのベースとコレクタはそれらの間で寄生容量が生じるように接続されている、
   ことを特徴とする、電子安定回路。
9. 前記放電ランプは高輝度放電ランプである、請求項８記載の安定回路。
10. 前記Ｈブリッジのローサイドに電気的に接続された抵抗と、該抵抗と電気的に接続されたコンデンサと、該コンデンサと並列に接続されたツェナダイオードを有する、請求項８記載の安定回路。
11. 電圧調整型直流電源とＨブリッジが設けられており、該Ｈブリッジは複数のＨブリッジトランジスタを有しており、該Ｈブリッジは前記電源と電気的に接続されており、
    該Ｈブリッジと接続されたランプソケットと、
    前記複数のＨブリッジトランジスタのうち少なくとも１つを制御して前記Ｈブリッジを流れる電流を制限する手段が設けられており、
    放電ランプと直列に配置された点弧トランスが設けられており、該点弧トランスは前記複数のＨブリッジトランジスタの間でＨブリッジと接続されており、
    前記複数のＨブリッジトランジスタは、第１のトランジスタと第２のトランジスタと第３のトランジスタと第４のトランジスタとから成り、
    前記第１のトランジスタは電源のローサイドとランプの第１の端子との間に配置されており、該ランプの対向する第２の端子は前記点弧トランスの第１の端子と電気的に接続されており、
    前記第２のトランジスタは点弧トランスの第２の端子と電源のローサイドとの間に配置されており、
    前記第３のトランジスタは電源のハイサイドと点弧トランスと第２の端子との間に配置されており、
    前記第４のトランジスタは電源のハイサイドとランプの第１の端子との間に配置されており、該第４のトランジスタは前記制御手段と電気的に接続されており、
    前記調整回路はさらに、電源のハイサイドと接続された抵抗と、該抵抗と接続されていて前記少なくとも１つのＨブリッジトランジスタの１つにバイアストランジスタを供給する電流源と、前記の抵抗と電流源トランジスタの間に形成された接続部と電源のローサイドとの間に配置された素子を有しており、該素子は電源により供給される電圧が低減したときに前記抵抗からの電流を分流させ、
    前記電流源はトランジスタを有しており、
    前記少なくとも１つのＨブリッジトランジスタのうちの１つはゲートをもつＭＯＳＦＥＴであり、
    前記素子は、前記電流源トランジスタのベースと該電流源トランジスタのエミッタとの間の寄生容量である、
    ことを特徴とする、電子安定回路。
12. ベースおよびエミッタをもつ第１のトーテムポールトランジスタと、ベースおよびエミッタをもつ第２のトーテムポールトランジスタが設けられており、前記のベースの各々は前記抵抗と接続されており、前記のエミッタの各々は前記少なくとも１つのトランジスタのうちの１つのゲートと電気的に接続されている、請求項１１記載の安定回路。
13. 高輝度放電ランプ回路の作動方法において、
    前記放電ランプに点弧電圧を供給するステップと、
    該ランプと直列に接続された複数のトランジスタにバイアス電圧を供給するステップと、
    ランプ内にアーク放電が形成されるまでランプにアーク電圧を供給するステップと、
    アーク放電が生じると、前記複数のトランジスタのうちの１つに対するバイアス電圧を調整して、該トランジスタを流れる電流を制限するステップが設けられており、
    前記点弧電圧を供給するステップにおいてアーク電圧によりキャパシタンスを充電し、
    前記のバイアス電圧調整ステップにおいてキャパシタンスの電圧を放電させ、バイアス抵抗から電流を引き出して前記バイアス電圧を低減する、
    ことを特徴とする、高輝度放電ランプ回路の作動方法。

Images