[go: up one dir, main page]

JP4901933B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4901933B2
JP4901933B2 JP2009225381A JP2009225381A JP4901933B2 JP 4901933 B2 JP4901933 B2 JP 4901933B2 JP 2009225381 A JP2009225381 A JP 2009225381A JP 2009225381 A JP2009225381 A JP 2009225381A JP 4901933 B2 JP4901933 B2 JP 4901933B2
Authority
JP
Japan
Prior art keywords
solder
solder bumps
solder bump
connection body
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009225381A
Other languages
English (en)
Other versions
JP2011077193A (ja
Inventor
秀夫 青木
昌利 福田
佳奈子 澤田
康弘 小塩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009225381A priority Critical patent/JP4901933B2/ja
Priority to US12/882,673 priority patent/US8409919B2/en
Publication of JP2011077193A publication Critical patent/JP2011077193A/ja
Application granted granted Critical
Publication of JP4901933B2 publication Critical patent/JP4901933B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/7592—Load or pressure adjusting means, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81091—Under pressure
    • H01L2224/81093—Transient conditions, e.g. gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は半導体装置の製造方法に関する。
近年、半導体チップの多ピン化、ファインピッチ化、信号速度の高速化に対応するために、配線・接続長が短い実装方式としてフリップチップ接続を適用した半導体装置が使用されている。半導体チップ間の接続や半導体チップとシリコンインターポーザとの接続等にフリップチップ接続を適用する場合、上下のチップ（半導体チップやシリコンインターポーザ）の電極端子上にそれぞれ半田バンプを形成し、これら半田バンプが対向するように位置合せして積層した後、半田バンプを加熱・溶融して接続する。
通常は半田バンプ表面の酸化膜を除去するために、以下に示すような工程が適用されている。まず、フラックスを半田バンプの表面に塗布した後、上下のチップを位置合せして積層する。次に、リフロー炉で半田バンプを加熱・溶融させて接続した後、フラックスを洗浄して除去する。しかし、上下のチップ間を接続した後にフラックスを除去しようとすると、半田バンプ自体の微小化や形成ピッチの微細化に伴ってフラックスを完全に洗浄することが困難になってきており、そのためにフラックスの残渣が問題となっている。フラックス残渣はチップ間に充填するアンダーフィル剤のボイドや剥離の発生原因となる。
このような点に対して、特許文献１には半導体チップの電極端子上に形成された半田バンプ表面の酸化膜をフラックスで除去し、さらにフラックスを洗浄して除去した後、回路基板の電極上に高さを調整しつつ半田バンプを圧着して仮固定し、この状態で半田バンプを溶融させて接続する方法が記載されている。しかし、バンプ表面の酸化膜は常温、大気中でも成長するため、予めバンプ表面の酸化膜を除去していても、半田バンプを仮固定する際にはその表面に酸化膜が成長しているおそれがある。このような酸化膜が仮固定（圧着）時の界面に挟み込まれると、半田バンプを溶融した際に酸化膜がバンプ内に取り残されてボイドや接続不良の発生原因となる。
特許文献２には、半田バンプを有する半導体チップを配線基板上に搭載した状態で、カルボン酸ガスを含む減圧雰囲気中に配置し、このような雰囲気中で半田バンプを加熱・溶融させることによって、半田バンプや配線の表面に形成された酸化膜を除去しつつ、半導体チップと配線基板とを接続する方法が記載されている。半導体チップと配線基板との位置精度を高めるためには、半田バンプを配線基板に仮固定する必要が生じるが、この場合には半田バンプと配線基板との界面に挟み込まれた酸化膜をカルボン酸ガスで除去することが困難となり、半田バンプ内のボイドや接続不良の発生原因となる。
特許文献３には、半田バンプを有する半導体チップと中間基板とを対向配置した状態で真空チャンバ内に設置し、真空チャンバ内に水素ラジカルを導入してバンプ表面の酸化膜を除去した後に、半田バンプを溶融させて接続する方法が記載されている。この方法は半田バンプ表面の酸化膜の除去から半田バンプの溶融までを真空チャンバ内で実施しているため、半導体装置の製造コストの上昇が避けられない。また、従来のフリップチップボンダ等による位置合せを適用することができないため、半田からなるスペーサを適用して位置合せしており、コストの上昇やデザイン的な制約等を招いてしまう。
特許第３１９４５５３号公報 特開２００１−２４４２８３号公報 特開２００８−０４１９８０号公報
本発明の目的は、半田バンプ同士の位置合せ精度や接続性を維持しつつ、フラックス剤を用いることなく半田バンプ表面の酸化膜に起因するボイドや接続不良の発生を有効に抑制することを可能にした半導体装置の製造方法を提供することにある。
本発明の第１の態様に係る半導体装置の製造方法は、第１の基板に設けられた第１の半田バンプと第２の基板に設けられた第２の半田バンプとを位置合せして接触させる第１の工程と、前記第１および第２の半田バンプの融点以上の温度に加熱し、前記第１の半田バンプと前記第２の半田バンプとを溶融させて仮接続した後に冷却する第２の工程と、前記第１の半田バンプと前記第２の半田バンプとの仮接続体を還元性雰囲気中で前記第１および第２の半田バンプの融点以上の温度に加熱し、前記仮接続体の表面に存在する酸化膜を除去しつつ、前記仮接続体を溶融させて本接続する第３の工程とを具備することを特徴としている。
本発明の第２の態様に係る半導体装置の製造方法は、第１の基板に設けられた第１の半田バンプと第２の基板に設けられた第２の半田バンプとを位置合せして接触させる第１の工程と、前記第１および第２の半田バンプに超音波エネルギを印加し、前記第１の半田バンプと前記第２の半田バンプとを仮接続する第２の工程と、前記第１の半田バンプと前記第２の半田バンプとの仮接続体を還元性雰囲気中で前記第１および第２の半田バンプの融点以上の温度に加熱し、前記仮接続体の表面に存在する酸化膜を除去しつつ、前記仮接続体を溶融させて本接続する第３の工程とを具備することを特徴としている。
本発明の態様に係る半導体装置の製造方法によれば、半田バンプ同士の位置合せ精度や接続性を維持しつつ、フラックス剤を用いることなく半田バンプ表面の酸化膜に起因するボイドや接続不良の発生を有効に抑制することが可能となる。
第１の実施形態の半導体装置の製造方法における第１の半田バンプと第２の半田バンプとの位置合せ工程を示す図である。 第１の実施形態の半導体装置の製造方法における第１の半田バンプと第２の半田バンプとの接触工程を示す図である。 第１の実施形態の半導体装置の製造方法における第１の半田バンプと第２の半田バンプとの仮接続工程を示す図である。 第１の実施形態の半導体装置の製造方法における第１の半田バンプと第２の半田バンプとの本接続工程を示す図である。 第１の実施形態の半導体装置の製造方法における接触工程から本接続工程までの半田バンプを拡大して示す断面図である。 第２の実施形態の半導体装置の製造方法における第１の半田バンプと第２の半田バンプとの位置合せ工程を示す図である。 第２の実施形態の半導体装置の製造方法における第１の半田バンプと第２の半田バンプとの接触工程を示す図である。 第２の実施形態の半導体装置の製造方法における第１の半田バンプと第２の半田バンプとの仮接続工程を示す図である。 第２の実施形態の半導体装置の製造方法における第１の半田バンプと第２の半田バンプとの本接続工程を示す図である。 実施例１における第１の半田バンプと第２の半田バンプとの仮接続体を示す拡大写真である。 実施例１における第１の半田バンプと第２の半田バンプとの本接続体を示す拡大写真である。 実施例２における第１の半田バンプと第２の半田バンプとの仮接続体を示す拡大写真である。
以下、本発明を実施するための形態について説明する。図１ないし図４は本発明の第１の実施形態による半導体装置の製造工程、すなわちフラックス剤を用いないフリップチップ接続を適用した半導体装置の製造工程を示す図である。図１に示すように、第１の半田バンプ１を有する第１の基板２と、第２の半田バンプ３を有する第２の基板４とを用意する。第１の基板２はツール５に例えば吸着保持されている。第２の基板４はステージ６上に配置されている。図１に示す工程から図３に示す工程までは、位置合せ機構、加熱機構、高さ制御機構等を有するフリップチップボンダを使用して実施される。
第１および第２の基板２、４は、例えば半導体チップ（シリコン（Ｓｉ）チップ等）やシリコン（Ｓｉ）インターポーザである。第１および第２の基板２、４における組合せは、例えば第１の半導体チップ（２）と第２の半導体チップ（４）との組合せ、半導体チップ（２）とＳｉインターポーザ（４）との組合せ、Ｓｉインターポーザ（２）と半導体チップ（４）との組合せ等、特に限定されるものではない。
第１および第２の半田バンプ１、３はそれぞれ基板２、４の所定の領域内にマトリクス状に配列されている。半田バンプ１、３は基板２、４の表面側に設けられた電極端子（図示せず）上にバリアメタル層（図示せず）等を介して形成されている。半田バンプ１、３の構成材料としては、例えばＳｎ−Ａｇ系半田合金、Ｓｎ−Ｃｕ系半田合金、Ｓｎ−Ａｇ−Ｃｕ系半田合金、Ｓｎ−Ｂｉ系半田合金、Ｓｎ−Ｉｎ系半田合金、Ｓｎ−Ｚｎ系半田合金等の鉛フリー半田合金、あるいはＳｎ−Ｐｂ系半田合金が用いられる。半田バンプ１、３の形成材料としてはＳｎ−Ａｇ系半田合金やＳｎ−Ｃｕ系半田合金が好適である。
半田バンプ１、３は、例えばメッキ法で形成したり、あるいは半田合金からなる微小ボールを用いて形成される。基板２、４上に形成された直後の半田バンプ１、３の表面には酸化膜が存在していないが、時間を経ると図５（ａ）に示すように、半田バンプ１、３の表面が酸化される。半田バンプ１、３の表面に形成された酸化膜７は、半田バンプ１、３同士を本接続する際に半田バンプ１、３内にボイドを発生させたり、また半田バンプ１、３間に抵抗の増大や接続不良を発生させる要因となる。このため、酸化膜７は半田バンプ１、３を本接続する前に除去する必要がある。
第１の基板２と第２の基板４とをフリップチップ接続するにあたって、まず図１に示すように第１の半田バンプ１と第２の半田バンプ３とを位置合せ機構８で位置合せする。次いで、図２に示すように荷重検出機構９で第１の基板２に加える荷重を制御しつつ、第１の半田バンプ１と第２の半田バンプ３とを接触させる（図５（ａ））。この際に、フラックス剤は用いない。半田バンプ１、３間の接触荷重は、次工程で溶融させた半田バンプ１、３同士を一体化させることが可能な範囲で低荷重とすることが好ましい。この段階で半田バンプ１、３同士が圧着してしまうような荷重を加えると、半田バンプ１、３の接触界面に噛み込まれた酸化膜７を次工程で外周面側に移動させることが難しくなる。
第１の半田バンプ１と第２の半田バンプ３との接触工程において、第１の基板２に加える荷重（半田バンプ１、３間の接触荷重）は、当初の半田バンプ１、３の高さの和Ｈに対して、接触後の半田バンプ１、３の高さの和Ｈ1が９０％以上１００％以下の範囲となるように調整することが好ましい。当初の高さＨに対して接触後の高さＨ1が９０％未満となるような接触荷重を加えると、半田バンプ１、３同士の接触界面に噛み込まれた酸化膜７の除去性が低下するおそれがある。接触後の高さＨ1は当初の高さＨ以下であればよいが、多数の半田バンプ１、３の高さのバラツキ等を考慮すると、当初の高さＨに対して接触後の高さＨ1が９５％以下となるように接触荷重を調整することが好ましい。具体的な接触荷重は半田バンプ１個当たりに０．５〜１０ＭＰａ程度とすることが好ましい。
次に、図３に示すように、ツール５の加熱機構１０やステージ６の加熱機構１１で第１および第２の半田バンプ１、３の融点以上の温度に加熱し、第１の半田バンプ１と第２の半田バンプ３とを溶融させて仮接続する。半田バンプ１、３の仮接続工程においては、まず第１の半田バンプ１と第２の半田バンプ３との接触状態（高さＨ1）を維持しつつ、半田バンプ１、３を加熱して溶融させる。次いで、高さ制御機構１２で溶融状態の半田バンプ１、３の高さの和Ｈ2を制御しつつ、基板２、４の間隔を調整するように第１の基板２を降下させ、溶融状態の半田バンプ１、３の形状を変形させる（図５ｂ）。半田バンプ１、３の溶融状態を所定時間保持した後に冷却して仮接続体１３を形成する。
このように、溶融させた半田バンプ１、３が十分に変形するように、半田バンプ１、３の高さ（第１および第２の基板２、４の間隔）を調整することによって、半田バンプ１、３内部の溶融状態の半田が流動する。その結果、表面を覆っている酸化膜７に亀裂が生じて移動や分裂が起こる。酸化膜７の亀裂を起点として、液状化した上下のバンプ１、３の半田が直接接触して一体化すると共に、溶融状態の半田の表面張力で酸化膜７が側面に移動する。すなわち、半田バンプ１、３の接触界面に酸化膜７を残存させることなく、半田バンプ１、３同士が直接的に一体化した仮接続体１３を形成することができる。酸化膜７は仮接続体の側面（表面）のみに存在することになる。
接触状態の半田バンプ１、３の高さＨ1から変形後の半田バンプ１、３の高さＨ2までの高さ変化量は、半田バンプ１、３の高さのバラツキ等を考慮して、半田バンプ１、３を十分に変形させることが可能であると共に、半田バンプ１、３がつぶれて隣接する半田バンプ１、３同士が接触してショートしないように調整する。当初の半田バンプ１、３の高さＨに対して変形後の半田バンプ１、３の高さＨ2が２０〜８０％の範囲となるように、半田バンプ１、３の高さを調整することが好ましい。半田バンプ１、３の高さの調整は、例えば第１の基板２に荷重を加えて実施する。なお、半田バンプ１、３は液状になっているため、場合によっては第１の基板２の自重のみで高さ調整することができる。
半田バンプ１、３の当初の高さＨに対する変形後の高さＨ2が２０％未満となるように変形させると、隣接する半田バンプ１、３同士が接触してショートするおそれが大きくなる。高さＨに対する高さＨ2が８０％を超えるような変形量では、溶融状態の半田バンプ１、３の流動状態や酸化膜７の移動、分裂が不足し、仮接続体１３の内部に酸化膜７が残存しやすくなる。これは半田バンプ１、３による接続体内部にボイドを発生させたり、半田バンプ１、３間に接続不良を発生させる原因となる。このような高さ調整を行って形成した仮接続体１３は、図５（ｂ）に示すように「雪だるま」状の接続形状となる。
この後、図４に示すように、仮接続された第１および第２の基板２、４を、還元ガス供給機構１４と排気機構１５とを有するリフローチャンバ１６内に設置されたステージ１７上に配置する。ステージ１７は加熱機構１８を有している。リフローチャンバ１６内への還元剤を含む雰囲気ガスの供給と排気とを行いつつ、半田バンプ１、３の仮接続体１３を半田バンプ１、３の融点以上の温度に加熱して溶融させる。仮接続体１３の溶融は還元性雰囲気中で実施され、また減圧状態とした還元性雰囲気中で実施してもよい。
このように、仮接続体１３の表面に存在する酸化膜７を還元性ガスで還元して除去しつつ、仮接続体（半田）１３を溶融した後に冷却することによって、第１の基板２と第２の基板４との本接続を完了させる。半田バンプ１、３による本接続体１９は、図５（ｃ）に示すように球面状の接続形状となる。酸化膜７を除去する還元性雰囲気としては、水素やカルボン酸等の還元剤と不活性ガスや窒素ガスとを混合した雰囲気が用いられる。
還元剤として用いるカルボン酸は特に限定されるものではなく、例えばギ酸、酢酸、アクリル酸、プロピオン酸、シュウ酸、コハク酸、マロン酸等の脂肪族の１価または２価の低級カルボン酸が挙げられる。これらの内でも、低コストで酸化膜７の還元作用に優れることから、蟻酸を使用することが好ましい。特に、蟻酸と窒素との混合ガスが好適であり、混合比率は蟻酸が０．０５〜１５体積％の範囲となるように調整することが好ましい。蟻酸の比率が低すぎるとリフロー時間を長くする必要が生じ、また高すぎるとボイドを生じやすくなる。蟻酸の比率は０．１〜１０体積％の範囲がより好ましい。
仮接続体１３の表面に存在する酸化膜７は雰囲気中の還元剤により還元され、また酸化膜７の還元反応により生じる酸素、水、二酸化炭素、一酸化炭素等の反応生成物（ガス）は雰囲気中に拡散して除去される。酸化膜７は仮接続体１３の表面に存在するため、酸化膜７の還元反応で生じる反応生成物が本接続体１９の内部に閉じ込められることはない。さらに、半田バンプ１、３の接触界面に存在する酸化膜７は仮接続工程で外周面側に移動させているため、本接続体１９の内部に残留することはない。従って、酸化膜７やその還元反応生成物に起因するボイドや接続不良の発生を抑制することが可能となる。
さらに、還元雰囲気下でリフロー接合するため、第１の半田バンプ１と第２の半田バンプ３との接触工程や仮接続工程の前に酸化膜７の除去工程を実施することなく、良好な接続状態や接続形状を得ることができる。半田バンプ１、３の接続工程（圧着工程等）の前に酸化膜７の除去工程を実施する場合、量産ラインにおいては酸化膜７の除去工程と半田バンプ１、３の接続工程との間の時間や雰囲気の適切な管理が必要になり、その結果として製品コストを増大させることになる。この実施形態の半導体装置の製造方法によれば、ボイドや接続不良の発生を抑制した本接続体１９を低コストで得ることができる。
リフローチャンバ１６から取り出した構造体（第１の基板２と第２の基板４との接続体）は、通常の半導体装置と同様にアセンブリ工程に送られる。アセンブリ工程は半導体装置に応じて選択されるものであり、特に限定されるものではない。その一例を述べると、まず第１の基板２と第２の基板４との間の隙間に熱硬化性のアンダーフィル樹脂を充填し、これをキュア処理して硬化させる。さらに、第１の基板２と第２の基板４との接続体を、例えば配線基板からなる第３の基板上に搭載した後、接続体と第３の基板との間をワイヤーボンディング等で接続する。このような構造体を樹脂モールドした後、アウターリードボールを配置して半導体装置（半導体パッケージ）の外部接続端子を形成する。
次に、本発明の第２の実施形態による半導体装置の製造工程について、図６ないし図９を参照して説明する。第２の実施形態による半導体装置の製造工程においては、まず第１の実施形態と同様に、第１の半田バンプ１を有する第１の基板２と第２の半田バンプ３を有する第２の基板４とを用意し、図６に示すように第１の半田バンプ１と第２の半田バンプ３とを位置合せする。基板２、４の具体例、半田バンプ１、３の構成材料、半田バンプ１、３の位置合せ方法等は、第１の実施形態と同様である。また、図６に示す工程から図８に示す工程までは、位置合せ機構、加圧機構、加熱機構、超音波発生機構等を有するフリップチップボンダを使用して実施される。
次に、図７に示すように、フラックス剤を用いることなく、第１の半田バンプ１と第２の半田バンプ３とを接触させる。半田バンプ１、３の接触工程は第１の実施形態と同様に実施される。半田バンプ１、３の接触荷重は、第１の実施形態と同様とすることが好ましい。次いで、図８に示すように、接触させた半田バンプ１、３に加圧機構２１で荷重を加えつつ、超音波発生機構２２から半田バンプ１、３の接触界面に超音波エネルギを印加する。図中、矢印Ｘは超音波による振動方向を示す。このように、接触させた半田バンプ１、３に荷重を加えつつ、半田バンプ１、３の接触界面に超音波エネルギを印加することによって、第１の半田バンプ１と第２の半田バンプ３との仮接続体２３を形成する。
半田バンプ１、３に加える荷重は、半田バンプ１、３が局所的に変形するように荷重検出機構９で制御することが好ましい。このような半田バンプ１、３の変形と超音波エネルギの印加とを同時に実施することによって、接触界面に挟まれた酸化膜に亀裂が生じて移動や分裂が起こると同時に、半田バンプ１、３全体および酸化膜の亀裂部分に超音波エネルギが作用し、半田材料が軟化して変形が生じると共に、半田構成原子の拡散が促進されて第１の半田バンプ１と第２の半田バンプ３とが融合する。この際に、酸化膜は半田構成原子の拡散と超音波エネルギによる振動に基づいて側面に移動する。すなわち、半田バンプ１、３の接触界面に酸化膜を残存させることなく、半田バンプ１、３同士が直接的に一体化した仮接続体２３を形成することができる。このような工程で形成した仮接続体２３は、第１の実施形態と同様に「雪だるま」状の接続形状となる。
超音波エネルギの印加工程は室温下で行ってもよいし、またツール５の加熱機構１０やステージ６の加熱機構１１で半田バンプ１、３を加熱しながら行ってもよい。第２の半田バンプ１、３を加熱しながら超音波エネルギの印加することによって、半田バンプ１、３がさらに軟化して変形しやすくなるため、超音波エネルギで酸化膜を除去しやすくなる。また、半田バンプ１、３の接触工程や仮接続工程は、基本的には半田バンプ１、３の表面に形成された酸化膜を除去することなく実施することが可能であるが、予め過剰な酸化膜を除去した後に実施してもよい。第１の実施形態も同様である。
この後、図９に示すように、仮接続された第１および第２の基板２、４をリフローチャンバ１６内に配置し、リフローチャンバ１６内への還元剤を含む雰囲気ガスの供給と排気とを行いつつ、半田バンプ１、３の仮接続体２３を半田バンプ１、３の融点以上の温度に加熱して溶融させる。そして、第１の実施形態と同様に、仮接続体２３の表面に存在する酸化膜を還元性ガスで還元して除去しつつ、仮接続体２３を溶融した後に冷却することによって、第１の基板２と第２の基板４との本接続を完了させる。半田バンプ１、３による本接続体２４は第１の実施形態と同様に球面状の接続形状となる。リフローチャンバ１６から取り出された構造体は、第１の実施形態と同様なアセンブリ工程に送られる。
還元剤やそれを含む還元性雰囲気には、第１の実施形態と同様なものが使用される。また、具体的な条件等も同様である。第１の実施形態と同様に、酸化膜は仮接続体２３の表面に存在するため、酸化膜の還元反応で生じる反応生成物が本接続体２４の内部に閉じ込められることはない。半田バンプ１、３の接触界面に存在する酸化膜は仮接続工程で外周面側に移動させているため、本接続体２４の内部に残留することはない。従って、酸化膜やその還元反応生成物に起因するボイドや接続不良の発生を抑制することが可能となる。また、第１の実施形態と同様に半田バンプ１、３の接触工程や仮接続工程の前に酸化膜の除去工程を実施することなく、良好な接続状態や接続形状を得ることができるため、ボイドや接続不良の発生を抑制した本接続体２４を低コストで得ることが可能となる。
次に、本発明の具体的な実施例とその評価結果について述べる。
（実施例１）
まず、電気めっき法で電極端子上にＳｎ−０．７質量％Ｃｕ組成の半田バンプが形成された第１の半導体チップと、この第１の半導体チップが実装される被接続側の第２の半導体チップとを準備した。第２の半導体チップの電極端子上には、第１の半導体チップ１と同様にＳｎ−０．７質量％Ｃｕ組成の半田バンプが形成されている。第１の半導体チップの電極端子と第２の半導体チップの電極端子とは互いに接続され得るように、対応した所定の位置に配置されている。端子数は約２０００、半田バンプの高さは２０μｍ、隣接する端子ピッチの最小値は６０μｍとした。フラックス剤は用いていない。
これらの半導体チップを位置合せ機構、加熱機構、加圧機構、ツール高さ制御機構を備えるフリップチップボンダによって、ツールに保持された第１の半導体チップとステージに保持された第２の半導体チップとを位置合せした後、対応する半田バンプ同士を接触させた。接触荷重は荷重検出機構により測定し、半田バンプをほとんど潰さない荷重である１Ｎ（バンプ１個当たり約０．７ＭＰａ）とした。接触後の半田バンプの高さＨ1は当初の半田バンプの高さＨ（４０μｍ）の９５％とした。このようなバンプ高さＨ1となる半導体チップ間の間隔ｄ1を次工程の基準とする。
次いで、２個の半導体チップの平面方向の相対位置を保持しつつ、ツールおよびステージの温度を２５０℃まで上昇させ、半田バンプ同士の接触界面の温度がＳｎ−Ｃｕ半田の融点（２２７℃）以上となるように加熱した。続いて、溶融状態の半田バンプの高さＨ2が当初の半田バンプの高さＨの７０％となるように、半導体チップ間の間隔ｄ2を接触時点の間隔ｄ1から１０μｍ下げるように加圧すると共に、このチップ間隔ｄ2（バンプ高さＨ2）を維持しながら２５秒間保持した。
そして、溶融状態の半田バンプを室温まで冷却することによって、半田バンプの仮接続体を形成した。半田バンプの仮接続体の拡大写真を図１０に示す。図１０から明らかなように、第１の半導体チップの半田バンプと第２の半導体チップの半田バンプとは中央部分が直接融合しており、側面側には界面残りであるくびれ部が認められた。このように、半田バンプの仮接続体は「雪だるま」状の接続形状を有していた。
この後、半田バンプの仮接続体をリフローチャンバ内に配置し、蟻酸を５体積％混合した窒素ガス雰囲気の供給と排気とを行いつつ、半田バンプの仮接続体を２５０℃で６０秒間加熱して再度溶融させた。これを室温まで冷却することによって、半田バンプによる接続体（本接続体）を形成した。半田バンプによる接続体の拡大写真を図１１に示す。
図１１から明らかなように、蟻酸の酸化膜還元効果に基づいてくびれ部の原因である側面酸化膜が還元・除去され、良好な球状形状を有する接続体が得られていた。接続体の内部状態を観察したところ、ボイドの発生は認められなかった。さらに、蟻酸の沸点は半田合金の融点より十分に低いため、バンプ間隙が微小であるにもかかわらず、半導体チップの中心付近に位置するバンプ表面の酸化膜まで良好に還元されていることが確認された。リフローチャンバ内は加熱処理後に真空引きしたため、工程完了後の半導体チップの表面から蟻酸残渣は検出されなかった。
この実施例ではＳｎ−０．７質量％Ｃｕ組成の半田合金からなる半田バンプを使用した場合について説明したが、Ｓｎ−３．５質量％Ａｇ組成の半田合金からなる半田バンプを使用した場合においても同様の結果が得られた。このように、半田バンプ同士の接触工程と半田バンプの溶融による仮接続工程とを実施した後に、半田バンプの本接続工程（リフロー工程）を行うことによって、フラックス剤を用いることなく、バンプ表面の酸化膜に起因するボイドや接続不良の発生を有効に抑制することができる。
（実施例２）
実施例1と同じ２個の半導体チップを用意し、これらを位置合せ機構、加熱機構、加圧機構、超音波発生機構を備えるフリップチップボンダによって、室温下で位置合せした後に対応する半田バンプ同士を接触させた。接触荷重は実施例１と同様とした。次いで、接触させた半田バンプに１０Ｎの加圧力を加えつつ、５０ｋＨｚ、４０Ｗの超音波振動を８秒間印加することによって、半田バンプの仮接続体を形成した。
半田バンプの仮接続体の拡大写真を図１２に示す。図１２から明らかなように、半田バンプの溶融を適用した実施例１と同様に、超音波エネルギの印加を適用した実施例２の仮接続体においても半田バンプの中央部分が直接融合しており、側面側には界面残りであるくびれ部が認められた。このように、半田バンプの仮接続体は「雪だるま」状の接続形状を有していた。この状態で一部のサンプルを抜き取って接合せん断強度を測定したところ、半田バンプの面積換算で１．４ＭＰａ以上の接合強度が得られた。
この後、半田バンプの仮接続体をリフローチャンバ内に配置し、実施例１と同様に蟻酸を５体積％混合した窒素ガス雰囲気の供給と排気とを行いつつ、半田バンプの仮接続体を２５０℃で６０秒間加熱して再度溶融させた。これを室温まで冷却することによって、半田バンプによる接続体（本接続体）を形成した。半田バンプによる接続体の状態を確認したところ、実施例１と同様に、くびれ部の原因である側面酸化膜が還元・除去されて良好な球状形状を有しており、また内部にボイドの発生は認められなかった。さらに、半導体チップの中心付近に位置するバンプ表面の酸化膜まで良好に還元されていた。
この実施例ではＳｎ−０．７質量％Ｃｕ組成の半田合金からなる半田バンプを使用した場合について説明したが、Ｓｎ−３．５質量％Ａｇ組成の半田合金からなる半田バンプを使用した場合においても同様の結果が得られた。このように、半田バンプ同士の接触工程と超音波エネルギの印加による仮接続工程とを実施した後に、半田バンプの本接続工程（リフロー工程）を行うことによって、フラックス剤を用いることなく、バンプ表面の酸化膜に起因するボイドや接続不良の発生を有効に抑制することができる。
なお、本発明は上記した実施形態や実施例に限定されるものではなく、フリップチップ接続を適用した各種半導体装置の製造工程に適用することができる。そのような半導体装置の製造方法についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
１…第１の半田バンプ、２…第１の基板、３…第２の半田バンプ、４…第２の基板、５…ツール、６，１７…ステージ、７…酸化膜、８…位置合せ機構、９…荷重検出機構、１０，１１，１８…加熱機構、１２…高さ制御機構、１３，２３…仮接続体、１４…還元ガス供給機構、１５…排気機構、１６…リフローチャンバ、１９，２４…本接続体、２１…加圧機構、２２…超音波発生機構。

Claims (5)

  1. 第１の基板に設けられた第１の半田バンプと第２の基板に設けられた第２の半田バンプとを位置合せして接触させる第１の工程と、
    前記第１および第２の半田バンプの融点以上の温度に加熱し、前記第１の半田バンプと前記第２の半田バンプとを溶融させて仮接続した後に冷却する第２の工程と、
    前記第１の半田バンプと前記第２の半田バンプとの仮接続体を還元性雰囲気中で前記第１および第２の半田バンプの融点以上の温度に加熱し、前記仮接続体の表面に存在する酸化膜を除去しつつ、前記仮接続体を溶融させて本接続する第３の工程と
    を具備することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    第１の工程で前記第１および第２の半田バンプの当初の高さの和Ｈに対して接触後の前記第１および第２の半田バンプの高さの和Ｈ1が９０％以上１００％以下の範囲となるように荷重を加えて第１の半田バンプと第２の半田バンプとを接触させることを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記第２の工程で前記高さＨ1を維持しつつ前記第１および第２の半田バンプを溶融させた後、前記高さＨに対して溶融状態の前記第１および第２の半田バンプの高さの和Ｈ2が２０％以上８０％以下の範囲となるように第１の基板と第２の基板との間隔を調整することを特徴とする半導体装置の製造方法。
  4. 第１の基板に設けられた第１の半田バンプと第２の基板に設けられた第２の半田バンプとを位置合せして接触させる第１の工程と、
    前記第１および第２の半田バンプに超音波エネルギを印加し、前記第１の半田バンプと前記第２の半田バンプとを仮接続する第２の工程と、
    前記第１の半田バンプと前記第２の半田バンプとの仮接続体を還元性雰囲気中で前記第１および第２の半田バンプの融点以上の温度に加熱し、前記仮接続体の表面に存在する酸化膜を除去しつつ、前記仮接続体を溶融させて本接続する第３の工程と
    を具備することを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記第２の工程で前記第１および第２の半田バンプが局部的に変形するように荷重を加えつつ、前記第１および第２の半田バンプに前記超音波エネルギを印加することを特徴とする半導体装置の製造方法。
JP2009225381A 2009-09-29 2009-09-29 半導体装置の製造方法 Expired - Fee Related JP4901933B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009225381A JP4901933B2 (ja) 2009-09-29 2009-09-29 半導体装置の製造方法
US12/882,673 US8409919B2 (en) 2009-09-29 2010-09-15 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009225381A JP4901933B2 (ja) 2009-09-29 2009-09-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011077193A JP2011077193A (ja) 2011-04-14
JP4901933B2 true JP4901933B2 (ja) 2012-03-21

Family

ID=43780837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009225381A Expired - Fee Related JP4901933B2 (ja) 2009-09-29 2009-09-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8409919B2 (ja)
JP (1) JP4901933B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960143B2 (en) 2016-03-14 2018-05-01 Toshiba Memory Corporation Method for manufacturing electronic component and manufacturing apparatus of electronic component

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399974B (zh) * 2010-03-12 2013-06-21 Primax Electronics Ltd 攝像模組之組裝方法
JP5645592B2 (ja) * 2010-10-21 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20140014156A (ko) 2011-02-02 2014-02-05 파크 테크-파카징 테크놀로지이스 게엠베하 기체상의 플럭스 매체를 이용한 레이저 납땜에 의한 두 기판의 접속 영역의 전기적인 본딩 방법 및 장치
US8939346B2 (en) * 2011-02-15 2015-01-27 International Business Machines Corporation Methods and systems involving soldering
JP5870261B2 (ja) * 2011-10-03 2016-02-24 パナソニックＩｐマネジメント株式会社 半導体素子の実装方法
TWI484610B (zh) 2012-07-09 2015-05-11 矽品精密工業股份有限公司 半導體結構之製法與導電凸塊
JP6197325B2 (ja) * 2013-03-27 2017-09-20 富士通株式会社 電子装置の製造方法
US10879211B2 (en) * 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
CN108538726B (zh) * 2017-03-03 2022-08-26 Tdk株式会社 半导体芯片的制造方法
US10163847B2 (en) * 2017-03-03 2018-12-25 Tdk Corporation Method for producing semiconductor package
US9818736B1 (en) * 2017-03-03 2017-11-14 Tdk Corporation Method for producing semiconductor package
US10957665B2 (en) * 2018-01-19 2021-03-23 International Business Machines Corporation Direct C4 to C4 bonding without substrate
JP2020150202A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682710B2 (ja) * 1989-03-31 1994-10-19 アメリカン テレフォン アンド テレグラフ カムパニー デバイスの製造方法
JP3275396B2 (ja) * 1992-10-12 2002-04-15 カシオ計算機株式会社 Ｉｃチップのボンディング方法およびボンディングヘッド
JPH0758149A (ja) * 1993-08-11 1995-03-03 Nec Corp チップ部品の実装方法
JP3194553B2 (ja) 1993-08-13 2001-07-30 富士通株式会社 半導体装置の製造方法
US5992729A (en) * 1996-10-02 1999-11-30 Mcnc Tacking processes and systems for soldering
JP3344289B2 (ja) * 1997-07-18 2002-11-11 松下電器産業株式会社 バンプ付ワークの実装方法
JPH1174314A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp はんだ付装置、はんだ付方法およびそれらを用いて製造された半導体装置
JP2000174059A (ja) * 1998-12-09 2000-06-23 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP3397313B2 (ja) 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
JP2002158257A (ja) * 2000-11-16 2002-05-31 Mitsubishi Electric Corp フリップチップボンディング方法
JP2004130351A (ja) 2002-10-10 2004-04-30 Shinko Seiki Co Ltd フラックスを使用しない半田接合方法
WO2005005088A2 (en) * 2003-07-01 2005-01-20 Chippac, Inc. Method and apparatus for flip chip attachment by post-collapse re-melt and re-solidification of bumps
JP4577130B2 (ja) * 2005-07-15 2010-11-10 ソニー株式会社 半導体装置の製造方法
JP4864591B2 (ja) 2006-08-08 2012-02-01 神港精機株式会社 はんだ付け方法およびはんだ付け装置
JP2008218528A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd 電子部品の実装方法および製造装置
JP2009105119A (ja) * 2007-10-22 2009-05-14 Spansion Llc 半導体装置及びその製造方法
JP5378078B2 (ja) * 2009-06-19 2013-12-25 株式会社東芝 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960143B2 (en) 2016-03-14 2018-05-01 Toshiba Memory Corporation Method for manufacturing electronic component and manufacturing apparatus of electronic component

Also Published As

Publication number Publication date
US8409919B2 (en) 2013-04-02
JP2011077193A (ja) 2011-04-14
US20110076801A1 (en) 2011-03-31

Similar Documents

Publication Publication Date Title
JP4901933B2 (ja) 半導体装置の製造方法
JP5378078B2 (ja) 半導体装置の製造方法
KR102121176B1 (ko) 반도체 패키지의 제조 방법
KR20020036669A (ko) 반도체 장치의 플립 칩 실장 구조 및 실장 방법
JP2009060101A (ja) 電子機器
TWI304006B (en) Tin/indium lead-free solders for low stress chip attachment
JP5035134B2 (ja) 電子部品実装装置及びその製造方法
CN102593012B (zh) 半导体装置的制造方法
JP4696110B2 (ja) 電子部品の実装方法及び電子部品実装装置
TWI539586B (zh) 覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法
JP2010118534A (ja) 半導体装置およびその製造方法
EP1367644A1 (en) Semiconductor electronic device and method of manufacturing thereof
JP3998484B2 (ja) 電子部品の接続方法
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP6398499B2 (ja) 電子装置及び電子装置の製造方法
TWI453845B (zh) 半導體裝置之製造方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JP4432541B2 (ja) 電子機器
Zama et al. Flip chip interconnect systems using copper wire stud bump and lead free solder
KR101214683B1 (ko) 반도체 장치의 제조 방법
CN108538824B (zh) 半导体芯片的制造方法
JP2003297874A (ja) 電子部品の接続構造及び接続方法
JP2003318363A (ja) 突起電極接合型半導体装置およびその製造方法
TWI440110B (zh) 半導體裝置之製造方法
JP2010263200A (ja) 半導体装置の製造方法およびこの方法に用いる圧力容器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111227

R151 Written notification of patent or utility model registration

Ref document number: 4901933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees