JP4776829B2

JP4776829B2 - 自発光装置

Info

Publication number: JP4776829B2
Application number: JP2001268299A
Authority: JP
Inventors: 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-09-08
Filing date: 2001-09-05
Publication date: 2011-09-21
Anticipated expiration: 2021-09-05
Also published as: JP2002175041A

Description

【０００１】
【発明の属する技術分野】
本発明は、自発光装置、特にアクティブマトリクス型自発光装置に関する。その中で特に、画素部に有機エレクトロルミネッセンス(ＥＬ)素子を始めとする自発光素子を用いたアクティブマトリクス型自発光装置に関する。
【０００２】
【従来の技術】
近年、ガラス基板上等の絶縁体上に半導体薄膜を形成した自発光装置、特にＴＦＴを用いたアクティブマトリクス型自発光装置の普及が顕著となっている。ＴＦＴを使用したアクティブマトリクス型自発光装置は、マトリクス状に配置された画素部に数十万から数百万のＴＦＴを有しており、各画素の電荷を制御することによって画像の表示を行っている。
【０００３】
さらに最近の技術として、画素を構成する画素ＴＦＴの他に、画素部の周辺にＴＦＴを用いて駆動回路を同時形成するポリシリコンＴＦＴに関する技術が発展してきており、装置の小型化、低消費電力化に大いに貢献し、それに伴って、近年その応用分野の拡大が著しいモバイル機器の表示部等に、自発光装置は不可欠なデバイスとなってきている。
【０００４】
また、ＬＣＤ(液晶ディスプレイ)に替わるフラットディスプレイとして、有機ＥＬ等の自発光材料を応用した自発光装置が注目を集めており、活発な研究が行われている。
【０００５】
図１５(Ａ)に、通常の自発光装置の概略を示す。本明細書においては、自発光素子の例として、有機ＥＬ(以降、単にＥＬと記す)を用いて説明する。絶縁体(例えばガラス等)の基板１５０１の中央に画素部１５０４が配置されている。画素部１５０４には、ソース信号線、ゲート信号線に加え、ＥＬ素子に電流を供給するための電流供給線１５０５が配置されている。画素部１５０４の上側には、ソース信号線を制御するための、ソース信号線駆動回路１５０２が、画素部１５０４の左右には、ゲート信号線を制御するための、ゲート信号線駆動回路１５０３が配置されている。なお、図１５(Ａ)においては、ゲート信号線駆動回路１５０３は、画素部の左右両側に配置されているが、これは片側のみに配置しても良い。ただし、両側配置とすることにより、駆動効率、信頼性の面から見て望ましい。ソース信号線駆動回路１５０２およびゲート信号線駆動回路１５０３への信号の入力は、外部からフレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ)１５０６を経て行われる。
【０００６】
図１５(Ａ)内、点線枠１５００で囲まれた部分の拡大図を図１５(Ｂ)に示す。画素部は、この図に示すように各画素がマトリクス状に配置されている。図１５(Ｂ)中、さらに点線枠１５１０で囲まれた部分が１画素であり、ソース信号線１５１１、ゲート信号線１５１２、電流供給線１５１３、スイッチング用ＴＦＴ１５１４、ＥＬ駆動用ＴＦＴ１５１５、保持容量１５１６、ＥＬ素子１５１７等を有している。
【０００７】
次に、同図１５(Ｂ)を参照して、アクティブマトリクス型自発光装置の動作について説明する。まず、ゲート信号線１５１２が選択されると、スイッチング用ＴＦＴ１５１４のゲート電極に電圧が印加され、スイッチング用ＴＦＴ１５１４が導通状態になる。すると、ソース信号線１５１１の信号(電圧)が保持容量１５１６に蓄積される。保持容量１５１６の電圧は、ＥＬ駆動用ＴＦＴ１５１５のゲート・ソース間電圧Ｖ_GSとなるため、保持容量１５１６の電圧に応じた電流がＥＬ駆動用ＴＦＴ１５１５とＥＬ素子１５１７に流れる。その結果、ＥＬ素子１５１７が発光する。
【０００８】
ＥＬ素子１５１７の輝度、つまりＥＬ素子１５１７を流れる電流量は、ＥＬ駆動用ＴＦＴ１５１５のＶ_GSによって制御出来る。Ｖ_GSは、保持容量１５１６の電圧であり、それはソース信号線１５１１に入力される信号(電圧)である。つまり、ソース信号線１５１１に入力される信号(電圧)を制御することによって、ＥＬ素子１５１７の輝度を制御する。最後に、ゲート信号線１５１２を非選択状態にして、スイッチング用ＴＦＴ１５１４のゲートを閉じ、スイッチング用ＴＦＴ１５１４を非導通状態にする。その時、保持容量１５１６に蓄積された電荷は保持される。よって、ＥＬ駆動用ＴＦＴ１５１５のＶ_GSは、そのまま保持され、Ｖ_GSに応じた電流が、ＥＬ駆動用ＴＦＴ１５１５を経由してＥＬ素子１５１７に流れ続ける。
【０００９】
ＥＬ素子の駆動等に関しては、SID99 Digest : P372 :“Current Status and future of Light-Emitting Polymer Display Driven by Poly-Si TFT”、ASIA DISPLAY98 : P217 :“High Resolution Light Emitting Polymer Display Driven by Low Temperature Polysilicon Thin Film Transistor with Integrated Driver”、Euro Display99 Late News : P27 :“3.8 Green OLED with Low Temperature Poly-Si TFT”などに報告されている。
【００１０】
次に、ＥＬ素子１５１７の階調表示の方式について述べる。前述のような、ＥＬ駆動用ＴＦＴ１５１５のゲート・ソース間電圧Ｖ_GSによってＥＬ素子１５１７の輝度を制御するアナログ階調方式は、ＥＬ駆動用ＴＦＴ１５１５の電流特性のばらつきに弱いという欠点がある。つまり、ＥＬ駆動用ＴＦＴ１５１５の電流特性が異なると、同じゲート電圧を印可しても、ＥＬ駆動用ＴＦＴ１５１５とＥＬ素子１５１７を流れる電流値が変わってしまう。その結果、ＥＬ素子１５１７の輝度、つまり階調が変わってしまう。
【００１１】
そこで、ＥＬ駆動用ＴＦＴ１５１５の特性ばらつきの影響を小さくし、均一な画面を得るために、デジタル階調方式と呼ぶ方式が考案されている。この方式は、ＥＬ駆動用ＴＦＴ１５１５のゲート・ソース間電圧の絶対値｜Ｖ_GS｜が点灯開始電圧以下の状態(ほとんど電流が流れない)と、輝度飽和電圧よりも大きい状態(最大に近い電流が流れている)、という２つの状態で階調を制御する方式である。この場合、ＥＬ駆動用ＴＦＴ１５１５の｜Ｖ_GS｜を輝度飽和電圧よりも十分大きくしておけば、ＥＬ駆動用ＴＦＴ１５１５の電流特性がばらついても、電流値はＩ_MAXに近くなる。よって、ＥＬ駆動用ＴＦＴ１５１５のばらつきの影響を非常に小さく出来る。以上のように、ＯＮ状態(最大電流が流れているため明るい)とＯＦＦ状態(電流が流れないため暗い)の２つの状態で階調を制御するため、この方式はデジタル階調方式と呼ばれている。
【００１２】
しかしながら、デジタル階調方式の場合、このままでは２階調しか表示できない。そこで、別の方式と組み合わせて、多階調化を図る技術が複数提案されている。
【００１３】
多階調化を図る方式の一つとして、時間階調方式がある。時間階調方式とは、ＥＬ素子８１７が点灯している時間を制御して、その点灯時間の長短によって階調を出す方式である。つまり、１フレーム期間を、複数のサブフレーム期間に分割し、点灯しているサブフレーム期間の数や長さを制御して、階調を表現している。
【００１４】
図９を参照する。図９は、時間階調方式のタイミングチャートを簡単に示している。フレーム周波数を６０[Ｈｚ]とし、時間階調方式によって３ビットの階調を得る例である。
【００１５】
図９(Ａ)に示すように、１フレーム期間を、階調ビット数分のサブフレーム期間に分割する。ここでは３ビットであるので、３つのサブフレーム期間ＳＦ₁〜ＳＦ₃に分割している。１つのサブフレーム期間は、さらにアドレス期間(Ｔａ_#)とサステイン(点灯)期間(Ｔｓ_#)に分けられる。ＳＦ₁でのサステイン期間をＴｓ₁と呼ぶことにする。ＳＦ₂、ＳＦ₃の場合においても同様に、Ｔｓ₂、Ｔｓ₃と呼ぶことにする。アドレス期間Ｔａ₁〜Ｔａ₃は、それぞれ１フレーム分の映像信号を画素に書き込む期間であるので、いずれのサブフレーム期間においても長さが等しい。サステイン期間は、ここではＴｓ₁：Ｔｓ₂：Ｔｓ₃＝２²：２¹：２⁰＝４：２：１というように、２のべき乗の比を有する。ただし、サステイン期間の長さの比が、前述のように２のべき乗となっていなくても、階調の表現は可能である。
【００１６】
階調表示の方法としては、Ｔｓ₁からＴｓ₃までのサステイン(点灯)期間において、ＥＬ素子を点灯させるか点灯させないかのいずれかの状態に制御することにより、１フレーム期間内の総点灯時間の長短によって輝度を制御している。この例では、点灯するサステイン(点灯)期間の組み合わせにより、図９(Ｂ)に示すように、２³＝８通りの点灯時間の長さを決定することが出来るため、０(全黒表示)〜７(全白表示)までの８階調を表示できる。時間階調方式においては、以上のようにして階調表現を行う。もちろん、カラー表示の自発光装置においても、同様の階調表現が可能である。
【００１７】
さらに階調数を増やす場合は、１フレーム期間の分割数を増やしていけばよい。１フレーム期間をn個のサブフレームに期間に分割した場合、サステイン(点灯)期間の長さの比率はＴｓ₁：Ｔｓ₂：・・・・・Ｔｓ_(n-1)：Ｔｓ_n＝２^(n-1)：２^(n-2)：・・・・・２¹：２⁰となり、２ⁿ通りの階調を表現することが可能となる。なお、サブフレーム期間の順番は、ＳＦ₁〜ＳＦ_nまでがランダムに現れるようにしても良い。
【００１８】
【発明が解決しようとする課題】
ところで、ＥＬ素子等の自発光素子を用いた自発光装置に関する問題点について述べる。前述のように、ＥＬ素子が点灯している期間は、常に電流が供給され、ＥＬ素子内を電流が流れている。これにより、長時間の点灯によって、ＥＬ素子自体の性質が劣化し、これを原因として輝度特性が変化する。つまり、劣化したＥＬ素子と劣化していないＥＬ素子とでは、同じ電流供給源から同じ電圧で電流を供給したとしても、その輝度に差が生ずることになる。
【００１９】
具体例を挙げて説明する。図１０(Ａ)は、自発光装置を用いた携帯端末機器等のディスプレイ画面であり、操作用のアイコン等１００１が表示されている。通常、このような機器の用途では、図１０(Ａ)に示すような静止画表示の割合が大きい。このとき、背景よりも明るい色(階調)でアイコン等が表示されているとすると、アイコン等が表示されている部分の画素におけるＥＬ素子は、背景表示部分のＥＬ素子よりも長い時間点灯していることになるため、より速く劣化が進行する。
【００２０】
このような条件でＥＬ素子の劣化が進行したとする。劣化後の自発光装置の表示例を図１０(Ｂ)(Ｃ)に示す。まず、図１０(B)のような黒表示の場合であるが、ＥＬ素子を始めとする自発光素子は、素子に電圧が印加されていない状態で黒を表現することになるので、黒表示の時には劣化は問題とはなりにくい。しかし、白表示の場合には、長時間の点灯によって劣化したＥＬ素子(この場合はアイコン等を表示していた部分のＥＬ素子)においては、同じ電流を供給したとしても、図１０(Ｃ)において１０１１で示すように、輝度が不足してムラが生ずる。
【００２１】
この輝度ムラを解決するには、劣化したＥＬ素子に印加する電圧を上げる方法があるが、通常、自発光装置においては電流供給線は単一配線で構成されており、また、マトリクス状に配置された中での特定の１画素におけるＥＬ素子への印加電圧を変えるための回路を画素部で構成するのは容易でない。さらに、前述のように、ＥＬ駆動用ＴＦＴのばらつき等があるため、このような補正方法は望ましいとは言えない。
【００２２】
また、カラー表示の自発光装置においては、Ｒ，Ｇ、Ｂを表示する素子によって、その輝度および劣化の程度が異なる場合がある。このような原因による輝度ばらつきを補正する方法がいくつか提案されているが、同じ色の画素によっても、その劣化、輝度のばらつきが生ずる場合もあり、このような場合、前述の方法では対応できない。
【００２３】
問題を解決する他の方法としては、長時間の点灯に耐えられる特性を有するＥＬ素子を用いるといった方法も考えられるが、現状でのＥＬ素子の寿命は十分とはいえない。よって本発明では、画面内の素子に劣化が生じた場合にも、輝度ムラのない正常な映像表示の可能な自発光装置の提供を課題とする。
【００２４】
【課題を解決するための手段】
前述の課題を解決するために、本発明においては以下のような手段を講じた。
【００２５】
本発明の、劣化補正機能を有した自発光装置においては、各画素の点灯時間または、点灯時間と点灯強度とを、映像信号を定期的にサンプリングすることによって検出し、その検出値の累積と、あらかじめ記憶してあるＥＬ素子の輝度特性の経時変化のデータとを参照して、ＥＬ素子の劣化した画素を駆動するための映像信号をそのつど補正し、一部の画素におけるＥＬ素子が劣化した自発光装置においても、輝度ムラを生ずることなく、画面の均一性を保つことが出来る。
【００２６】
以下に、本発明の自発光装置の構成について記載する。
【００２７】
請求項１に記載の本発明の自発光装置は、
映像信号を入力して映像を表示する自発光装置において、
各画素の累積点灯時間を検出する手段と、
前記累積点灯時間を記憶する手段と、
前記記憶された累積点灯時間に応じて前記映像信号を補正する手段とを有し、
前記補正された映像信号を用いて映像を表示することを特徴としている。
【００２８】
請求項２に記載の本発明の自発光装置は、
映像信号を入力して映像を表示する自発光装置において、
各画素の累積点灯時間と点灯強度とを検出する手段と、
前記累積点灯時間と点灯強度とを記憶する手段と、
前記記憶された累積点灯時間と点灯強度とに応じて前記映像信号を補正する手段とを有し、
前記補正された映像信号を用いて映像を表示することを特徴としている。
【００２９】
請求項３に記載の本発明の自発光装置は、
映像信号を入力して映像を表示する自発光装置において、
第１の映像信号をサンプリングし、各画素の自発光素子の点灯時間を定期的に検出するカウンタ部と、
前記カウンタ部によって検出された前記各画素の自発光素子の点灯時間を、累積して記憶する記憶回路と、
前記記憶回路に累積して記憶された、前記各画素の自発光素子の累積点灯時間に応じて前記第１の映像信号の補正を行い、第２の映像信号を出力する信号補正部と、
を有する劣化補正装置と、
前期第２の映像信号によって映像の表示を行う表示装置と、
を有することを特徴としている。
【００３０】
請求項４に記載の本発明の自発光装置は、
映像信号を入力して映像を表示する自発光装置において、
第１の映像信号をサンプリングし、各画素の点灯時間と点灯強度とを、定期的に検出するカウンタ部と、
前記カウンタ部によって検出された前記各画素の自発光素子の点灯時間と点灯強度とを、累積して記憶する記憶回路と、
前記記憶回路に累積して記憶された、前記各画素の自発光素子の累積点灯時間と点灯強度とに応じて前記第１の映像信号の補正を行い、第２の映像信号を出力する信号補正部と、
を有する劣化補正装置と、
前期第２の映像信号によって映像の表示を行う表示装置と、
を有することを特徴としている。
【００３１】
請求項５に記載の本発明の自発光装置は、
請求項１乃至請求項４のいずれか１項に記載の自発光装置において、
ｎビット(ｎは自然数、ｎ≧２)階調の表示を行う自発光装置は、ｎ＋ｍビット(ｍは自然数)の信号処理を行う駆動回路を有し、
劣化の生じていない自発光素子を有する画素に書き込まれる映像信号は、ｎビットの映像信号によって階調の表示を行い、
劣化の生じた自発光素子を有する画素に書き込まれる映像信号には、ｍビットの信号を用いて階調の補正を行うことによって、
前記劣化の生じていない自発光素子と、前記劣化の生じた自発光素子との間で等しい輝度を得ることを特徴としている。
【００３２】
請求項６に記載の本発明の自発光装置は、
請求項１乃至請求項４のいずれか１項に記載の自発光装置において、
劣化の生じた自発光素子を有する画素に書き込まれる映像信号には、劣化の生じていない自発光素子を有する画素に書き込まれる映像信号に対し、相対的に加算処理を行うことを特徴としている。
【００３３】
請求項７に記載の本発明の自発光装置は、
請求項１乃至請求項４のいずれか１項に記載の自発光装置において、
表示範囲内において、劣化の小さい自発光素子を有する画素あるいは劣化を生じていない自発光素子を有する画素に書き込まれる映像信号には、最も劣化の大きい自発光素子を有する画素に書き込まれる映像信号に対し、相対的に減算処理を行うことを特徴としている。
【００３４】
請求項８に記載の本発明の自発光装置は、
請求項１乃至請求項７のいずれか１項に記載の自発光装置において、
前記記憶手段または前記記憶回路はスタティック型記憶回路(ＳＲＡＭ)であることを特徴としている。
【００３５】
請求項９に記載の本発明の自発光装置は、
請求項１乃至請求項７のいずれか１項に記載の自発光装置において、
前記記憶手段または前記記憶回路はダイナミック型記憶回路(ＤＲＡＭ)であることを特徴としている。
【００３６】
請求項１０に記載の本発明の自発光装置は、
請求項１乃至請求項７のいずれか１項に記載の自発光装置において、
前記記憶手段または記憶回路は強誘電体記憶回路(ＦｅＲＡＭ)であることを特徴としている。
【００３７】
請求項１１に記載の本発明の自発光装置は、
請求項１乃至請求項７のいずれか１項に記載の自発光装置において、
前記記憶手段または記憶回路は、電気的に書き込み、読み出し、消去が可能な不揮発性メモリ(ＥＥＰＲＯＭ)であることを特徴としている。
【００３８】
請求項１２に記載の本発明の自発光装置は、
請求項１または請求項２に記載の自発光装置において、
前記検出手段と、前記記憶手段と、前記補正手段とは、前記自発光装置の外部の回路によって構成されることを特徴としている。
【００３９】
請求項１３に記載の本発明の自発光装置は、
請求項１または請求項２に記載の自発光装置において、
前記検出手段と、前記記憶手段と、前記補正手段とは、前記自発光装置と同一の絶縁体上に形成されることを特徴としている。
【００４０】
請求項１４に記載の本発明の自発光装置は、
請求項３乃至請求項１１に記載の自発光装置において、
前記カウンタ部と、前記記憶回路と、前記信号補正部とは、前記自発光装置の外部の回路によって構成されることを特徴としている。
【００４１】
請求項１５に記載の本発明の自発光装置は、
請求項３乃至請求項１１に記載の自発光装置において、
前記カウンタ部と、前記記憶回路と、前記信号補正部とは、前記自発光装置と同一の絶縁体上に形成されることを特徴としている。
【００４２】
請求項１６に記載の本発明の自発光装置は、
請求項１乃至請求項１５のいずれか１項に記載の自発光装置において、
前記自発光装置はＥＬディスプレイであることを特徴としている。
【００４３】
請求項１７に記載の本発明の自発光装置は、
請求項１乃至請求項１５のいずれか１項に記載の自発光装置において、
前記自発光装置はＰＤＰディスプレイであることを特徴としている。
【００４４】
請求項１８に記載の本発明の自発光装置は、
請求項１乃至請求項１５のいずれか１項に記載の自発光装置において、
前記自発光装置はＦＥＤディスプレイであることを特徴としている。
【００４５】
請求項１９に記載の本発明の自発光装置の駆動方法は、
映像信号を入力して映像を表示する自発光装置の駆動方法であって、
第１の映像信号をサンプリングし、カウンタ部において各画素の自発光素子の点灯時間を定期的に検出し、
前記カウンタ部によって検出された前記各画素の自発光素子の点灯時間を、記憶回路において累積して記憶し、
前記記憶回路に累積して記憶された、前記各画素の自発光素子の累積点灯時間に応じて、信号補正部は前記第１の映像信号を補正して第２の映像信号を出力し、
前期第２の映像信号によって映像の表示を行うことを特徴としている。
【００４６】
請求項２０に記載の本発明の自発光装置の駆動方法は、
映像信号を入力して映像を表示する自発光装置の駆動方法であって、
第１の映像信号をサンプリングし、カウンタ部において各画素の自発光素子の点灯時間と点灯強度と定期的に検出し、
前記カウンタ部によって検出された前記各画素の自発光素子の点灯時間と点灯強度とを、記憶回路において累積して記憶し、
前記記憶回路に累積して記憶された、前記各画素の自発光素子の累積点灯時間と点灯強度とに応じて、信号補正部は前記第１の映像信号を補正して第２の映像信号を出力し、
前期第２の映像信号によって映像の表示を行うことを特徴としている。
【００４７】
請求項２１に記載の本発明の自発光装置の駆動方法は、
請求項１９または請求項２０に記載の自発光装置の駆動方法において、
ｎビット(ｎは自然数、ｎ≧２)階調の表示を行う自発光装置は、ｎ＋ｍビット(ｍは自然数)の信号処理を行う駆動回路を有し、
劣化の生じていない自発光素子を有する画素に書き込まれる映像信号は、ｎビットの映像信号によって階調の表示を行い、
劣化の生じた自発光素子を有する画素に書き込まれる映像信号には、ｍビットの信号を用いて階調の補正を行うことによって、
前記劣化の生じていない自発光素子と、前記劣化の生じた自発光素子との間で等しい輝度を得ることを特徴としている。
【００４８】
請求項２２に記載の本発明の自発光装置の駆動方法は、
請求項１９乃至請求項２１のいずれか１項に記載の自発光装置において、
劣化の生じた自発光素子を有する画素に書き込まれる映像信号には、劣化の生じていない自発光素子を有する画素に書き込まれる映像信号に対し、相対的に加算処理を行うことを特徴としている。
【００４９】
請求項２３に記載の本発明の自発光装置の駆動方法は、
請求項１９乃至請求項２１のいずれか１項に記載の自発光装置において、
表示範囲内において、劣化の小さい自発光素子を有する画素あるいは劣化を生じていない自発光素子を有する画素に書き込まれる映像信号には、最も劣化の大きい自発光素子を有する画素に書き込まれる映像信号に対し、相対的に減算処理を行うことを特徴としている。
【００５０】
【発明の実施の形態】
図１を参照する。図１は、本発明の劣化補正機能を有する自発光装置のブロック図を示している。本発明の基幹である劣化補正装置は、I：カウンタ部、II：記憶回路部、III：信号補正部からなる。Iはカウンタ１０２を有し、IIは揮発性メモリ１０３および不揮発性メモリ１０４を有し、IIIは補正回路１０５および補正データ格納部１０６を有している。
【００５１】
表示装置１０７におけるソース信号線駆動回路の回路図を図１４(Ａ)に示す。ここでは、デジタル映像信号に対応した表示装置を例としている。ソース信号線駆動回路は、シフトレジスタ(ＳＲ)１４０１、第１のラッチ回路(ＬＡＴ１)１４０２、第２のラッチ回路(ＬＡＴ２)１４０３等を有する。１４０４は画素、１４０５は、図１に示した劣化補正装置である。
【００５２】
各部の動作について説明する。クロック信号(ＣＬＫ)、スタートパルス(ＳＰ)にしたがって、シフトレジスタからサンプリングパルスが順次出力される。第１のラッチ回路では、サンプリングパルスのタイミングに従って、デジタル映像信号の保持を行う。図１４(Ａ)に示すように、この時点では既に映像信号は補正が完了し、第２の映像信号となっている。第１のラッチ回路において、１水平期間分の保持が終了すると、ラッチパルスが出力されて第２のラッチ回路へのデジタル映像信号の転送が行われる。その後、第２のラッチ回路から画素への書き込みが行われる。同時に、再びシフトレジスタからのサンプリングパルスにしたがって、第１のラッチ回路ではデジタル映像信号の保持が行われる。
【００５３】
続いて、劣化補正装置全体の動作について説明する。まず、自発光装置に用いるＥＬ素子について、その輝度特性の経時変化のデータを、補正データ格納部１０６にあらかじめ記憶させておく。このデータは、後に説明するが、主に各画素のＥＬ素子の劣化の程度にしたがって信号の補正を行う際のマップとして用いる。
【００５４】
続いて、定期的に(例えば１秒毎に)第１の映像信号１０１Ａをサンプリングし、その信号より、各画素での点灯、非点灯をカウンタ１０２がカウントする。ここでカウントされた各画素における点灯回数は、順次、記憶回路部に記憶されていく。ここで、この点灯回数は累積していくため、記憶回路は不揮発性メモリを用いて構成するのが望ましいが、不揮発性メモリは一般的にその書き込みの回数が限られているため、図１に示すように、自発光装置の動作中は揮発性メモリ１０３を用いて記憶を行い、一定時間毎に(例えば１時間毎、あるいは電源のシャットダウン時など)不揮発性メモリ１０４に書き込むようにしても良い。
【００５５】
また、ＥＬ素子を用いての階調表現が輝度制御によっても行われる場合には、そのときのＥＬ素子の点灯強度を共に検出し、点灯時間と点灯強度との両方から劣化の状態を判断すると良い。この場合は、補正用のデータもそれに合わせて作成する。
【００５６】
また、記憶回路に用いるメモリの種類としては、スタティック型メモリ(ＳＲＡＭ)、ダイナミック型メモリ(ＤＲＡＭ)、強誘電体メモリ(ＦｅＲＡＭ)、ＥＥＰＲＯＭ、フラッシュメモリ等が挙げられるが、本発明はこれらを限定することはなく、一般に用いられているものを用いて構成すれば良い。ただし、揮発性メモリにＤＲＡＭを用いる場合には、定期的なリフレッシュ機能を付加する必要がある。
【００５７】
次に、映像信号の補正動作に移る。再び図１を参照する。補正回路１０５には、第１の映像信号１０１Ａと、各画素の累積点灯時間または、累積点灯時間と点灯強度とのデータとが入力される。補正回路１０５は、あらかじめ補正データ格納部に記憶された映像信号補正用のマップと、各画素の累積点灯時間または、累積点灯時間と点灯強度とを参照し、各画素の劣化の程度にあわせて、入力された映像信号の補正を行う。このようにして補正が行われた第２の映像信号１０１Ｂが、表示装置１０７へと入力され、画像の表示を行う。
【００５８】
電源遮断時には、揮発性の記憶回路に記憶されている各画素のＥＬ素子の累積点灯時間または、累積点灯時間と点灯強度を、不揮発性の記憶回路に記憶されている累積点灯時間または、累積点灯時間と点灯強度に加算して記憶しておく。これにより、次回の電源投入後、継続してＥＬ素子の点灯時間または、点灯時間と点灯強度の累積カウントが行われる。
【００５９】
以上のようにして、定期的にＥＬ素子の点灯時間の検出を行い、累積点灯時間または、累積点灯時間と点灯強度を記憶しておくことで、あらかじめ記憶してあるＥＬ素子の輝度特性の経時変化のデータとを参照して、映像信号をそのつど補正し、劣化したＥＬ素子には、劣化していないものと同等の輝度が達成できるように映像信号に補正を加えることが出来る。よって、輝度ムラを生ずることなく、画面の均一性を保つことが出来る。
【００６０】
また、本発明の自発光装置において用いている補正方法によると、ユーザによる操作を必要としないため、エンドユーザに渡った後も継続して補正を続けることにより、製品としての長寿命化が見込める。
【００６１】
以上は、自発光装置としてＥＬ素子を用いたものを例に挙げて説明したが、本発明の自発光装置は、ＥＬに限らずＰＤＰ、ＦＥＤなど、他の自発光装置であっても良い。
【実施例】
以下に本発明の実施例について記述する。
【００６２】
[実施例１]
本実施例においては、信号補正部における、デジタル映像信号の補正方法について説明する。
【００６３】
劣化したＥＬ素子の輝度を信号レベルで補完する方法の１つとして、入力されるデジタル映像信号にある補正値を加算し、実質的に数階調上の信号に変換することによって、劣化前と同等の輝度を達成する方法が挙げられる。これを回路設計で最も簡単に実現するには、上乗せ用の階調を処理出来るだけの回路をあらかじめ用意しておけばよい。具体的には、例えば本発明の劣化補正機能を有する６ビットデジタル階調(６４階調)仕様の自発光装置の場合、補正を行うための上乗せ用として１ビット分の処理能力を追加し、実質７ビットデジタル階調(１２８階調)として設計、作成し、通常の動作においては、下位６ビットを使用しておき、ＥＬ素子に劣化が生じた場合には、通常のデジタル映像信号に補正値を加算し、その加算分の信号処理は、前述の上乗せ用１ビットを用いて行う。この場合、最上位ビット(Most Significant Bit：ＭＳＢ)は信号補正用としてのみ用いられ、実際の表示階調は６ビットである。
【００６４】
また、上位ビットを補正に用いる場合、特に最上位の１ビットでなくとも良い。つまり、通常表示を６ビットで行う場合、８ビット以上の処理能力を有する駆動回路を用いていても操作は同様である。
[実施例２]
本実施例においては、実施例１とは異なったデジタル映像信号の補正方法について説明する。
【００６５】
図１および図２を参照する。図２(Ａ)は、図１における表示装置１０７の画素の一部を示している。ここで、画素２０１〜２０３の３画素について考える。まず、画素２０１は、劣化の生じていない画素であり、画素２０２、２０３はいずれも、各々ある程度の劣化を生じているとする。このとき、劣化の程度が画素２０２よりも画素２０３の方が大きいとすると、当然ながら劣化に伴う輝度の低下も大きくなる。つまり、ある中間調を表示すると、図２(B)のように輝度ムラが生ずる。画素２０１の輝度に対し、画素２０２の輝度は低くなり、さらに画素２０３の輝度は低くなる。
【００６６】
次に、実際の補正動作について説明する。ＥＬ素子の点灯時間または、点灯時間および点灯強度と、劣化に伴う輝度低下との関係をあらかじめ測定し、累積点灯時間に対する補正量を設定したマップを用意して、補正データ格納部１０６に記憶しておく。一例を図２(Ｃ)に示す。２００で示すブロック内の数字は、デジタル映像信号の補正量を表す。つまり、ＥＬ素子の劣化がａの段階まで累積した画素に入力されるデジタル映像信号には、常に１が加えられ、１階調分明るくした信号に補正される。同様に、ｂの段階においては２階調、ｃの段階では３階調の補正が加えられることになる。累積点灯時間もしくは累積点灯時間と点灯強度と劣化に伴う輝度低下は、必ずしも正比例関係とはならない場合もあり、映像信号の補正幅は、１階調ごとのステップで近似される。
【００６７】
図１において、補正回路１０５には、デジタル映像信号(第１の映像信号)１０１Ａの入力と、記憶回路部に記憶されている各画素の累積点灯時間の読み出しが行われる。読み込まれた各画素の累積点灯時間または、累積点灯時間と点灯強度とを前述した補正用マップに照らし合わせて、各々のデジタル映像信号の補正値が決定される。図２(Ａ)を用いて具体的に説明すると、画素２０１は、その累積点灯時間または、累積点灯時間と点灯強度より、劣化が生じていないと判断され、映像信号の補正は行われない。画素２０２が、図２(Ｂ)において、ａの段階まで劣化が進んでいると判断されると、画素２０２を点灯させるデジタル映像信号には、図２(Ｄ)に示すように、＋１階調の加算処理による補正が加えられる。同様に、画素２０３が、ｂの段階まで劣化が進んでいると判断されると、画素２０３を点灯させるデジタル映像信号には、＋２階調の加算処理による補正が加えられる。以上のように、加算処理による補正によって、図２(Ｅ)に示すように均一な輝度の画面を得ることが出来る。
【００６８】
続いて、減算処理による補正方法について述べる。図１、図３を参照する。図３(Ａ)〜(Ｃ)に関しては図２(Ａ)〜(Ｃ)と同様であるので、ここでは説明を省略する。
【００６９】
図３(Ｃ)に示した補正量を設定したマップに、各画素における累積点灯時間または、累積点灯時間と点灯強度とを照らし合わせて、各々のデジタル映像信号の補正値が決定される。このとき、基準となる画素、つまり補正を行わないでオリジナルのデジタル映像信号がそのまま入力される画素は、その累積点灯時間または、累積点灯時間と点灯強度より、劣化が最も進行していると判断された画素である。具体的には、図３(Ｂ)における画素３０３がそれに該当する。これを基準として、他の画素に入力されるデジタル映像信号を、その劣化の程度に応じて補正する。図３(Ｄ)に示すように、最も劣化の進んだ(図３(Ｃ)中、ｂの段階まで進んでいるとする)画素３０３には、オリジナルのデジタル映像信号が入力され、画素３０３よりも１段階劣化の程度が軽い(図３(Ｃ)中、ａの段階まで進んでいるとする)画素３０２には、−１階調の補正が加えられたデジタル映像信号が入力され、その累積点灯時間または、累積点灯時間と点灯強度から、劣化が生じていないと判断される画素３０１には、−２階調の補正が加えられたデジタル映像信号が入力される。
【００７０】
しかしながら、上述の手段によって補正を行うと、画面全体の輝度が数階調(オリジナルのデジタル映像信号による階調と、ＥＬ素子に劣化の生じていない画素に書き込まれる第２の映像信号による階調との差)分だけ低下することになる。よって同時に、図３(Ｄ)に示すように、電流供給線の電位を変化させることにより、ＥＬ素子の両極間の電圧Ｖ_ELをやや高くしてやる(Ｖ_EL1＋δ→Ｖ_EL2)ことによって画面全体の輝度を補完する。
【００７１】
前者の加算処理による補正の場合、デジタル映像信号の処理のみによって輝度ムラの補正が可能であるというのに対し、白表示における補正が利かない(具体的には、例えば６ビットデジタル映像信号として、"１１１１１１"が入力された場合、これ以上の加算が出来ない)という欠点がある。また、後者の減算処理による補正の場合、輝度補完のための電流供給線の電位制御が加わるが、加算処理による補正とは逆に、補正の利かない範囲が黒表示の範囲であるため、ほとんど影響がない(具体的には、例えば６ビットデジタル映像信号として、"００００００"が入力された場合、これ以上の減算を行う必要なく、通常のＥＬ素子と劣化したＥＬ素子との間で正確な黒表示(単にＥＬ素子を非点灯状態としておけばよい)が可能である。また、黒近辺の数階調も、表示装置の対応ビット数がある程度高ければほとんど問題とならない)という特徴がある。両者とも、多階調化に有利な方法である。
【００７２】
また例えば、ある階調を境界として、加算処理と減算処理の両方の補正方法を併用することで、双方のデメリットを補うことも有効な手段といえる。
【００７３】
[実施例３]
本発明の劣化補正機能を有する自発光装置において、実施形態にて示した例(図１)では、劣化補正装置は表示装置１０７の外部に置かれ、デジタル映像信号(第１の映像信号)１０１Ａはまず補正回路１０５に入力されて直ちに補正が行われ、補正済みのデジタル映像信号(第２の映像信号)１０１Ｂが表示装置１０７にＦＰＣを介して入力されていた。このような方法によるメリットとしては、劣化補正装置のユニット化による互換性(従来の自発光装置を、表示装置１０７としてそのまま用いることも出来る)が挙げられるが、一方で、劣化補正装置および表示装置を同一基板上に一体形成することで、部品点数の大幅削減による低コスト化、省スペース化、高速駆動を実現しうる。
【００７４】
本発明の劣化補正機能を有する自発光装置において、劣化補正装置を表示装置と同一の基板上に一体形成した例を図４(Ａ)に示す。基板４０１上に、ソース信号線駆動回路４０２、ゲート信号線駆動回路４０３、画素部４０４、電流供給線４０５、ＦＰＣ４０６を有する表示装置と、劣化補正装置４０７とが一体形成されている。図４(Ｂ)は、図４(Ａ)における劣化補正装置４０７の内部ブロック図の一例である。無論、基板上のレイアウトは図の例に限定しないが、信号線等の配置、配線長等を考慮しつつ、ブロックごとに近接配置するのが望ましい。
【００７５】
デジタル映像信号(第１の映像信号)４１１Ａは、外部の映像ソースからＦＰＣ４０６を介して劣化補正装置４０７内の補正回路４１５に入力される。その後、実施形態および実施例１〜２において示した方法によって補正が行われた、補正済みデジタル映像信号(第２の映像信号)４１１Ｂが、ソース信号線駆動回路４０２に入力される。
【００７６】
なお、図４では示していないが、劣化補正装置には、必要な制御信号を入力すれば良い。図４(Ａ)に示した例では、ＦＰＣ４０６とソース信号線駆動回路４０２との間に劣化補正装置４０７を配置しており、制御信号の引き回しが容易となっている。
【００７７】
[実施例４]
図１３を参照する。本発明の劣化補正機能を有する自発光装置においては、その表示装置がアナログ映像信号に対応したものである場合にも容易に適用が可能である。そのような場合には、I：カウンタ部、II：記憶回路部、III：信号補正部からなる劣化補正装置から出力される第２の映像信号(デジタル映像信号)は、Ｄ／Ａ変換回路１３０７によってアナログ映像信号へと変換され、アナログ映像信号に対応した表示装置１３０８へと入力されて画像の表示が行われる。
【００７８】
図１３における表示装置１３０８におけるソース信号線駆動回路の回路図を図１４(Ｂ)に示す。ここでは、アナログ映像信号に対応した表示装置を例としている。ソース信号線駆動回路は、シフトレジスタ(ＳＲ)１４１１、レベルシフタ１４１２、バッファ１４１３、サンプリングスイッチ１４１４等を有する。１４１５は画素、１４１６は、図１３に示した劣化補正装置、１４１７はＤ／Ａ変換回路である。
【００７９】
各部の動作について説明する。クロック信号(ＣＬＫ)、スタートパルス(ＳＰ)にしたがって、シフトレジスタからサンプリングパルスが順次出力される。その後、レベルシフタによってパルスの電圧振幅が拡大され、バッファを経由して出力される。デジタル映像信号は、劣化補正装置においてそれぞれ補正が行われ、Ｄ／Ａ変換回路においてアナログ映像信号へと変換され、ビデオ信号線へと入力される。その後サンプリングパルスのタイミングにしたがってサンプリングスイッチが開き、ビデオ信号線に入力されているアナログ映像信号をサンプリングし、電圧情報を画素に書き込むことによって画像の表示を行う。
【００８０】
なお、図１３に示した例では、劣化補正装置は表示装置の外部に設けられているが、実施例３で述べたとおり、これらを同一基板上に一体形成しても良い。
【００８１】
[実施例５]
本実施例では、本発明の自発光装置の画素部とその周辺に設けられる駆動回路部(ソース信号線側駆動回路、ゲート信号線側駆動回路、画素選択信号線側駆動回路)のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００８２】
図５(Ａ)を参照する。まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板５０００を用いる。なお、基板５０００としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００８３】
次いで、基板５０００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜５００１を形成する。本実施例では下地膜５００１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜５００１の１層目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化珪素膜５００１ａを１０〜２００[nm](好ましくは５０〜１００[nm])形成する。本実施例では、膜厚５０[nm]の酸化窒化珪素膜５００１ａ(組成比Ｓｉ＝３２[％]、Ｏ＝２７[％]、Ｎ＝２４[％]、Ｈ＝１７[％])を形成した。次いで、下地膜５００１の２層目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化珪素膜５００１ｂを５０〜２００[nm](好ましくは１００〜１５０[nm])の厚さに積層形成する。本実施例では、膜厚１００[nm]の酸化窒化珪素膜５００１ｂ(組成比Ｓｉ＝３２[％]、Ｏ＝５９[％]、Ｎ＝７[％]、Ｈ＝２[％])を形成した。
【００８４】
次いで、下地膜上に半導体層５００２〜５００５を形成する。半導体層５００２〜５００５は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層５００２〜５００５は、２５〜８０[nm](好ましくは３０〜６０[nm])の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素(シリコン)またはシリコンゲルマニウム(Ｓｉ_XＧｅ_1-X(Ｘ＝０．０００１〜０．０２))合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５[nm]の非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化(５００[℃]、１時間)を行った後、熱結晶化(５５０[℃]、４時間)を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜から、フォトリソグラフィ法を用いたパターニング処理によって、半導体層５００２〜５００５を形成した。
【００８５】
また、半導体層５００２〜５００５を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
【００８６】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０[Hz]とし、レーザーエネルギー密度を１００〜４００[mJ/cm²](代表的には２００〜３００[mJ/cm²])とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００[mJ/cm²] (代表的には３５０〜５００[mJ/cm²])とすると良い。そして幅１００〜１０００[μm]、例えば４００[μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を５０〜９０[％]として行えばよい。
【００８７】
次いで、半導体層５００２〜５００５を覆うゲート絶縁膜５００６を形成する。ゲート絶縁膜５００６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０[nm]の厚さで酸化窒化珪素膜(組成比Ｓｉ＝３２[％]、Ｏ＝５９[％]、Ｎ＝７[％]、Ｈ＝２[％])で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００８８】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ(Tetraethyl Orthosilicate)とＯ₂とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波(１３．５６[MHz])電力密度０．５〜０．８[W/cm₂]で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００８９】
次いで、ゲート絶縁膜５００６上に膜厚２０〜１００[nm]の第１の導電膜５００７と、膜厚１００〜４００[nm]の第２の導電膜５００８とを積層形成する。本実施例では、膜厚３０[nm]のＴａＮ膜からなる第１の導電膜５００７と、膜厚３７０[nm]のＷ膜からなる第２の導電膜５００８を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン(ＷＦ₆)を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って本実施例では、高純度のＷ(純度９９．９９９９[％])のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することができた。
【００９０】
なお、本実施例では、第１の導電膜５００７をＴａＮ、第２の導電膜５００８をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、Ａｇ、Ｐｄ、Ｃｕからなる合金を用いてもよい。また、第１の導電膜をＴａ膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜をＴｉＮ膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル(ＴａＮ)膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜をＴａＮ膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００９１】
次に、図５(Ｂ)に示すようにフォトリソグラフィ法を用いてレジストからなるマスク５００９を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ(Inductively Coupled Plasma：誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２５／２５／１０[sccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業(株)製のＩＣＰを用いたドライエッチング装置(Model Ｅ６４５−□ＩＣＰ)を用いた。基板側(試料ステージ)にも１５０[Ｗ]のＲＦ(１３．５６[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９[nm/min.]、ＴａＮに対するエッチング速度は８０．３２[nm/min.]であり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。
【００９２】
この後、図５(Ｂ)に示すようにレジストからなるマスク５００９を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス流量比を３０／３０[sccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側(試料ステージ)にも２０[Ｗ]のＲＦ(１３．５６[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７[nm/min.]、ＴａＮに対するエッチング速度は６６．４３[nm/min.]である。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。
【００９３】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１０〜５０１４(第１の導電層５０１０ａ〜５０１４ａと第２の導電層５０１０ｂ〜５０１４ｂ)を形成する。ゲート絶縁膜５００６においては、第１の形状の導電層５０１０〜５０１４で覆われない領域は２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【００９４】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する(図５(Ｂ))。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０¹³〜５×１０¹⁵ [atoms/cm²]とし、加速電圧を６０〜１００[keV]として行う。本実施例ではドーズ量を１．５×１０¹⁵[atoms/cm²]とし、加速電圧を８０[keV]として行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン(Ｐ)または砒素(Ａｓ)を用いるが、ここではリン(Ｐ)を用いた。この場合、第１の形状の導電層５０１０〜５０１４がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域５０１５〜５０１８が形成される。高濃度不純物領域５０１５〜５０１８には１×１０²⁰〜１×１０²¹[atoms/cm³]の濃度範囲でｎ型を付与する不純物元素を添加する。
【００９５】
次いで、図５(Ｃ)に示すようにレジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２０／２０／２０[sccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電力を投入してプラズマを生成してエッチングを行った。基板側(試料ステージ)にも２０[Ｗ]のＲＦ(１３．５６[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は１２４．[nm/min.]、ＴａＮに対するエッチング速度は２０．[nm/min.]であり、ＴａＮに対するＷの選択比は６．０５である。従って、Ｗ膜が選択的にエッチングされる。この第２のエッチングによりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の導電層５０１９ｂ〜５０２３ｂを形成する。一方、第１の導電層５０１０ａ〜５０１４ａは、ほとんどエッチングされず、第１の導電層５０１９ａ〜５０２３ａを形成する。
【００９６】
次いで、第２のドーピング処理を行う。ドーピングは第２の導電層５０１９ｂ〜５０２３ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。本実施例では、不純物元素としてＰ(リン)を用い、ドーズ量１．５×１０¹⁴[atoms/cm²]、電流密度０．５[μA]、加速電圧９０[keV]にてプラズマドーピングを行った。こうして、第１の導電層と重なる低濃度不純物領域３２９〜３３３を自己整合的に形成する。この低濃度不純物領域５０２４〜５０２７へ添加されたリン(Ｐ)の濃度は、１×１０１７〜５×１０１８[atoms/cm³]であり、且つ、第１の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層のテーパー部と重なる半導体層において、第１の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、高濃度不純物領域５０１５〜５０１８にも不純物元素が添加される(図６(Ａ))。
【００９７】
次いで、図６(Ｂ)に示すようにレジストからなるマスクを除去してからフォトリソグラフィ法を用いて、第３のエッチング処理を行う。この第３のエッチング処理では第１の導電層のテーパー部を部分的にエッチングして、第２の導電層と重なる形状にするために行われる。ただし、第３のエッチングを行わない領域には、レジスト５０２８からなるマスクを形成する。
【００９８】
第３のエッチング処理におけるエッチング条件は、エッチングガスとしてＣｌ₂とＳＦ₆とを用い、それぞれのガス流量比を１０／５０[sccm]として第１及び第２のエッチングと同様にＩＣＰエッチング法を用いて行う。なお、第３のエッチング処理でのＴａＮに対するエッチング速度は、１１１．２[nm/min.]であり、ゲート絶縁膜に対するエッチング速度は、１２．８[nm/min.]である。
【００９９】
本実施例では、１．３[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電力を投入してプラズマを生成してエッチングを行った。基板側(試料ステージ)にも１０[Ｗ]のＲＦ(１３．５６[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。以上により、第１の導電層５０２９ａ〜５０３２ａが形成される。
【０１００】
上記第３のエッチングによって、第１の導電層５０２９ａ〜５０３２ａと重ならない不純物領域(ＬＤＤ領域)５０３３〜５０３５が形成される。なお、不純物領域(ＧＯＬＤ領域)５０２４は、第１の導電層５０１９ａと重なったままである。
【０１０１】
また、第１の導電層５０１９ａと第２の導電層５０１９ｂとで形成された電極は、最終的に駆動回路のｎチャネル型ＴＦＴのゲート電極となり、また、第１の導電層５０２９ａと第２の導電層５０２９ｂとで形成された電極は、最終的に駆動回路のｐチャネル型ＴＦＴのゲート電極となる。
【０１０２】
同様に、第１の導電層５０３０ａ〜５０３１ａと第２の導電層５０３０ｂ〜５０３１ｂとで形成された電極は、最終的に画素部のｎチャネル型ＴＦＴのゲート電極となり、第１の導電層５０３２ａと第２の導電層５０３２ｂとで形成された電極は、最終的に画素部のｐチャネル型ＴＦＴのゲート電極となる。
【０１０３】
このようにして、本実施例は、第１の導電層５０２９ａ〜５０３２ａと重ならない不純物領域(ＬＤＤ領域)５０３３〜５０３５と、第１の導電層５０１９ａと重なる不純物領域(ＧＯＬＤ領域)５０２４を同時に形成することができ、ＴＦＴ特性に応じた作り分けが可能となる。
【０１０４】
次いで、レジストからなるマスクを除去した後、ゲート絶縁膜５００６をエッチング処理する。ここでのエッチング処理は、エッチングガスにＣＨＦ₃を用い、反応性イオンエッチング法(ＲＩＥ法)を用いて行う。本実施例では、チャンバー圧力６．７[Pa]、ＲＦ電力８００[Ｗ]、ＣＨＦ₃ガス流量３５[sccm]で第３のエッチング処理を行った。これにより、高濃度不純物領域５０１５〜５０１８の一部は露呈し、ゲート絶縁膜５００６ａ〜５００６ｄが形成される。
【０１０５】
次に、新たにレジストからなるマスク５０３６を形成して第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記第１の導電型(ｎ型)とは逆の第２の導電型(ｐ型)を付与する不純物元素が添加された不純物領域５０３７〜５０４０を形成する。(図３(Ｃ))第１の導電層５０２９ａおよび５０３２ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。
【０１０６】
本実施例では、不純物領域５０３７〜５０４０はジボラン(Ｂ₂Ｈ₆)を用いたイオンドープ法で形成する。なお、この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク５０３６で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域５０３７〜５０４０にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度が２×１０²⁰〜２×１０²¹[atoms/cm³]となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【０１０７】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。なお、本実施例では、ゲート絶縁膜をエッチングした後で不純物(Ｂ)のドーピングを行う方法を示したが、ゲート絶縁膜をエッチングしないで不純物のドーピングを行っても良い。
【０１０８】
次いで、レジストからなるマスク５０３６を除去して図７(Ａ)に示すように第１の層間絶縁膜５０４１を形成する。この第１の層間絶縁膜５０４１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０[nm]の酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜５０４１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１０９】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５００〜５５０[℃]で行えばよく、本実施例では５５０[℃]、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法(ＲＴＡ法)を適用することができる。
【０１１０】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したＮｉが高濃度のＰを含む不純物領域(５０１５、５０１７、５０３７〜５０３８)にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【０１１１】
また、第１の層間絶縁膜５０４１を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜５０４１(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが好ましい。
【０１１２】
その他、活性化処理を行った後でドーピング処理を行い、第１の層間絶縁膜５０４１を形成させても良い。
【０１１３】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜５５０[℃]で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約３[％]の含む窒素雰囲気中で４１０[℃]、１時間の熱処理を行った。この工程は層間絶縁膜５０４１に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【０１１４】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【０１１５】
次いで、図７(Ｂ)に示すように第１の層間絶縁膜５０４１上に有機絶縁物材料から成る第２の層間絶縁膜５０４２を形成する。本実施例では膜厚１．６[μm]のアクリル樹脂膜を形成した。次いで、各不純物領域５０１５、５０１７、５０３７〜５０３８に達するコンタクトホールを形成するためのパターニングを行う。
【０１１６】
第２の層間絶縁膜５０４２としては、珪素を含む絶縁材料や有機樹脂からなる膜を用いる。珪素を含む絶縁材料としては、酸化珪素、窒化珪素、酸化窒化珪素を用いることができ、また有機樹脂としては、ポリイミド、ポリアミド、アクリル、ＢＣＢ(ベンゾシクロブテン)などを用いることができる。
【０１１７】
本実施例では、プラズマＣＶＤ法により形成された酸化窒化珪素膜を形成した。なお、酸化窒化珪素膜の膜厚として好ましくは１〜５[μm](さらに好ましくは２〜４[μm])とすればよい。酸化窒化珪素膜は、膜自身に含まれる水分が少ないためにＥＬ素子の劣化を抑える上で有効である。
また、コンタクトホールの形成には、ドライエッチングまたはウエットエッチングを用いることができるが、エッチング時における静電破壊の問題を考えると、ウエットエッチング法を用いるのが望ましい。
【０１１８】
さらに、ここでのコンタクトホールの形成において、第１層間絶縁膜５０４１及び第２層間絶縁膜５０４２を同時にエッチングするため、コンタクトホールの形状を考えると第２層間絶縁膜５０４２を形成する材料は、第１層間絶縁膜５０４１を形成する材料よりもエッチング速度の速いものを用いるのが好ましい。
【０１１９】
そして、各不純物領域５０１５、５０１７、５０３７〜５０３８とそれぞれ電気的に接続する配線５０４３〜５０４９を形成する。ここでは、膜厚５０[nm]のＴｉ膜と、膜厚５００[nm]の合金膜(ＡｌとＴｉとの合金膜)との積層膜をパターニングして形成するが、他の導電膜を用いても良い。
【０１２０】
次いで、その上に透明導電膜を８０〜１２０[nm]の厚さで形成し、パターニングすることによって画素電極５０５０を形成する(図７(Ｂ))。なお、本実施例では、画素電極５０５０には、酸化インジウム・スズ(ＩＴＯ)膜や酸化インジウムに２〜２０[％]の酸化亜鉛(ＺｎＯ)を混合した透明導電膜を用いる。
【０１２１】
また、画素電極５０５０は、ドレイン配線５０４８と接して重ねて形成することによってＥＬ駆動用ＴＦＴのドレイン領域と電気的な接続が形成される。
【０１２２】
次に、図８(Ａ)に示すように、珪素を含む絶縁膜(本実施例では酸化珪素膜)を５００[nm]の厚さに形成し、透明電極５０５０に対応する位置に開口部を形成して、バンクとして機能する第３の層間絶縁膜５０５１を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまうため、注意が必要である。
【０１２３】
なお、本実施例においては、第３の層間絶縁膜５０５１として酸化珪素膜を用いているが、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ(ベンゾシクロブテン)といった有機樹脂膜を用いることもできる。
【０１２４】
次に、図８(Ａ)で示すようにＥＬ層５０５２を蒸着法により形成し、更に蒸着法により陰極電極(ＭｇＡｇ電極)５０５３および保護電極５０５４を形成する。このときＥＬ層５０５２及び陰極電極５０５３を形成するに先立って画素電極５０５０に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではＥＬ素子の陰極電極としてＭｇＡｇ電極を用いているが、公知の他の材料であっても良い。
【０１２５】
なお、ＥＬ層５０５２としては、公知の材料を用いることができる。本実施例では正孔輸送層(Hole transporting layer)及び発光層(Emitting layer)でなる２層構造をＥＬ層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【０１２６】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰＢＤを３０〜４０[％]分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン６を約１[％]添加している。
【０１２７】
また、保護電極５０５４でもＥＬ層５０５２を水分や酸素から保護することは可能であるが、さらに好ましくはパッシベーション膜５０５５を設けると良い。本実施例ではパッシベーション膜５０５５として３００[nm]厚の窒化珪素膜を設ける。このパッシベーション膜も保護電極５０５４形成の後に大気解放しないで連続的に形成しても構わない。
【０１２８】
また、保護電極５０５４は陰極電極５０５３の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、ＥＬ層５０５２、陰極電極５０５３は非常に水分に弱いので、保護電極５０５４までを大気解放しないで連続的に形成し、外気からＥＬ層５０５２を保護することが望ましい。
【０１２９】
なお、ＥＬ層５０５２の膜厚は１０〜４００[nm](典型的には６０〜１５０[nm])、陰極電極５０５３の厚さは８０〜２００[nm](典型的には１００〜１５０[nm])とすれば良い。
【０１３０】
こうして図８(Ａ)に示すような構造のＥＬモジュールが完成する。なお、本実施例におけるＥＬモジュールの作製工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるＴａ、Ｗによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるＡｌによってゲート信号線を形成しているが、異なる材料を用いても良い。
【０１３１】
また、本実施例によって、ｎチャネル型ＴＦＴ５１０１及びｐチャネル型ＴＦＴ５１０２を有する駆動回路と、スイッチング用ＴＦＴ５１０３、ＥＬ駆動用ＴＦＴ５１０４とを有する画素部とを同一基板上に形成することができる。
【０１３２】
なお、本実施例においては、ＥＬ素子の素子構成から下面出射(光の出射方向はＴＦＴ基板側である)となるためスイッチング用ＴＦＴ５１０３にｎチャネル型ＴＦＴ、ＥＬ駆動用ＴＦＴ５１０４にｐチャネル型ＴＦＴを用いるという構成を示したが、本実施例は、好ましい１形態にすぎず、これに限られる必要はない。
【０１３３】
なお、本実施例においては、画素電極(陽極)５０５０上にＥＬ層５０５２を形成させた後、陰極電極５０５３を形成させる構造を示したが、画素電極(陰極)上にＥＬ層及び陽極を形成させる構造としても良い。ただし、この場合には、これまで説明した下面出射と異なり、上面出射の形態をとる。また、この時、スイッチング用ＴＦＴおよびＥＬ駆動用ＴＦＴは、本実施例で説明した低濃度不純物領域(ＬＤＤ領域)を有するｎチャネル型ＴＦＴで形成するのが望ましい。
【０１３４】
[実施例６]
本発明において、三重項励起子からの燐光を発光に利用できるＥＬ材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＥＬ素子の低消費電力化、長寿命化、および軽量化が可能になる。
【０１３５】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda,(Elsevier Sci.Pub., Tokyo,1991)p.437.)
上記の論文により報告されたＥＬ材料(クマリン色素)の分子式を以下に示す。
【０１３６】
【化１】

【０１３７】
(M.A.Baldo, D.F.O’Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395(1998)p.151.)
上記の論文により報告されたＥＬ材料(Ｐｔ錯体)の分子式を以下に示す。
【０１３８】
【化２】

【０１３９】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75(1999)p.4.)
(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38(12B)(1999)L1502.)
上記の論文により報告されたＥＬ材料(Ｉｒ錯体)の分子式を以下に示す。
【０１４０】
【化３】

【０１４１】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。なお、本実施例の構成は、実施例１〜実施例９のいずれの構成とも自由に組みあせて実施することが可能である。
【０１４２】
[実施例７]
本発明の自発光装置を応用したＥＬディスプレイは、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子機器の表示部として用いることが出来る。
【０１４３】
なお、ＥＬディスプレイには、パソコン用表示装置、ＴＶ放送受信用表示装置、広告表示用表示装置等の全ての情報表示用表示装置が含まれる。また、その他にも様々な電子機器の表示部に本発明の自発光装置を用いることが出来る。
【０１４４】
その様な本発明の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはデジタルビデオディスク(ＤＶＤ)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、ＥＬディスプレイを用いることが望ましい。それら電子機器の具体例を図１１および図１２に示す。
【０１４５】
図１１(Ａ)はＥＬディスプレイであり、筐体３３０１、支持台３３０２、表示部３３０３等を含む。本発明の自発光装置は表示部３３０３にて用いることが出来る。ＥＬディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。
【０１４６】
図１１(Ｂ)はビデオカメラであり、本体３３１１、表示部３３１２、音声入力部３３１３、操作スイッチ３３１４、バッテリー３３１５、受像部３３１６等を含む。本発明の自発光装置は表示部３３１２にて用いることが出来る。
【０１４７】
図１１(Ｃ)はヘッドマウントＥＬディスプレイの一部(右片側)であり、本体３３２１、信号ケーブル３３２２、頭部固定バンド３３２３、表示部３３２４、光学系３３２５、表示装置３３２６等を含む。本発明の自発光装置は表示装置３３２６にて用いることが出来る。
【０１４８】
図１１(Ｄ)は記録媒体を備えた画像再生装置(具体的にはＤＶＤ再生装置)であり、本体３３３１、記録媒体(ＤＶＤ等)３３３２、操作スイッチ３３３３、表示部(ａ)３３３４、表示部(ｂ)３３３５等を含む。表示部(ａ)３３３４は主として画像情報を表示し、表示部(ｂ)３３３５は主として文字情報を表示するが、本発明の自発光装置はこれら表示部(ａ)３３３４、表示部(ｂ)３３３５にて用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１４９】
図１１(Ｅ)はゴーグル型表示装置(ヘッドマウントディスプレイ)であり、本体３３４１、表示部３３４２、アーム部３３４３を含む。本発明の自発光装置は表示部３３４２にて用いることが出来る。
【０１５０】
図１１(Ｆ)はパーソナルコンピュータであり、本体３３５１、筐体３３５２、表示部３３５３、キーボード３３５４等を含む。本発明の自発光装置は表示部３３５３にて用いることが出来る。
【０１５１】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型あるいはリア型のプロジェクターに用いることも可能となる。
【０１５２】
また、上記電子機器はインターネットやＣＡＴＶ(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、ＥＬディスプレイは動画表示に好ましい。
【０１５３】
また、ＥＬディスプレイは発光している部分が電力を消費するため、省消費電力化のためには発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部にＥＬディスプレイを用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１５４】
図１２(Ａ)は携帯電話であり、本体３４０１、音声出力部３４０２、音声入力部３４０３、表示部３４０４、操作スイッチ３４０５、アンテナ３４０６を含む。本発明の自発光装置は表示部３４０４にて用いることが出来る。なお、表示部３４０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることが出来る。
【０１５５】
図１２(Ｂ)は音響再生装置、具体的にはカーオーディオであり、本体３４１１、表示部３４１２、操作スイッチ３４１３、３４１４を含む。本発明の自発光装置は表示部３４１２にて用いることが出来る。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部３４１４は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０１５６】
図１２(Ｃ)はデジタルカメラであり、本体３５０１、表示部(Ａ)３５０２、接眼部３５０３、操作スイッチ３５０４、表示部(Ｂ)３５０５、バッテリー３５０６を含む。本発明の電気光学装置は、表示部(Ａ)３５０２、表示部(Ｂ)３５０５にて用いることが出来る。
【０１５７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜実施例５に示したいずれの構成を適用しても良い。
【発明の効果】
本発明の自発光装置によって、点灯時間の差によるＥＬ素子の劣化を回路側で補正し、輝度ムラのない均一な画面の表示が可能な自発光装置を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の劣化補正機能を有する自発光装置のブロック図。
【図２】加算処理による補正方法を示した図。
【図３】減算処理による補正方法を示した図。
【図４】表示装置と信号補正装置とを同一基板上に一体形成した場合の自発光装置の一例を示したブロック図。
【図５】アクティブマトリクス型自発光装置の作成工程例を示した図。
【図６】アクティブマトリクス型自発光装置の作成工程例を示した図。
【図７】アクティブマトリクス型自発光装置の作成工程例を示した図。
【図８】アクティブマトリクス型自発光装置の作成工程例を示した図。
【図９】時間階調方式について説明した図。
【図１０】発光素子の劣化による画面の輝度ムラの発生を示した図。
【図１１】本発明の劣化補正機能を有する自発光装置の電子機器への応用例を示した図。
【図１２】本発明の劣化補正機能を有する自発光装置の電子機器への応用例を示した図。
【図１３】本発明の劣化補正機能を有する自発光装置のブロック図。
【図１４】本発明の劣化補正機能を有する自発光装置における、デジタル映像信号入力方式およびアナログ信号入力方式のソース信号線駆動回路のブロック図。
【図１５】従来の自発光装置の一例を示した図。

Claims

自発光素子を含む画素を複数個有する画素部と、
第１のデジタル映像信号をサンプリングすることにより、前記画素毎に前記自発光素子の点灯回数をカウントすることによって点灯時間を検出するカウンタ部と、
前記カウンタ部によって検出された前記自発光素子の点灯時間を累積して、前記自発光素子の累積点灯時間を記憶する記憶回路部と、
前記記憶回路部に記憶された前記自発光素子の累積点灯時間と、補正データ格納部に記憶された前記自発光素子の輝度特性の経時変化のデータとを参照することにより、前記第１のデジタル映像信号を補正して、第２のデジタル映像信号を出力する信号補正部と、を有し、
前記画素部は、前記第２のデジタル映像信号によって、時間階調方式で映像の表示を行い、
前記記憶回路部は、前記画素部が動作しているときに、前記カウンタ部から前記自発光素子の点灯時間のデータが書き込まれる揮発性メモリと、一定時間毎に、前記揮発性メモリから前記自発光素子の累積点灯時間のデータが書き込まれる不揮発性メモリを有することを特徴とする自発光装置。
請求項１において、
前記画素は、第１のトランジスタと第２のトランジスタを有し、
前記第１のトランジスタは、ゲートがゲート信号線に、ソース又はドレインの一方がソース信号線に、ソース又はドレインの他方が前記第２のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタは、ソース又はドレインの一方が前記自発光素子に、ソース又はドレインの他方が電流供給線に電気的に接続されていることを特徴とする自発光装置。
請求項１または請求項２において、
前記画素部、前記カウンタ部、前記記憶回路部、及び前記信号補正部は、同一の基板上に形成されていることを特徴とする自発光装置。
請求項１乃至請求項３のいずれか１項において、
ｎ＋ｍビット（ｎ、ｍは自然数、ｎ≧２）の信号処理を行う駆動回路をさらに有し、
前記自発光素子の累積点灯時間により、劣化が生じていないと判断された前記自発光素子を含む前記画素に書き込まれる前記第２のデジタル映像信号は、ｎビット分のデジタル映像信号であり、
前記自発光素子の累積点灯時間により、劣化が生じていると判断された前記自発光素子を含む前記画素に書き込まれる前記第２のデジタル映像信号は、ｎ＋ｍビット分のデジタル映像信号であることを特徴とする自発光装置。
請求項１乃至請求項３のいずれか１項において、
前記自発光素子の累積点灯時間により、劣化が生じていると判断された前記自発光素子を含む前記画素に書き込まれる前記第２のデジタル映像信号に加算処理を行うことによって、当該第２のデジタル映像信号の補正量を、劣化が生じていないと判断された前記自発光素子を含む前記画素に書き込まれる前記第２のデジタル映像信号の補正量よりも大きくすることを特徴とする自発光装置。
請求項２において、
前記自発光素子の累積点灯時間により、劣化が生じていないと判断された前記自発光素子を含む前記画素に書き込まれる前記第２のデジタル映像信号に減算処理を行うことによって、当該第２のデジタル映像信号の補正量を、劣化が生じていると判断された前記自発光素子を含む前記画素に書き込まれる前記第２のデジタル映像信号の補正量よりも小さくし、
劣化が生じていないと判断された前記自発光素子を含む前記画素において、前記電流供給線の電位を変化させることにより、前記減算処理が行われる前の前記自発光素子の両極間の電圧と比較して、前記減算処理が行われた後の前記自発光素子の両極間の電圧を高くすることを特徴とする自発光装置。
請求項１乃至請求項６のいずれか１項に記載の前記自発光装置を用いた電子機器。