[go: up one dir, main page]

JP4741705B2 - 遅延ロックループのための初期化回路 - Google Patents

遅延ロックループのための初期化回路 Download PDF

Info

Publication number
JP4741705B2
JP4741705B2 JP2010086336A JP2010086336A JP4741705B2 JP 4741705 B2 JP4741705 B2 JP 4741705B2 JP 2010086336 A JP2010086336 A JP 2010086336A JP 2010086336 A JP2010086336 A JP 2010086336A JP 4741705 B2 JP4741705 B2 JP 4741705B2
Authority
JP
Japan
Prior art keywords
delay
logic
clk
signal
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010086336A
Other languages
English (en)
Other versions
JP2010193493A (ja
Inventor
マイ，トニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Conversant Intellectual Property Management Inc
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conversant Intellectual Property Management Inc, Mosaid Technologies Inc filed Critical Conversant Intellectual Property Management Inc
Publication of JP2010193493A publication Critical patent/JP2010193493A/ja
Application granted granted Critical
Publication of JP4741705B2 publication Critical patent/JP4741705B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1077—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the phase or frequency detection means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Television Signal Processing For Recording (AREA)
  • Networks Using Active Elements (AREA)
  • Manipulation Of Pulses (AREA)

Description

発明の背景
調整可能な遅延線を有する遅延ロックループ（ＤＬＬ）は、第１のクロック信号を遅らせることによって、第１のクロック信号を第２のクロック信号と同期させるために使用される。ＤＬＬは、第１のクロック信号と第２のクロック信号との間の位相差を検出する位相検出器を含む。ＤＬＬは、検出される位相差に基づいて、第２のクロック信号が第１のクロック信号と同相になるまで第１のクロック信号に適切な遅延を加えることによって、第１のクロック信号を外部クロック信号に同期させる。
図１は、先行技術のＤＬＬ１００のブロック図である。外部から供給されるクロック（ＣＬＫ）は、クロックバッファ１０１によって緩衝されて、電圧制御遅延線１０２および位相検出器１０４に結合される基準クロック（ＣＬＫ＿ＲＥＦ）を与える。電圧制御遅延線１０２は出力クロック（ＣＬＫ＿ＯＵＴ）を生成し、この出力クロックはＣＬＫ＿ＲＥＦの遅延したバージョンであり、装置内のさまざまな回路およびレプリカ遅延回路１０３に送られる。レプリカ遅延回路１０３は、バッファ１０１を介する遅延に似た遅延およびワイヤルーティング遅延を与える。レプリカ遅延は当業者に周知である。レプリカ遅延のさらなる説明については、フォス（Foss）らへの、共通に所有される米国特許番号第５，７９６，６７３号を参照されたい。レプリカ遅延回路１０３から出力されたフィードバッククロック信号ＣＬＫ＿ＦＢは、位相検出器１０４に結合される。他の先行技術のＤＬＬは、デジタル遅延線またはタップ付遅延線を使用する。共通に所有される米国特許番号第５，７９６，６７３号および第６，０８７，８６８号はこのようなＤＬＬを説明する。
位相検出器１０４は、ＣＬＫ＿ＲＥＦとＣＬＫ＿ＦＢとの間の位相差に応じて、位相制御信号（ＵＰ、ＤＯＷＮ）を発生させる。ＤＯＷＮ信号は各々のＣＬＫ＿ＲＥＦの立上り端縁で論理「１」にセットされ、ＵＰ信号は各々のＣＬＫ＿ＦＢの立上り端縁で論理「１」にセットされる。ＵＰおよびＤＯＷＮ信号はどちらも、それら２つの信号の第２の立上り端縁が受取られると論理「０」にリセットされる。したがって、ＣＬＫ＿ＲＥＦの立上り端縁がＣＬＫ＿ＦＢの立上り端縁より先に検出されるとき、ＤＯＷＮ信号は論理「０」に遷移して、ＣＬＫ＿ＦＢの次の立上り端縁が検出されるまで電圧制御遅延線（ＶＣＤＬ）１０２における遅延を減少させる。代替的に、ＣＬＫ＿ＦＢの立上り端縁がＣＬＫ＿ＲＥＦの立上り端縁より先に検出される場合には、ＵＰ信号はアサートされて（論理「１」）、ＣＬＫ＿ＲＥＦの次の立上り端縁が検出されるまで遅延を増加させる。
位相検出器１０４の位相制御信号（ＵＰ／ＤＯＷＮ）は電荷ポンプ１０５およびループフィルタ１０６によって統合されて、ＶＣＤＬ１１０に可変バイアス電圧ＶCTRL１１０を与える。バイアス電圧ＶCTRLは、ＣＬＫ＿ＦＢをＣＬＫ＿ＲＥＦと同期させるために、ＶＣＤＬ１０２によってＣＬＫ＿ＲＥＦに付加されるべき遅延を選択する。
位相検出器１００はレベルセンシティブ型または端縁トリガ型であってもよい。典型的には、レベルセンシティブ型位相検出器は誤ったロッキングの影響を受けやすいので、端縁トリガ型位相検出器が使用される。しかしながら、クロックは自走（free running）であり、リセット後にどのクロック端縁が最初に発生するかということはわからない。したがって、位相検出器への入力信号間の初期位相の関係に左右される。（つまり、システムリセットまたは電源投入後にＣＬＫ＿ＲＥＦの立上り端縁が最初に発生するか、それともＣＬＫ＿ＦＢの立上り端縁が最初に発生するかに左右される）遅延が減少（増加）されるべきであるときにＵＰ（ＤＯＷＮ）信号が最初にトリガされ得るので、端縁トリガ型位相検出器を有するＤＬＬは決してロックを達成しないであろう。
図２は、先行技術の端縁トリガ型位相検出器１０４の概略図である。位相検出器１０４は、ＣＬＫ＿ＲＥＦとＣＬＫ＿ＦＢとの間の位相差を検出し、遅延を増加または減少させるためにその位相差に応じてＵＰ、ＤＯＷＮ信号を論理「１」にセットする。位相検出器１０４は、２つの立上り端縁トリガ型Ｄタイプフリップフロップ（ＤＦＦ）２０１、２０３およびリセット回路２１０を含む。各々のＤＦＦ２０１、２０３の入力はＶDDに結合され、各々のＤＦＦ２０１、２０３のそれぞれの非同期リセット入力はリセット回路２１０の出力（ＲＳＴｂ）に結合される。リセット回路２１０は、ＲＥＳＥＴｂ信号が論理「０」にあるとき、またはＵＰおよびＤＯＷＮ信号が両方とも論理「１」にあるときに、ＲＳＴｂ信号上で論理「０」を発生させて、ＤＦＦ２０１、２０３をリセットする。
各々のＤＦＦのクロック入力は、入力信号（ＣＬＫ＿ＲＥＦ、ＣＬＫ＿ＦＢ）のそれぞれ１つに結合され、ＤＦＦ２０１のクロック入力はＣＬＫ＿ＲＥＦに結合され、ＤＦＦ２０３のクロック入力はＣＬＫ＿ＦＢに結合される。各々のＤＦＦ２０１、２０３の出力は電荷ポンプ１０５（図１）のそれぞれのＵＰ／ＤＯＷＮ入力に結合されて、クロック間で検出される位相差に基づいてＶＣＤＬ１０２の遅延を増加または減少させる。
ＣＬＫ＿ＲＥＦの立上り端縁（論理「０」から論理「１」への遷移）がＣＬＫ＿ＦＢの立上り端縁より先に検出される場合、遅延は減少される。たとえば、ＣＬＫ＿ＲＥＦの立上り端縁がＣＬＫ＿ＦＢの立上り端縁より先に発生する場合、ＤＯＷＮ信号は遅延を減少させるようにアサートされる（つまり、ＤＦＦ２０１の出力は論理「１」に変化する）。ＤＯＷＮ信号が論理「１」にある間、電荷ポンプおよびループフィルタはＶＣＤＬ１０２における遅延を減少させる。ＤＯＷＮ信号は、ＣＬＫ＿ＦＢの後続の立上り端縁がＤＦＦ２０３をクロックしてＤＦＦ２０３の出力におけるＵＰ信号が論理「０」から論理「１」へ遷移するまで、論理「１」に留まる。ＵＰおよびＤＯＷＮ信号が両方とも論理「１」になると、リセット回路２１０はＲＳＴｂ信号上で論理「０」パルスを発生させる。ＤＦＦ２０１、２０３の非同期リセット入力に結合されるＲＳＴｂ信号上の論理「０」パルスはＤＦＦ２０１、２０３をリセットし、ＵＰおよびＤＯＷＮ信号は論理「０」にリセットされる。
ＣＬＫ＿ＦＢの立上り端縁がＣＬＫ＿ＲＥＦの立上り端縁より先に検出される場合、遅延は増加され、ＵＰ信号は論理「０」から論理「１」へ遷移する。ＵＰ信号が論理「１」にある間、電荷ポンプおよびループフィルタは遅延線を介して遅延を増加させる。ＵＰ信号は、ＣＬＫ＿ＲＥＦの立上り端縁がＤＦＦ２０３をクロックしてＤＯＷＮ信号が論理「１」に遷移するまで、論理「１」に保持される。ＵＰおよびＤＯＷＮ信号が両方とも（論理「１」で）アサートされると、リセット回路２１０はＲＳＴｂ信号上で論理「０」パルスを発生させ、ＤＦＦ２０１、２０３はリセットされる。ＤＦＦ２０１、２０３がリセットされた後、ＤＦＦの出力におけるＵＰおよびＤＯＷＮ信号は論理「０」にリセットされる。
電源投入またはシステムリセットの後、電圧制御遅延線は典型的には最小の遅延にセットされる。リセットまたは電源投入後、ＣＬＫ＿ＲＥＦ信号の立上り端縁がＣＬＫ＿ＦＢ信号の立上り端縁より先に発生する場合、位相検出器１０４は遅延を減少させるようにＤＯＷＮ信号を論理「１」にセットすることになる。しかしながら、遅延は既に許容される最小値である。したがって、すべての後続の位相検出器サイクルはＤＬＬの遅延を減少させようとし続け、ＤＬＬは決してロックを達成しないことになる。
図３は、リセット後のクロック端縁の順序付け問題を示すタイミング図である。ロックの達成に関する問題は、ＣＬＫ＿ＲＥＦの立上り端縁がＣＬＫ＿ＦＢの立上り端縁より先に発生するときに生じる。示される例では、ＣＬＫ＿ＲＥＦの立上り端縁はＣＬＫ＿ＦＢの立下り端縁と同時に発生する。しかしながら、位相差は変化し得るものであり、両方の立上り端縁が同時に発生することさえあり得る。図３は、図２に示される回路に関連づけて記載される。リセットの間、ＲＥＳＥＴｂ信号は論理「０」に保持され、電圧制御遅延線における遅延は最小の遅延（１単位の遅延セル）にセットされる。信号ＵＰおよびＤＯＷＮも両方とも論理「０」に保持される。なぜなら、ＤＦＦ２０１、２０３はＲＥＳＥＴｂ信号上の論理「０」によってリセットを保持されるからである。
時間２００において、ＲＥＳＥＴｂ信号は論理「０」から論理「１」へ遷移する。示されるように、リセットの後、ＣＬＫ＿ＲＥＦの立上り端縁が発生し、それに続いて、ＣＬＫ＿ＦＢの立上り端縁が発生する。
時間２０２において、ＣＬＫ＿ＲＥＦ信号上の第１の立上り端縁（論理「０」から論理「１」へ）はＤＦＦ２０１をセットし、ＤＯＷＮ信号（ＤＦＦ２０１の出力）が論理「１」にセットされる。ＤＯＷＮ信号が論理「１」にある間、遅延線における遅延は減少される。しかしながら、ＤＬＬの遅延は既に、ＲＥＳＥＴｂが論理「０」にあった間に設定された最小値になっている。したがって、ＤＯＷＮ信号上の論理「１」はＶＣＤＬの遅延に何の影響も与えない。
時間２０４において、ＣＬＫ＿ＦＢ信号上で検出された立上り端縁はＤＦＦ２０３をセットし、その結果、ＵＰ信号（ＤＦＦ２０３の出力）を論理「１」にセットする。ＵＰ信号およびＤＯＷＮ信号が両方とも論理「１」になると、リセット回路２１０はＲＳＴｂ信号上で論理「０」パルスを発生させて、時間２０６においてＤＦＦ２０１、２０３をリセットし、また、ＵＰおよびＤＯＷＮ信号を論理「０」にリセットする。
このシーケンスは、時間２０８においてＣＬＫ＿ＲＥＦの次の立上り端縁から始まって繰返され、ＣＬＫ＿ＲＥＦおよびＣＬＫ＿ＦＢの各々の後続の立上り端縁の間続く。遅延は最小の遅延に留まったままであり、したがって、ＤＬＬは決してロックを達成しない。
発明の概要
リセット後に位相検出器へのクロック信号の適切な順序付けを確実にする、遅延ロックループにおける初期化回路が提示される。遅延ロックループは、フィードバッククロックを発生させるために、遅延を基準クロックに与える遅延回路を含む。遅延回路は遅延範囲を有する。遅延ロックループにおける位相検出器は、遅延回路の遅延を変化させるために、基準クロックおよびフィードバッククロックの位相を比較する。リセットの後、初期化回路は、基準クロックおよびフィードバッククロックのうちの１つを受取った後に位相検出器が遅延範囲の第１の端部から離れる方向に遅延を最初に変化させることを確実にし、基準クロックおよびフィードバッククロックのうちの一方を受取ることに続いて基準クロックおよびフィードバッククロックのうちの他方を受取った後にのみ、第１の端部に向かう逆方向への遅延の変化をイネーブルする。
遅延範囲の第１の端部は最小の遅延であってもよく、第１の端部から離れる方向は遅延を増加させ、第１の端部に向かう逆方向は遅延を減少させる。初期化回路は、基準クロックを受取った後に遅延を増加させ、基準クロックに続いてフィードバッククロックを受取った後にのみ遅延の減少をイネーブルする。初期化回路は第１のラッチおよび第２のラッチを含んでもよく、第２のラッチの入力は第１のラッチの出力に結合される。第１のラッチは基準クロックに応答し、基準クロックの第１の端縁を検出して、第１の端部から離れる方向への遅延の変化をイネーブルする。第２のラッチはフィードバッククロックに応答し、基準クロックの第１の端縁が第１のラッチによって検出された後にフィードバッククロックの端縁を検出して、逆方向への遅延の変化をイネーブルする。
代替的な実施例では、２つのラッチを初期化回路に加えることによって、クロックが安定化することを可能にするために、さらなる遅延が加えられてもよい。第３のラッチの入力は第１のラッチの出力に結合され、第４のラッチの入力は第３のラッチの出力に結合される。第３のラッチは基準クロックの次の端縁を検出して、少なくとも１つの基準クロック周期の間に第１の方向に位相検出回路をイネーブルすることを遅らせる。第４のラッチはフィードバッククロックの次の端縁を検出して、少なくとも１つのフィードバッククロック周期の間に他の方向への位相検出器の調整をイネーブルすることを遅らせる。
基準クロックの第１の端縁は立上り端縁であってもよく、フィードバッククロックの端縁は立上り端縁である。
代替的な実施例では、初期化回路は第１のラッチおよび第２のラッチを含んでもよい。第１のラッチはフィードバッククロックに応答し、フィードバッククロックの第１の端縁を検出して、第１の端部から離れる方向への遅延の変化をイネーブルする。第２のラッチは基準クロックに応答し、フィードバッククロックの第１の端縁が第１のラッチによって検出された後に基準クロックの端縁を検出して、逆方向への遅延の変化をイネーブルする。第２のラッチの入力は第１のラッチの出力に結合される。
位相検出器は、基準クロックに応答して第１の位相制御信号を発生させるラッチを含んでもよく、フィードバッククロックに応答して第２の位相制御信号を発生させる別のラッチを含んでもよい。
この発明の前述および他の目的、特徴、および利点は、同様の参照符号が異なる図面全体を通して同一の部品を指す添付の図面に示される、この発明の好ましい実施例の以下のより特定的な記載から明らかであろう。図面は必ずしも一定の比例に応じているわけではなく、この発明の原理を示す際に強調されている。
典型的な先行技術の遅延ロックループ（ＤＬＬ）のブロック図である。 典型的な先行技術の位相検出器の概略図である。 リセット後のクロック端縁順序付け問題を示すタイミング図である。 この発明の原理に従う、位相検出器初期化回路を含む端縁トリガ型位相検出回路の概略図である。 図４に示されるリセット回路の実施例の回路図である。 図４および図５に示される回路の動作を示すタイミング図である。 リセット後にフィードバッククロックの立上り端縁が基準クロックの立上り端縁より先に発生するときの、図４に示される回路の動作を示すタイミング図である。 リセット時に遅延が最大値にリセットされるＤＬＬにおいて使用される、図４に示される位相検出回路の代替的な実施例の概略図である。 位相検出器初期化回路の代替的な実施例の概略図である。 位相検出器初期化回路のさらに別の実施例である。 基準クロックの立上り端縁がフィードバッククロックの立上り端縁より先に発生するときの、図９の回路の動作を示すタイミング図である。
発明の詳細な説明
以下に、この発明の好ましい実施例について説明する。
図４は、この発明の原理に従う、位相検出器初期化回路４１０を含む端縁トリガ型位相検出回路４００の概略図である。位相検出回路４００は、図１の位相検出器１０４に代わるものであって、新規のＤＬＬをもたらす。位相検出回路４００は、基準クロック（ＣＬＫ＿ＲＥＦ）信号とフィードバッククロック（ＣＬＫ＿ＦＢ）信号との間の位相差を検出する位相検出器４１２を含む。位相検出器４１２の出力（ＵＰ、ＤＯＷＮ）は、図１に示される位相検出器１０４に関連して記載したように、電荷ポンプのそれぞれのＵＰ／ＤＯＷＮ入力に結合されて、クロック間で検出された位相差に基づいて基準クロックの遅延を増加または減少させる。
遅延の範囲は最小値から最大値までであり得る。電圧制御遅延線では、制御電圧は許容される値の範囲を有する。その範囲の一端はＶＣＤＬのための最小遅延値に対応し、その範囲の他端はＶＣＤＬのための最大遅延値に対応する。ＶＣＤＬの動作は当該技術分野において十分に理解されており、さらに論じられることはない。デジタル遅延線を使用する他のＤＬＬは、デジタル遅延線における１単位の遅延に通常等しい最小遅延値、およびデジタル遅延線における単位遅延の数に通常等しい最大遅延値を有する。示される実施例では、ＤＬＬの遅延はリセット時に最小値にリセットされる。ノードＡおよびノードＢにおいて位相検出器４１２に結合される位相検出器初期化回路４１０は、リセット後のクロック端縁の検出を正確に順序付けることを確実にする。
正確な順序付けを確実なものにするために、位相検出器初期化回路４１０は、リセット後にＣＬＫ＿ＲＥＦの第１の立上り端縁が検出されるまで位相検出器４１２の動作をディスエーブルする。位相検出器初期化回路４１０がＣＬＫ＿ＲＥＦの第１の立上り端縁を検出した後、位相検出器４１２の状態はＤＬＬの遅延の増加を可能にするようにセットされる。位相検出器初期化回路４１０は、さらに、次のＣＬＫ＿ＦＢの立上り端縁まで位相検出器４１２による遅延の減少をイネーブルすることを遅らせることによって、クロック間の初期位相差がない場合であっても、システムまたは電源投入のリセット後に遅延が必ず増加されるようにする。遅延の最初の増加の後、位相検出器４１２は、図２および図３に関連して説明した先行技術の位相検出器と関連づけて上に記載したように動作する。リセット後にＣＬＫ＿ＲＥＦの立上り端縁を最初に検出し、かつ位相検出をイネーブルするより先にＣＬＫ＿ＦＢの第１の立上り端縁の検出を遅らせることによって、遅延はリセット後に常に増加される。リセット後に常に自動的に遅延を増加させることによって、図２および図３に関連して記載した先行技術の位相検出器におけるようなロックのない状態に直面することは決してない。
位相検出器初期化回路４１０は、２つのＤＦＦ４０４、４０３を含む。ＤＦＦ４０４はリセット後にＣＬＫ＿ＲＥＦの第１の立上り端縁を検出し、ノードＡを論理「１」にセットすることによって遅延の増加をイネーブルする。ＤＦＦ４０３は、ＣＬＫ＿ＦＢの次の立上り端縁をむかえるまでノードＢを論理「０」に保持することによって、遅延の減少をイネーブルすることを遅らせる。
位相検出回路４０２は２つのＤＦＦ４０１、４０２およびリセット回路４１６を含む。ＤＦＦ４０４の出力（ノードＡ）はＤＦＦ４０２のＤ入力に結合され、ＤＦＦ４０３の出力（ノードＢ）はＤＦＦ４０１のＤ入力に結合される。各々のＤＦＦ４０１、４０２のそれぞれの非同期リセット入力は、リセット回路４１６の出力（ＲＳＴｂ）に結合される。ＲＳＴｂ信号は、ＲＥＳＥＴｂ信号が論理「０」に保持される間、またはＵＰおよびＤＯＷＮ信号が両方とも論理「１」にある間、リセット中にＤＦＦ４０１、４０２をリセットするように、論理「０」にセットされる。
各々のＤＦＦ４０１、４０２のクロック入力は、入力クロック信号（ＣＬＫ＿ＲＥＦ、ＣＬＫ＿ＦＢ）のうちのそれぞれ１つに結合され、ＤＦＦ４０１のクロック入力はＣＬＫ＿ＲＥＦに結合され、ＤＦＦ４０２のクロック入力はＣＬＫ＿ＦＢに結合される。各々のＤＦＦ４０１、４０２の出力は、電荷ポンプのそれぞれのＵＰ／ＤＯＷＮ入力に結合されて、クロック間で検出された位相差に基づいて遅延を増加または減少させる。
図５は、図４に示されるリセット回路４１６の一実施例の回路図である。リセット回路４１６は複数のインバータ２１５、２１３、２１２、２１７、ＮＡＮＤゲート２１６、およびＡＮＤ−ＯＲインバータ２１１を含む。リセット回路の動作を表す真理表が以下の表１に示される。
Figure 0004741705
リセット中に、インバータ２１７の入力において、ＲＥＳＥＴｂ信号は論理「０」にセットされ、ＲＳＴｂ信号は論理「０」にセットされる。ＡＮＤ−ＯＲインバータ２１１の入力の１つに結合されるインバータ２１７の出力における論理「１」は、ＲＳＴｂ信号上に論理「０」をもたらす。
位相検出器回路４１２のＵＰおよびＤＯＷＮ出力が両方とも論理「１」に遷移するとき、ＲＳＴｂ信号はインバータ２１２、２１３、２１４を介する伝搬遅延に等しい長さの時間の間、論理「０」にセットされる。インバータ２１２の出力は、ＤＯＷＮおよびＵＰ信号の両方がＮＡＮＤゲート２１６の入力において論理「１」に遷移するより前は、論理「１」である。ＮＡＮＤゲート２１６の両方の入力が論理「１」になると、ＮＡＮＤゲート２１６の出力は論理「０」に遷移する。インバータ２１５の入力における論理「０」は、ＡＮＤ−ＯＲインバータ２１１の入力に結合されるインバータ２１５の出力において論理「１」をもたらす。ＡＮＤ−ＯＲインバータ２１１の両方の入力が論理「１」になると、ＲＳＴｂ信号は論理「０」に遷移する。ＲＳＴｂ信号が論理「１」に戻るのは、インバータ２１４の入力上の論理「１」がインバータ２１３、２１２を介して伝搬し、その結果、インバータ２１２の出力に結合されるＡＮＤ−ＯＲインバータ２１１の入力上に論理「０」をもたらした後である。これは、ＲＳＴｂ信号上に論理「０」パルスをもたらす。
図４および図５に示される回路の動作を、図６および図７に示されるタイミング図に関連して説明する。図６は、リセット後に基準クロックの立上り端縁がフィードバッククロックの立上り端縁より先に発生する場合を示し、図７は、リセット後にフィードバッククロックの立上り端縁が基準クロックの立上り端縁より先に発生する場合を示す。
図６は、図４および図５に示される回路の動作を図示するタイミング図である。
ＤＦＦ４０３、４０４の出力は、ノードＢおよびＡにおいてＤＦＦ４０１、４０２のそれぞれのＤ入力に結合される。図６における時間５００より前には、リセットの間、ＲＥＳＥＴｂ信号は論理「０」に保持され、電圧制御遅延線における遅延は最小の遅延にセットされる。広範な周波数帯域のＤＬＬにおいては、遅延線の最小の遅延はＣＬＫ＿ＲＥＦの周期より大きくてもよい。ＲＥＳＥＴｂ信号およびＲＳＴｂ信号が論理「０」にあり、ＤＦＦ４０１、４０２、４０３のそれぞれのＤ入力上が論理「０」である間は、ＣＬＫ＿ＦＢ信号またはＣＬＫ＿ＲＥＦ信号上の立上り端縁は出力信号（ＵＰ、ＤＯＷＮ）に何の影響も与えない。
ＲＳＴｂはＤＦＦ４０１、４０２のそれぞれの非同期リセット入力に結合され、ＲＥＳＥＴｂはＤＦＦ４０３、４０４のそれぞれの非同期リセット入力に結合される。ノードＡおよびＢは論理「０」信号に保持される。なぜなら、ＤＦＦ４０３、４０４はＲＥＳＥＴｂ信号によってリセットを保持されるからである。ＤＦＦ４０１、４０２の出力におけるＵＰおよびＤＯＷＮ信号も両方とも論理「０」に保持される。なぜなら、図５に関連して記載したように、ＲＥＳＥＴｂが論理「０」にある間、リセット回路４１０によって出力されるＲＳＴＢ信号は論理「０」に保持されるからである。
リセットサイクルの終わりに、時間５００において、ＲＥＳＥＴｂ信号は論理「１」に遷移して、ＤＦＦ４０４、４０３が状態を変化させることを可能にする。リセットの後、ＣＬＫ＿ＲＥＦの第１の立上り端縁（論理「０」から論理「１」への遷移）は、ＣＬＫ＿ＦＢ信号の第１の立上り端縁より先に発生する。
時間５０２において、ＣＬＫ＿ＲＥＦ信号上の第１の立上り端縁はＤＦＦ４０４をセットし、ノードＡにおける信号（ＤＦＦ４０４の出力）は論理「０」から論理「１」へ遷移する。ノードＡ上の論理「１」は、ＣＬＫ＿ＦＢの次の立上り端縁が検出された後に遅延を増加させるように、ＤＦＦ４０２がＵＰ信号をセットすることを可能にする。
時間５０４において、ＣＬＫ＿ＦＢの第１の立上り端縁はＤＦＦ４０２をセットし、ＵＰ信号（ＤＦＦ４０２の出力）は論理「０」から論理「１」へ遷移する。ＣＬＫ＿ＦＢの第１の立上り端縁はさらにＤＦＦ４０３をセットし、ノードＢにおける信号（ＤＦＦ４０３の出力）は論理「０」から論理「１」へ遷移して、遅延がＣＬＫ＿ＲＥＦの次の立上り端縁上で減少することを可能にする。ＵＰ信号が論理「１」にある間、遅延は増加する。
位相検出器初期化回路４１０におけるＤＦＦ４０３は、たとえ信号（ＣＬＫ＿ＲＥＦおよびＣＬＫ＿ＦＢ）間に初期位相差がないとしても、リセット後に常に遅延が増加することを確実なものにする。ＤＯＷＮ信号がＤＦＦ４０１によって論理「１」にセットされるより前にＵＰ信号が論理「１」に保持される時間は、ＣＬＫ＿ＦＢとＣＬＫ＿ＲＥＦとの間の初期位相差に依存する。
時間５０５において、ＤＦＦ４０１のＤ入力において論理「１」であると、ＣＬＫ＿ＲＥＦの立上り端縁はＤＦＦ４０１の出力において論理「１」をラッチする。ＤＦＦ４０１、４０２の両方の出力（ＤＯＷＮ、ＵＰ）が論理「１」になると、リセット回路４１６によって論理「０」パルスがＲＳＴｂ信号上で発生されて、ＤＦＦ４０１、４０２をリセットする。時間５０６において、ＤＦＦ４０１、４０２は両方リセットされ、両方の出力（ＤＯＷＮ、ＵＰ）は論理「０」にリセットされる。ＤＦＦ４０３、４０４はリセットされない。代わりに、ＤＦＦ４０３、４０４は、次のリセットが検出されるまで、ノードＡ、Ｂにおけるそれぞれの出力上で論理「１」であるセット状態に留まる。
したがって、遅延の最初の増加の後、位相検出器４１２は位相制御信号（ＵＰ／ＤＯＷＮ）の発生を制御して、ロックが達成されるまで遅延をさらに増加または減少させる。位相検出器４１２は、時間５１２においてＤＬＬがロック状態になるまで、時間５０８および時間５１０において示されるように、さらなるＵＰ信号の遷移を発生させることによって遅延を増加させ続ける。位相検出器４１２は、ＣＬＫ＿ＲＥＦ信号とＣＬＫ＿ＦＢ信号との間の位相差を絶えず監視し、ＵＰ／ＤＯＷＮ信号を適切にセットすることによって遅延を調整して、ロックを達成する。
図７は、リセット後にフィードバッククロックの第１の立上り端縁が基準クロックの第１の立上り端縁より先に発生するときの、図４に示される回路の動作を図示するタイミング図である。
時間７００において、ＲＥＳＥＴｂ信号は論理「０」から論理「１」へ遷移する。時間７０１において、ＣＬＫ＿ＦＢの立上り端縁はＤＦＦ４０３、４０２によって無視される。なぜなら、ＣＬＫ＿ＲＥＦの第１の立上り端縁がＤＦＦ４０４によってまだ検出されていないからである。
時間７０２において、ＣＬＫ＿ＲＥＦ上の第１の立上り端縁はＤＦＦ４０４をセットし、ノードＡは論理「０」から論理「１」へ遷移する。
時間７０３において、ＣＬＫ＿ＦＢ信号の次の立上り端縁はＤＦＦ４０２をセットし、ＵＰ信号（ＤＦＦ４０２の出力）は論理「０」から論理「１」へ遷移する。ＣＬＫ＿ＦＢ信号のその立上り端縁はさらにＤＦＦ４０３をセットし、ノードＢは論理「０」から論理「１」へ遷移する。
時間７０４において、ノードＢ（ＤＦＦ４０１のＤ入力）上で論理「１」であると、ＣＬＫ＿ＲＥＦの立上り端縁はＤＦＦ４０１の出力において論理「１」をラッチする。ＤＦＦ４０１、４０２の両方の出力（ＤＯＷＮ、ＵＰ）が論理「１」になると、リセット回路４１６によって論理「０」パルスがＲＳＴｂ信号上で発生されて、ＤＦＦ４０１、４０２をリセットし、両方の出力（ＤＯＷＮ、ＵＰ）は論理「０」にセットされる。
遅延を最初に増加させるようにＵＰ信号が論理「１」に最初に遷移した後、位相検出器４１２は出力信号（ＵＰ／ＤＯＷＮ）の発生を制御して、ロックが達成されるまで遅延をさらに増加または減少させる。位相検出回路は、時間７０５に示されるようにＵＰ信号を論理「１」にセットすることによって、遅延を増加させ続ける。
図８は、リセット時に遅延が最大値にリセットされるＤＬＬにおいて使用される、図４に示した位相検出回路８００の代替的な実施例の概略図である。ノードＡおよびノードＢにおいて位相検出器４１２に結合される位相検出器初期化回路８０６は、リセット後のクロック端縁の検出を正確に順序付けることを確実にする。
正確な順序付けを確実なものにするために、位相検出器初期化回路８０６は、リセット後にＣＬＫ＿ＦＢの第１の立上り端縁が検出されるまで、位相検出器４１２の動作をディスエーブルする。位相検出器初期化回路８０６がＣＬＫ＿ＦＢの第１の立上り端縁を検出した後、位相検出器４１２の状態はＤＬＬの遅延の減少を可能にするようにセットされる。位相検出器初期化回路８０６は、さらに、次のＣＬＫ＿ＲＥＦの立上り端縁まで位相検出器４１２による遅延の増加をイネーブルすることを遅らせて、クロック間の初期位相差がないときでさえ、システムまたは電源投入のリセット後に遅延が常に減少されることを確実にする。遅延の最初の減少の後、位相検出器４１２は、図２および図３に関連して説明した先行技術の位相検出器と関連づけて上に記載したように動作する。リセット後にＣＬＫ＿ＦＢの立上り端縁を最初に検出し、かつ位相検出をイネーブルするより先にＣＬＫ＿ＲＥＦの第１の立上り端縁の検出を遅らせることによって、遅延はリセット後に常に減少される。リセット後に常に自動的に遅延を減少させることによって、図２および図３に関連して記載した先行技術の位相検出器におけるようなロックのない状態に直面することは決してない。
位相検出器初期化回路８０６は、２つのＤＦＦ８０２、８０４を含む。ＤＦＦ８０２はリセット後にＣＬＫ＿ＦＢの第１の立上り端縁を検出し、ノードＡを論理「１」にセットすることによって遅延の減少をイネーブルする。ＤＦＦ８０４は、ＣＬＫ＿ＲＥＦの次の立上り端縁をむかえるまでノードＢを論理「０」に保持することによって、遅延の増加をイネーブルすることを遅らせる。
位相検出回路４０２は、２つのＤＦＦ４０１、４０２およびリセット回路４１６を含む。ＤＦＦ８０２の出力（ノードＡ）はＤＦＦ４０１のＤ入力に結合され、ＤＦＦ８０４の出力（ノードＢ）はＤＦＦ４０２のＤ入力に結合される。各々のＤＦＦ４０１、４０２のそれぞれの非同期リセット入力は、リセット回路４１６の出力（ＲＳＴｂ）に結合される。ＲＳＴｂ信号は、ＲＥＳＥＴｂ信号が論理「０」に保持される間、またはＵＰおよびＤＯＷＮ信号が両方とも論理「１」にある間、リセット中にＤＦＦ４０１、４０２をリセットするように、論理「０」にセットされる。
各々のＤＦＦ４０１、４０２のクロック入力は、入力クロック信号（ＣＬＫ＿ＲＥＦ、ＣＬＫ＿ＦＢ）のうちのそれぞれ１つに結合され、ＤＦＦ４０１のクロック入力はＣＬＫ＿ＲＥＦに結合され、ＤＦＦ４０２のクロック入力はＣＬＫ＿ＦＢに結合される。各々のＤＦＦ４０１、４０２の出力は、電荷ポンプのそれぞれのＵＰ／ＤＯＷＮ入力に結合されて、クロック間で検出された位相差に基づいて遅延を増加または減少させる。
図９は、位相検出器初期化回路の代替的な実施例の概略図である。この実施例では、リセット後にＣＬＫ＿ＲＥＦの第１の立上り端縁を検出する、ＤＦＦ６０４のデータ入力および非同期リセット入力に結合される信号が、図４に示される実施例とは異なる。ＤＦＦ６０４へのデータ入力はＶｄｄではなくＲＥＳＥＴｂ信号に結合され、非同期リセット入力はＲＥＳＥＴｂではなくＶｄｄに結合される。ＤＦＦ６０４は、ＲＥＳＥＴｂが論理「０」にあるときに、ＣＬＫ＿ＲＥＦの第１の立上り端縁の後リセットされる。ＤＦＦ６０４は、ＲＥＳＥＴｂが論理「０」から論理「１」へ遷移した後、ＣＬＫ＿ＲＥＦの第１の立上り端縁後に、ノードＡ上の論理「１」でセットされる。ＤＦＦ６０４がＣＬＫ＿ＲＥＦの第１の立上り端縁を検出した後は、この回路の動作は図４に示した実施例に関連して記載した動作と同様である。
図１０は、位相検出器初期化回路のさらに別の実施例である。クロックがリセット後または電源投入時に安定化することを可能にするために、図４に関連して記載した位相検出器初期化回路に追加のＤＦＦを加えることができ、その結果、位相検出回路をイネーブルするより先に２つ以上の立上り端縁がＣＬＫ＿ＲＥＦ上で検出されるようになる。追加のＤＦＦ７０６はＤＦＦ７０４に結合される。ＣＬＫ＿ＲＥＦは、ＤＦＦ７０６のクロック入力にも結合される。したがって、論理「０」から論理「１」へのノードＡの遷移は、ＣＬＫ＿ＲＥＦの第２の立上り端縁がＤＦＦ７０４によって検出された後、発生する。この追加の遅延（ＣＬＫ＿ＲＥＦの１周期）は、回路がリセットされた後にクロック（ＣＬＫ＿ＲＥＦおよびＣＬＫ＿ＦＢ）が安定化することを可能にする。位相検出回路をイネーブルするより先に検出されるＣＬＫ＿ＲＥＦの立上り端縁の数をさらに増加させるために、いかなる所望の数の段が加えられてもよいことを当業者は認識するであろう。
追加のＤＦＦ７０５もＤＦＦ７０５とＤＦＦ７０１との間に結合される。ＤＦＦ７０５のクロック入力はＣＬＫ＿ＦＢ信号に結合され、非同期リセット入力はＲＥＳＥＴｂ信号に結合される。ＤＦＦ７０５の出力はＤＦＦ７０３の入力に結合される。追加のＤＦＦ７０５はＤＯＷＮ信号の論理「０」から論理「１」への遷移を遅らせ、したがって、遅延を増加させるようにＵＰ信号が論理「１」に最初にセットされる時間を増加させる。ＵＰ信号が論理「１」に保持される時間をさらに増加させるために、いかなる所望の数の段が加えられてもよいことを当業者は認識するであろう。
図１１は、図１０の回路の動作を図示するタイミング図である。ＤＦＦ７０３、７０４の出力は、ノードＡおよびＢにおいてＤＦＦ４０１、４０２のそれぞれの入力に結合される。時間９００より前は、リセットの間、ＲＥＳＥＴｂ信号は論理「０」に保持され、遅延は最小の遅延にセットされる。ＲＥＳＥＴｂ信号およびＲＳＴｂ信号がＤＦＦ４０１、４０２、４０３、７０４、７０５、７０６のそれぞれのＤ入力上で論理「０」にある間は、ＣＬＫ＿ＦＢ信号またはＣＬＫ＿ＲＥＦ信号上の立上り端縁は出力信号（ＵＰ、ＤＯＷＮ）に何の影響も与えない。
時間９００において、ＲＥＳＥＴｂ信号は論理「１」に遷移して、ＤＦＦが状態を変化させることを可能にする。
時間９０１において、ＣＬＫ＿ＲＥＦ上の第１の立上り端縁はＤＦＦ７０６をセットし、ＤＦＦ７０６の出力は論理「０」から論理「１」へ遷移する。
時間９０２において、ＣＬＫ＿ＲＥＦ上の第２の立上り端縁はＤＦＦ７０４をセットし、ノードＡ（ＤＦＦ４０４の出力）は論理「０」から論理「１」へ遷移する。ノードＡ上の論理「１」は、位相検出回路４１２におけるＤＦＦ４０２を介した遅延の増加をイネーブルする。
時間９０３において、ＣＬＫ＿ＦＢ信号の後続の立上り端縁はＤＦＦ４０２をセットし、ＵＰ信号（ＤＦＦ４０２の出力）は論理「０」から論理「１」へ遷移する。ＣＬＫ＿ＦＢ信号の後続の立上り端縁は、さらに、ＤＦＦ７０５をセットする。
時間９０４において、ＣＬＫ＿ＦＢ信号の次の立上り端縁はＤＦＦ７０３をセットし、ノードＢにおける信号（ＤＦＦ４０３の出力）は論理「０」から論理「１」へ遷移する。ＵＰ信号が論理「１」にある間、遅延は増加される。
時間９０５において、ＤＦＦ４０１の入力において論理「１」であると、ＣＬＫ＿ＲＥＦの次の立上り端縁はＤＦＦ４０１の出力において論理「１」をラッチする。ＤＦＦ４０１、４０２の両方の出力（ＤＯＷＮ、ＵＰ）が論理「１」になると、リセット回路４１６によって論理「０」パルスがＲＳＴｂ信号上で発生されて、ＤＦＦ４０１、４０２をリセットし、両方の出力（ＤＯＷＮ、ＵＰ）は論理「０」にセットされる。
代替的な実施例では、遅延線はリセット時に最大の遅延（電圧制御遅延線における全単位セルの合計遅延）にセットされることができ、位相検出器は遅延を自動的に減少させるように構成され得る。さらに、この発明は立上り端縁トリガ型フリップフロップを使用して記載されてきたが、立下り端縁トリガ型ＤＦＦも使用され得る。さらに、この発明は電圧制御遅延線を使用して記載されてきたが、デジタルまたはタップ付遅延線も使用され得る。
この発明はその好ましい実施例を参照して特に示され、記載されてきたが、特許請求の範囲によって包含されるこの発明の範囲から逸脱することなく、形状および詳細においてさまざまな変更がなされ得ることが当業者によって理解されるであろう。
１０４ 位相検出器、２１１，２１２，２１３，２１４，２１５，２１７ インバータ、２１６ ゲート、４００ 端縁トリガ型位相検出回路、４０２，８００ 位相検出回路、４１０ 位相検出器初期化回路、４１２ 位相検出器回路、４１６ リセット回路、８０６ 位相検出器初期化回路。

Claims (11)

  1. 第１および第２のラッチと、
    リセット信号に応答して前記第１および第２のラッチをイネーブルするように構成された回路とを備え、前記回路は、
    複数の第１の段を含み、前記第１の段の各々は、第１のクロック信号によってクロックされる記憶素子を有し、前記第１の段の出力は、前記第１のラッチに電気的に接続され、前記回路は、さらに、
    複数の第２の段を含み、前記第２の段の各々は、第２のクロック信号によってクロックされる記憶素子を有し、前記第２の段は、前記第１の段の出力を受け、前記第２の段の出力は、前記第２のラッチに電気的に接続される、遅延ロックループのための初期化回路。
  2. 前記第１の段は、前記リセット信号に応答して、前記第１の段の数に対応する遅延後に前記第１のラッチをイネーブルする、請求項１に記載の遅延ロックループのための初期化回路。
  3. 前記遅延は、少なくとも、前記第１の段の数より小さい数に対応する前記第１のクロック信号の数クロック周期の期間である、請求項２に記載の遅延ロックループのための初期化回路。
  4. 前記第２の段は、前記リセット信号に応答して、前記第１および第２の段の数に対応する遅延後に前記第２のラッチをイネーブルする、請求項１に記載の遅延ロックループのための初期化回路。
  5. 前記遅延は、少なくとも、１）前記第１の段の数より小さい数に対応する前記第１のクロック信号、および２）前記第２の段の数より小さい数に対応する前記第２のクロック信号、の数クロック周期の期間である、請求項４に記載の遅延ロックループのための初期化回路。
  6. 前記第１および第２のクロック信号の周波数は、等しい、請求項１に記載の遅延ロックループのための初期化回路。
  7. 前記記憶素子は、各々ラッチを含んでいる、請求項１に記載の遅延ロックループのための初期化回路。
  8. 連続した段のラッチは、それぞれの出力およびそれぞれの入力を介して電気的に接続される、請求項７に記載の遅延ロックループのための初期化回路。
  9. 前記第１のラッチは、前記第２のクロック信号によりクロックされ、前記第２のラッチは、前記第１のクロック信号によりクロックされる、請求項１に記載の遅延ロックループのための初期化回路。
  10. 前記第１のラッチは、前記第２のクロック信号に応答して制御信号を生成し、前記第２のラッチは、前記第１のクロック信号に応答して制御信号を生成する、請求項１に記載の遅延ロックループのための初期化回路。
  11. 第１および第２のラッチと、
    リセット信号に応答して前記第１および第２のラッチをイネーブルするように構成された回路とを備え、前記回路は、
    複数の第１の段を含み、前記第１の段の各々は、基準クロック信号によってクロックされるラッチを有し、前記第１の段の出力は、前記第１のラッチに電気的に接続され、前記回路は、さらに、
    複数の第２の段を含み、前記第２の段の各々は、フィードバッククロック信号によってクロックされるラッチを有し、前記第２の段は、前記第１の段の出力を受け、前記第２の段の出力は、前記第２のラッチに電気的に接続される、遅延ロックループのための初期化回路。
JP2010086336A 2003-06-25 2010-04-02 遅延ロックループのための初期化回路 Expired - Fee Related JP4741705B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US48226003P 2003-06-25 2003-06-25
US60/482,260 2003-06-25
US10/647,664 US7477716B2 (en) 2003-06-25 2003-08-25 Start up circuit for delay locked loop
US10/647,664 2003-08-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006515607A Division JP5269312B2 (ja) 2003-06-25 2004-06-23 遅延ロックループのための起動回路

Publications (2)

Publication Number Publication Date
JP2010193493A JP2010193493A (ja) 2010-09-02
JP4741705B2 true JP4741705B2 (ja) 2011-08-10

Family

ID=33544515

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006515607A Expired - Fee Related JP5269312B2 (ja) 2003-06-25 2004-06-23 遅延ロックループのための起動回路
JP2010086336A Expired - Fee Related JP4741705B2 (ja) 2003-06-25 2010-04-02 遅延ロックループのための初期化回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006515607A Expired - Fee Related JP5269312B2 (ja) 2003-06-25 2004-06-23 遅延ロックループのための起動回路

Country Status (8)

Country Link
US (4) US7477716B2 (ja)
EP (1) EP1639709B1 (ja)
JP (2) JP5269312B2 (ja)
KR (2) KR101089862B1 (ja)
CN (2) CN1823473B (ja)
AT (1) ATE362224T1 (ja)
DE (1) DE602004006418T2 (ja)
WO (1) WO2004114524A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7477716B2 (en) * 2003-06-25 2009-01-13 Mosaid Technologies, Inc. Start up circuit for delay locked loop
US7190201B2 (en) * 2005-02-03 2007-03-13 Mosaid Technologies, Inc. Method and apparatus for initializing a delay locked loop
JP5134779B2 (ja) * 2006-03-13 2013-01-30 ルネサスエレクトロニクス株式会社 遅延同期回路
US7724049B2 (en) * 2007-02-28 2010-05-25 Micron Technology, Inc. Multiphase generator with duty-cycle correction using dual-edge phase detection and method for generating a multiphase signal
US8315349B2 (en) * 2007-10-31 2012-11-20 Diablo Technologies Inc. Bang-bang phase detector with sub-rate clock
KR100884590B1 (ko) * 2007-11-02 2009-02-19 주식회사 하이닉스반도체 지연고정회로, 반도체 장치, 반도체 메모리 장치 및 그의 동작방법
JP5433432B2 (ja) * 2010-01-18 2014-03-05 株式会社日立製作所 位相周波数比較器およびシリアル伝送装置
KR101202682B1 (ko) 2010-06-21 2012-11-19 에스케이하이닉스 주식회사 위상고정루프
US8354866B2 (en) * 2010-11-25 2013-01-15 Freescale Semiconductor, Inc. PLL start-up circuit
KR101891165B1 (ko) 2012-06-20 2018-08-24 에스케이하이닉스 주식회사 리셋 신호 생성장치
US9413295B1 (en) 2013-03-15 2016-08-09 Gsi Technology, Inc. Systems and methods of phase frequency detection with clock edge overriding reset, extending detection range, improvement of cycle slipping and/or other features
GB2532491A (en) * 2014-11-21 2016-05-25 Nordic Semiconductor Asa AM demodulation
CN105321552B (zh) * 2015-11-17 2018-08-10 西安紫光国芯半导体有限公司 一种延迟锁相环及其复位控制方法
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10725777B2 (en) 2016-12-06 2020-07-28 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10998040B2 (en) 2016-12-06 2021-05-04 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
CN106911330B (zh) * 2017-03-03 2020-12-15 重庆湃芯创智微电子有限公司 一种占空比稳定电路
CN107528584A (zh) * 2017-07-19 2017-12-29 成都华微电子科技有限公司 复用延迟线的高精度数字延时锁相环
US10263627B1 (en) 2017-12-12 2019-04-16 Nxp Usa, Inc. Delay-locked loop having initialization circuit
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US11063597B1 (en) * 2020-03-24 2021-07-13 SiFive, Inc. Wide frequency range step size programmability for delay-locked loops using variable bias voltage generation
US11601130B2 (en) 2021-06-23 2023-03-07 Nxp B.V. Initialization circuit of delay locked loop

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271040A (en) 1991-12-20 1993-12-14 Vlsi Technology, Inc. Phase detector circuit
US5544203A (en) 1993-02-17 1996-08-06 Texas Instruments Incorporated Fine resolution digital delay line with coarse and fine adjustment stages
JP3754070B2 (ja) 1994-02-15 2006-03-08 ラムバス・インコーポレーテッド 遅延ロック・ループ
US5440515A (en) 1994-03-08 1995-08-08 Motorola Inc. Delay locked loop for detecting the phase difference of two signals having different frequencies
US5740213A (en) * 1994-06-03 1998-04-14 Dreyer; Stephen F. Differential charge pump based phase locked loop or delay locked loop
KR960006292A (ko) 1994-07-28 1996-02-23 사또 겐이찌로 주파수위상비교기
JP3461036B2 (ja) * 1994-07-28 2003-10-27 ローム株式会社 周波数位相比較器
JP2771464B2 (ja) 1994-09-29 1998-07-02 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路
US5796673A (en) 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
US5473283A (en) 1994-11-07 1995-12-05 National Semiconductor Corporation Cascode switched charge pump circuit
US5857005A (en) * 1995-07-10 1999-01-05 Vlsi Technology, Inc. Method and apparatus for synchronizing transfer of data between memory cells
KR970008906A (ko) 1995-07-18 1997-02-24 가네꼬 히사시 Pll 회로
CA2204089C (en) * 1997-04-30 2001-08-07 Mosaid Technologies Incorporated Digital delay locked loop
DE19720446A1 (de) * 1997-05-15 1998-11-19 Siemens Ag Einrasterkennungsschaltung für einen Phasenregelkreis
US6100736A (en) * 1997-06-05 2000-08-08 Cirrus Logic, Inc Frequency doubler using digital delay lock loop
US5892380A (en) * 1997-08-04 1999-04-06 Motorola, Inc. Method for shaping a pulse width and circuit therefor
US5933037A (en) 1997-08-29 1999-08-03 Adaptec, Inc. High speed phase lock loop having constant bandwidth
US6124755A (en) 1997-09-29 2000-09-26 Intel Corporation Method and apparatus for biasing a charge pump
KR100269316B1 (ko) * 1997-12-02 2000-10-16 윤종용 동기지연회로가결합된지연동기루프(dll)및위상동기루프(pll)
JPH11205102A (ja) 1998-01-13 1999-07-30 Mitsubishi Electric Corp 遅延同期回路
US6088255A (en) * 1998-03-20 2000-07-11 Fujitsu Limited Semiconductor device with prompt timing stabilization
US6330296B1 (en) * 1998-06-12 2001-12-11 International Business Machines Corporation Delay-locked loop which includes a monitor to allow for proper alignment of signals
US6043694A (en) * 1998-06-24 2000-03-28 Siemens Aktiengesellschaft Lock arrangement for a calibrated DLL in DDR SDRAM applications
KR100555471B1 (ko) 1998-07-29 2006-03-03 삼성전자주식회사 적응적으로 전류 옵셋을 제어하는 전하 펌프
EP1040578A1 (en) * 1998-08-04 2000-10-04 Koninklijke Philips Electronics N.V. A delay locked loop with harmonic lock detection
KR100301043B1 (ko) * 1998-08-08 2001-09-06 윤종용 지연동기루프의위상비교기및지연동기방법
US6369624B1 (en) 1998-11-03 2002-04-09 Altera Corporation Programmable phase shift circuitry
US6448820B1 (en) * 1998-11-04 2002-09-10 Altera Corporation Fast locking phase frequency detector
JP2000163961A (ja) * 1998-11-26 2000-06-16 Mitsubishi Electric Corp 同期型半導体集積回路装置
DE19859515C1 (de) * 1998-12-22 2000-04-20 Siemens Ag Digitaler Phasen-Frequenz-Detektor
US20020041196A1 (en) 1999-02-12 2002-04-11 Paul Demone Delay locked loop
US6252443B1 (en) * 1999-04-20 2001-06-26 Infineon Technologies North America, Corp. Delay element using a delay locked loop
US6160432A (en) 1999-04-30 2000-12-12 Conexant Systems, Inc. Source-switched or gate-switched charge pump having cascoded output
US6239634B1 (en) 1999-05-19 2001-05-29 Parthus Technologies Apparatus and method for ensuring the correct start-up and locking of a delay locked loop
US6316987B1 (en) 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
US6731667B1 (en) * 1999-11-18 2004-05-04 Anapass Inc. Zero-delay buffer circuit for a spread spectrum clock system and method therefor
US6469550B1 (en) * 1999-12-30 2002-10-22 Intel Corporation Parallel phase locked loops skew measure and dynamic skew and jitter error compensation method and apparatus
US6278332B1 (en) 2000-02-15 2001-08-21 Agere Systems Guardian Corp. Charge pump for low-voltage, low-jitter phase locked loops
US6346839B1 (en) * 2000-04-03 2002-02-12 Mosel Vitelic Inc. Low power consumption integrated circuit delay locked loop and method for controlling the same
US6356158B1 (en) 2000-05-02 2002-03-12 Xilinx, Inc. Phase-locked loop employing programmable tapped-delay-line oscillator
EP1158680B1 (en) * 2000-05-19 2005-02-16 Yazaki Corporation Phase comparator and clock recovery circuit
KR100374631B1 (ko) 2000-06-09 2003-03-04 삼성전자주식회사 전하펌프 회로
KR100362199B1 (ko) * 2000-06-30 2002-11-23 주식회사 하이닉스반도체 링 딜레이와 카운터를 이용한 레지스터 제어 지연고정루프
JP2002026728A (ja) * 2000-07-11 2002-01-25 Fujitsu Ltd Ｐｌｌ回路のモード制御回路及び半導体装置
US6636093B1 (en) 2000-07-14 2003-10-21 Micron Technology, Inc. Compensation for a delay locked loop
TW509423U (en) * 2000-07-20 2002-11-01 High Tech Comp Corp Charging connector
JP4449193B2 (ja) 2000-08-01 2010-04-14 ソニー株式会社 遅延回路、電圧制御遅延回路、電圧制御発振回路、遅延調整回路、ｄｌｌ回路及びｐｌｌ回路
US6452431B1 (en) 2000-08-28 2002-09-17 Micron Technology, Inc. Scheme for delay locked loop reset protection
FR2813720B1 (fr) 2000-09-05 2002-12-13 Electricite De France Procede et dispositif de commande d'alimentation
JP4407031B2 (ja) 2000-09-21 2010-02-03 ソニー株式会社 位相同期ループ回路および遅延同期ループ回路
JP4497708B2 (ja) * 2000-12-08 2010-07-07 三菱電機株式会社 半導体装置
US6590427B2 (en) 2001-01-03 2003-07-08 Seagate Technology Llc Phase frequency detector circuit having reduced dead band
US6633201B1 (en) 2001-01-12 2003-10-14 Applied Micro Circuits Corporation System and method for determining frequency tolerance without a reference
WO2002061946A1 (en) 2001-01-26 2002-08-08 True Circuits, Inc. Phase-locked with composite feedback signal formed from phased-shifted variants of output signal
US6617936B2 (en) 2001-02-20 2003-09-09 Velio Communications, Inc. Phase controlled oscillator
US7003065B2 (en) * 2001-03-09 2006-02-21 Ericsson Inc. PLL cycle slip detection
US6512404B2 (en) 2001-05-25 2003-01-28 Infineon Technologies Ag Low voltage charge pump for use in a phase locked loop
US6504408B1 (en) 2001-07-09 2003-01-07 Broadcom Corporation Method and apparatus to ensure DLL locking at minimum delay
US6628154B2 (en) * 2001-07-31 2003-09-30 Cypress Semiconductor Corp. Digitally controlled analog delay locked loop (DLL)
US6556643B2 (en) * 2001-08-27 2003-04-29 Micron Technology, Inc. Majority filter counter circuit
JP4608153B2 (ja) 2001-09-10 2011-01-05 ルネサスエレクトロニクス株式会社 チャージポンプ電流補正回路
US6696854B2 (en) * 2001-09-17 2004-02-24 Broadcom Corporation Methods and circuitry for implementing first-in first-out structure
KR100437611B1 (ko) 2001-09-20 2004-06-30 주식회사 하이닉스반도체 혼합형 지연 록 루프 회로
NL1021440C2 (nl) 2001-09-28 2004-07-15 Samsung Electronics Co Ltd Vertragingsvergrendelde lus met meervoudige fasen.
KR100446291B1 (ko) * 2001-11-07 2004-09-01 삼성전자주식회사 카스 레이턴시를 이용하여 락킹 레졸루션 조절이 가능한지연동기 루프 회로
US6683478B2 (en) * 2001-11-13 2004-01-27 Samsung Electronics Co., Ltd. Apparatus for ensuring correct start-up and phase locking of delay locked loop
US6636098B1 (en) 2001-12-05 2003-10-21 Rambus Inc. Differential integrator and related circuitry
US7471756B2 (en) * 2002-02-21 2008-12-30 Intersil Americas Inc. Phase detector and method for a shortening phase-error-correction pulse
US6741110B2 (en) 2002-05-28 2004-05-25 Lsi Logic Corporation Method and/or circuit for generating precision programmable multiple phase angle clocks
FR2841406A1 (fr) 2002-06-25 2003-12-26 St Microelectronics Sa Circuit dephaseur variable,interpolateur de phase l'incorporant, et synthetiseur de frequence numerique incorpoant un tel interpolateur
US6664829B1 (en) 2002-09-04 2003-12-16 National Semiconductor Corporation Charge pump using dynamic charge balance compensation circuit and method of operation
US6670834B1 (en) 2002-09-12 2003-12-30 Lsi Logic Corporation Digital lock detect for dithering phase lock loops
US6744292B2 (en) 2002-10-25 2004-06-01 Exar Corporation Loop filter capacitor multiplication in a charge pump circuit
KR100484252B1 (ko) 2002-11-27 2005-04-22 주식회사 하이닉스반도체 지연 고정 루프 회로
US6839301B2 (en) * 2003-04-28 2005-01-04 Micron Technology, Inc. Method and apparatus for improving stability and lock time for synchronous circuits
US7477716B2 (en) * 2003-06-25 2009-01-13 Mosaid Technologies, Inc. Start up circuit for delay locked loop
US7092689B1 (en) 2003-09-11 2006-08-15 Xilinx Inc. Charge pump having sampling point adjustment
US6867627B1 (en) 2003-09-16 2005-03-15 Integrated Device Technology, Inc. Delay-locked loop (DLL) integrated circuits having high bandwidth and reliable locking characteristics
US7098714B2 (en) 2003-12-08 2006-08-29 Micron Technology, Inc. Centralizing the lock point of a synchronous circuit
KR100605588B1 (ko) 2004-03-05 2006-07-28 주식회사 하이닉스반도체 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법

Also Published As

Publication number Publication date
WO2004114524A1 (en) 2004-12-29
US7656988B2 (en) 2010-02-02
US20040264621A1 (en) 2004-12-30
US20120306548A1 (en) 2012-12-06
JP2010193493A (ja) 2010-09-02
DE602004006418T2 (de) 2008-01-10
US20100109722A1 (en) 2010-05-06
WO2004114524A8 (en) 2005-03-31
KR20100022125A (ko) 2010-02-26
US8218707B2 (en) 2012-07-10
KR101089862B1 (ko) 2011-12-05
JP5269312B2 (ja) 2013-08-21
CN102497204B (zh) 2014-12-31
ATE362224T1 (de) 2007-06-15
KR100978194B1 (ko) 2010-08-25
CN1823473B (zh) 2012-02-08
EP1639709B1 (en) 2007-05-09
CN1823473A (zh) 2006-08-23
US7477716B2 (en) 2009-01-13
CN102497204A (zh) 2012-06-13
US20090086876A1 (en) 2009-04-02
US8503598B2 (en) 2013-08-06
EP1639709A2 (en) 2006-03-29
JP2007505514A (ja) 2007-03-08
KR20060025566A (ko) 2006-03-21
DE602004006418D1 (de) 2007-06-21

Similar Documents

Publication Publication Date Title
JP4741705B2 (ja) 遅延ロックループのための初期化回路
JP3180272B2 (ja) クロック同期のための遅延ロックループ回路
JP3404369B2 (ja) Ｄｌｌ回路
JP4043024B2 (ja) 遅延同期ループ
US6304116B1 (en) Delay locked looped circuits and methods of operation thereof
US6184753B1 (en) Clock delay circuitry producing clock delays less than the shortest delay element
US6683478B2 (en) Apparatus for ensuring correct start-up and phase locking of delay locked loop
US6005425A (en) PLL using pulse width detection for frequency and phase error correction
US6897691B2 (en) Phase locked loop with low steady state phase errors and calibration circuit for the same
US7199630B2 (en) Delay locked loops and methods using ring oscillators
JP4079733B2 (ja) 位相同期ループ回路
US7453297B1 (en) Method of and circuit for deskewing clock signals in an integrated circuit
JP2008136031A (ja) 半導体集積回路装置
KR100672033B1 (ko) 두 개의 입력 기준 클럭을 가지는 지연동기루프회로, 이를포함하는 클럭 신호 발생 회로 및 클럭 신호 발생 방법
JP2006515724A (ja) 安定度を改善させた周波数ロック・ループ
US7453301B1 (en) Method of and circuit for phase shifting a clock signal
KR100756136B1 (ko) 광대역 주파수 동작범위를 갖는 지연고정루프 회로 및 그위상고정방법
CN1797954B (zh) 时钟信号产生装置及方法
JP2736702B2 (ja) 非同期検出回路
JP3391305B2 (ja) データ・クロック同期回路
JP2002252560A (ja) 位相比較回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110225

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees