JP2736702B2 - 非同期検出回路 - Google Patents
非同期検出回路Info
- Publication number
- JP2736702B2 JP2736702B2 JP2326347A JP32634790A JP2736702B2 JP 2736702 B2 JP2736702 B2 JP 2736702B2 JP 2326347 A JP2326347 A JP 2326347A JP 32634790 A JP32634790 A JP 32634790A JP 2736702 B2 JP2736702 B2 JP 2736702B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- frequency
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、位相同期回路が非同期になったことを検出
する非同期検出回路に利用する。
する非同期検出回路に利用する。
本発明は、特に、ディジタル信号伝送系のPLL（位相
同期ループ）回路を有する信号処理装置の非同期検出回
路に利用する。
同期ループ）回路を有する信号処理装置の非同期検出回
路に利用する。
本発明は、PLL回路の入力信号と、その出力信号を遅
延回路を介して位相補正を行った位相補正信号との位相
差より入出力信号の同期状態および非同期状態を判別す
る非同期検出回路において、 入力信号および位相補正信号をそれぞれ２n個（ｎは
自然数）に分周し、分周されたそれぞれ２n個の分周信
号間の位相比較を行い、その結果により同期状態および
非同期状態の判定を行うようにすることにより、 入力信号にたとえジッタが存在する場合にも正しく安
定に動作するようにしたものである。
延回路を介して位相補正を行った位相補正信号との位相
差より入出力信号の同期状態および非同期状態を判別す
る非同期検出回路において、 入力信号および位相補正信号をそれぞれ２n個（ｎは
自然数）に分周し、分周されたそれぞれ２n個の分周信
号間の位相比較を行い、その結果により同期状態および
非同期状態の判定を行うようにすることにより、 入力信号にたとえジッタが存在する場合にも正しく安
定に動作するようにしたものである。
従来の非同期検出回路は、PLL回路の入力信号と出力
信号とを１個の位相比較器で位相比較して、同期および
非同期の判定を行っていた。
信号とを１個の位相比較器で位相比較して、同期および
非同期の判定を行っていた。
第３図はかかる従来の非同期検出回路の基本的構成を
示す第一従来例のブロック構成図、および第２図はその
具体的回路例の要部を示す第二従来例の回路図である。
示す第一従来例のブロック構成図、および第２図はその
具体的回路例の要部を示す第二従来例の回路図である。
第３図において、PLL回路６の入力信号101と、出力信
号102の位相補正された位相補正信号103とを位相比較器
３で位相比較し、位相比較器３の出力信号108を判定回
路４にて同期および非同期の判定を行い、判定結果信号
109を出力する。
号102の位相補正された位相補正信号103とを位相比較器
３で位相比較し、位相比較器３の出力信号108を判定回
路４にて同期および非同期の判定を行い、判定結果信号
109を出力する。
ここで、遅延回路５は、位相比較器３の動作を確実な
ものとするための位相補正用に挿入する。
ものとするための位相補正用に挿入する。
次に、第４図を用いて各部の動作説明をする。
第４図は、第１図における位相比較器３および判定回
路４の部分を示しており、位相比較器３としてのＤ型の
フリップフロップ９と、フリップフロップ９の出力を平
滑化する平滑回路11と、判定回路としてのコンパレータ
13と、コンパレータ13に一定の基準電圧を与える基準電
圧発生器16とを含んでいる。
路４の部分を示しており、位相比較器３としてのＤ型の
フリップフロップ９と、フリップフロップ９の出力を平
滑化する平滑回路11と、判定回路としてのコンパレータ
13と、コンパレータ13に一定の基準電圧を与える基準電
圧発生器16とを含んでいる。
本第二従来例において、同期状態時、位相比較器であ
るフリップフロップ９へ入力される入力信号101と位相
補正信号103とは、位相差がπ/2［rad］になるように、
第３図に示す遅延回路５で位相補正され、フリップフロ
ップ９の出力信号205は常に一定値を保ち、平滑回路11
で平滑した平滑電圧201は出力信号205に等しい値Ｖ［ボ
ルト］になる。
るフリップフロップ９へ入力される入力信号101と位相
補正信号103とは、位相差がπ/2［rad］になるように、
第３図に示す遅延回路５で位相補正され、フリップフロ
ップ９の出力信号205は常に一定値を保ち、平滑回路11
で平滑した平滑電圧201は出力信号205に等しい値Ｖ［ボ
ルト］になる。
一方、非同期状態時、フリップフロップ９への入力信
号101と位相補正信号103との位相差は確定せず、フリッ
プフロップ９の出力信号205は、周波数差に応じた矩形
波信号となる。平滑回路11を通した矩形波信号の平滑電
圧201は、同期状態の電圧Ｖに対し、V/2［ボルト］にな
る。
号101と位相補正信号103との位相差は確定せず、フリッ
プフロップ９の出力信号205は、周波数差に応じた矩形
波信号となる。平滑回路11を通した矩形波信号の平滑電
圧201は、同期状態の電圧Ｖに対し、V/2［ボルト］にな
る。
コンパレータ13では、同期状態および非同期状態時の
平滑電圧201を、基準電圧発生器16からの基準電圧202で
ある3/4V［ボルト］と比較することにより、平滑電圧20
1の方が高ければ「１」、低ければ「０」を、判定結果
信号110として出力する。
平滑電圧201を、基準電圧発生器16からの基準電圧202で
ある3/4V［ボルト］と比較することにより、平滑電圧20
1の方が高ければ「１」、低ければ「０」を、判定結果
信号110として出力する。
このような従来の非同期検出回路では、入力信号101
にジッタが存在する場合、例えば0.5UIppより大きいジ
ッタにより、フリップフロップ９の出力信号205は同期
状態にもかかわらず、ジッタ周波数に応じた矩形波信号
となる。これはあたかも、非同期状態であるがごとく判
定され、非同期検出回路としての安定な動作ができない
欠点があった。
にジッタが存在する場合、例えば0.5UIppより大きいジ
ッタにより、フリップフロップ９の出力信号205は同期
状態にもかかわらず、ジッタ周波数に応じた矩形波信号
となる。これはあたかも、非同期状態であるがごとく判
定され、非同期検出回路としての安定な動作ができない
欠点があった。
本発明の目的は、前記の欠点を除去することにより、
入力信号にジッタがある場合にも、正しく同期・非同期
の判定を行い、安定な動作を行う非同期検出回路を提供
することにある。
入力信号にジッタがある場合にも、正しく同期・非同期
の判定を行い、安定な動作を行う非同期検出回路を提供
することにある。
本発明は、入力信号を入力し位相制御を行い出力信号
を出力するPLL回路を備えた非同期検出回路において、
前記入力信号を入力して２π/2n（ｎは自然数）ずつ位
相の異なる２n個の第一の分周信号を出力する第一の分
周器と、前記出力信号の位相を補正し同期状態時に前記
第一の分周信号に対して第二の分周信号が相対的にπ/2
の位相差となるような位相補正信号を出力する遅延回路
と、前記位相補正信号を入力し前記第一の分周器と同じ
分周比を有し第二の分周信号を出力する第二の分周器
と、前記第一の分周信号の位相と前記第二の分周信号の
位相とをそれぞれ比較する２n個の位相比較器と、各位
相比較器からの出力信号を入力し前記入力信号および前
記出力信号の同期状態および非同期状態の判別を行い判
別結果信号を出力する判定回路とを備えたことを特徴と
する。
を出力するPLL回路を備えた非同期検出回路において、
前記入力信号を入力して２π/2n（ｎは自然数）ずつ位
相の異なる２n個の第一の分周信号を出力する第一の分
周器と、前記出力信号の位相を補正し同期状態時に前記
第一の分周信号に対して第二の分周信号が相対的にπ/2
の位相差となるような位相補正信号を出力する遅延回路
と、前記位相補正信号を入力し前記第一の分周器と同じ
分周比を有し第二の分周信号を出力する第二の分周器
と、前記第一の分周信号の位相と前記第二の分周信号の
位相とをそれぞれ比較する２n個の位相比較器と、各位
相比較器からの出力信号を入力し前記入力信号および前
記出力信号の同期状態および非同期状態の判別を行い判
別結果信号を出力する判定回路とを備えたことを特徴と
する。
また、本発明は、前記判定回路は、２n個のコンパレ
ータと前記各位相比較器の出力信号を平滑し平滑電圧を
それぞれ各コンパレータの入力の一端に入力する２n個
の平滑回路と、前記各コンパレータの入力の他端に所定
の基準電圧を入力する基準電圧発生器と、前記各コンパ
レータの出力信号の論理和をとり判定結果信号を出力す
る論理和回路とを含むことができる。
ータと前記各位相比較器の出力信号を平滑し平滑電圧を
それぞれ各コンパレータの入力の一端に入力する２n個
の平滑回路と、前記各コンパレータの入力の他端に所定
の基準電圧を入力する基準電圧発生器と、前記各コンパ
レータの出力信号の論理和をとり判定結果信号を出力す
る論理和回路とを含むことができる。
ジッタが存在する入力信号は、第一の分周器で２n個
の分周信号に分周されると、各分周信号に加えられるジ
ッタは1/2nに減少する。
の分周信号に分周されると、各分周信号に加えられるジ
ッタは1/2nに減少する。
従って、入力信号に２n-1UIppのジッタが存在する場
合には各分周信号に加えられるジッタは、0.5UIppにな
り、正しく同期状態を判別できることになる。
合には各分周信号に加えられるジッタは、0.5UIppにな
り、正しく同期状態を判別できることになる。
例えば、ｎ＝１、すなわち２分周の場合には、入力信
号に1.0UPppのジッタが存在しても正しく判別すること
ができる。
号に1.0UPppのジッタが存在しても正しく判別すること
ができる。
また、同期状態時は、２n個の位相比較器の出力信号
のうち必ず一つは同期状態の「１」を出力するので、論
理和回路で各位相比較器の出力信号の論理和をとること
により、正しく安定に同期状態を判別できる。
のうち必ず一つは同期状態の「１」を出力するので、論
理和回路で各位相比較器の出力信号の論理和をとること
により、正しく安定に同期状態を判別できる。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第一実施例を示すブロック構成図
で、本発明の基本的構成を示す。また、第２図は本発明
の第二実施例の要部を示す回路図で、ｎ＝１の場合にお
ける第１図の分周器、位相比較器および判定回路部分の
具体例を示す。
で、本発明の基本的構成を示す。また、第２図は本発明
の第二実施例の要部を示す回路図で、ｎ＝１の場合にお
ける第１図の分周器、位相比較器および判定回路部分の
具体例を示す。
本第一実施例は、入力信号101を入力し位相制御を行
い出力信号102を出力するPLL回路６と、出力信号102の
位相を入力信号に対してほぼπ/2位相差を保持するよう
に補正し位相補正信号103を出力する遅延回路５とを備
えた非同期検出回路において、本発明の特徴とするとこ
ろの、入力信号101を入力して互いに２π/2n（ｎは自然
数）ずつ位相の異なる２n個の第一の分周信号104を出力
する第一の分周器１と、位相補正信号103を入力し第一
の分周器１と同じ分周比を有し第二の分周信号105を出
力する第二の分周器２と、第一の分周信号104の位相と
第二の分周信号105の位相とをそれぞれ比較出力結果を
出力する２n個の位相比較器（１）3a〜（２n）3iと、各
位相比較器（１）3a〜（２n）3iの出力信号106を入力し
入力信号101および出力信号102の同期状態および非同期
状態の判別を行い判定結果信号107を出力する判定回路4
aとを備えている。
い出力信号102を出力するPLL回路６と、出力信号102の
位相を入力信号に対してほぼπ/2位相差を保持するよう
に補正し位相補正信号103を出力する遅延回路５とを備
えた非同期検出回路において、本発明の特徴とするとこ
ろの、入力信号101を入力して互いに２π/2n（ｎは自然
数）ずつ位相の異なる２n個の第一の分周信号104を出力
する第一の分周器１と、位相補正信号103を入力し第一
の分周器１と同じ分周比を有し第二の分周信号105を出
力する第二の分周器２と、第一の分周信号104の位相と
第二の分周信号105の位相とをそれぞれ比較出力結果を
出力する２n個の位相比較器（１）3a〜（２n）3iと、各
位相比較器（１）3a〜（２n）3iの出力信号106を入力し
入力信号101および出力信号102の同期状態および非同期
状態の判別を行い判定結果信号107を出力する判定回路4
aとを備えている。
そして、第２図の第二実施例によると、ｎ＝１の場
合、第一の分周器１ならびに第二の分周器２はそれぞれ
分周信号111および112、ならびに分周信号113を出力す
るＤ型のフリップフロップ７ならびに８で構成され、位
相比較器（１）3aおよび（２n）3iもＤ型のフリップフ
ロップ９および10で構成される。
合、第一の分周器１ならびに第二の分周器２はそれぞれ
分周信号111および112、ならびに分周信号113を出力す
るＤ型のフリップフロップ７ならびに８で構成され、位
相比較器（１）3aおよび（２n）3iもＤ型のフリップフ
ロップ９および10で構成される。
また、判定回路4aは、２個のコンパレータ13および14
と、位相比較器としてのフリップフロップ９および10の
出力信号205aおよび205bを平滑し平滑電圧201aおよび20
1bをそれぞれ各コンパレータ13および14の正転入力端子
に入力する２個の平滑回路11および12と、各コンパレー
タ13および14の反転入力端子に所定の基準電圧202を入
力する基準電圧発生器16と、各コンパレータ13および14
の出力信号203および204の論理和をとり判定結果信号11
4を出力する論理和回路15とで構成される。
と、位相比較器としてのフリップフロップ９および10の
出力信号205aおよび205bを平滑し平滑電圧201aおよび20
1bをそれぞれ各コンパレータ13および14の正転入力端子
に入力する２個の平滑回路11および12と、各コンパレー
タ13および14の反転入力端子に所定の基準電圧202を入
力する基準電圧発生器16と、各コンパレータ13および14
の出力信号203および204の論理和をとり判定結果信号11
4を出力する論理和回路15とで構成される。
次に、第１図を参照して第２図の第二実施例の動作に
ついて説明する。
ついて説明する。
分周器であるフリップフロップ７および８に入力され
る入力信号101と位相補正信号103は、同期状態時、分周
信号111と113との位相差がπ/2、分周信号112と113との
位相差が３π/2、または分周信号111と113との位相差が
３π/2、分周信号112と113との位相差がπ/2になるよう
に、第１図に示す遅延回路５で位相補正されている。
る入力信号101と位相補正信号103は、同期状態時、分周
信号111と113との位相差がπ/2、分周信号112と113との
位相差が３π/2、または分周信号111と113との位相差が
３π/2、分周信号112と113との位相差がπ/2になるよう
に、第１図に示す遅延回路５で位相補正されている。
同期状態時、位相比較器であるフリップフロップ９お
よび10の出力信号205aおよび205bは常に一定値を保ち、
平滑回路11で平滑した平滑電圧201aは出力信号205aに、
平滑電圧201bは出力信号205bに等しい値になる。
よび10の出力信号205aおよび205bは常に一定値を保ち、
平滑回路11で平滑した平滑電圧201aは出力信号205aに、
平滑電圧201bは出力信号205bに等しい値になる。
ここで、２分周器であるフリップフロップ７および８
の不確定性のために、分周信号111と113、ならびに分周
信号112と113との位相差は、π/2［rad］または3/2π
［rad］の種類存在し、従って、フリップフロップ９お
よび10の出力信号205aおよび205bの平滑電圧201aおよび
201bは、Ｖ［ボルト］または０［ボルト］の２値をと
る。例えば、平滑電圧201aがＶ［ボルト］なら、201bは
０［ボルト］、逆に201aが０［ボルト］なら201bはＶ
［ボルト］をとる。
の不確定性のために、分周信号111と113、ならびに分周
信号112と113との位相差は、π/2［rad］または3/2π
［rad］の種類存在し、従って、フリップフロップ９お
よび10の出力信号205aおよび205bの平滑電圧201aおよび
201bは、Ｖ［ボルト］または０［ボルト］の２値をと
る。例えば、平滑電圧201aがＶ［ボルト］なら、201bは
０［ボルト］、逆に201aが０［ボルト］なら201bはＶ
［ボルト］をとる。
このフリップフロップ７および８の不確定性とは、実
施例のフリップフロップはセット端子／リセット端子お
よびそれに準ずるセット／リセット制御信号を持たず
に、電源投入時に出力であるＱおよびその反転出力に
は“0"、“1"のどちらの値が出力されるか確定できない
ことをいう。電源投入後、クロック入力（Ｃ）である10
3および101の立ち上がりにより、その立ち上がる以前の
データ端子（Ｄ）のデータを出力するため、図２のよう
にデータに以前の出力の反転を入力すると、初期値が
“0"か“1"の両方の値を取りうる。１個のフリップフロ
ップを使用した分周器では、クロック入力の立ち上がり
ごとに出力の変化点が生ずることを利用しているので、
フリップフロップの出力反転信号をデータ端子に入力す
ることで、クロック入力の立ち上がりごとに、出力が
“0"、“1"を繰り返し、クロック入力の２倍の周期をも
つ２分周クロック出力となる。ここで、電源投入時のフ
リップフロップ出力の値によって２分周クロックの値が
“0"の値から開始するか“1"の値から開始するのかが決
定するが、前述のようにフリップフロップ出力には電源
投入時不確定性があるため、分周結果にも不確定性が生
じる。
施例のフリップフロップはセット端子／リセット端子お
よびそれに準ずるセット／リセット制御信号を持たず
に、電源投入時に出力であるＱおよびその反転出力に
は“0"、“1"のどちらの値が出力されるか確定できない
ことをいう。電源投入後、クロック入力（Ｃ）である10
3および101の立ち上がりにより、その立ち上がる以前の
データ端子（Ｄ）のデータを出力するため、図２のよう
にデータに以前の出力の反転を入力すると、初期値が
“0"か“1"の両方の値を取りうる。１個のフリップフロ
ップを使用した分周器では、クロック入力の立ち上がり
ごとに出力の変化点が生ずることを利用しているので、
フリップフロップの出力反転信号をデータ端子に入力す
ることで、クロック入力の立ち上がりごとに、出力が
“0"、“1"を繰り返し、クロック入力の２倍の周期をも
つ２分周クロック出力となる。ここで、電源投入時のフ
リップフロップ出力の値によって２分周クロックの値が
“0"の値から開始するか“1"の値から開始するのかが決
定するが、前述のようにフリップフロップ出力には電源
投入時不確定性があるため、分周結果にも不確定性が生
じる。
このようなフリップフロップによる分周回路を用いる
と、２n分周によって生ずる２n通りの位相が存在し、２
n種類の全ての位相に対応しようとする２n個の位相比較
器が必要となる。
と、２n分周によって生ずる２n通りの位相が存在し、２
n種類の全ての位相に対応しようとする２n個の位相比較
器が必要となる。
コンパレータ13および14では平滑電圧201aおよび201b
を基準電圧発生器16からの基準電圧202である3/4V［ボ
ルト］と比較し、平滑電圧の方が電圧が高ければ「１」
を、低ければ「０」を出力信号203および204として出力
する。
を基準電圧発生器16からの基準電圧202である3/4V［ボ
ルト］と比較し、平滑電圧の方が電圧が高ければ「１」
を、低ければ「０」を出力信号203および204として出力
する。
従って、同期状態においては、平滑電圧201aおよび20
1bはどちらか一方が必ず基準電圧202より高い電圧にあ
るため、コンパレータ13および14の出力信号203および2
04のどちらか一方は必ず「１」であり、出力信号203お
よび204の論理和をとる論理和回路15の出力である判定
結果信号114は、常に「１」で、同期の判定を行う。
1bはどちらか一方が必ず基準電圧202より高い電圧にあ
るため、コンパレータ13および14の出力信号203および2
04のどちらか一方は必ず「１」であり、出力信号203お
よび204の論理和をとる論理和回路15の出力である判定
結果信号114は、常に「１」で、同期の判定を行う。
非同期状態時は、位相比較であるフリップフロップ９
および10に入力される分周信号111と113ならびに分周信
号112と113の位相差は確定せず、フリップフロップ９お
よび10の出力信号205aおよび205bは周波数差に応じた矩
形波信号となる。平滑回路11および12を通した矩形波信
号の平滑電圧201aおよび201bは、両方ともにV/2［ボル
ト］になる。コンパレータ13および14で基準電圧202で
ある3/4V［ボルト］とこの平滑電圧201aおよび201bとを
それぞれ比較すると、出力信号203および204はどちらも
「０」となり、出力信号203および204の論理和をとる論
理和回路15の出力である判定結果信号114は「０」で、
非同期の判定を得る。
および10に入力される分周信号111と113ならびに分周信
号112と113の位相差は確定せず、フリップフロップ９お
よび10の出力信号205aおよび205bは周波数差に応じた矩
形波信号となる。平滑回路11および12を通した矩形波信
号の平滑電圧201aおよび201bは、両方ともにV/2［ボル
ト］になる。コンパレータ13および14で基準電圧202で
ある3/4V［ボルト］とこの平滑電圧201aおよび201bとを
それぞれ比較すると、出力信号203および204はどちらも
「０」となり、出力信号203および204の論理和をとる論
理和回路15の出力である判定結果信号114は「０」で、
非同期の判定を得る。
次に、第２図の第二実施例に示す２個の位相比較器を
持つ構成であれば、同期状態時、入力信号101に0.5UIpp
以上のジッタが加わったとしても、1UIpp以下であれ
ば、位相比較器であるフリップフロップ９および10の出
力信号205aおよび205bは矩形波信号にはならず、コンパ
レータ13および14の出力信号203および204のどちらか一
方は必ず「１」であり、判定結果信号114も「１」で、
入力信号101にジッタの無い場合と変わらず、同期の判
定を得ることができる。
持つ構成であれば、同期状態時、入力信号101に0.5UIpp
以上のジッタが加わったとしても、1UIpp以下であれ
ば、位相比較器であるフリップフロップ９および10の出
力信号205aおよび205bは矩形波信号にはならず、コンパ
レータ13および14の出力信号203および204のどちらか一
方は必ず「１」であり、判定結果信号114も「１」で、
入力信号101にジッタの無い場合と変わらず、同期の判
定を得ることができる。
さらに、２n分周を行い、２n個の位相比較器を持つ構
成とすれば、同期状態時は２n個の位相比較器の出力信
号のうち必ず一つは同期状態の「１」を出力しているた
め、入力信号101に２n-1UIpp以下のジッタが加わったと
しても、判定結果は必ず同期状態をとる。
成とすれば、同期状態時は２n個の位相比較器の出力信
号のうち必ず一つは同期状態の「１」を出力しているた
め、入力信号101に２n-1UIpp以下のジッタが加わったと
しても、判定結果は必ず同期状態をとる。
このように、本第一および第二実施例においては、入
力信号のジッタに対しても、安定な動作を行う。
力信号のジッタに対しても、安定な動作を行う。
以上説明したように、本発明によれば、PLL回路の入
力信号の分周結果と出力信号の分周結果とを位相比較し
て同期・非同期の監視を行うため、２n分周を行えば、
同期時の入力信号の最大２n-1UIpp以下のジッタに対し
て耐力をもつ非同期検出回路が実現でき、その効果は大
である。
力信号の分周結果と出力信号の分周結果とを位相比較し
て同期・非同期の監視を行うため、２n分周を行えば、
同期時の入力信号の最大２n-1UIpp以下のジッタに対し
て耐力をもつ非同期検出回路が実現でき、その効果は大
である。
第１図は本発明の第一実施例を示すブロック構成図。 第２図は本発明の第二実施例の要部を示す回路図。 第３図は第一従来例を示すブロック構成。 第４図は第二従来例の要部を示す回路図。 １、２……分周器、３……位相比較器、3a……位相比較
器（１）、3i……位相比較器（２n）、４、4a……判定
回路、５……遅延回路、６……PLL回路、７〜10……フ
リップフロップ、11、12……平滑回路、13、14……コン
パレータ、15……論理和回路、16……基準電圧発生器、
101……入力信号、102……出力信号、103……位相補正
信号、104、105、111、112、113……分周信号、106、10
8……（位相比較器の）出力信号、107、109、110、114
……判定結果信号、201、201a、201b……平滑電圧、202
……基準電圧、203、204……（コンパレータの）の出力
信号、205、205a、205b……（フリップフロップ９、10
の）出力信号。
器（１）、3i……位相比較器（２n）、４、4a……判定
回路、５……遅延回路、６……PLL回路、７〜10……フ
リップフロップ、11、12……平滑回路、13、14……コン
パレータ、15……論理和回路、16……基準電圧発生器、
101……入力信号、102……出力信号、103……位相補正
信号、104、105、111、112、113……分周信号、106、10
8……（位相比較器の）出力信号、107、109、110、114
……判定結果信号、201、201a、201b……平滑電圧、202
……基準電圧、203、204……（コンパレータの）の出力
信号、205、205a、205b……（フリップフロップ９、10
の）出力信号。
Claims (2)
- 【請求項１】入力信号を入力し位相制御を行い出力信号
を出力するPLL回路を備えた非同期検出回路において、 前記入力信号を入力して２π/2n（ｎは自然数）ずつ位
相の異なる２n個の第一の分周信号を出力する第一の分
周器と、 前記出力信号の位相を補正し同期状態時に前記第一の分
周信号に対して第二の分周信号が相対的にπ/2の位相差
となるような位相補正信号を出力する遅延回路と、 前記位相補正信号を入力し前記第一の分周器と同じ分周
比を有し第二の分周信号を出力する第二の分周器と、 前記第一の分周信号の位相と前記第二の分周信号の位相
とをそれぞれ比較する２n個の位相比較器と、 各位相比較器からの出力信号を入力し前記入力信号およ
び前記出力信号の同期状態および非同期状態の判別を行
い判別結果信号を出力する判定回路と を備えたことを特徴とする非同期検出回路。 - 【請求項２】前記判定回路は、２n個のコンパレータと
前記各位相比較器の出力信号を平滑し平滑電圧をそれぞ
れ各コンパレータの入力の一端に入力する２n個の平滑
回路と、前記各コンパレータの入力の他端に所定の基準
電圧を入力する基準電圧発生器と、前記各コンパレータ
の出力信号の論理和をとり判定結果信号を出力する論理
和回路とを含む請求項１に記載の非同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326347A JP2736702B2 (ja) | 1990-11-28 | 1990-11-28 | 非同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326347A JP2736702B2 (ja) | 1990-11-28 | 1990-11-28 | 非同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196817A JPH04196817A (ja) | 1992-07-16 |
| JP2736702B2 true JP2736702B2 (ja) | 1998-04-02 |
Family
ID=18186774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2326347A Expired - Fee Related JP2736702B2 (ja) | 1990-11-28 | 1990-11-28 | 非同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2736702B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4162648B2 (ja) * | 2004-10-12 | 2008-10-08 | 独立行政法人科学技術振興機構 | ロック検出装置及び光フェーズロックループシステム |
-
1990
- 1990-11-28 JP JP2326347A patent/JP2736702B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04196817A (ja) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4741705B2 (ja) | 遅延ロックループのための初期化回路 | |
| JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| US6667643B2 (en) | Delay locked loop with multi-phases | |
| US5406590A (en) | Method of and apparatus for correcting edge placement errors in multiplying phase locked loop circuits | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| US20030071665A1 (en) | Frequency multiplying system having a plurality of output frequencies | |
| US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
| EP0164785A1 (en) | Electric circuit arrangement comprising a phase control-circuit | |
| US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
| JP2736702B2 (ja) | 非同期検出回路 | |
| US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
| JPH07162298A (ja) | デジタル位相コンパレータ | |
| US7170963B2 (en) | Clock recovery method by phase selection | |
| KR19980070455A (ko) | 디지탈데이터의 전송클럭 변환회로 | |
| JP2001021596A (ja) | 二値信号の比較装置及びこれを用いたｐｌｌ回路 | |
| JPH0349319A (ja) | 同期検出方式 | |
| JP3527593B2 (ja) | フェーズド・ロックド・ループ回路 | |
| KR0158660B1 (ko) | 주파수 변환 샘플링 시스템을 위한 클럭 생성기 | |
| KR100223027B1 (ko) | 위상 검출장치 | |
| KR950007458B1 (ko) | 클럭동기회로 | |
| JPH04337924A (ja) | 同期検出回路 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JP2921461B2 (ja) | 位相同期クロック信号生成装置 | |
| JP3151865B2 (ja) | 同期検出回路 | |
| KR100247006B1 (ko) | 영위상에러 빌딩된 디지털프로세서 위상동기루프 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |