[go: up one dir, main page]

JP4694305B2 - 半導体ウエハの製造方法 - Google Patents

半導体ウエハの製造方法 Download PDF

Info

Publication number
JP4694305B2
JP4694305B2 JP2005235648A JP2005235648A JP4694305B2 JP 4694305 B2 JP4694305 B2 JP 4694305B2 JP 2005235648 A JP2005235648 A JP 2005235648A JP 2005235648 A JP2005235648 A JP 2005235648A JP 4694305 B2 JP4694305 B2 JP 4694305B2
Authority
JP
Japan
Prior art keywords
hole
resist
film
semiconductor
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005235648A
Other languages
English (en)
Other versions
JP2007053149A (ja
Inventor
保廣 吉村
直敬 田中
宇紀 青野
昌敏 金丸
義彦 根本
孝洋 内藤
隆 赤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005235648A priority Critical patent/JP4694305B2/ja
Publication of JP2007053149A publication Critical patent/JP2007053149A/ja
Application granted granted Critical
Publication of JP4694305B2 publication Critical patent/JP4694305B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、複数の半導体チップを三次元的に積層するための半導体基板の裏面加工方法に関する。
電子機器の小型化に伴い、搭載される半導体装置も高集積化、小型化する必要がある。そのため、集積回路が搭載された複数の半導体チップを高密度に実装し、高機能なシステムを短期間で実現するシステム・イン・パッケージ技術が注目されており、多様な実装構造が提案されている。特に複数の半導体チップを三次元的に積層し、大幅な小型化を実現できる積層型パッケージの開発が盛んに進められている。
積層した半導体チップ間の電気的接続の方法としては、半導体チップの基材である半導体基板に貫通電極を形成して、集積回路が形成された面と反対側にも電極パッドを形成し、それぞれの半導体チップの電極パッドを、貫通電極を介して接続する方法がある。
半導体装置の製造においては、一般的に前工程と後工程に分類される。前工程は、ウエハ処理工程とも呼ばれ、半導体基板に、各々がスクライブラインによって区画され、かつ各々が集積回路及び複数の電極パッドを有する複数のチップ領域（デバイス領域）を形成する工程である。後工程は、組立工程とも呼ばれ、複数のチップ領域が形成された半導体基板をスクライブラインに沿って分割して複数の半導体チップを形成し、この半導体チップを様々な形態のパッケージにパッケージングする工程である。ここで、半導体装置の製造では、半導体基板を半導体ウエハと呼んだり、プロセス途中のもの、プロセス終了のものも半導体ウエハと呼んでいる。本明細書では、主に、複数のチップ領域が形成された半導体基板のことを半導体ウエハと呼ぶ。
従来の半導体ウエハは、半導体基板の主面（素子形成面、回路形成面）に絶縁層、配線層を複数段積み重ねた構造であるため、製造方法は、半導体基板の片面のみの露光プロセスであった。そのため、上記のような、貫通電極を形成する場合においても、半導体素子を形成する面からの加工であった。
特開２００２−１１０８９７号公報には、半導体素子が形成されたシリコン基板を、素子面側からエッチングしてチップコンタクト孔を形成し、チップコンタクト孔の内面を含む全面にＳｉＯ２膜を形成した後、チップコンタクト孔にシードメタルを形成して、メッキによりチップコンタクト孔を埋めたプラグを形成する方法が記載されている。
また、特開平１０−２２３８３３号公報には、マルチチップ半導体用チップの形成方法が示されており、素子形成後のシリコン基板を素子面からＲＩＥ法のエッチングにて貫通孔を形成し、金属プラグを形成する方法が記載されている。
特開２００２−１１０８９７号公報 特開平１０−２２３８３３号公報
シリコン基板に半導体素子を形成するには、素子形成面の片面露光プロセスによるが、半導体チップを多層積層するためには、貫通電極が必要となる。貫通電極は通常プラズマを使用したドライエッチング法により形成されるが、エッチング深さは、通常の半導体プロセスの数倍以上、例えば２０〜５００マイクロメーターとなり、その分エッチング時間も長くなる。そのため、シリコンウエハに形成された半導体素子へのプラズマの影響が大きくなる。長時間プラズマに暴露されると、シリコン基板表面の温度が上昇したり、プラズマの電界により半導体素子に不良が生じたりして問題である。
また、貫通電極を形成するときに、シリコンウエハに孔を開けた後に、貫通電極とシリコンウエハとを絶縁するため、貫通孔に絶縁膜を形成し、その後、電極プラグを形成するが、電極プラグをシリコンウエハまたは半導体基板の裏面まで連通させるために、裏面をＣＭＰ（ケミカルメカニカルポリッシング）やエッチングで削って厚さを薄くし、電極プラグが露出するようにするが、裏面を削るには時間がかかるため、製造コストを低減するためには問題である。
特開２００２−１１０８９７号公報と特開平１０−２２３８３３号公報には、半導体素子面から、ドライエッチングにより孔を形成して、電極プラグを形成し、裏面から削り込んで、貫通電極を形成する方法が記載されているが、上記したように、半導体素子がプラズマの影響を受けて不良となったり、製造コストがかかるといった問題がある。
上記課題を解決するため、本発明は下記を提案または提供する。
第１の面に半導体素子が形成された半導体基板の第２の面に、フォトリソグラフィ技術により、半導体基板の第１の面に設けられ、素子と電気的に接続した電極パッドの位置と相対する位置に開口を設けるレジストパターンニング工程と、
ドライエッチング装置により開口部の半導体基板をエッチングして孔を形成する工程と、
レジストを除去した後、半導体基板の第２の面に絶縁膜を形成する工程と、
さらに絶縁膜の上にアルミニウム膜を形成する工程と、
フォトリソグラフィ技術により、孔の底面の一部に開口を設けるレジストパターンニング工程の後、エッチングにより孔の底面のアルミニウム膜にパターンニングして開口を設けた後に、レジストを除去する工程と、
エッチングにより、孔底面の絶縁膜と半導体ウエハの第１の面に形成された絶縁膜を除去する工程と、
半導体基板の第２の面に、金属シード層を形成する工程と、
第２の面の金属シード層に、フォトリソグラフィ技術により、孔部を含む部分に開口を有するパターンニング工程と、
メッキにより、孔を含む部分の開口に金属層を堆積させた後、レジストを除去する工程と、
孔を含む部分のパターンに、フォトリソグラフィ技術によりレジストのカバーを設けた後に、金属シード層をエッチングして、パッドと配線を半導体基板の第２の面に形成することを特徴とする半導体ウエハの製造方法を提案するものである。
さらに他の発明は、第１の面に半導体素子が形成された半導体基板の第２の面に、フォトリソグラフィ技術により、半導体基板の第１の面に設けられ、半導体素子と電気的に接続した電極の位置と相対する位置に開口を設けるレジストパターンニング工程と、
ドライエッチング装置により開口部の半導体基板をエッチングして孔を形成する工程と、
レジストを除去した後、半導体基板の第２の面に絶縁膜を形成する工程と、さらにフォトリソグラフィ技術により、孔の底面の一部に開口を設けるレジストパターンニング工程と、
エッチングにより、孔底面の絶縁膜と半導体ウエハの第１の面に形成された絶縁膜を除去した後、レジストを除去する工程と
半導体ウエハの第２の面と孔の内面と底面に、金属シード層を形成する工程と、
第２の面の金属シード層に、フォトリソグラフィ技術により、孔部を含む部分に開口を有するパターンニング工程と、
メッキにより、孔を含む部分の開口に金属層を堆積させた後、レジストを除去する工程と、
孔を含む部分のパターンに、フォトリソグラフィ技術によりレジストのカバーを設けた後に、金属シード層をエッチングして、パッドと配線を半導体ウエハの第２の面に形成する工程とを有する半導体ウエハの製造方法を提案するものである。
さらにその他の発明は、前記の半導体ウエハに孔を形成するドライエッチングは、等方性エッチングの後に異方性エッチングする半導体ウエハの製造方法を提案するものである。
さらにその他の発明は、前記半導体ウエハに形成した孔の開口上部がすり鉢状の形状である半導体ウエハの製造方法を提案するものである。
さらに、前記絶縁膜が二酸化シリコンである半導体ウエハの製造方法を提案するものである。
さらに、前記絶縁膜と除去する工程がドライエッチングである半導体ウエハの製造方法を提案するものである。
さらに、前記絶縁膜を除去する工程がウェットエッチングである半導体ウエハの製造方法を提案するものである。
さらに、上記に記載の半導体ウエハの製造方法で製造した半導体ウエハを分割して半導体チップを形成し、この半導体チップを複数積層した半導体装置を提供するものである。
また、第１の面に半導体素子が形成された半導体基板の第２の面が、半導体素子と電気的に接続した電極と相対する位置に孔を有し、第２の面の孔を含む位置に電極パッドが形成され、孔の壁面に配線が形成され、第１の面の電極と、第２の面の電極パッドが電気的に接続し、孔の開口部がすり鉢状である半導体ウエハを提供する。
さらに、第１の面に半導体素子が形成された半導体基板の第２の面が、第１の面の半導体素子に形成された電極と相対する位置に孔を有し、第２の面の孔を含む位置に電極パッドが形成され、孔の壁面に配線が形成され、孔の底面の一部に絶縁膜の開口が設けられ、第１の面の電極と、第２の面の電極パッドが電気的に接続し、孔の開口部がすり鉢状である半導体ウエハを提供する。
さらに、前記半導体基板の前記第１の面に形成された絶縁膜の前記電極部分の厚みが他の部分よりも薄い半導体ウエハを提供する。
さらに、前記半導体基板の前記第１の面に形成された絶縁膜の前記電極部分に、前記電極と電気的に接続するコンタクトプラグを有する半導体ウエハを提供する。
さらに、前記孔の壁面の配線は、メッキにより形成された半導体ウエハを提供する。
さらに、上記で提案した半導体ウエハの製造方法で製造した半導体ウエハを提供する。
さらに、上記に記載の半導体ウエハを分割して形成された半導体チップを複数積層したことを特徴とする半導体装置を提供する。
本発明によれば、半導体基板の素子面と裏面とを連通する孔の裏面開口部がすり鉢状であるため、裏面にフォトリソグラフィを実施する場合、孔にレジストが充填されやすく、さらに、露光時に孔の底面まで、充分に光が入って露光されるため、孔底面の絶縁膜に開口パターンを形成することができる。これにより、半導体基板の裏面から貫通孔を開け、絶縁膜を形成した後でも、裏面からフォトリソグラフィをかけることが可能となり、裏面と素子面との電気的な接続が可能となる。
さらに、本発明の半導体チップを複数積層する場合、裏面の貫通孔電極の開口部に、対向する半導体チップのバンプを圧入するが、裏面開口部形状がすり鉢状の形状であるため、それぞれの半導体チップに多少の位置ずれが生じても、バンプの先端部がすり鉢形状の範囲に入っていれば、バンプがすり鉢形状にならって、バンプの圧入によるかしめ積層接合ができる。
さらに、半導体基板の裏面からの加工であるため半導体素子がプラズマによる影響を受けず、素子の欠陥が発生しない。また、シリコンウエハの裏面を薄くするための工程がないため、製造コストを低減できる。
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
半導体装置の製造においては、一般的に前工程と後工程に分類される。前工程は、ウエハ処理工程とも呼ばれ、半導体基板に、各々がスクライブラインによって区画され、かつ各々が集積回路及び複数の電極パッドを有する複数のチップ領域（デバイス領域）を形成する工程である。後工程は、組立工程とも呼ばれ、複数のチップ領域が形成された半導体基板をスクライブラインに沿って分割して複数の半導体チップを形成し、この半導体チップを様々な形態のパッケージにパッケージングする工程である。以下の実施例では、主に、半導体装置の製造中の前工程について説明する。
図１〜図８は、本発明の実施例１である半導体ウエハに係わる図であり、
図１は、裏面加工が完了した半導体ウエハの概略構成を示す模式的断面図、
図２は、図１の半導体ウエハの孔部分を拡大した模式的断面図、
図３は、半導体ウエハの保持と薄型化方法を示す模式的断面図、
図４〜図８は、半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
本実施例１の半導体ウエハ１は、図１と図２の拡大図に示すように、半導体基板２の第１の面１ｘに半導体素子（図示せず）と層間絶縁膜３と、半導体素子（図示せず）と接続しており、半導体ウエハ１の外部と電気的接続するための素子面電極４とが形成されている。さらに、半導体基板２の第２の面１ｙには、半導体基板２の第１の面１ｘの層間絶縁膜３まで貫通する孔５、第２の面１ｙと孔５の内面を覆う絶縁膜７、シード層８、コンタクト電極９が形成されている。孔５の開口部分は、すり鉢形状６となっている。シード層８とコンタクト電極９は、孔５の内面全部と孔５の周囲にパターンニングされたパッド９１を有する構造である。絶縁膜７には、絶縁膜開口７１が形成されており、コンタクト電極９と素子面電極４とは、コンタクト部９２で電気的に接続した構造である。さらに、半導体基板２とコンタクト電極９および素子面電極４とは、電気的に絶縁された構造である。
次に、本実施例１の半導体ウエハ１の製造について、図３〜図８を用いて説明する。
既に半導体素子（図示せず）を形成した半導体基板２の裏面を薄型化したり、コンタクト電極９を形成するためには、半導体基板２をそのまま使用しても良いが、図１で示した半導体基板２の厚みを、例えば１０μｍ〜５０μｍ程度にした構造とするためには、加工における半導体基板２のハンドリングが困難になるため、図３(（ｂ），（ｃ）)に示すように、支持基板１０２を半導体基板２と一体にすることにより剛性を高め、加工精度や歩留まりを向上することができる。図３（ａ）は、半導体基板２の初期の断面を示している。
まず、図３（ｂ）に示すように、例えば、石英やガラス、シリコンウエハからなる支持基板１０２と半導体基板２とを接着層１０１を介して貼り合わせる。接着層１０１は、素子面電極４や半導体素子（図示せず）や層間絶縁膜を保護する機能も有している。半導体基板２の裏面加工後には、半導体基板２と支持基板１０２とを引き剥がすため、接着層１０１は、剥離可能な材質である。接着層１０１は、例えば、熱可塑性の接着剤ならば、加熱により軟化させて、貼り合わせ、引き剥がしを行うことができる。また、支持基板１０２を石英やガラスなどにした場合、紫外線硬化樹脂を使って、張り合わせることができる。この場合の剥離は、レーザーによる貼り合わせ面の局所加熱や、全体の加熱によって引き剥がせることが重要である。
次に、半導体基板２の厚みを薄くするために、裏面を削る（図３（ｃ）参照）。削る方法としては、研削、研磨等があるが、薄く削った後の裏面のうねりや粗さが、裏面に形成するコンタクト電極９の精度に影響するため、ドライポリッシュやエッチング、あるいはＣＭＰ（ケミカルメカニカルポリッシング）を実施することが好ましい。削った後の半導体基板２の厚みは、半導体ウエハを複数積層したときの接続安定性や、その後の裏面プロセスの工程時間が短縮化するため、適正厚さとして少なくとも５０μｍ以下、望ましくは３０μｍ以下の厚さとする。また、半導体ウエハ１を多数積層した半導体装置の厚みを薄くするためには、半導体ウエハ１の厚みは薄い方が良い。但し、半導体ウエハを５μｍ以下まで薄くすると、半導体素子にダメージを与えることがあり歩留まりが低下する恐れがある。
次に、図４〜図８を使って具体的な裏面加工プロセスに関して説明する。
まず、図４（ａ）に示すように、半導体基板２１にフォトレジスト２０１を塗布し、フォトリソグラフィ技術により開口２０２を形成する。フォトレジストは、スピンコーティングした。
次に、図４（ｂ）に示すようにＩＣＰ―ＲＩＥ（Inductively coupled plasma-Reactive ion etching）式のドライエッチング装置にて、前記フォトレジスト２０１をマスクとして、開口２０２の半導体基板２１を等方性エッチングし、シリコン孔２０３を形成する。シリコン孔２０３は、等方性エッチングであるため、フォトレジスト２０１の開口２０２よりも外側までエッチングされて、アンダーカット２０４が形成される。このアンダーカット２０４は、後の工程において、必要となるために形成したものである。エッチングガスは、ＳＦ６ガスを使用した。
次に、図４（ｃ）に示すように、フォトレジスト２０１をマスクとして、開口２０２のパターンを前記のドライエッチング装置を使用して、異方性エッチングする。異方性エッチングにより、縦孔２０５が形成される。縦孔２０５の深さは、半導体基板２１の厚み分である。すなわち、縦孔２０５が、層間絶縁膜３に到達するまでエッチングする。通常シリコンのドライエッチングでは、ＳｉＯ２はエッチングされにくく、エッチングマスクとして使うものである。そのため、ＳｉＯ２が主成分である層間絶縁膜３は、エッチングストップ層の働きがある。また、アンダーカット２０４は、孔の中心部分が円筒状にエッチングされるため、すり鉢形状６１となる。
上記のシリコンのドライエッチングは、ＩＣＰ―ＲＩＥ方式に限定するものではなく、同等の性能を有するエッチング装置を使用すれば、加工することができる。
その後、図４（ｄ）に示すように、有機溶剤や酸素アッシングにて、フォトレジスト２０１を除去する。その後、シリコンのエッチング液に漬けて、角部５２、５３のエッジを除去すると同時に孔５１の壁面５４を平滑化する。角部５２、５３を除去する理由は、後の工程で、形成する絶縁膜７２やシード層８１等の膜のエッジ部の被覆性を良くするためである。また、壁面５４の平滑化も、同様に、絶縁膜７２やシード層８１が連続して形成されるようにするために行う。シリコンのエッチング液は、ＫＯＨやＮａＯＨ、ＮＨ４ＯＨあるいは、フッ酸と硝酸の混酸などが使用できる。
次に、図５（ｅ）に示すように、半導体基板２１の孔５１を形成した第２の面１ｙと孔５１の内壁に絶縁膜７２をＣＶＤ（chemical vapor deposition）により形成する。絶縁膜の材質としては、ＳｉＯ２を使用したが、Ｓｉ３Ｎ４やポリイミド樹脂などでも良い。特に、ポリイミド樹脂の場合、感光性のポリイミド樹脂を使用すると、塗布後に孔５１の底面に開口を設けるフォトリソグラフィを１回実施すれば、絶縁膜形成とコンタクト部形成が同時にできるため、絶縁膜エッチング用のマスク形成や除去といった工程がなくなり、プロセス時間の短縮となる。また、絶縁膜の形成方法としては、スパッタやゾルゲル液のコーティングと焼成による方法でも良い。
次に、図５（ｆ）に示すように、Ａｌ膜２０６をスパッタで形成する。形成方法は、蒸着法でも良い。
次に、図５（ｇ）に示すように、レジスト２０７を塗布する。レジストは、孔５１を埋め込むため、厚膜タイプ、例えば厚み５μｍ〜３０μｍのものを使用することが好ましい。このレジスト塗布による孔５１の埋め込み工程において、すり鉢形状６１があるため、レジストが流れ込み易くなっている。すり鉢形状６１が大きいほどレジストが流れ込み易いので、好ましいが、実際には、孔５１による強度低下などを考慮すると、半導体基板２１の厚みの半分程度までの深さが好ましい。さらに、レジストが流れ込んだ後に孔５１に気泡等が残っていると、フォトリソグラフィ工程時の露光で光が廻りにくいため、パターン形成不良となる。そのため、レジスト２０７を塗布した後に、真空チャンバの中に半導体基板２１を入れて、真空脱泡を１０秒から数分程度行う。レジスト２０７の粘度や厚みにもよるが、好ましくは３０秒から２分程度である。
その後、図５（ｈ）に示すように、フォトリソグラフィ工程で、孔５１に埋め込んだレジスト２０７にレジスト孔２０８を形成する。レジスト孔２０８の直径は、孔５１の直径よりも小さくし、孔５１に埋め込んだレジスト２０７を部分的に開口するようにすることが良い。レジスト孔２０８の形成によって、Ａｌ膜２０６にレジスト開口９３が現れる。ここで、すり鉢形状６１を設けたことにより、フォトリソグラフィ工程の露光時において、光が孔５１の底面まで到達し易くなり、レジスト孔２０８をパターンニングすることができる。すり鉢形状６１がない場合は、露光時の光が孔５１の底面まで到達しにくく、露光と現像の条件範囲が小さくなり、好ましくない。また、露光後の現像においても、すり鉢形状６１があれば、液が孔５１の中に浸透し易く、半導体基板２１全体的に均一な現像が可能である。
また、上記のレジスト塗布方法としては、スピンコートが一般的であるが、スプレーコートでも良く。さらに、Ａｌ膜２０６の導電性を利用して、電着フォトレジストを使用する電着塗布法によっても形成できる。電着の場合は、電気的にＡｌ膜２０６の表面にレジストが堆積していくため気泡が入り難く好ましい。
次に、図６（ｉ）に示すように、リン酸を主成分とするＡｌのエッチング液により、レジスト開口９３のＡｌ膜をエッチング除去し、Ａｌ開口２０９を形成して絶縁膜７２を露出させる。ここで、Ａｌのエッチング液としては、１％程度のフッ酸などでも良い。
次に、レジスト２０７を除去した後、図６（ｊ）に示すように、Ａｌ膜２０６をエッチングマスクとして、Ａｌ開口２０９の絶縁膜７２と第１の面１ｘの層間絶縁膜３とを、ドライエッチングにより除去し、絶縁膜開口７１を形成する。この絶縁膜開口７１の形成によりコンタクト部９２が露出する。この場合のドライエッチングには、絶縁膜除去用のドライエッチング装置を使用する。絶縁膜をＳｉＯ２とした場合は、ＣＨＦ３ガスや、Ｃ４Ｆ８ガスを主成分とした、混合ガスを使用する。この、絶縁膜のエッチングマスクとしてＡｌ膜を使うメリットは、Ａｌ膜が誘電材料ではないためプラズマによるチャージアップを効果的に抑制することができ、その結果、絶縁膜のアンダーカットが生じず、高精度に絶縁膜をパターンニングできる点である。
その後、図６（ｋ）に示すように、Ａｌ膜２０６をＡｌのエッチング液により除去する。ただし、素子面電極４の材質がＡｌのエッチング液に溶けないことが必須であるが、一般的には素子面電極４がＡｌ材であっても、素子面電極と基板との間の密着性を良好に確保し、さらに、ＡｌとＳｉとの拡散を防止するためにＴｉやＴｉＮなどの高融点金属膜が形成されているため、Ａｌ膜をエッチングしても、素子面電極が腐食されることはない。また、素子面電極４の材質として、例えば、ＡｕやＰｔ、Ｃｕなどでも良い。
以上、絶縁膜をドライエッチングで除去するためのマスク材としてＡｌ膜を使用した場合を説明したが、これはＡｌ膜に限定するものではなく、レジストや、Ｓｉ膜、Ｓｉ３Ｎ４膜やその他のマスク材となる膜を使用しても良い。
次に、図６（ｌ）に示すように、Ｃｒ膜とＡｕ膜からなるメッキのシード層８１をスパッタにより形成する。絶縁膜の上にＣｒ膜を形成した後に、Ａｕ膜を形成する。Ｃｒ膜を入れずに、ＳｉＯ２の絶縁膜に直接Ａｕ膜を形成した場合は密着性が悪い。そのため、ＳｉＯ２の絶縁膜７２とＡｕ膜との間にＣｒ膜を設ける。Ａｕ膜は、メッキのシードとしての働きがあればよいので薄くても良いが、孔５１の底面のコンタクト部９２まで確実に膜として形成させる必要がある。Ａｕ膜の厚みとしては、０．３〜２μｍ程度あれば良い。また、Ｃｒ膜は、密着性向上のための中間膜であるため、０．０２μｍ〜０．３μｍ程度の厚みがあれば良い。また、Ｃｒ膜の代わりにＴｉ膜を使うことも可能であり、スパッタ装置の特性により、いずれか良好な方を選択することが好ましい。一般的には、Ｔｉの方が膜の応力は小さいため好ましいが、アルカリ洗浄等にたいして弱いため、プロセス上では、Ｃｒの方が扱い易い。
次に、図７（ｍ）に示すように、フォトリソグラフィ技術により、メッキ用レジスト２００をパターンニングして、メッキ用レジスト開口２００ａを形成する。
次に図７（ｎ）に示すように、電気メッキによりＡｕのメッキ膜９４を形成する。Ａｕメッキ膜の厚みは、電気抵抗を考慮して１μｍ以上が好ましいが、実際には、裏面加工完了時の孔５１の内径が所定の値になるように、このメッキ厚みを調整する。Ａｕの電気メッキの代わりに、無電解メッキでも良い。また、メッキの代わりに、図６（ｋ）の工程のＡｕ膜のスパッタにより、形成することも可能である。
次に、図７（ｏ）に示すように、メッキ用レジスト２００を除去する。
次に、図７（ｐ）に示すように、フォトリソグラフィ工程によりレジスト２１２をパターンニングして、レジスト開口２１１を形成し、Ａｕメッキ膜９４からなる第２の面の電極パッドと配線となる部分を保護するためのカバー２１２ａを形成する。
次に、図８（ｑ）に示すように、レジスト開口２１１に露出しているシード層８１のＡｕ膜を、Ａｕのエッチング液で除去し、その後、Ｃｒのエッチング液でＣｒ膜を除去し、開口２１３を形成して、絶縁膜７２を露出させる。Ａｕのエッチング液は、ヨウ素とヨウ化アンモニウムを主成分とする液で、Ｃｒのエッチング液は、硝酸ニセリウムアンモニウムを主成分とする液であるが、その他のエッチング液でも良い。
最後に、図８（ｒ）に示すように、レジスト２１２を除去して、半導体基板２１の裏面加工が完了する。
図９〜図１１は、本発明の実施例２である半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
実施例１では、絶縁膜７２と層間絶縁膜３とを同時にエッチングして、絶縁膜開口７１を設けてコンタクト部９２を露出させたが、本実施例２では、まず層間絶縁膜３を開口し、その後、絶縁膜７２を形成したのちに、コンタクト部９２を露出するプロセスである。
実施例１の図４（ｄ）までの工程と図７（ｍ）以降の工程は、実施例２と同じであるため、説明を省略し、実施例１と異なる工程を図９〜図１１で説明する。また、各工程で実施例１と同じ場合の詳細説明も省略する。
図９（ｅ）に示すように、孔５１を形成した後、Ａｌ膜２０６をスパッタ等で形成する。
次に、図９（ｆ）に示すように、実施例１の図５（ｇ）と同様にレジスト２０７を塗布し、図９（ｇ）に示すように、フォトリソグラフィ技術でレジスト孔２０８を形成して、レジスト開口９３を設ける。
次に、図９（ｈ）に示すように、レジスト開口９３のＡｌ膜をエッチング除去し、Ａｌ開口２０９を形成して層間絶縁膜３を露出させる。
次に、レジスト２０７を除去した後、図１０（ｉ）に示すように、Ａｌ膜２０６をエッチングマスクとして、Ａｌ開口２０９の層間絶縁膜３を、ドライエッチングにより除去し、絶縁膜開口７１を形成し、コンタクト部９２を露出させる。
その後、図１０（ｊ）に示すように、Ａｌ膜２０６を除去する。
次に、図１０（ｋ）に示すように、絶縁膜７２を形成する。
次に、図１０（ｌ）に示すように、フォトリソグラフィ技術と絶縁膜エッチングにより、絶縁膜開口７１を形成する。
次に、図１１（ｍ）に示すように、シード層８２をスパッタ等で形成する。
この後のプロセスは、実施例１の図７（ｍ）以降と同じである。
図１２は、本発明の実施例３である半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
実施例１では、絶縁膜７２と層間絶縁膜３のエッチングマスクとしてＡｌ膜を設けたが、本実施例３では、レジストをエッチングマスクとして使用するプロセスである。本実施例３によれば、Ａｌ膜を形成してパターンニングするフォトリソグラフィおよびＡｌ膜エッチング、Ａｌ膜除去工程を省略できるため、製造時間を短縮することができ、コスト低減には好ましい。
実施例１の図５（ｅ）までの工程と図６（ｋ）以降の工程は、実施例３と同じであるため、説明を省略し、実施例１と異なる工程を図１２で説明する。また、各工程で実施例１と同じ場合の詳細説明も省略する。
図５（ｅ）に示すように、絶縁膜７２を形成した後、図１２（ｇ）に示すように、レジスト２０７を塗布する。
次に、図１２（ｈ）に示すように、レジスト孔２０８を形成し、レジスト開口９３を設ける。
次に、図１２（ｊ）に示すように、ドライエッチングにより、絶縁膜７２と層間絶縁膜３をエッチングし、絶縁膜開口７１とコンタクト部９３を形成する。
次に、レジスト２０７を除去する。この後のプロセスは、図６（ｋ）以降と同じである。
図１３は、本発明の実施例４である半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
実施例２では、層間絶縁膜３のエッチングマスクとしてＡｌ膜を設けたが、本実施例４では、レジストをエッチングマスクとして使用するプロセスである。本実施例４によれば、実施例３と同様、Ａｌ膜の工程を省略できるため、製造時間を短縮することができ、コスト低減には好ましい。
実施例２と同じである実施例１の図４（ｄ）までの工程と実施例２の図１０（ｊ）以降の工程は、実施例４と同じであるため、説明を省略し、実施例２と異なる工程を図１３で説明する。また、各工程で実施例１と同じ場合の詳細説明も省略する。
図１３（ｇ）に示すように、レジスト２０７を塗布する。
次に、図１２（ｈ）に示すように、レジスト孔２０８を形成し、レジスト開口９３を設ける。
次に、図１２（ｊ）に示すように、ドライエッチングにより、層間絶縁膜３をエッチングし、絶縁膜開口７１とコンタクト部９３を形成する。
レジスト２０７を除去する。この後のプロセスは、図１０（ｊ）以降を同じである。
図１４は、本発明の実施例５である半導体ウエハの製造において、裏面加工プロセスを説明するための模式的断面図である。
実施例１では、図７（ｍ）に示すように、メッキ用レジスト２００を設けて、裏面電極パッド部となるところをパターンニングした後に、メッキを実施し、貫通電極とパッド、配線を形成したが、本実施例５では、シード層８１形成後、前面にＡｕメッキを施した後に、貫通電極とパッド、配線をパターンニングするプロセスである。
実施例１の図６（ｌ）までの工程は、実施例５と同じであるため説明を省略し、実施例１と異なる工程を説明する。また、各工程で実施例１と同じ場合の詳細説明も省略する。
図６（ｌ）に示すように、シード層８１を形成した後、図１４（ｍ）に示すように、Ａｕメッキ膜９４を形成する。
次に、図１４（ｎ）に示すように、レジスト２１０を塗布する。
次に、図１４（ｏ）に示すように、フォトリソグラフィ工程によりレジスト２１０をパターンニングして、レジスト開口２１１を形成し、第２の面の電極パッドとなる部分を保護するためのカバー２１２ａを形成する。
次に、図１４（ｐ）に示すように、Ａｕメッキ膜９４とシード層８１のＡｕ膜とを、Ａｕのエッチング液で除去し、その後、Ｃｒのエッチング液でＣｒ膜を除去し、開口２１３を形成して、絶縁膜７２を露出する。
最後に、レジスト２１２を除去して、半導体基板２１の裏面加工が完了する。
図１５は、本発明の実施例６である半導体ウエハの孔部分の模式的断面図である。
実施例１において、図５（ｆ）で形成したＡｌ膜２０６を、図６（ｋ）の工程で除去せずに、その上に、シード層８２を形成した半導体ウエハ１２の断面を示している。Ａｌ膜２０６を除去する工程が省略できるため、プロセス時間が短縮できる。また、素子面電極４の材質としてＡｌを使用することができるため、半導体素子形成においてコストを低減することができる。実施例１との相違は、Ａｌ膜の有無のみで、その他の工程および構成は、実施例１と同じである。さらに、Ａｌ膜とＳｉＯ２絶縁膜７３との密着性を高めるために、Ａｌ膜と絶縁膜７３との間にＣｒ膜あるいはＴｉ膜を形成することも有効である。さらに、他の方法として、Ａｌ膜は除去せずに陽極酸化して孔５１の内壁の絶縁膜７２の一部として残しても良い。
図１６は、本発明の実施例７である半導体ウエハの孔部分の模式的断面図である。
図１６に示すように、実施例１〜６との相違は、素子面電極４の部分の層間絶縁膜３の厚みを薄くし、その分、素子面電極４を厚くした構造である。実施例７によれば、層間絶縁膜３をエッチングで除去する工程時間を短縮することができる。実施例７の構造は、半導体基板に素子面を形成する工程で形成することができ、本発明の裏面の貫通電極加工への影響はない。
図１７は、本発明の実施例８である半導体ウエハの孔部分の模式的断面図である。
図１７に示すように、実施例７との相違は、素子面電極４の厚みが薄いことである。そのため、素子面電極４を形成する工程時間を短縮することができる。
図１８は、本発明の実施例９である半導体ウエハの孔部分の模式的断面図である。
図１８に示すように、実施例１〜８との相違は、素子面電極４の部分の層間絶縁膜３の内部にコンタクトプラグ５００を複数積層した構造で、層間絶縁膜３の内部で、素子面電極４に対向し、半導体基板２１に近いところに内部電極５１０を設けた構造である。コンタクトプラグ５００により、素子面電極４と内部電極５１０は電気的に接続されている。これにより、層間絶縁膜３が厚くても、裏面貫通電極加工時の絶縁膜除去の工程時間を短縮することができる。コンタクトプラグ５００は、層間絶縁膜３を形成する工程で同時に形成できるため、工程アップとならず、また、裏面貫通電極の形成にも影響しない。
図１９は、本発明の半導体ウエハを分割して形成された半導体チップを多数積層した半導体装置の概略構成を示す模式的である。
図１９に示すように、半導体チップ１３ａ、１３ｂ、１３ｃが積層されており、それぞれの半導体チップは、バンプ３００により接続されている。半導体チップの積層前に、あらかじめ、バンプ３００が素子面電極４に形成されており、バンプ３００の先端を孔５１に圧入し、かしめて接続した構造である。半導体チップ１３ｃは、配線基板３０１にバンプを介して接続されている。配線基板の下側には、はんだバンプ３０３が形成されており、外部との接続用に使用される。それぞれの半導体チップと配線基板を積層接合した後に、封止用接着剤３０２にて、半導体チップや、配線基板の間を埋めて、機械的な強度を高め、半導体装置４００の組み立て時のハンドリング性を高めるとともに、外部環境から半導体素子を保護する。
図２０と図２１は、本発明の実施例１１である半導体ウエハを裏面貫通電極側から見た模式的平面図である。
図２０は、半導体ウエハ内の半導体チップの配列を示す模式的平面図、
図２１は、半導体チップの一部を拡大したパッド、配線を示す模式的平面図である。
図２０に示すように、半導体ウエハ１内に複数の半導体チップ１３が整列しており、半導体チップ１３の取れ数は、半導体ウエハ１が大きいほど多い。
図２１に示すように、半導体チップ１３上に、パッド９１が設けられており、パッド９１には、孔５が形成されて、貫通電極となる構造である。半導体チップ１３には、グランド配線４１０や、パッド９１どうしを接続するための配線４１１、４１２が設けられている。
本発明の実施例１である半導体ウエハの概略構成を示す模式的断面図である。 図１の半導体ウエハの孔部分を拡大した模式的断面図である。 半導体基板の保持と薄型化方法を示す模式的断面図である。 本発明の実施例１である半導体ウエハの製造方法を説明するための模式的断面図である。 本発明の実施例１である半導体ウエハの製造方法を説明するための模式的断面図である。 本発明の実施例１である半導体ウエハの製造方法を説明するための模式的断面図である。 本発明の実施例１である半導体ウエハの製造方法を説明するための模式的断面図である。 本発明の実施例１である半導体ウエハの製造方法を説明するための模式的断面図である。 本発明の実施例２である半導体ウエハの製造方法を説明するための模式的断面図である。 本発明の実施例２である半導体ウエハの製造方法を説明するための模式的断面図である。 本発明の実施例２である半導体ウエハの製造方法を説明するための模式的断面図である。 本発明の実施例３である半導体ウエハの製造方法を説明するための模式的断面図である。 本発明の実施例４である半導体ウエハの製造方法を説明するための模式的断面図である。 本発明の実施例５である半導体ウエハの製造方法を説明するための模式的断面図である。 本発明の実施例６である半導体ウエハの孔部分を拡大した模式的断面図である。 本発明の実施例７である半導体ウエハの孔部分を拡大した模式的断面図である。 本発明の実施例８である半導体ウエハの孔部分を拡大した模式的断面図である。 本発明の実施例９である半導体ウエハの孔部分を拡大した模式的断面図である。 本発明の実施例１０である半導体装置の概略構成を示す模式的断面図である。 本発明の実施例１１である半導体ウエハの裏面貫通電極側の模式的平面図である。 本発明の実施例１１である半導体チップの一部を拡大した模式的断面図である。
符号の説明
１、１０、１１…半導体ウエハ、２…半導体基板、３…層間絶縁膜、４…素子面電極、５、５１…孔、６、６１、６２…すり鉢形状、７、７２…絶縁膜、８、８１、８２…シード層、９…コンタクト電極、９４…メッキ膜、３００…バンプ、３０１…配線基板、３０２…封止用接着剤、３０３…はんだバンプ。

Claims (1)

  1. （ａ）第１の面と、前記第１の面とは反対側の第２の面と、前記第１の面に形成された半導体素子及び第１の絶縁膜と、前記第１の面に前記第１の絶縁膜を介して形成され、前記半導体素子と電気的に接続された電極とを有する半導体基板を準備する工程と、
    （ｂ）前記半導体基板の前記第２の面に第１のレジストを形成し、その後、フォトリソグラフィ技術により、前記第１のレジストの前記電極と相対する位置に第１の開口を形成する工程と、
    （ｃ）前記第１のレジストをエッチングマスクとして使用し、ドライエッチング装置により、前記半導体基板の前記第１の開口と相対する部分を等方性エッチングし、その後、異方性エッチングして、前記第１の絶縁膜に達し、開口上部がすり鉢形状の孔を形成する工程と、
    （ｄ）前記第１のレジストを除去した後、前記半導体基板の前記第２の面上及び前記孔内に、前記半導体基板の前記第２の面、前記孔の内壁及び底面に沿う第２の絶縁膜を形成する工程と、
    （ｅ）前記第２の絶縁膜上に、前記半導体基板の前記第２の面、前記孔の内壁及び底面に沿うアルミニウム膜を形成する工程と、
    （ｆ）前記孔内を埋め込むようにして前記半導体基板の前記第２の面及び前記孔内の前記アルミニウム膜上に第２のレジストを形成し、その後、フォトリソグラフィ技術により、前記第２のレジストの前記孔の底面の一部と相対する位置に第２の開口を形成する工程と、
    （ｇ）前記第２のレジストをエッチングマスクとして使用し、前記孔内において、前記アルミニウム膜の前記第２の開口と相対する部分をエッチングして前記アルミニウム膜に第３の開口を形成する工程と、
    （ｈ）前記第２のレジストを除去した後、前記アルミニウム膜をエッチングマスクとして使用し、前記第２及び第１の絶縁膜の前記第３の開口と相対する各々の部分をエッチングにより除去して前記電極に達する第４の開口を形成する工程と、
    （ｉ）前記半導体基板の前記第２の面、前記孔の内面と底面、及び前記第４の開口内に金属シード層を形成する工程と、
    （ｊ）前記半導体基板の前記第２の面の前記金属シード層上に、フォトリソグラフィ技術により、前記孔と相対する位置に第５の開口を有する第３のレジストを形成する工程と、
    （ｋ）メッキにより、前記第５の開口内の前記金属シード層上に金属層を堆積させた後、前記第３のレジストを除去する工程と、
    （ｌ）前記孔を含む部分のパターンに、フォトリソグラフィ技術により第４のレジストのカバーを設けた後に、前記金属シード層をエッチングして、パッドと配線を前記半導体基板の前記第２の面に形成する工程と、
    を有し、
    前記金属シード層として、Ｃｒ膜とＡｕ膜からなる金属シード層を形成し、前記Ａｕ膜を０．３〜２μｍ、前記Ｃｒ膜を、０．０２μｍ〜０．３μｍに形成したことを特徴とする半導体ウエハの製造方法。
JP2005235648A 2005-08-16 2005-08-16 半導体ウエハの製造方法 Expired - Fee Related JP4694305B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005235648A JP4694305B2 (ja) 2005-08-16 2005-08-16 半導体ウエハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005235648A JP4694305B2 (ja) 2005-08-16 2005-08-16 半導体ウエハの製造方法

Publications (2)

Publication Number Publication Date
JP2007053149A JP2007053149A (ja) 2007-03-01
JP4694305B2 true JP4694305B2 (ja) 2011-06-08

Family

ID=37917411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005235648A Expired - Fee Related JP4694305B2 (ja) 2005-08-16 2005-08-16 半導体ウエハの製造方法

Country Status (1)

Country Link
JP (1) JP4694305B2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
JP4937842B2 (ja) 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103178032B (zh) 2007-07-31 2017-06-20 英闻萨斯有限公司 使用穿透硅通道的半导体封装方法
JP4799542B2 (ja) 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP2009181981A (ja) 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP5237648B2 (ja) * 2008-02-05 2013-07-17 スパンション エルエルシー 半導体装置及びその製造方法
JP2009295676A (ja) 2008-06-03 2009-12-17 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP4601686B2 (ja) * 2008-06-17 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8030780B2 (en) 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
JP5596919B2 (ja) * 2008-11-26 2014-09-24 キヤノン株式会社 半導体装置の製造方法
JP5308145B2 (ja) 2008-12-19 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5553504B2 (ja) * 2008-12-26 2014-07-16 キヤノン株式会社 半導体装置の製造方法及び半導体装置
JP5212118B2 (ja) 2009-01-05 2013-06-19 日立金属株式会社 半導体装置およびその製造方法
JP5178569B2 (ja) 2009-02-13 2013-04-10 株式会社東芝 固体撮像装置
JP2010251558A (ja) 2009-04-16 2010-11-04 Toshiba Corp 固体撮像装置
JP5697898B2 (ja) 2009-10-09 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JPWO2011086612A1 (ja) * 2010-01-15 2013-05-16 パナソニック株式会社 半導体装置
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
JP5423572B2 (ja) 2010-05-07 2014-02-19 セイコーエプソン株式会社 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
JP2012039005A (ja) 2010-08-10 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
TW201241941A (en) * 2010-10-21 2012-10-16 Sumitomo Bakelite Co A method for manufacturing an electronic equipment, and the electronic equipment obtained by using the method, as well as a method for manufacturing electronics and electronic parts, and the electronics and the electronic parts obtained using the method
JP5565272B2 (ja) * 2010-10-29 2014-08-06 富士通株式会社 貫通電極基板
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP5810921B2 (ja) 2012-01-06 2015-11-11 凸版印刷株式会社 半導体装置の製造方法
JP2012134526A (ja) * 2012-02-22 2012-07-12 Renesas Electronics Corp 半導体装置
JP2014013810A (ja) 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器
KR20140104778A (ko) 2013-02-21 2014-08-29 삼성전자주식회사 관통전극을 갖는 반도체 소자의 제조방법
KR20150129799A (ko) 2013-03-14 2015-11-20 피에스4 뤽스코 에스.에이.알.엘. 반도체 칩 및 반도체 칩을 가지는 반도체 장치
JP2015002299A (ja) * 2013-06-17 2015-01-05 株式会社ザイキューブ 漏斗状の貫通電極およびその製造方法
JP6309243B2 (ja) * 2013-10-30 2018-04-11 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
JP6363854B2 (ja) * 2014-03-11 2018-07-25 キヤノン株式会社 形成方法、および物品の製造方法
JP2017041539A (ja) * 2015-08-20 2017-02-23 大日本印刷株式会社 金属充填構造体及びその製造方法
JP2019160893A (ja) 2018-03-09 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、半導体装置、電子機器、および製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321545A (ja) * 1995-05-24 1996-12-03 Yamaha Corp 配線形成法
JPH10303198A (ja) * 1997-04-24 1998-11-13 Mitsubishi Electric Corp 半導体装置及びその製造方法とエッチャント
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
WO2004064159A1 (ja) * 2003-01-15 2004-07-29 Fujitsu Limited 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法
JP2005019521A (ja) * 2003-06-24 2005-01-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005101268A (ja) * 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2006237594A (ja) * 2005-01-31 2006-09-07 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321545A (ja) * 1995-05-24 1996-12-03 Yamaha Corp 配線形成法
JPH10303198A (ja) * 1997-04-24 1998-11-13 Mitsubishi Electric Corp 半導体装置及びその製造方法とエッチャント
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
WO2004064159A1 (ja) * 2003-01-15 2004-07-29 Fujitsu Limited 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法
JP2005019521A (ja) * 2003-06-24 2005-01-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005101268A (ja) * 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2006237594A (ja) * 2005-01-31 2006-09-07 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2007053149A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
JP4694305B2 (ja) 半導体ウエハの製造方法
KR100637287B1 (ko) 반도체장치의 제조방법과 이것을 사용한 전자기기
JP4937842B2 (ja) 半導体装置およびその製造方法
US8110900B2 (en) Manufacturing process of semiconductor device and semiconductor device
TWI405321B (zh) 三維多層堆疊半導體結構及其製造方法
JP5183708B2 (ja) 半導体装置およびその製造方法
KR100651115B1 (ko) 반도체 장치 및 그 제조 방법
US9392705B2 (en) Wiring board with through wiring
JP3778256B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20010027011A1 (en) Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment
JP3690407B2 (ja) 半導体装置の製造方法
CN101609828B (zh) 半导体器件以及半导体器件的制造方法
US8546801B2 (en) Semiconductor apparatus manufacturing method and semiconductor apparatus
JP4020367B2 (ja) 半導体装置の製造方法
JP2001189419A (ja) ３次元半導体集積回路装置の製造方法
US20190214555A1 (en) Semiconductor device, and method for manufacturing the same
EP1659092B1 (en) Method for fabricating an electrode in a packaging substrate
KR100616051B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2002110897A (ja) 半導体装置およびその製造方法
JP3698160B2 (ja) 半導体装置の製造方法
JP4708009B2 (ja) 配線基板の製造方法
JP2012134526A (ja) 半導体装置
WO2022104972A1 (zh) 半导体器件及其制作方法
JP3687436B2 (ja) 半導体装置の製造方法
JP2010232685A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100223

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees