[go: up one dir, main page]

JP4799542B2 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP4799542B2
JP4799542B2 JP2007338199A JP2007338199A JP4799542B2 JP 4799542 B2 JP4799542 B2 JP 4799542B2 JP 2007338199 A JP2007338199 A JP 2007338199A JP 2007338199 A JP2007338199 A JP 2007338199A JP 4799542 B2 JP4799542 B2 JP 4799542B2
Authority
JP
Japan
Prior art keywords
electrode
electrode pad
main surface
insulating film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007338199A
Other languages
English (en)
Other versions
JP2009158862A (ja
Inventor
敦子 川崎
美恵 松尾
郁子 井上
昌之 綾部
正博 関口
一真 谷田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007338199A priority Critical patent/JP4799542B2/ja
Priority to EP08868487A priority patent/EP2179444A4/en
Priority to PCT/JP2008/073882 priority patent/WO2009084700A1/en
Priority to KR1020097017810A priority patent/KR101033078B1/ko
Priority to TW097150521A priority patent/TWI387083B/zh
Publication of JP2009158862A publication Critical patent/JP2009158862A/ja
Priority to US12/508,293 priority patent/US7808064B2/en
Application granted granted Critical
Publication of JP4799542B2 publication Critical patent/JP4799542B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、貫通電極及び光透過性支持基板を備えた半導体パッケージに関するものであり、例えばカメラモジュールに関するものである。
電子機器の小型化に伴い、搭載される半導体デバイスも小型化、高集積化される必要がある。１９９０年代後半にはWafer Level Chip Scale Packageの実用化検討が始まっている（例えば、非特許文献１参照）。リード線を廃したフリップチップ方式で半導体チップ表面を下向きにしてバンプにより基板と接合させるというやり方である。
一方、複数の半導体チップを三次元的に積層し、大幅な小型化を実現できる積層型パッケージ（マルチチップパッケージ）の開発も１９９０年代後半から行われており、貫通電極を用いたパッケージが提案されている（例えば、特許文献１参照）。光学素子でウェハレベルＣＳＰ検討が始まるのは２０００年前後からである。非特許文献２には、小柳らによるガラス＋接着層＋イメージセンサ＋貫通電極の構造と実際に作成した断面写真が記載されている。特許文献２にも、貫通電極、光透過性支持基板を備えた光学素子の断面構造が開示されているが、どの貫通電極においても１層の電極パッドが貫通電極の底に存在し、電極パッドが異方性エッチングによりシリコンに形成したビアのストッパーになっている。
ところで、光学素子でウェハレベルＣＳＰを作成する場合、まずウェハ状態で光学素子を作成し、ダイソート(Die Sort)テストによりチップ毎の良否を判定する。この時、光学素子の一番上の層に存在する電極パッドにダイソートテスタの針が当たり、電極パッドに跡が残る。この電極パッドの跡の断面を観察すると、電極パッドは大きく凹状にえぐれている。もし、電極パッドが一層しかなく、この電極パッドをダイソートテストと異方性エッチングのストッパーの両方に利用すると、ダイソートテストで傷が付き薄くなった部分がストッパーとして機能せずに、異方性エッチングが電極パッドを突き破ってしまうという不都合が生じる。
これを回避するためには、ダイソートテストで使用する電極パッドと異方性エッチングのストッパーとして使用する電極パッドを別にする必要がある。特許文献３に、光学素子ではないが、層間絶縁膜の中に２層以上の電極パッドを有し、一番上層の素子面電極と貫通電極形成時の異方性エッチングのストッパーとなる内部電極との間をコンタクトプラグで電気的に接続した構造が記載されている。
ところが、この構造は、内部電極と素子面電極の全面に渡ってコンタクトプラグが存在する非常に強固な構造となっている。この構造では、素子面電極にダイソートテストの針を当てると、電極が強固すぎてシリコン内部にめり込み、素子を破壊してしまう可能性がある。また、針と電極が強く付着してしまうと、針を外す時に電極全体が針に付着したままシリコン基板から外れてしまう可能性がある。
特開平１０−２２３８３３号公報 米国特許第６，４８９，６７５号明細書 特開２００７−５３１４９号公報 日経Micro Devices 1998年4月号P28, P164, P176 International Electron Devices Meeting 1999 Technical Digest pp.879-882
本発明は、半導体基板に貫通電極を形成する際に良好なストッパーとして働き、さらにダイソート等のテスト工程においても良好なテストを行うことができる電極パッドを備えた半導体パッケージを提供することを目的とする。
一実施態様の半導体パッケージは、半導体基板の第１の主面に形成された撮像素子と、前記半導体基板の前記第１の主面に対向する第２の主面上に形成された外部端子と、前記半導体基板に空けられた貫通孔に形成され、前記第１の主面の前記撮像素子と前記第２の主面の前記外部端子とを電気的に接続する貫通電極と、前記半導体基板の前記第１の主面の前記貫通電極上に形成された第１の電極パッドと、前記第１の電極パッド上及び前記半導体基板の前記第１の主面上に形成された層間絶縁膜と、前記第１の電極パッド上に前記層間絶縁膜を介して形成された第２の電極パッドと、前記第２の電極パッド上及び前記層間絶縁膜上に形成され、前記第２の電極パッドの一部分が開口された開口部を有するパッシベーション膜と、前記半導体基板面に垂直な方向から見て前記開口部と重ならない領域において、前記第２の電極パッドと前記第１の電極パッドとの間に接続形成されたコンタクトプラグとを具備し、前記第１の電極パッドは、前記半導体基板に前記貫通電極を形成する際に、前記層間絶縁膜をエッチングしないためのストッパー膜であり、前記第２の電極パッドは、ダイソートにおいて針が接触される電極パッドであることを特徴とする。
この発明によれば、半導体基板に貫通電極を形成する際に良好なストッパーとして働き、さらにダイソート等のテスト工程においても良好なテストを行うことができる電極パッドを備えた半導体パッケージを提供することが可能である。
以下、図面を参照して本発明の実施形態について説明する。ここでは、半導体パッケージとしてカメラモジュールを例に取る。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［第１実施形態］
まず、本発明の第１実施形態のカメラモジュールについて説明する。
図１は、第１実施形態のカメラモジュールの構成を示す断面図である。撮像素子（図示せず）が形成されたシリコン半導体基板（撮像素子チップ）１０の第１の主面上には、接着剤３１を介して光透過性支持基板、例えばガラス基板２１が形成されている。ガラス基板２１上には接着剤３３を介してＩＲ（赤外線）カットフィルタ３２があり、ＩＲカットフィルタ３２上には接着剤３４を介して撮像レンズ６０を含むレンズホルダー６１が被せられ、これらを接着することによりカメラモジュールを形成している。また、シリコン半導体基板１０の第２の主面上には外部端子、例えばハンダボール２５が形成されている。半導体基板１０およびガラス基板２１の周囲には遮光兼電磁シールド３６が配置され、この遮光兼電磁シールド３６は接着剤３５でレンズホルダー６１と接着されている。その後、例えばシリコン半導体基板１０は、樹脂あるいはセラミックからなる実装基板６２上にハンダボール２５を介して直接実装(ＣＯＢ: Chip On Board)される。
次に、図１におけるシリコン半導体基板１０とガラス基板２１の断面構造を詳細に説明する。
図２は、カメラモジュールにおけるシリコン半導体基板１０とガラス基板２１の部分を拡大した断面図である。カメラモジュールは、撮像素子１２が形成された撮像画素部と、この撮像画素部から出力された信号を処理する周辺回路部とを有する。
カメラモジュールの撮像画素部は、以下のような構成を有する。シリコン半導体基板１０の第１の主面には、素子分離絶縁層としてのＳＴＩ(Shallow Trench Isolation)１１と、ＳＴＩ１１にて区画された素子領域が配置されている。素子領域には、フォトダイオード及びトランジスタを含む撮像素子１２が形成されている。撮像素子１２が形成された第１の主面上には、層間絶縁膜１３が形成されている。さらに、層間絶縁膜１３中には配線１４が形成されている。
層間絶縁膜１３上には、パッシベーション膜１５が形成され、パッシベーション膜１５上にはベース層１６が形成されている。ベース層１６上には、撮像素子１２に対応するようにカラーフィルタ１７がそれぞれ配置されている。カラーフィルタ１７上にはオーバーコート１８が形成され、オーバーコート１８上には撮像素子１２（カラーフィルタ１７）に対応するようにマイクロレンズ１９がそれぞれ形成されている。さらに、マイクロレンズ１９上は空洞２０となり、この空洞２０上には光透過性支持基板（透明基板）、例えばガラス基板２１が配置されている。
前述した各部は、例えば以下のような材料からなる。ＳＴＩ１１はＳｉＯ２からなり、層間絶縁膜１３はＳｉＯ２あるいはＳｉＮからなる。配線１４はアルミニウム（Ａｌ）からなり、カラーフィルタ１７はアクリル樹脂からなり、マイクロレンズ１９はスチレン系樹脂からなる。
カメラモジュールの周辺回路部には、以下のような貫通電極及び電極パッドが形成されている。シリコン半導体基板１０には、第１の主面に対向する第２の主面から第１の主面まで貫通孔が空けられている。貫通孔の内面上及び第２の主面上には、絶縁膜２２が形成されている。絶縁膜２２上には導電体層２３が形成されている。導電体層２３上には保護膜、例えばソルダーレジスト２４が形成されている。さらに、導電体層２３上のソルダーレジスト２４の一部が開口され、露出された導電体層２３上には、ハンダボール２５が形成されている。
ソルダーレジスト２４は、例えばフェノール系樹脂、あるいはポリイミド系樹脂、アミン系樹脂などからなる。ハンダボール２５には、例えばＳｎ−Ｐｂ(共晶)、あるいは９５Ｐｂ−Ｓｎ(高鉛高融点半田)、Ｐｂフリー半田として、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕなどが用いられる。
また、シリコン半導体基板１０の第１の主面上には、層間絶縁膜１３が形成されている。貫通孔に形成された導電体層２３は第１の主面まで達しており、この導電体層２３上には内部電極（第１電極パッド）２６が形成されている。内部電極２６は、撮像素子１２あるいは周辺回路部に形成された周辺回路（図示しない）に電気的に接続されている。これにより、貫通孔に形成された貫通電極は、ハンダボール２５と撮像素子１２あるいは周辺回路とを電気的に接続している。
さらに、内部電極２６上には、層間絶縁膜１３を介して素子面電極（第２電極パッド）２７が形成されている。内部電極２６と素子面電極２７間の層間絶縁膜１３内には、これら電極間を電気的に接続するコンタクトプラグ２８が形成されている。素子面電極２７は、コンタクトプラグ２８、内部電極２６を介して電圧の印加及び信号の読み出しなどに使用される。特に、ダイソートテスト時に、素子面電極２７に針が当てられる。
素子面電極２７上には、パッシベーション膜１５が形成されている。パッシベーション膜１５上にはベース層１６が形成され、ベース層１６上にはオーバーコート１８が形成されている。さらに、オーバーコート１８上には、スチレン系樹脂層２９が形成されている。素子面電極２７上に形成された、これらパッシベーション膜１５、ベース層１６、オーバーコート１８、及びスチレン系樹脂層２９が開口されて、パッド開口部３０が形成されている。
スチレン系樹脂層２９上及び素子面電極２７上には、接着剤３１を介してガラス基板２１が形成されている。なお、接着剤３１はパターニングされており、撮像素子１２上（マイクロレンズ１９上）には配置されていない。
このような構造において、前述したコンタクトプラグ２８は、シリコン基板１０面に垂直な方向でパッド開口部３０または貫通電極と重ならない位置に配置されている。
次に、第１実施形態のカメラモジュールにおける貫通電極と電極パッド部分について詳細に説明する。図３は、カメラモジュールにおける貫通電極と電極パッド部分を拡大した断面図であり、図４はパッド開口部側から見た貫通電極と電極パッド部分の平面図である。なお、図３，図４では、層間絶縁膜１３上に形成されるパッシベーション膜１５までを図示し、パッシベーション膜１５上に形成される部材は省略している。
シリコン半導体基板１０には、第２の主面から第１の主面まで達する貫通孔が存在する。貫通孔の表面には、シリコン基板１０と導電体層２３との絶縁を取るための絶縁膜２２が存在する。
貫通電極の製造方法を以下に簡単に述べる、まず、シリコン基板１０に貫通孔を加工し、次に貫通孔に絶縁膜２２を形成する。その後、内部電極２６とシリコン基板１０との間に存在する絶縁膜と絶縁膜２２を同時に加工する。このため、絶縁膜でできたプラトーが存在する。シリコン基板１０の加工で形成された層間絶縁膜１３側の加工孔（貫通孔）を４０とし、絶縁膜２２の加工で形成された加工孔を４１とする。すると、図３，図４に示すように、加工孔４１は加工孔４０の中に必ず存在し、加工孔４０はパッド開口部３０の中に必ず存在する。
コンタクトプラグ２８は、図４に示すように、素子面電極２７のパッド開口部３０以外の領域と内部電極２６との間に形成されている。言い換えると、コンタクトプラグ２８は、シリコン基板１０面に垂直な方向から見てパッド開口部３０と重ならない、素子面電極２７と内部電極２６との間に形成されている。また、コンタクトプラグ２８は、シリコン基板１０面に垂直な方向から見て貫通孔（貫通電極）４０と重ならない、素子面電極２７と内部電極２６との間に形成されている。
貫通電極の導電体層２３は、内部電極２６のシリコン基板１０側表面から絶縁膜１３の一部、絶縁膜２２表面、さらにシリコン基板１０の第２の主面まで延びている。導電体層２３上にはソルダーレジスト２４が存在し、ソルダーレジスト２４の一部が開口されて、導電体層２３と接合する位置にハンダボール（図示しない）２５が形成されている。
前述した構造を有する第１実施形態によれば、ダイソートテストにより素子面電極（第２電極パッド）２７に針が当たり、素子面電極２７に傷が付き薄くなったり、破れたりなど、素子面電極２７が破損した場合でも、シリコン基板１０に形成された貫通孔底部の絶縁膜を除去する工程での異方性エッチングにおいて、内部電極２６をエッチングストッパーとして使用することができる。このため、異方性エッチングにおいてエッチング剤が内部電極（電極パッド）２６を突き破ってしまうという不具合の発生を防止できる。
また、内部電極２６と素子面電極２７間の全体にわたってコンタクトプラグ２８が存在すると、ダイソートテストにより素子面電極２７に針を当てたとき、電極間が強固すぎるため、素子面電極２７あるいは内部電極２６の一部がシリコン基板１０の内部に入り込み、カメラモジュールを破壊してしまう可能性があった。また、針と素子面電極２７及び内部電極２６とが強く付着してしまうと、針を離すときにこれら電極がシリコン基板１０から剥離してしまう可能性があった。第１実施形態では、内部電極２６と素子面電極２７間の全体にわたってコンタクトプラグ２８が形成されず、パッド開口部の上方から見てパッド開口部３０あるいは貫通電極以外の内部電極２６と素子面電極２７間にコンタクトプラグ２８を配置しているため、これら電極間が強固になることはない。したがって、前述した不具合、すなわち素子面電極２７あるいは内部電極２６の一部がシリコン基板１０の内部に入り込み、カメラモジュールを破壊してしまう不具合や、針を離すときに素子面電極２７や内部電極２６がシリコン基板１０から剥離してしまうといった不具合を低減することができる。
なおここでは、電極パッド（内部電極２６、素子面電極２７）が２個配置された例を示したが、電極パッドは少なくとも２個以上配置されていれば良い。例えば、内部電極２６と素子面電極２７間の層間絶縁膜１３内に、１個あるいは複数個の電極パッドが配置されていても良い。またここでは、層間絶縁膜１３内に配線１４が３層形成された例を示している。
また、素子面電極２７上のパッド開口部３０では、パッシベーション膜１５の開口端と、ベース層１６、オーバーコート１８、及びスチレン系樹脂層２９の開口端との位置が異なり段差が付いているが、これらの開口端の位置が一致するように形成されていても良い。また、オーバーコート１８の開口端と、スチレン系樹脂層２９の開口端との位置に段差があっても良いし、段差がなくても良い。さらに、素子面電極２７上のパッシベーション膜１５、ベース層１６、オーバーコート１８、及び樹脂層２９を開口してパッド開口部３０を形成した例を示したが、これらの膜を開口せず、パッド開口部を形成しない構造であっても良い。
次に、本発明の第１実施形態のカメラモジュールの製造方法について説明する。図５は、第１実施形態のカメラモジュールの製造方法を示すプロセスフローである。図６〜図１０は、カメラモジュールにおける電極パッドを含むチップの一部の断面構造を示しているが、ウェハ全面の加工を表現している。
まず、図６に示すように、シリコン半導体基板（ウェハ）１０に固体撮像デバイスを形成する（ステップＳ１）。すなわち、シリコン基板１０上に、フォトダイオード及びトランジスタを含む撮像素子１２を形成する。さらに、シリコン基板１０上に、内部電極２６、層間絶縁膜１３、素子面電極２７、カラーフィルタ１７、マイクロレンズ１９を形成する。続いて、撮像素子１２を含む各チップに対してダイソートテストを行い、各チップが正常に動作するか否かを検査する（ステップＳ２）。ダイソートテストでは、素子面電極２７にテスターの針が当てられる。
次に、シリコン基板１０の第１の主面（素子形成面）側に接着剤３１をスピンコート法あるいはラミネート法により形成する。接着剤３１は、接着機能と共に、リソグラフィによってパターニングできる機能およびパターニング形状を保つ機能を有している。シリコン基板１０上に形成された接着剤３１は、リソグラフィにより撮像素子１２上は抜くように、すなわち形成されないようにパターニングを行う（ステップＳ３）。その後、接着剤３１が付いたシリコン基板１０を、ガラス基板２１と貼り合わせる（ステップＳ４）。
その後、バックグラインド等により、シリコン基板１０を第２の主面側から削って薄くしていく（ステップＳ５）（図７参照）。バックグラインド後のシリコン表面には削じょう痕が残っており、その凹凸は数μｍ〜１０μｍに及ぶ。このまま、次のリソグラフィとＲＩＥの工程に進むと、リソグラフィ不良、ＲＩＥ不良を起こす恐れがある。そこで、ＣＭＰ（Chemical Mechanical Polish）やウェットエッチングなどにより、第２の主面の表面を平坦化することが望ましい。
また、シリコン基板１０の厚さのバラつきは、平均値±５μｍ以内に収める必要がある。もし、面内でシリコン基板の厚さにバラつきがあると、次のＲＩＥ工程で、シリコンが厚い部分ではエッチング不足が生じ、シリコンが薄い部分では底部にノッチングと呼ばれるえぐれが生じることになる。
次に、シリコン基板１０の第２の主面上にレジストを塗布し、シリコン基板１０の第１の主面のパッド開口部３０と対応する位置にリソグラフィにより開口を行う（ステップＳ６）。このとき、第１の主面の上にある合わせマーク（図示せず）に対して、第２の主面の開口の合わせを行うことになるので、両面アライナ、両面ステッパなどの手段を用いることが必要になる。次に、パターニングしたレジストをマスクとして貫通孔の形成を行う（ステップＳ７）（図８参照）。
まず、シリコン基板１０のシリコンだけをＲＩＥによりエッチングしていく。ところで、撮像素子１２やトランジスタを形成するシリコンデバイスプロセスは、通常、ウェル形成、ＳＴＩ（Shallow Trench Isolation）形成、ソース/ドレイン形成、ゲート/電極形成、配線形成の順番で進んでいく。ここで、ＳＴＩ形成において、ある大きさ以上のシリコンの丘も浅いトレンチも形成することは望ましくない。これは、ＣＭＰ時に大きなサイズのシリコンの丘が存在すると、ＣＭＰ残りがその丘の上で発生したり、大きなサイズの浅いトレンチが存在すると、その中での削り過ぎが発生したりする。このためどちらの場合も、次のリソグラフィ工程での合わせズレや、上層のメタル配線の配線切れなどを引き起こしてしまう可能性がある。そこで、通常、電極パッドなどのように巨大なパターンを形成する部分のシリコン基板には、ダミーのＳＴＩを形成している。
しかし、貫通電極を形成する場合は、電極パッドの下にはＳＴＩを配さないことが重要である。これは、シリコンのＲＩＥと絶縁膜のＲＩＥでガス種類が異なり、もし、シリコンのＲＩＥ時に、シリコン中に絶縁膜のパターンがあると、そこでエッチング不良を起こして剣山状のエッチング残りを形成してしまう恐れがあるからである。ＳＴＩのＣＭＰ時にどうしても電極パッド下にＣＭＰ残りが発生する場合には、残りが生じる部分をリソグラフィで開口して、先に一部ウェットなどによりエッチングした後にＣＭＰを行い、ＣＭＰ残りを無くすなどの方法を行う必要がある。
また、ＲＩＥで形成されるシリコン基板の貫通孔の形状は、第２の主面の開口部から奥に行くに従って徐々に狭くなっていくテーパー形状が望ましい。もし、ノッチングやボーイング形状が生じて逆向きのテーパーが形成されると、次のＣＶＤによる絶縁膜の形成不良やスパッタによるメタルシード層の形成不良を発生させる原因となる。
シリコンのＲＩＥ時のストッパーになるのは、層間絶縁膜１３の中でシリコン基板１０に直に接している層あるいはシリコン基板上に形成されたゲート絶縁膜などである。続いて、アッシングとウェット洗浄によりレジストの剥離を行う（ステップＳ８）。なお好ましくは、シリコンのＲＩＥの後、あるいはレジスト剥離の後に、ＨＦ系のウェット洗浄を行い、ＲＩＥ残渣の除去を行うことが望まれる。
次に、ＣＶＤ（Chemical Vapor Deposition）などの方法により、第２の主面全面にＳｉＯ２、ＳｉＯＮ、ＳｉＮなどの絶縁膜２２を形成する（ステップＳ９）（図８参照）。
次に、再度、レジストを塗布し、シリコン基板の貫通孔の底部のみをリソグラフィで開口して（ステップＳ１０）、レジストをマスクとして絶縁膜２２のＲＩＥを行う（ステップＳ１１）。絶縁膜２２のＲＩＥでは、先に形成したＣＶＤ絶縁膜とシリコンデバイスプロセスで形成したシリコン基板１０と内部電極２６との間にある全ての絶縁膜をエッチングする。このとき、絶縁膜のＲＩＥ時のストッパーとなるのは、内部電極２６である。
続いて、アッシングとウェット洗浄によりレジストを剥離する（ステップＳ１２）。なお、内部電極２６の表面が数ｎｍ〜数十ｎｍ程度酸化されている可能性があるので、アルカリ系のウェットエッチングにより若干エッチングすることが望ましい。
次に、スパッタにより絶縁膜２２上及び内部電極２６上にメタルシード層を形成する（ステップＳ１３）。スパッタプロセスにおいて、まず逆スパッタにより内部電極２６の表面の酸化層を除去することが望ましい。続けて、Ｔｉ、Ｃｕなどのメタルシードのスパッタを行う。なお、内部電極２６表面のコロージョン発生を防止するために、絶縁膜２２のＲＩＥとメタルシードスパッタの間の時間は願わくば３時間以内、長くても２４時間以内で行うことが必要である。
次に、第２の主面上の電極パターニングのためにレジストを塗布し、電極を形成しない部分のみにレジストを残すようにリソグラフィによりパターニングを行う（ステップＳ１４）。次に、電界めっき等によりメタルシード層にメッキを行い、貫通電極及び配線の形成を行う（ステップＳ１５）。その後、ウェットエッチングなどの方法でレジストを剥離する（ステップＳ１６）。続いて、ウェット洗浄などによりメタルシードのエッチングを行って、貫通電極及び配線以外の領域は絶縁膜２２を露出させる（ステップＳ１７）（図９参照）。なお、先に全面に電界めっきを行い、その後、リソグラフィとエッチングにより貫通電極及び配線を形成する方法も考えられるが、このやり方だと使用するめっき液の量が多くなり高価なプロセスとなってしまう。
次に、第２の主面の全面にソルダーレジスト２４をスピンコート等の方法で形成する。さらに、ハンダボール２５を載せる領域のみ、リソグラフィによりソルダーレジスト２４の開口を行う（ステップＳ１８）。その後、導通チェックを行い（ステップＳ１９）、ソルダーレジスト２４の開口部分の導電体層２３上にハンダボール２５を載せる（ステップＳ２０）（図１０参照）。
最後に、シリコン基板１０をダイシングにより個片化し（ステップＳ２１）、ピックアップ（ステップＳ２２）、レンズ搭載（ステップＳ２３）、及び画像チェック（レンズ調整）（ステップＳ２４）を行う。以上により、カメラモジュールを梱包し（ステップＳ２５）、カメラモジュールの製造を終了する。
本発明の実施形態では、光透過性支持基板としてガラス基板を用いているが、各種レジストの硬化やＣＶＤで１００℃〜２００℃の温度が加えられる。そのため、シリコンとガラスの熱膨張係数が異なると、シリコン基板１０のクラック発生や破壊などが生じてしまう。このため、極力、シリコンと熱膨張係数が同等のガラスを用いる必要がある。また、通常、シリコンと熱膨張係数が同程度のガラスは絶縁物で抵抗が高い。しかし、ＲＩＥ装置、アッシャー装置、スパッタ装置などでは、処理中のサンプルの保持をメカニカルチャックではなく静電チャックにより行う。その場合、ガラス基板では静電チャックで保持できないという不都合が生じる。これを回避するために、ガラスの表面に導電性のフィルム、板などを接着したり、導電性の液体をスピンコートしたりする必要が生じる場合がある。
以上説明したように第１実施形態によれば、ダイソートテストにより素子面電極（第２電極パッド）２７に針が当たり、素子面電極２７が破損した場合でも、シリコン基板１０に形成された貫通孔底部の絶縁膜を除去する異方性エッチングにおいて、内部電極２６をエッチングストッパーとして使用することができる。このため、異方性エッチングにおいてエッチング剤が内部電極２６を突き破って層間絶縁膜１３を浸食するといった不具合の発生を防止できる。
また、第１実施形態では、内部電極２６と素子面電極２７間の全体にわたってコンタクトプラグ２８が形成されず、シリコン基板１０面に垂直な方向から見てパッド開口部３０あるいは貫通電極と重ならない領域において、素子面電極２７と内部電極２６間にコンタクトプラグ２８を配置しているため、これら電極間が強固になることはない。したがって、素子面電極２７あるいは内部電極２６の一部がシリコン基板１０の内部に入り込み、カメラモジュールを破壊してしまう不具合や、針を離すときに素子面電極２７や内部電極２６がシリコン基板１０から剥離してしまうといった不具合を低減することができる。
［第２実施形態］
次に、本発明の第２実施形態のカメラモジュールについて説明する。前記第１実施形態における構成と同様の部分には同じ符号を付してその説明は省略する。
図１１は第２実施形態のカメラモジュールにおける貫通電極と電極パッド部分を拡大した断面図であり、図１２はパッド開口部側から見た貫通電極と電極パッド部分の平面図である。なお、図１１，図１２では、層間絶縁膜１３上に形成されるパッシベーション膜１５までを図示し、パッシベーション膜１５上に形成される部材は省略している。
第２実施形態では、図１２に示すように、シリコン基板１０の加工孔５０、絶縁膜２２の加工孔５１の形状を四角形状としている。その他の構成及び効果については前述した第１実施形態と同様である。
［第３実施形態］
次に、本発明の第３実施形態のカメラモジュールについて説明する。前記第１実施形態における構成と同様の部分には同じ符号を付してその説明は省略する。図１３は、第３実施形態のカメラモジュールにおける貫通電極と電極パッド部分を拡大した断面図である。
第３実施形態では、図１３に示すように、内部電極２６と素子面電極２７間の層間絶縁膜１３内に中間電極（第３電極パッド）４２が形成されている。すなわち、第３実施形態は、層間絶縁膜１３中に形成された電極層の数が３層であり、電極パッド領域に３層の電極パッドが配置された構造を有している。
このような構造を有する第３実施形態では、ダイソートテストにより素子面電極２７に針が当たり、素子面電極２７が破損した場合でも、素子面電極２７下に中間電極４２が配置されているため、針による破損が中間電極４２下の内部電極２６まで達することはなく、内部電極２６をエッチングストッパーとして使用することができる。その他の構成及び効果については前述した第１実施形態と同様である。
本発明の実施形態の電極パッド構造を用いることにより、図４に示すように良好なＲＩＥにおけるストップ性能とダイソートテスト性を備えた半導体パッケージを実現することができる。また、貫通電極幅は数十μｍと広く、それに比較して層間絶縁膜１３の厚さは数μｍと非常に薄い。そこで、接着剤３１に直接、接する電極パッド部分はたわむ可能性がある。その場合、接着剤３１と接する電極パッド、直下にコンタクトプラグ２８が存在すると、たわむ力が加わった時にコンタクトプラグが破壊されてしまう懸念がある。本発明の実施形態を用いることにより、電極パッドのたわみによる不具合も回避される。
なお、前述した実施形態では、シリコン基板への貫通電極の形成工程において、レジストパターンを用いて貫通孔底部における絶縁膜のエッチングを行ったが、レジストパターンを用いずに全面の異方性エッチングによって、貫通孔底部における絶縁膜のエッチングを行っても良い。以下に、これらの工程を詳述する。
図１４〜図１８は、前記実施形態で示したシリコン基板への貫通電極の形成工程を示す断面図である。なお、図においてシリコン基板１０の上面が第２の主面を示し、下面が第１の主面を示す。図１４に示すように、シリコン基板１０に貫通孔４３を形成し、続いて図１５に示すように、貫通孔４３内及び第２の主面上に絶縁膜２２を形成する。
その後、図１６に示すように、絶縁膜２２上にレジスト４４を塗布し、図１７に示すように、フォトリソによりレジスト４４をパターニングする。そして、図１８（差し替え）に示すように、レジスト４４を用いて、貫通孔底部の絶縁膜２２，１３のエッチングを行う。その後は、レジスト４４を剥離し、絶縁膜２２上及び貫通孔底部の内部電極２６上に導電体層２３を形成する。
また、前述したように、レジストを用いない異方性エッチングによって貫通孔底部における絶縁膜のエッチングを行っても良い。図１９〜図２１は、シリコン基板１０への貫通電極の形成工程を示す断面図である。
図１９に示すように、シリコン基板１０に貫通孔４３を形成する。このとき、第１の主面上の絶縁膜１３もエッチングしておく。続いて、図２０に示すように、貫通孔４３内及び第２の主面上に絶縁膜２２を形成する。その後、異方性エッチングにより、貫通孔底部の内部電極２６上の絶縁膜２２を除去する。その後は、絶縁膜２２上及び貫通孔底部の内部電極２６上に導電体層２３を形成する。
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
本発明の第１実施形態のカメラモジュールの構成を示す断面図である。 第１実施形態のカメラモジュールにおけるシリコン半導体基板とガラス基板の部分を拡大した断面図である。 第１実施形態のカメラモジュールにおける貫通電極と電極パッド部分を拡大した断面図である。 第１実施形態のカメラモジュールにおけるパッド開口部側から見た貫通電極と電極パッド部分の平面図である。 第１実施形態のカメラモジュールの製造方法を示すプロセスフローである。 第１実施形態のカメラモジュールの製造方法を示す第１工程の断面図である。 第１実施形態のカメラモジュールの製造方法を示す第２工程の断面図である。 第１実施形態のカメラモジュールの製造方法を示す第３工程の断面図である。 第１実施形態のカメラモジュールの製造方法を示す第４工程の断面図である。 第１実施形態のカメラモジュールの製造方法を示す第５工程の断面図である。 本発明の第２実施形態のカメラモジュールにおける貫通電極と電極パッド部分を拡大した断面図である。 第２実施形態のカメラモジュールにおけるパッド開口部側から見た貫通電極と電極パッド部分の平面図である。 本発明の第３実施形態のカメラモジュールにおける貫通電極と電極パッド部分を拡大した断面図である。 本発明の実施形態で示したシリコン半導体基板への貫通電極の形成方法を示す第１工程の断面図である。 本発明の実施形態で示したシリコン半導体基板への貫通電極の形成方法を示す第２工程の断面図である。 本発明の実施形態で示したシリコン半導体基板への貫通電極の形成方法を示す第３工程の断面図である。 本発明の実施形態で示したシリコン半導体基板への貫通電極の形成方法を示す第４工程の断面図である。 本発明の実施形態で示したシリコン半導体基板への貫通電極の形成方法を示す第５工程の断面図である。 本発明の他の実施形態におけるシリコン半導体基板への貫通電極の形成方法を示す第１工程の断面図である。 本発明の他の実施形態におけるシリコン半導体基板への貫通電極の形成方法を示す第２工程の断面図である。 本発明の他の実施形態におけるシリコン半導体基板への貫通電極の形成方法を示す第３工程の断面図である。
符号の説明
１０…シリコン半導体基板、１１…ＳＴＩ(Shallow Trench Isolation)、１２…撮像素子、１３…層間絶縁膜、１４…配線、１５…パッシベーション膜、１６…ベース層、１７…カラーフィルタ、１８…オーバーコート、１９…マイクロレンズ、２０…空洞、２１…ガラス基板、２２…絶縁膜、２３…導電体層、２４…ソルダーレジスト、２５…ハンダボール、２６…内部電極（第１電極パッド）、２７…素子面電極（第２電極パッド）、２８…コンタクトプラグ、２９…スチレン系樹脂層、３０…パッド開口部、３１…接着剤、３２…ＩＲ（赤外線）カットフィルタ、３３…接着剤、３４…接着剤、３５…接着剤、３６…遮光兼電磁シールド、４０…シリコン基板の加工孔（貫通孔）、４１…絶縁膜の加工孔、４２…中間電極（第３電極パッド）、４３…貫通孔、４４…レジスト、５０…シリコン基板の加工孔、５１…絶縁膜の加工孔、６０…撮像レンズ、６１…レンズホルダー、６２…実装基板。

Claims (4)

  1. 半導体基板の第１の主面に形成された撮像素子と、
    前記半導体基板の前記第１の主面に対向する第２の主面上に形成された外部端子と、
    前記半導体基板に空けられた貫通孔に形成され、前記第１の主面の前記撮像素子と前記第２の主面の前記外部端子とを電気的に接続する貫通電極と、
    前記半導体基板の前記第１の主面の前記貫通電極上に形成された第１の電極パッドと、
    前記第１の電極パッド上及び前記半導体基板の前記第１の主面上に形成された層間絶縁膜と、
    前記第１の電極パッド上に前記層間絶縁膜を介して形成された第２の電極パッドと、
    前記第２の電極パッド上及び前記層間絶縁膜上に形成され、前記第２の電極パッドの一部分が開口された開口部を有するパッシベーション膜と、
    前記半導体基板面に垂直な方向から見て前記開口部と重ならない領域において、前記第２の電極パッドと前記第１の電極パッドとの間に接続形成されたコンタクトプラグとを具備し、
    前記第１の電極パッドは、前記半導体基板に前記貫通電極を形成する際に、前記層間絶縁膜をエッチングしないためのストッパー膜であり、
    前記第２の電極パッドは、ダイソートにおいて針が接触される電極パッドであることを特徴とする半導体パッケージ。
  2. 半導体基板の第１の主面に形成された撮像素子と、
    前記半導体基板の前記第１の主面に対向する第２の主面上に形成された外部端子と、
    前記半導体基板に空けられた貫通孔に形成され、前記第１の主面の前記撮像素子と前記第２の主面の前記外部端子とを電気的に接続する貫通電極と、
    前記半導体基板の前記第１の主面の前記貫通電極上に形成された第１の電極パッドと、
    前記第１の電極パッド上及び前記半導体基板の前記第１の主面上に形成された層間絶縁膜と、
    前記第１の電極パッド上に前記層間絶縁膜を介して形成された第２の電極パッドと、
    前記半導体基板面に垂直な方向から見て前記貫通電極と重ならない領域において、前記第２の電極パッドと前記第１の電極パッドとの間に接続形成されたコンタクトプラグとを具備し、
    前記第１の電極パッドは、前記半導体基板に前記貫通電極を形成する際に、前記層間絶縁膜をエッチングしないためのストッパー膜であり、
    前記第２の電極パッドは、ダイソートにおいて針が接触される電極パッドであることを特徴とする半導体パッケージ。
  3. 前記第１の電極パッドと前記第２の電極パッドとの間の前記層間絶縁膜内に形成された第３の電極パッドをさらに具備することを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 前記撮像素子に対応するように配置されたカラーフィルタと、
    前記撮像素子に対応するように、前記カラーフィルタ上に配置されたマイクロレンズと、
    をさらに具備することを特徴とする請求項１または２に記載の半導体パッケージ。
JP2007338199A 2007-12-27 2007-12-27 半導体パッケージ Expired - Fee Related JP4799542B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007338199A JP4799542B2 (ja) 2007-12-27 2007-12-27 半導体パッケージ
EP08868487A EP2179444A4 (en) 2007-12-27 2008-12-19 SEMICONDUCTOR PACKAGE WITH CONTINUOUS ELECTRODE AND A LIGHT-TRANSMITTING SUBSTRATE
PCT/JP2008/073882 WO2009084700A1 (en) 2007-12-27 2008-12-19 Semiconductor package including through-hole electrode and light-transmitting substrate
KR1020097017810A KR101033078B1 (ko) 2007-12-27 2008-12-19 스루홀 전극과 투광 기판을 포함하는 반도체 패키지
TW097150521A TWI387083B (zh) 2007-12-27 2008-12-24 包含貫穿孔電極與光傳輸基板的半導體封裝
US12/508,293 US7808064B2 (en) 2007-12-27 2009-07-23 Semiconductor package including through-hole electrode and light-transmitting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007338199A JP4799542B2 (ja) 2007-12-27 2007-12-27 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2009158862A JP2009158862A (ja) 2009-07-16
JP4799542B2 true JP4799542B2 (ja) 2011-10-26

Family

ID=40824413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007338199A Expired - Fee Related JP4799542B2 (ja) 2007-12-27 2007-12-27 半導体パッケージ

Country Status (6)

Country Link
US (1) US7808064B2 (ja)
EP (1) EP2179444A4 (ja)
JP (1) JP4799542B2 (ja)
KR (1) KR101033078B1 (ja)
TW (1) TWI387083B (ja)
WO (1) WO2009084700A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468334B2 (en) 2017-03-17 2019-11-05 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964926B2 (en) * 2005-02-02 2011-06-21 Samsung Electronics Co., Ltd. Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
US8076744B2 (en) * 2007-01-25 2011-12-13 Chien-Hung Liu Photosensitizing chip package and manufacturing method thereof
JP4585561B2 (ja) * 2007-09-04 2010-11-24 株式会社東芝 半導体装置の製造方法
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
JP5356742B2 (ja) 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
JP4818332B2 (ja) 2008-08-12 2011-11-16 株式会社東芝 半導体装置、半導体装置の製造方法、及びカメラモジュール
JP5178569B2 (ja) 2009-02-13 2013-04-10 株式会社東芝 固体撮像装置
US8531565B2 (en) * 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
EP2224469A3 (en) * 2009-02-25 2015-03-25 Imec Method for etching 3d structures in a semiconductor substrate, including surface preparation
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
JP5101575B2 (ja) 2009-07-28 2012-12-19 株式会社東芝 半導体装置およびその製造方法
JP5452273B2 (ja) 2010-02-15 2014-03-26 オリンパス株式会社 半導体装置
JP5052638B2 (ja) 2010-03-17 2012-10-17 Ｓｐｐテクノロジーズ株式会社 成膜方法
TWI426311B (zh) * 2010-04-13 2014-02-11 Himax Tech Ltd 晶圓級鏡頭模組、製造晶圓級鏡頭模組的方法與晶圓級攝影機
TWI422868B (zh) * 2010-04-13 2014-01-11 Himax Tech Ltd 晶圓級光學透鏡及其相關形成方法
US8532449B2 (en) * 2010-05-06 2013-09-10 Intel Corporation Wafer integrated optical sub-modules
JP5423572B2 (ja) 2010-05-07 2014-02-19 セイコーエプソン株式会社 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
KR101078745B1 (ko) 2010-06-09 2011-11-02 주식회사 하이닉스반도체 반도체 칩 및 그의 제조방법
JP2012044091A (ja) * 2010-08-23 2012-03-01 Canon Inc 撮像装置、撮像モジュール及びカメラ
JP5221615B2 (ja) 2010-09-21 2013-06-26 株式会社東芝 撮像装置およびその製造方法
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
JP5802515B2 (ja) * 2011-10-19 2015-10-28 株式会社東芝 半導体装置及びその製造方法
JP2013105784A (ja) * 2011-11-10 2013-05-30 Seiko Instruments Inc 光センサ装置およびその製造方法
KR101849223B1 (ko) * 2012-01-17 2018-04-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8772930B2 (en) * 2012-01-19 2014-07-08 Hong Kong Applied Science and Technology Research Institute Company Limited Increased surface area electrical contacts for microelectronic packages
US10269863B2 (en) * 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
JP2014086596A (ja) * 2012-10-24 2014-05-12 Olympus Corp 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法
US8791578B2 (en) 2012-11-12 2014-07-29 Hong Kong Applied Science and Technology Research Institute Company Limited Through-silicon via structure with patterned surface, patterned sidewall and local isolation
EP2772939B1 (en) * 2013-03-01 2016-10-19 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
KR20150021659A (ko) * 2013-08-21 2015-03-03 주식회사 동부하이텍 이미지 센서의 제조 방법
JP5588553B2 (ja) * 2013-08-29 2014-09-10 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP6299406B2 (ja) 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP6349089B2 (ja) * 2014-01-14 2018-06-27 株式会社フジクラ 半導体装置、及び撮像モジュール
JP6187320B2 (ja) * 2014-03-03 2017-08-30 株式会社デンソー 受光チップ
TWI616692B (zh) * 2014-12-29 2018-03-01 鴻海精密工業股份有限公司 光纖連接器及光耦合透鏡
JP6479579B2 (ja) * 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置
JP2016225471A (ja) 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP6479578B2 (ja) * 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
TWI800487B (zh) 2016-09-09 2023-05-01 日商索尼半導體解決方案公司 固體攝像元件及製造方法、以及電子機器
WO2018056584A1 (ko) 2016-09-21 2018-03-29 삼성전자 주식회사 피부 상태 측정 방법 및 이를 위한 전자 장치
JP7532760B2 (ja) * 2019-10-21 2024-08-14 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2022047357A (ja) 2020-09-11 2022-03-24 キオクシア株式会社 半導体装置およびその製造方法
EP4425535A1 (en) * 2021-10-26 2024-09-04 Sony Semiconductor Solutions Corporation Semiconductor device, method for producing same, and electronic device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4011695B2 (ja) 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
DE19916572A1 (de) * 1999-04-13 2000-10-26 Siemens Ag Optisches Halbleiterbauelement mit optisch transparenter Schutzschicht
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
JP4354321B2 (ja) 2004-03-29 2009-10-28 シャープ株式会社 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
JP4271625B2 (ja) * 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法
JP4381274B2 (ja) * 2004-10-04 2009-12-09 シャープ株式会社 半導体装置およびその製造方法
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
KR100877028B1 (ko) * 2005-01-04 2009-01-07 가부시키가이샤 아이스퀘어리서치 고체촬상장치 및 그 제조방법
JP2006332533A (ja) * 2005-05-30 2006-12-07 Fujitsu Ltd 半導体素子及びその製造方法
JP4694305B2 (ja) 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
JP4951989B2 (ja) * 2006-02-09 2012-06-13 富士通セミコンダクター株式会社 半導体装置
JP2007273629A (ja) * 2006-03-30 2007-10-18 Fujifilm Corp 固体撮像装置の製造方法及び固体撮像装置
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
KR100867508B1 (ko) 2007-05-31 2008-11-10 삼성전기주식회사 이미지 센서의 웨이퍼 레벨 패키징 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468334B2 (en) 2017-03-17 2019-11-05 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
EP2179444A1 (en) 2010-04-28
TW200937605A (en) 2009-09-01
KR20090104127A (ko) 2009-10-05
US20090283847A1 (en) 2009-11-19
JP2009158862A (ja) 2009-07-16
WO2009084700A1 (en) 2009-07-09
KR101033078B1 (ko) 2011-05-06
US7808064B2 (en) 2010-10-05
TWI387083B (zh) 2013-02-21
EP2179444A4 (en) 2013-03-20

Similar Documents

Publication Publication Date Title
JP4799542B2 (ja) 半導体パッケージ
JP4799543B2 (ja) 半導体パッケージ及びカメラモジュール
JP5543992B2 (ja) 集積回路構造及び裏面照射型イメージセンサデバイス
CN101937894B (zh) 具有贯通电极的半导体器件及其制造方法
JP4987928B2 (ja) 半導体装置の製造方法
US11973095B2 (en) Method for forming chip package with second opening surrounding first opening having conductive structure therein
US20100102454A1 (en) Semiconductor device and method of manufacturing the semiconductor device
CN107146795A (zh) 晶片封装体及其制造方法
US9136291B2 (en) Solid-state imaging device having penetration electrode formed in semiconductor substrate
US9966400B2 (en) Photosensitive module and method for forming the same
US20160190353A1 (en) Photosensitive module and method for forming the same
JP2010186870A (ja) 半導体装置
CN101335280A (zh) 影像感测元件封装体及其制作方法
US9397054B2 (en) Semiconductor structure with an interconnect level having a conductive pad and metallic structure such as a base of a crackstop
CN103378115A (zh) 用于在cmos图像传感器中玻璃去除的方法和装置
CN110797358B (zh) 晶片封装体及其制造方法
TW201715672A (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
JP2004296812A (ja) 半導体装置及びその製造方法
JP2010186871A (ja) 撮像デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100209

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110121

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees