JP3778256B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP3778256B2 JP3778256B2 JP2000050906A JP2000050906A JP3778256B2 JP 3778256 B2 JP3778256 B2 JP 3778256B2 JP 2000050906 A JP2000050906 A JP 2000050906A JP 2000050906 A JP2000050906 A JP 2000050906A JP 3778256 B2 JP3778256 B2 JP 3778256B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrical connection
- semiconductor
- hole
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 276
- 238000004519 manufacturing process Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims description 36
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000000227 grinding Methods 0.000 claims description 5
- 230000000994 depressogenic effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 98
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 52
- 229910052759 nickel Inorganic materials 0.000 description 26
- 239000010931 gold Substances 0.000 description 21
- 229910052737 gold Inorganic materials 0.000 description 20
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 19
- 239000000243 solution Substances 0.000 description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- 239000003054 catalyst Substances 0.000 description 12
- 238000002161 passivation Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000007772 electroless plating Methods 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 229910052763 palladium Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical class Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 1
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910003298 Ni-Ni Inorganic materials 0.000 description 1
- VEQPNABPJHWNSG-UHFFFAOYSA-N Nickel(2+) Chemical compound [Ni+2] VEQPNABPJHWNSG-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910001453 nickel ion Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/9201—Forming connectors during the connecting process, e.g. in-situ formation of bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10156—Shape being other than a cuboid at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
近年、複数の半導体チップを積み重ねた半導体装置が開発されている。その多くは、半導体チップの電極にワイヤ又はリードをボンディングして電気的な接続を図ったものであったが、ワイヤ等を設けたために小型化に限界があった。
【０００３】
また、半導体チップに貫通穴を形成し、貫通穴にハンダを充填するとともに、バンプを形成して、上下の半導体チップ間の電気的な接続を図ることも開発されている。これによれば、積層された半導体チップ間に、バンプの高さに相当する隙間が形成されるので、薄型化に限界があった。
【０００４】
本発明は、この問題点を解決するものであり、その目的は、小型化及び薄型化が可能な半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、半導体素子の電極が形成された面に、前記電極と電気的に接続されてなる導電層を形成する工程と、
前記電極上を避けて、前記導電層上に第１の電気的接続部を形成する工程と、前記導電層の前記半導体素子側の面の一部が、第２の電気的接続部として、露出するように、前記半導体素子に穴を形成する工程と、
を含む。
【０００６】
本発明によれば、第２の電気的接続部を、半導体素子の穴の内部に形成する。したがって、他の部品の電気的接続部を、半導体素子に入り込ませて電気的接続を図ることができるので、半導体素子と他の部品との間隔を狭めることができ、小型化及び薄型化することができる。
【０００７】
（２）この半導体装置の製造方法において、
前記第２の電気的接続部が占める領域と、前記第１の電気的接続部が占める領域と、の少なくとも一部同士が平面的に重なるように、前記穴を形成してもよい。
【０００８】
（３）この半導体装置の製造方法において、
前記電極をリング状に形成し、前記電極の中央開口部を覆って前記導電層を形成し、前記中央開口部に対応する領域内に前記穴を形成してもよい。
【０００９】
（４）本発明に係る半導体装置の製造方法は、半導体素子の電極が形成された面に、前記電極と電気的に接続されてなる第１の導電層を形成する工程と、
前記第１の導電層に第１の電気的接続部を形成する工程と、
前記電極の前記半導体素子側の面の一部が露出するように、前記半導体素子に穴を形成する工程と、
前記電極と電気的に接続され、第２の電気的接続部となる第２の導電層を、前記穴の内部に形成する工程と、
を含む。
【００１０】
本発明によれば、第２の電気的接続部を、半導体素子の穴の内部に形成する。したがって、他の部品の電気的接続部を、半導体素子に入り込ませて電気的接続を図ることができるので、半導体素子と他の部品との間隔を狭めることができ、小型化及び薄型化することができる。
【００１１】
（５）この半導体装置の製造方法において、
前記第２の電気的接続部が占める領域が、前記第１の電気的接続部が占める領域を平面的に包含するように前記穴を形成する。
【００１２】
（６）この半導体装置の製造方法において、
前記第１及び第２の電気的接続部を形成した後に、前記半導体素子を前記電極が形成された面とは反対側の面から研削して薄くしてもよい。
【００１３】
（７）この半導体装置の製造方法において、
前記第１の電気的接続部として、バンプを形成してもよい。
【００１４】
（８）この半導体装置の製造方法において、
前記穴よりも径の小さい小孔を予め形成し、前記小孔を拡大させて前記穴を形成してもよい。
【００１５】
これによれば、穴を形成するよりも小さいエネルギーで小孔を形成することができ、小孔を形成しておくことで、穴を形成するエネルギーが小さくて済む。
【００１６】
（９）この半導体装置の製造方法において、
前記小孔をレーザービームで形成し、ウェットエッチングによって前記小孔を拡大させてもよい。
【００１７】
これによれば、容易に穴を形成することができる。また、レーザービームで形成された小孔の内壁面が荒れていても、ウエットエッチングによってこれを拡大させるので、滑らかな内壁面の穴を形成することができる。
【００１８】
（１０）この半導体装置の製造方法において、
前記半導体素子は、半導体チップであってもよい。
【００１９】
（１１）この半導体装置の製造方法において、
前記半導体素子は、半導体ウエーハの一部であり、前記半導体ウエーハに対して前記工程を行ってもよい。
【００２０】
（１２）本発明に係るスタック型の半導体装置の製造方法は、上記方法によって製造された半導体装置を複数積層するスタック型の半導体装置の製造方法であって、
複数の前記半導体装置のうち、第１の半導体装置の前記第１の電気的接続部と、前記第１の半導体装置に積層する第２の半導体装置の前記第２の電気的接続部と、を電気的に接続する工程を含む。
【００２１】
この半導体装置の製造方法には、三次元実装が適用される。
【００２２】
（１３）この半導体装置の製造方法において、
前記第１の半導体装置の前記第１の電気的接続部よりも、前記第２の半導体装置の前記穴が大きく形成されてもよい。
【００２３】
これによれば、第１の半導体装置の第１の電気的接続部と、第２の半導体素子の内部回路との短絡を避けることができる。
【００２４】
（１４）本発明に係る半導体装置は、半導体素子と、
前記半導体素子の電極が形成された面に形成され、前記電極と電気的に接続されてなる導電層と、
前記電極上を避けて、前記導電層上に形成された第１の電気的接続部と、
を含み、
前記半導体素子は、前記導電層の前記半導体素子側の面の一部が、第２の電気的接続部として、露出するように穴が形成されてなる。
【００２５】
本発明によれば、第２の電気的接続部が、半導体素子の穴の内部に形成されている。したがって、他の部品の電気的接続部を、第２の面から窪んだ位置まで入り込ませて電気的接続を図ることができるので、半導体素子と他の部品との間隔を狭めることができ、小型化及び薄型化することができる。
【００２６】
（１５）この半導体装置において、
前記第１の電気的接続部が占める領域と、前記第２の電気的接続部が占める領域の、少なくとも一部同士が平面的に重なるように、前記穴が形成されてもよい。
【００２７】
（１６）この半導体装置において、
前記電極はリング状に形成され、前記電極の中央開口部を覆って前記導電層が形成され、前記中央開口部に対応する領域内に前記穴が形成されてもよい。
【００２８】
（１７）本発明に係る半導体装置は、電極が形成され、前記電極の一部が露出するように穴が形成されてなる半導体素子と、
前記半導体素子の前記電極が形成された面に形成され、前記電極と電気的に接続されてなる第１の導電層と、
前記第１の導電層に形成された第１の電気的接続部と、
前記穴の内部に形成された第２の電気的接続部となる第２の導電層と、
含む。
【００２９】
本発明によれば、第２の電気的接続部が、半導体素子の穴の内部に形成されている。したがって、他の部品の電気的接続部を、第２の面から窪んだ位置まで入り込ませて電気的接続を図ることができるので、半導体素子と他の部品との間隔を狭めることができ、小型化及び薄型化することができる。
【００３０】
（１８）この半導体装置において、
前記第２の電気的接続部が占める領域が、前記第１の電気的接続部が占める領域を平面的に包含するように、前記穴が形成されてもよい。
【００３１】
（１９）本発明に係る半導体装置は、上記方法により製造されたものである。
【００３２】
（２０）この半導体装置において、
前記半導体素子は、半導体チップであってもよい。
【００３３】
（２１）この半導体装置において、
半導体ウエーハを含み、前記半導体素子は、前記半導体ウエーハの一部であってもよい。
【００３４】
（２２）本発明に係るスタック型の半導体装置は、上記半導体装置が複数積層されて形成されてなるスタック型の半導体装置であって、
複数の前記半導体装置のうち、第１の半導体装置の前記第１の電気的接続部と、前記第１の半導体装置に隣接する第２の半導体装置の前記第２の電気的接続部と、が電気的に接続されてなる。
【００３５】
（２３）この半導体装置において、
前記第１の半導体装置の前記第１の電気的接続部よりも、前記第２の半導体装置の前記穴が大きく形成されてもよい。
【００３６】
これによれば、第１の半導体装置の第１の電気的接続部と、第２の半導体素子の内部回路との短絡を避けることができる。
【００３７】
（２４）この半導体装置において、
前記第１の電気的接続部がバンプであってもよい。
【００３８】
（２５）本発明に係る回路基板は、上記半導体装置が実装されたものである。
【００３９】
（２６）本発明に係る電子機器は、上記半導体装置を有する。
【００４０】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。
【００４１】
（第１の実施の形態）
図１（Ａ）及び図１（Ｂ）は、本実施の形態で使用する半導体チップ１０の一部を示す図である。なお、図１（Ａ）は、半導体チップ１０の断面図であり、図１（Ｂ）は、図１（Ａ）のIB−IB線断面図である。半導体チップ１０は一般的には直方体（立方体を含む）であるが、その形状は限定されず、球状であってもよい。
【００４２】
半導体チップ１０は、図示しないトランジスタやメモリ素子などからなる集積回路が形成された表面に絶縁膜（層間膜）１２を有する。絶縁膜１２は、半導体チップ１０の基本的な材料であるシリコンの酸化膜（ＳｉＯ2）や窒化膜（ＳｉＮ）であることが多い。
【００４３】
絶縁膜１２上には電極（パッド）１４が形成され、電極１４は図示しない部分で集積回路と電気的に接続されている。電極１４は、アルミニウムで形成されることが多い。電極１４は、半導体チップ１０の面の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んでいる。また、電極１４は、半導体チップ１０の面の端部に並んでいる場合と、中央部に並んでいる場合などがある。電極１４は、集積回路の製造プロセスに応じて構成されるので、複数層で形成してもよい。
【００４４】
電極１４の平面形状は、図１（Ａ）に破線で示すように、リング状になっている。詳しくは、電極１４は、例えば矩形をなす形状の中央部に、開口部（例えば円形）が形成されてなる。
【００４５】
絶縁膜１２上にはパッシベーション膜１６が形成されている。パッシベーション膜１６は、電極１４の外形端部を覆い、電極１４の開口部の端部も覆う。なお、開口部内にもパッシベーション膜１６が形成されている。その結果、電極１４は、図１（Ａ）でハッチングした部分において露出する。なお、パッシベーション膜１６は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００４６】
（半導体装置の製造方法）
本実施の形態では、上記半導体チップ１０を使用して、以下の方法で半導体装置を製造する。
【００４７】
図２（Ａ）に示すように、電極１４を覆う導電層１８を形成する。導電層１８は、後述するように、穴２６（図４（Ｂ）参照）の内側に掛け渡すことができる強度を有するように（例えば約１μｍ以上の厚みで）形成することが望ましい。導電層１８は、電極１４の外形端部からはみ出して形成することが好ましい。導電層１８は、リング状の電極１４（図１（Ａ）参照）の開口部も覆って形成する。導電層１８は、無電解メッキによって形成することができる。
【００４８】
例えば、導電層１８をニッケルで形成する方法として、電極１４上にジンケート処理を施してアルミニウムの表面を亜鉛に置換し、その後に無電解ニッケルメッキ液中に電極１４を浸し、亜鉛とニッケルの置換反応を経てニッケルを電極１４上に堆積してもよい。ニッケルは、リング状の電極１４の開口部上にも成長する。
【００４９】
あるいは、電極１４を、アルミニウム上のみに選択的に吸着するパラジウム溶液に浸し、その後無電解ニッケルメッキ液中に浸し、パラジウムを核としてニッケルを析出させてもよい。
【００５０】
ニッケル層にさらに金層を形成するには、さらに無電解金メッキ液中に浸し、ニッケル層の表面にさらに金層を形成する。金層を形成することで、その上に形成するバンプとの電気的接続をさらに確実にすることができる。一般的に、電極１４上には、ニッケルは金よりも短時間で析出させやすいので、導電層１８の全てを金で形成するよりも、第１層（下層）をニッケルで形成し、第２層（上層又は表面層）を金で形成することが好ましい。
【００５１】
無電解メッキ液中に半導体チップ１０を浸す場合には、半導体チップ１０の裏面や側面を予め保護膜（例えばレジストなど）で覆ってもよい。また、無電解メッキ液中に半導体チップ１０を浸す間は光を遮断することが好ましい。これによって、溶液に半導体チップ１０を浸したことによって起こる溶液中での電極間の電位変化に伴うメッキ厚さの変動を防止することができる。このことは、以下のいずれの無電解メッキにも当てはまる。
【００５２】
図２（Ｂ）に示すように、半導体チップ１０の、電極１４が形成された面にレジスト２０を形成し、これをパターニングする。
【００５３】
レジスト２０を形成する方法としては、スピンコート法、ディッピング法、スプレーコート法等を用いることが可能である。レジスト２０は電極１４も覆って形成する。レジスト２０は、後述するエッチング工程でエッチングしない部分を覆うものである。レジスト２０は、フォトレジスト、電子線レジスト、Ｘ線レジストのいずれであってもよく、ポジ型又はネガ型のいずれであってもよい。本実施の形態で使用するレジスト２０は、ポジ型のフォトレジストである。レジスト２０は、コーティング後に、他の部材に付着しないようにするため、プリベークして溶剤を飛ばす。
【００５４】
レジスト２０をパターニングする方法として、レジスト２０上にマスク（図示せず）を配置して、エネルギーを照射する。エネルギーは、レジスト２０の性質によって異なり、光、電子線、Ｘ線のいずれかである。マスクの形状は、パターニング形状によって決まり、レジスト２０がポジ型であるかネガ型であるかによって反転形状となる。その後、レジスト２０を現像しポストベークする。
【００５５】
パターニングされたレジスト２０には、バンプ２２を形成する領域に、開口部が形成されている。バンプ２２は、電極１４の外形の内側に形成する。本実施の形態では、バンプ２２を、電極１４の中央開口部の内側に形成する。また、バンプ２２は、中央開口部の端部から間隔をあけた位置に形成する。
【００５６】
図２（Ｃ）に示すように、レジスト２０の開口部に、無電解メッキによって金属層を形成することで、バンプ２２を形成する。そして、図３（Ａ）に示すように、レジスト２０を除去する。バンプ２２は、半導体チップ１０の第１の面（例えば電極１４が形成された面）から突出して形成された第１の電気的接続部である。
【００５７】
ニッケルでバンプ２２を形成するときは、無電解ニッケルメッキ液を使用する。無電解メッキでは金属が等方成長するが、レジスト２０の開口部内で金属を成長させるので、横（幅）方向への拡がりを抑えて高さ方向に金属層を形成することができる。したがって、径の小さいバンプ２２を形成することができる。
【００５８】
なお、バンプ２２は、ニッケル、金、ニッケル及び金の混合物のいずれかにより形成してもよく、単一層であっても複数層からなるものであってもよい。例えば、ニッケルからなる第１層の上に、金からなる第２層を設けてもよい。ニッケル層にさらに金層を形成するには、ニッケル層を無電解金メッキ液に浸漬して、ニッケル層の表面にさらに金層を形成する。金層を形成することで他の部品との電気的接続をさらに確実にすることができる。一般的に、ニッケルは金よりも短時間で析出させることができるので、バンプ２２の全てを金で形成するよりも、第１層（下層）をニッケルで形成し、第２層（上層又は表面層）を金で形成することが好ましい。
【００５９】
図３（Ｂ）に示すように、半導体チップ１０に、小孔２４（例えば直径約２０μｍ）を形成する。小孔２４は、半導体チップ１０の第２の面（例えば電極１４が形成された第１の面とは反対の面）から形成する。小孔２４は、少なくとも絶縁膜１２に至る深さで形成することが好ましく、絶縁膜１２を貫通しても良く、さらにパッシベーション膜１６を貫通してもよい。この場合は、小孔２４を半導体チップ１０の第１の面から形成してもよい。小孔２４は、貫通孔とならないことが好ましいが、貫通孔となっても本願発明の適用の妨げになるものではない。小孔２４の形成には、レーザ（例えばＹＡＧレーザやＣＯ2レーザ）を使用することができる。小孔２４は、後述する穴よりも小さい径で形成する。小孔２４は、バンプ２２の領域内に形成することが好ましい。そうすれば、小孔２４の深さの制御が難しくても、バンプ２２の内部で小孔２４の形成を止めることができ、小孔２４が貫通孔となることを避けられる。
【００６０】
次に、図３（Ｃ）に示すように、半導体チップ１０に穴２６を形成する。穴２６は、上述した小孔２４を拡大させて形成する。例えば、ウェットエッチングを適用して、小孔２４の内壁面をエッチングしてもよい。エッチング液として、例えば、水酸化カリウム（ＫＯＨ）や、沸酸と沸化アンモニウムを混合した水溶液（バッファード沸酸）を用いてもよい。アルミニウムで形成された電極１４は、エッチング液で腐食するが、電極１４は、絶縁膜１２及びパッシベーション膜１６と導電層１８とで覆われている。なお、導電層１８は、エッチング液で腐食しにくい材料（例えばニッケルや金）で形成することが好ましい。
【００６１】
なお、穴２６の開口部の拡大を止めるために、エッチングされない膜２８を形成しておく。膜２８は、酸化膜（シリコン酸化膜等）であってもよく、ＣＶＤによって形成することができる。なお、膜２８は、小孔２４を形成する前に形成しておいてもよい。
【００６２】
穴２６は、開口端部と、開口端部よりも径の大きい中間部（例えば約４０〜５０μｍの径）と、を有する形状で形成してもよい。例えば、図３（Ｃ）に示すように、半導体チップ１０の表裏面のそれぞれから厚み方向の中央に向かって径が大きくなるように穴２６を形成してもよい。詳しくは、穴２６は、半導体チップ１０の第２の面（開口端部が形成された面）から厚み方向の中央まで逆テーパが付されて傾斜した面と、半導体チップ１０の第１の面（電極１４が形成された面）から厚み方向の中央まで逆テーパが付されて傾斜した面と、で形成されている。ウェットエッチングを適用した場合には、穴２６は、このような形状になる。
【００６３】
なお、上述した例では、ウェットエッチングを適用したがドライエッチングを適用してもよく、両者を組み合わせてもよい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ）であってもよい。また、上述した例では、小孔２４を形成してこれを拡大して穴２６を形成したが、小孔２４を形成せずに穴２６を直接形成してもよい。その場合には、異方性エッチングを適用することが好ましい。
【００６４】
図４（Ａ）に示すように、半導体チップ１０を研削する。詳しくは、半導体チップ１０の第２の面（電極１４とは反対側の面）を研削して、その厚みを薄くする（バックラップ）。穴２６が上述した形状である場合には、穴の２６の最も径の大きい位置まで半導体チップ１０を研削することで、図４（Ａ）に示すように、研削後の穴２６の開口を大きくすることができる。
【００６５】
穴２６は、導電層１８のバンプ２２が設けられる部分の少なくとも一部の裏面を露出させる。穴２６は、バンプ２２よりも大きく形成することが好ましい。また、穴２６は、バンプ２２の全体を囲んで形成する。図４（Ａ）に示す穴２６は、テーパが付された穴であるが、この形状は本発明に必須ではないので、深さ方向に垂直な壁面で穴２６が形成されてもよい。
【００６６】
図４（Ｂ）に示すように、穴２６の内側で導電層１８を露出させる。例えば、絶縁膜１２及びパッシベーション膜１６を、穴２６の内側で除去する。その除去には、ドライエッチングを適用することができる。こうして、穴２６を介して導電層１８の露出した部分は、第２の電気的接続部となる。第２の電気的接続部は、第２の面（電極１４とは反対側の面）から窪んだ位置に形成される。
【００６７】
また、バンプ２２上に後工程で積層される半導体チップの電極が大きい場合、その穴も大きくできるから、バンプ２２はもっと大きくしてもよい。図２（Ｂ）で示しているレジストを使用したフォトリソグラフィ工程をやめて、マスクレスでバンプ２２を形成してもよい。
【００６８】
（半導体装置）
図４（Ｂ）は、上述した工程を経て製造された半導体装置を示す図である。この半導体装置は、複数の電極１４を有する半導体チップ１０と、半導体チップ１０の第１の面（例えば電極１４が形成された面）から突出するバンプ２２（第１の電気的接続部）と、を含む。第１の面には導電層１８が形成されており、バンプ２２は、導電層１８を介して各電極１４に電気的に接続されている。導電層１８は、半導体チップ１０の第２の面（第１の面とは反対の面）に形成された穴２６を介して、一部が露出している。導電層１８の露出部が第２の電気的接続部となる。第２の電気的接続部（導電層１８の露出部）は、第２の面から窪んだ位置に形成されている。
【００６９】
また、穴２６あるいは第２の電気的接続部（導電層１８の露出部）は、導電層１８のバンプ２２が設けられる部分よりも大きく形成されている。穴２６の内側で、導電層１８が浮いた状態となり、バンプ２２が導電層１８（のみ）にて支持されている。したがって、バンプ２２に加えられる応力が、導電層１８によって緩和される。
【００７０】
その他の構成は、上述した製造方法で説明した通りである。本実施の形態によれば、窪んだ位置に第２の電気的接続部（導電層１８の露出部）が形成されている。したがって、図４（Ｃ）に示すように、複数の半導体装置が積み重ねられたとき（スタックされたとき）に、バンプ２２（第１の電気的接続部）などの端子が、半導体チップ１０の表面（第２の面）から入り込んだ状態となる。こうして、三次元実装された半導体装置（スタック型半導体装置）の小型化及び薄型化が可能になる。
【００７１】
なお、バンプ２２（第１の電気的接続部）と、導電層１８の露出部（第２の電気的接続部）との接合には、Ｎｉ−Ｎｉ、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金属接合を適用してもよく、熱のみ、超音波振動のみ、あるいは超音波振動及び熱などを印加して両者を接合する。接合されると、両者の材料が拡散して金属接合が形成される。
【００７２】
穴２６は半導体チップ１０に形成されているため、穴２６の内面とバンプ２２との電気的な絶縁を図ることが好ましい。そのためには、穴２６の内面に絶縁膜を形成してもよいが、導電部１８の露出部に接続されたバンプ２２よりも、穴２６を大きく形成してもよい。こうすれば、バンプ２２が穴２６から離れて配置される。穴２６とバンプ２２が離れていることで、穴２６の内面に信頼性の高い（厚い）絶縁膜を形成しなくてもよい。ただし、積極的に絶縁膜を形成しなくても、穴２６の内面には酸化膜等で絶縁膜が形成されることが多い。
【００７３】
上下の半導体チップ１０は、接着剤等で接着してもよい。接着剤として、異方性導電接着剤（ＡＣＡ）、例えば異方性導電膜（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）を使用してもよい。異方性導電接着剤は、バインダに導電粒子（フィラー）が分散されたもので、分散剤が添加される場合もある。導電粒子によって、バンプ２２（第１の電気的接続部）と、導電層１８の露出部（第２の電気的接続部）との電気的接続を図ってもよい。異方性導電接着剤のバインダとして、熱硬化性の接着剤が使用されることが多い。
【００７４】
図４（Ｃ）には、本発明を適用した複数の半導体装置が積層されたスタック型半導体装置が示されている。このスタック型半導体装置は、複数の半導体装置が積み重ねられたとき（スタックされたとき）に、バンプ２２（第１の電気的接続部）などの端子が、半導体チップ１０の表面（第２の面）から入り込んだ状態となっている。したがって、このスタック型半導体装置は、小型化及び薄型化されたものである。
【００７５】
図５には、さらに、半導体チップ３０が積層された半導体装置が示されている。詳しくは、積層された複数の半導体チップ１０のうち、穴２６が形成された側の最も外側に位置する半導体チップ１０に、半導体チップ３０が接合されている。半導体チップ３０は、本発明を適用したものに限らず、ベアチップ（フリップチップ）でもよいし、何らかのパッケージが施されたものであってもよい。半導体チップ３０は、複数のバンプ３２を有し、各バンプ３２が、半導体チップ１０の穴２６を介して、導電層１８に接合されている。
【００７６】
（第２の実施の形態）
図６（Ａ）〜図８（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置を説明する図である。
【００７７】
本実施の形態で使用する半導体チップ１１０は、複数の電極１１４を有する。第１の実施の形態で説明したリング状の電極１４と異なり、各電極１１４は、中央に穴が形成されている必要はなく、平面形状が矩形であっても円形であってもその他の形状であってもよい。複数の電極１１４は、半導体チップ１１０の一方の面において、中央部に形成されてもよいし、端部に形成されてもよい。半導体チップ１１０が矩形をなす場合は、電極１１４は、４辺あるいは平行な２辺に沿って形成してもよい。半導体チップ１１０には、絶縁膜１１２及びパッシベーション膜１１６が形成されており、詳しくは、第１の実施の形態で説明した通りである。
【００７８】
（半導体装置の製造方法）
本実施の形態では、上記半導体チップ１１０を使用して、以下の方法で半導体装置を製造する。以下の方法は、第１及び第２の実施の形態にも適用可能である。
【００７９】
図６（Ａ）に示すように、電極１１４上からその隣の領域（図６（Ａ）に示す例ではパッシベーション膜１１６上）に導電層１１８を形成する。導電層１１８は、電極１１４上においては電極１１４との電気的な接続が良好に図れる程度の大きさを有し、電極１１４の隣の領域においては、バンプ１２２が形成できるとともに穴１２６（図７（Ｃ）参照）よりも大きく形成されてなる。導電層１１８のその他の構成及び形成方法には、第１の実施の形態の導電層１８の内容を適用することができる。
【００８０】
図６（Ｂ）に示すように、半導体チップ１１０の、電極１１４が形成された面にレジスト１２０を形成し、これをパターニングする。その詳細についても、第１の実施の形態のレジスト２０に関する内容を適用することができる。なお、レジスト１２０には、導電層１１８上であって、電極１１４上を避けた位置に開口部を形成する。
【００８１】
図６（Ｃ）に示すように、レジスト１２０の開口部に、無電解メッキによって金属層を形成することで、バンプ１２２（第１の電気的接続部）を形成する。そして、図７（Ａ）に示すように、レジスト１２０を除去する。バンプ１２２の構成及びその形成方法についても、第１の実施の形態のバンプ２２について説明した内容を適用することができる。なお、バンプ１２２は、導電層１１８上であって、電極１１４上を避けた位置に形成される。
【００８２】
図７（Ｂ）に示すように、半導体チップ１１０に、小孔１２４を形成する。小孔１２４についても、第１の実施の形態の小孔２４の内容を適用することができる。なお、小孔２４は、バンプ１２２の下方に形成される。
【００８３】
次に、図７（Ｃ）に示すように、半導体チップ１１０に穴１２６を形成する。穴１２６は、上述した小孔１２４を拡大させて形成する。穴１２６の形状及びその形成方法については、第１の実施の形態で説明した穴２６の形状及びその形成方法を適用することができる。穴１２６の開口部の拡大を止めるために、エッチングされない膜１２８を形成しておく。
【００８４】
図８（Ａ）に示すように、半導体チップ１１０を研削し、図８（Ｂ）に示すように、穴１２６の内側で導電層１１８を露出させる。これらの方法についても、第１の実施の形態で説明した内容を適用することができる。こうして、穴１２６を介して導電層１１８の露出した部分は、第２の電気的接続部となる。第２の電気的接続部は、第２の面（電極１１４とは反対側の面）から窪んだ位置に形成される。本実施の形態では、電極１１４の形状が限定されないので、一般に使用されている半導体チップを使用することができる。その他の効果については第１の実施の形態と同様である。
【００８５】
（半導体装置）
図８（Ｂ）は、本発明を適用した半導体装置を示す図である。本実施の形態に係る半導体装置は、電極１１４の隣、すなわち電極１１４上を避けた位置にバンプ１２２が形成されている。本実施の形態によれば、窪んだ位置に第２の電気的接続部（導電層１１８の露出部）が形成されている。したがって、図８（Ｃ）に示すように、複数の半導体チップ１１０が積み重ねられたとき（スタックされたとき）に、バンプ１２２（第１の電気的接続部）などの端子が、半導体チップ１１０の表面から入り込んだ状態となる。こうして、三次元実装された半導体装置（スタック型半導体装置）の小型化及び薄型化が可能になる。なお、電気的な製造構造や半導体チップの接着手段については、第１の実施の形態で説明した通りである。
【００８６】
（第３の実施の形態）
図９（Ａ）〜図１２（Ｂ）は、本発明を適用した第３の実施の形態に係る半導体装置を説明する図である。本実施の形態では、第２の実施の形態で説明した半導体チップ１１０を使用する。
【００８７】
（半導体装置の製造方法）
図９（Ａ）に示すように、電極１１４上に導電層２１８を形成する。導電層２１８は、電極１１４の表面を全て覆っていることが好ましい。例えば、電極１１４の端部パッシベーション膜１１６にて覆われていれば、少なくとも、パッシベーション膜１１６から露出した部分上に導電層２１８を形成する。なお、電極１１４からはみ出して導電層２１８を形成してもよい。導電層２１８のその他の構成及び形成方法には、第１の実施の形態の導電層１８の内容を適用することができる。
【００８８】
図９（Ｂ）に示すように、半導体チップ１１０の、電極１１４が形成された面にレジスト２２０を形成し、これをパターニングする。その詳細についても、第１の実施の形態のレジスト２０の内容を適用することができる。レジスト２２０には、導電層２１８上であって、電極１１４上に開口部を形成する。なお、半導体チップ１１０の電極１１４が形成された面とは反対側の面にも、レジスト２２１を形成してもよい。このことは、第１及び第２の実施の形態にも適用できる。
【００８９】
そして、図９（Ｂ）に示すように、レジスト２２０と導電層２１８との上に、触媒２１０を設ける。本実施の形態では触媒２１０はパラジウムである。触媒２１０の形成方法として、例えば半導体チップ１１０をパラジウムとスズを含む混合溶液に浸し、その後、塩酸などの酸で処理することによってパラジウムのみをレジスト２２０と導電層２１８との上に設けてもよい。
【００９０】
続いて、レジスト２２０を剥離することによって、バンプ２２２（図９（Ｃ）参照）を形成したい領域のみに触媒２１０を設けることができる。レジスト２２０の剥離のときに、紫外線を照射してもよく、弱アルカリ性の溶液に浸してレジスト２２０を剥離してもよい。これによって容易かつ確実にレジスト２２０を剥離することができる。なお、レジスト２２０の剥離と同時に、その反対側に形成されたレジスト２２１も剥離する。
【００９１】
そして、無電解メッキを行って、図９（Ｃ）に示すようにバンプ２２２を形成する。バンプ２２２をニッケルで形成する場合に、半導体チップ１１０をニッケルメッキ液に浸することで、触媒２１０であるパラジウムを核として溶液中のニッケルイオンを還元し、ニッケルを析出する。あるいは、銅や金でバンプ２２２を形成してもよい。また、バンプ２２２を形成するための導電材料として、複数の異種の金属（例えばＮｉ＋Ｃｕ、Ｎｉ＋Ａｕ＋Ｃｕ）を用いてもよく、これによって複数層でバンプ２２２を形成してもよい。
【００９２】
上述した例では、レジスト２２０をパターン化した後に触媒２１０を設け、その後にレジスト２２０を剥離することによって、触媒２１０をバンプ２２２の形成領域に露出させている。この例とは異なり、半導体チップ１１０上に触媒２１０を全面に設けた後に、レジスト２２０をバンプ２２２の形成領域を除いてパターン化して設けることによって、結果的にバンプ２２２の形成領域に触媒２１０を露出させてもよい。この場合は、バンプ２２２の形成を終えた後にレジスト５０を剥離する。
【００９３】
次に、バンプ２２２をマスクとして、あるいは必要であればバンプ２２２上に図示しない保護膜を設けて、図１０（Ａ）に示すように、導電層２１８をエッチングする。こうして得られた導電層２１８は、バンプ２２２からはみ出ない形状、すなわち、バンプ２２２下にのみ形成された形状となる。また、図１０（Ａ）に示すように、半導体チップ１１０の電極１１４とは反対側の面には、後述するウエットエッチングされない膜２２８を形成しておく。この膜２２８は、シリコン酸化膜などであり、ＣＶＤによって形成することができる。
【００９４】
図１０（Ｂ）に示すようにレーザ等で小孔２２４を形成し、その後、第１の実施の形態で説明したように、ウエットエッチングを行い、半導体チップ１１０の裏面（電極１１４とは反対側の面）の研削を行う。こうして、図１１（Ａ）に示すように、半導体チップ１１０に穴２２６を形成する。穴２２６の形状については、第１の実施の形態で説明した穴２６の内容を適用してもよい。
【００９５】
図１１（Ｂ）に示すように、少なくとも穴２２６の内面に絶縁膜２２８を形成する。そして、図１１（Ｃ）に示すように、電極１１４下に形成されている絶縁膜１１２を、穴２２６を介してエッチングして、電極１１４を穴２２６を介して露出させる。
【００９６】
図１２（Ａ）に示すように、少なくとも穴２２６の内側であって電極１１４の露出面を含む領域に触媒２４０を設ける。触媒２４０の内容及びこれを設ける方法には、図９（Ｂ）に示す触媒２１０の内容及びこれを設ける方法を適用してもよい。なお、穴２２６が形成しており、段差が大きい場合には、液状のレジストの代わりにドライフィルムをしてもよい。
【００９７】
そして、図１２（Ｂ）に示すように、穴２２６を介して、電極１１４の裏面（露出面）に導電層２４２を形成する。導電層２４２は、図１２（Ｂ）に示すように、半導体チップ１１０のバンプ２２２が形成された面とは反対側の面（絶縁膜２３０の表面でもよい）よりも、窪んだ位置に形成する。導電層２４２は、金属導電ペースト、ハンダなどのロウ材等で形成され、メッキ、印刷、ディスペンサ等の方法で形成されることが多い。この導電層２４２を電気的、機械的な接合部材としてバンプ２２と接合することもできる。
【００９８】
本実施の形態によれば、窪んだ位置に第２の電気的接続部（導電層２４２）が形成されている。したがって、複数の半導体装置が積み重ねられたとき（スタックされたとき）に、バンプ２２２（第１の電気的接続部）などの端子が、半導体チップ１１０の表面から入り込んだ状態となる。こうして、三次元実装された半導体装置（スタック型半導体装置）の小型化及び薄型化が可能になる。なお、電気的な製造構造や半導体チップの接着手段については、第１の実施の形態で説明した通りである。
【００９９】
（その他の実施の形態）
上述した工程は、半導体チップ１０に対して行ったが、これを半導体ウエーハに対して行ってもよい。例えば、図１３に示すように、半導体ウエーハ３００に対して上記工程を行って、第１の電気的接続部（バンプ２２）及び第２の電気的接続部（導電層１８の露出部）を形成してもよい。この半導体ウエーハ３００をダイシングして、半導体装置を得ることができる。
【０１００】
図１４には、本実施の形態に係る半導体装置１を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅などからなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置１の接続部（例えば第１の電気的接続部となるバンプ２２）とを機械的に接続することでそれらの電気的導通を図る。
【０１０１】
そして、本発明を適用した半導体装置１を有する電子機器として、図１５にはノート型パーソナルコンピュータ２０００、図１６には携帯電話３０００が示されている。
【０１０２】
なお、上述した実施の形態の「半導体チップ」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３（Ａ）〜図３（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４（Ａ）〜図４（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明を適用した第１の実施の形態に係る半導体装置を示す図である。
【図６】図６（Ａ）〜図６（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図７】図７（Ａ）〜図７（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図８】図８（Ａ）〜図８（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図９】図９（Ａ）〜図９（Ｃ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図１０】図１０（Ａ）〜図１０（Ｂ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図１１】図１１（Ａ）〜図１１（Ｃ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図１２】図１２（Ａ）〜図１２（Ｂ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図１３】図１３は、本発明を適用した他の実施の形態に係る半導体装置の製造方法を示す図である。
【図１４】図１４は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１５】図１５は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１６】図１６は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体チップ
１４ 電極
１８ 導電層
２２ バンプ
２４ 小孔
２６ 穴
１１０ 半導体チップ
１１４ 電極
１１８ 導電層
１２２ バンプ
１２４ 小孔
１２６ 穴
２１８ 導電層
２２２ バンプ
２２４ 小孔
２２６ 穴
２４２ 導電層
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
近年、複数の半導体チップを積み重ねた半導体装置が開発されている。その多くは、半導体チップの電極にワイヤ又はリードをボンディングして電気的な接続を図ったものであったが、ワイヤ等を設けたために小型化に限界があった。
【０００３】
また、半導体チップに貫通穴を形成し、貫通穴にハンダを充填するとともに、バンプを形成して、上下の半導体チップ間の電気的な接続を図ることも開発されている。これによれば、積層された半導体チップ間に、バンプの高さに相当する隙間が形成されるので、薄型化に限界があった。
【０００４】
本発明は、この問題点を解決するものであり、その目的は、小型化及び薄型化が可能な半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、半導体素子の電極が形成された面に、前記電極と電気的に接続されてなる導電層を形成する工程と、
前記電極上を避けて、前記導電層上に第１の電気的接続部を形成する工程と、前記導電層の前記半導体素子側の面の一部が、第２の電気的接続部として、露出するように、前記半導体素子に穴を形成する工程と、
を含む。
【０００６】
本発明によれば、第２の電気的接続部を、半導体素子の穴の内部に形成する。したがって、他の部品の電気的接続部を、半導体素子に入り込ませて電気的接続を図ることができるので、半導体素子と他の部品との間隔を狭めることができ、小型化及び薄型化することができる。
【０００７】
（２）この半導体装置の製造方法において、
前記第２の電気的接続部が占める領域と、前記第１の電気的接続部が占める領域と、の少なくとも一部同士が平面的に重なるように、前記穴を形成してもよい。
【０００８】
（３）この半導体装置の製造方法において、
前記電極をリング状に形成し、前記電極の中央開口部を覆って前記導電層を形成し、前記中央開口部に対応する領域内に前記穴を形成してもよい。
【０００９】
（４）本発明に係る半導体装置の製造方法は、半導体素子の電極が形成された面に、前記電極と電気的に接続されてなる第１の導電層を形成する工程と、
前記第１の導電層に第１の電気的接続部を形成する工程と、
前記電極の前記半導体素子側の面の一部が露出するように、前記半導体素子に穴を形成する工程と、
前記電極と電気的に接続され、第２の電気的接続部となる第２の導電層を、前記穴の内部に形成する工程と、
を含む。
【００１０】
本発明によれば、第２の電気的接続部を、半導体素子の穴の内部に形成する。したがって、他の部品の電気的接続部を、半導体素子に入り込ませて電気的接続を図ることができるので、半導体素子と他の部品との間隔を狭めることができ、小型化及び薄型化することができる。
【００１１】
（５）この半導体装置の製造方法において、
前記第２の電気的接続部が占める領域が、前記第１の電気的接続部が占める領域を平面的に包含するように前記穴を形成する。
【００１２】
（６）この半導体装置の製造方法において、
前記第１及び第２の電気的接続部を形成した後に、前記半導体素子を前記電極が形成された面とは反対側の面から研削して薄くしてもよい。
【００１３】
（７）この半導体装置の製造方法において、
前記第１の電気的接続部として、バンプを形成してもよい。
【００１４】
（８）この半導体装置の製造方法において、
前記穴よりも径の小さい小孔を予め形成し、前記小孔を拡大させて前記穴を形成してもよい。
【００１５】
これによれば、穴を形成するよりも小さいエネルギーで小孔を形成することができ、小孔を形成しておくことで、穴を形成するエネルギーが小さくて済む。
【００１６】
（９）この半導体装置の製造方法において、
前記小孔をレーザービームで形成し、ウェットエッチングによって前記小孔を拡大させてもよい。
【００１７】
これによれば、容易に穴を形成することができる。また、レーザービームで形成された小孔の内壁面が荒れていても、ウエットエッチングによってこれを拡大させるので、滑らかな内壁面の穴を形成することができる。
【００１８】
（１０）この半導体装置の製造方法において、
前記半導体素子は、半導体チップであってもよい。
【００１９】
（１１）この半導体装置の製造方法において、
前記半導体素子は、半導体ウエーハの一部であり、前記半導体ウエーハに対して前記工程を行ってもよい。
【００２０】
（１２）本発明に係るスタック型の半導体装置の製造方法は、上記方法によって製造された半導体装置を複数積層するスタック型の半導体装置の製造方法であって、
複数の前記半導体装置のうち、第１の半導体装置の前記第１の電気的接続部と、前記第１の半導体装置に積層する第２の半導体装置の前記第２の電気的接続部と、を電気的に接続する工程を含む。
【００２１】
この半導体装置の製造方法には、三次元実装が適用される。
【００２２】
（１３）この半導体装置の製造方法において、
前記第１の半導体装置の前記第１の電気的接続部よりも、前記第２の半導体装置の前記穴が大きく形成されてもよい。
【００２３】
これによれば、第１の半導体装置の第１の電気的接続部と、第２の半導体素子の内部回路との短絡を避けることができる。
【００２４】
（１４）本発明に係る半導体装置は、半導体素子と、
前記半導体素子の電極が形成された面に形成され、前記電極と電気的に接続されてなる導電層と、
前記電極上を避けて、前記導電層上に形成された第１の電気的接続部と、
を含み、
前記半導体素子は、前記導電層の前記半導体素子側の面の一部が、第２の電気的接続部として、露出するように穴が形成されてなる。
【００２５】
本発明によれば、第２の電気的接続部が、半導体素子の穴の内部に形成されている。したがって、他の部品の電気的接続部を、第２の面から窪んだ位置まで入り込ませて電気的接続を図ることができるので、半導体素子と他の部品との間隔を狭めることができ、小型化及び薄型化することができる。
【００２６】
（１５）この半導体装置において、
前記第１の電気的接続部が占める領域と、前記第２の電気的接続部が占める領域の、少なくとも一部同士が平面的に重なるように、前記穴が形成されてもよい。
【００２７】
（１６）この半導体装置において、
前記電極はリング状に形成され、前記電極の中央開口部を覆って前記導電層が形成され、前記中央開口部に対応する領域内に前記穴が形成されてもよい。
【００２８】
（１７）本発明に係る半導体装置は、電極が形成され、前記電極の一部が露出するように穴が形成されてなる半導体素子と、
前記半導体素子の前記電極が形成された面に形成され、前記電極と電気的に接続されてなる第１の導電層と、
前記第１の導電層に形成された第１の電気的接続部と、
前記穴の内部に形成された第２の電気的接続部となる第２の導電層と、
含む。
【００２９】
本発明によれば、第２の電気的接続部が、半導体素子の穴の内部に形成されている。したがって、他の部品の電気的接続部を、第２の面から窪んだ位置まで入り込ませて電気的接続を図ることができるので、半導体素子と他の部品との間隔を狭めることができ、小型化及び薄型化することができる。
【００３０】
（１８）この半導体装置において、
前記第２の電気的接続部が占める領域が、前記第１の電気的接続部が占める領域を平面的に包含するように、前記穴が形成されてもよい。
【００３１】
（１９）本発明に係る半導体装置は、上記方法により製造されたものである。
【００３２】
（２０）この半導体装置において、
前記半導体素子は、半導体チップであってもよい。
【００３３】
（２１）この半導体装置において、
半導体ウエーハを含み、前記半導体素子は、前記半導体ウエーハの一部であってもよい。
【００３４】
（２２）本発明に係るスタック型の半導体装置は、上記半導体装置が複数積層されて形成されてなるスタック型の半導体装置であって、
複数の前記半導体装置のうち、第１の半導体装置の前記第１の電気的接続部と、前記第１の半導体装置に隣接する第２の半導体装置の前記第２の電気的接続部と、が電気的に接続されてなる。
【００３５】
（２３）この半導体装置において、
前記第１の半導体装置の前記第１の電気的接続部よりも、前記第２の半導体装置の前記穴が大きく形成されてもよい。
【００３６】
これによれば、第１の半導体装置の第１の電気的接続部と、第２の半導体素子の内部回路との短絡を避けることができる。
【００３７】
（２４）この半導体装置において、
前記第１の電気的接続部がバンプであってもよい。
【００３８】
（２５）本発明に係る回路基板は、上記半導体装置が実装されたものである。
【００３９】
（２６）本発明に係る電子機器は、上記半導体装置を有する。
【００４０】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。
【００４１】
（第１の実施の形態）
図１（Ａ）及び図１（Ｂ）は、本実施の形態で使用する半導体チップ１０の一部を示す図である。なお、図１（Ａ）は、半導体チップ１０の断面図であり、図１（Ｂ）は、図１（Ａ）のIB−IB線断面図である。半導体チップ１０は一般的には直方体（立方体を含む）であるが、その形状は限定されず、球状であってもよい。
【００４２】
半導体チップ１０は、図示しないトランジスタやメモリ素子などからなる集積回路が形成された表面に絶縁膜（層間膜）１２を有する。絶縁膜１２は、半導体チップ１０の基本的な材料であるシリコンの酸化膜（ＳｉＯ2）や窒化膜（ＳｉＮ）であることが多い。
【００４３】
絶縁膜１２上には電極（パッド）１４が形成され、電極１４は図示しない部分で集積回路と電気的に接続されている。電極１４は、アルミニウムで形成されることが多い。電極１４は、半導体チップ１０の面の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んでいる。また、電極１４は、半導体チップ１０の面の端部に並んでいる場合と、中央部に並んでいる場合などがある。電極１４は、集積回路の製造プロセスに応じて構成されるので、複数層で形成してもよい。
【００４４】
電極１４の平面形状は、図１（Ａ）に破線で示すように、リング状になっている。詳しくは、電極１４は、例えば矩形をなす形状の中央部に、開口部（例えば円形）が形成されてなる。
【００４５】
絶縁膜１２上にはパッシベーション膜１６が形成されている。パッシベーション膜１６は、電極１４の外形端部を覆い、電極１４の開口部の端部も覆う。なお、開口部内にもパッシベーション膜１６が形成されている。その結果、電極１４は、図１（Ａ）でハッチングした部分において露出する。なお、パッシベーション膜１６は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００４６】
（半導体装置の製造方法）
本実施の形態では、上記半導体チップ１０を使用して、以下の方法で半導体装置を製造する。
【００４７】
図２（Ａ）に示すように、電極１４を覆う導電層１８を形成する。導電層１８は、後述するように、穴２６（図４（Ｂ）参照）の内側に掛け渡すことができる強度を有するように（例えば約１μｍ以上の厚みで）形成することが望ましい。導電層１８は、電極１４の外形端部からはみ出して形成することが好ましい。導電層１８は、リング状の電極１４（図１（Ａ）参照）の開口部も覆って形成する。導電層１８は、無電解メッキによって形成することができる。
【００４８】
例えば、導電層１８をニッケルで形成する方法として、電極１４上にジンケート処理を施してアルミニウムの表面を亜鉛に置換し、その後に無電解ニッケルメッキ液中に電極１４を浸し、亜鉛とニッケルの置換反応を経てニッケルを電極１４上に堆積してもよい。ニッケルは、リング状の電極１４の開口部上にも成長する。
【００４９】
あるいは、電極１４を、アルミニウム上のみに選択的に吸着するパラジウム溶液に浸し、その後無電解ニッケルメッキ液中に浸し、パラジウムを核としてニッケルを析出させてもよい。
【００５０】
ニッケル層にさらに金層を形成するには、さらに無電解金メッキ液中に浸し、ニッケル層の表面にさらに金層を形成する。金層を形成することで、その上に形成するバンプとの電気的接続をさらに確実にすることができる。一般的に、電極１４上には、ニッケルは金よりも短時間で析出させやすいので、導電層１８の全てを金で形成するよりも、第１層（下層）をニッケルで形成し、第２層（上層又は表面層）を金で形成することが好ましい。
【００５１】
無電解メッキ液中に半導体チップ１０を浸す場合には、半導体チップ１０の裏面や側面を予め保護膜（例えばレジストなど）で覆ってもよい。また、無電解メッキ液中に半導体チップ１０を浸す間は光を遮断することが好ましい。これによって、溶液に半導体チップ１０を浸したことによって起こる溶液中での電極間の電位変化に伴うメッキ厚さの変動を防止することができる。このことは、以下のいずれの無電解メッキにも当てはまる。
【００５２】
図２（Ｂ）に示すように、半導体チップ１０の、電極１４が形成された面にレジスト２０を形成し、これをパターニングする。
【００５３】
レジスト２０を形成する方法としては、スピンコート法、ディッピング法、スプレーコート法等を用いることが可能である。レジスト２０は電極１４も覆って形成する。レジスト２０は、後述するエッチング工程でエッチングしない部分を覆うものである。レジスト２０は、フォトレジスト、電子線レジスト、Ｘ線レジストのいずれであってもよく、ポジ型又はネガ型のいずれであってもよい。本実施の形態で使用するレジスト２０は、ポジ型のフォトレジストである。レジスト２０は、コーティング後に、他の部材に付着しないようにするため、プリベークして溶剤を飛ばす。
【００５４】
レジスト２０をパターニングする方法として、レジスト２０上にマスク（図示せず）を配置して、エネルギーを照射する。エネルギーは、レジスト２０の性質によって異なり、光、電子線、Ｘ線のいずれかである。マスクの形状は、パターニング形状によって決まり、レジスト２０がポジ型であるかネガ型であるかによって反転形状となる。その後、レジスト２０を現像しポストベークする。
【００５５】
パターニングされたレジスト２０には、バンプ２２を形成する領域に、開口部が形成されている。バンプ２２は、電極１４の外形の内側に形成する。本実施の形態では、バンプ２２を、電極１４の中央開口部の内側に形成する。また、バンプ２２は、中央開口部の端部から間隔をあけた位置に形成する。
【００５６】
図２（Ｃ）に示すように、レジスト２０の開口部に、無電解メッキによって金属層を形成することで、バンプ２２を形成する。そして、図３（Ａ）に示すように、レジスト２０を除去する。バンプ２２は、半導体チップ１０の第１の面（例えば電極１４が形成された面）から突出して形成された第１の電気的接続部である。
【００５７】
ニッケルでバンプ２２を形成するときは、無電解ニッケルメッキ液を使用する。無電解メッキでは金属が等方成長するが、レジスト２０の開口部内で金属を成長させるので、横（幅）方向への拡がりを抑えて高さ方向に金属層を形成することができる。したがって、径の小さいバンプ２２を形成することができる。
【００５８】
なお、バンプ２２は、ニッケル、金、ニッケル及び金の混合物のいずれかにより形成してもよく、単一層であっても複数層からなるものであってもよい。例えば、ニッケルからなる第１層の上に、金からなる第２層を設けてもよい。ニッケル層にさらに金層を形成するには、ニッケル層を無電解金メッキ液に浸漬して、ニッケル層の表面にさらに金層を形成する。金層を形成することで他の部品との電気的接続をさらに確実にすることができる。一般的に、ニッケルは金よりも短時間で析出させることができるので、バンプ２２の全てを金で形成するよりも、第１層（下層）をニッケルで形成し、第２層（上層又は表面層）を金で形成することが好ましい。
【００５９】
図３（Ｂ）に示すように、半導体チップ１０に、小孔２４（例えば直径約２０μｍ）を形成する。小孔２４は、半導体チップ１０の第２の面（例えば電極１４が形成された第１の面とは反対の面）から形成する。小孔２４は、少なくとも絶縁膜１２に至る深さで形成することが好ましく、絶縁膜１２を貫通しても良く、さらにパッシベーション膜１６を貫通してもよい。この場合は、小孔２４を半導体チップ１０の第１の面から形成してもよい。小孔２４は、貫通孔とならないことが好ましいが、貫通孔となっても本願発明の適用の妨げになるものではない。小孔２４の形成には、レーザ（例えばＹＡＧレーザやＣＯ2レーザ）を使用することができる。小孔２４は、後述する穴よりも小さい径で形成する。小孔２４は、バンプ２２の領域内に形成することが好ましい。そうすれば、小孔２４の深さの制御が難しくても、バンプ２２の内部で小孔２４の形成を止めることができ、小孔２４が貫通孔となることを避けられる。
【００６０】
次に、図３（Ｃ）に示すように、半導体チップ１０に穴２６を形成する。穴２６は、上述した小孔２４を拡大させて形成する。例えば、ウェットエッチングを適用して、小孔２４の内壁面をエッチングしてもよい。エッチング液として、例えば、水酸化カリウム（ＫＯＨ）や、沸酸と沸化アンモニウムを混合した水溶液（バッファード沸酸）を用いてもよい。アルミニウムで形成された電極１４は、エッチング液で腐食するが、電極１４は、絶縁膜１２及びパッシベーション膜１６と導電層１８とで覆われている。なお、導電層１８は、エッチング液で腐食しにくい材料（例えばニッケルや金）で形成することが好ましい。
【００６１】
なお、穴２６の開口部の拡大を止めるために、エッチングされない膜２８を形成しておく。膜２８は、酸化膜（シリコン酸化膜等）であってもよく、ＣＶＤによって形成することができる。なお、膜２８は、小孔２４を形成する前に形成しておいてもよい。
【００６２】
穴２６は、開口端部と、開口端部よりも径の大きい中間部（例えば約４０〜５０μｍの径）と、を有する形状で形成してもよい。例えば、図３（Ｃ）に示すように、半導体チップ１０の表裏面のそれぞれから厚み方向の中央に向かって径が大きくなるように穴２６を形成してもよい。詳しくは、穴２６は、半導体チップ１０の第２の面（開口端部が形成された面）から厚み方向の中央まで逆テーパが付されて傾斜した面と、半導体チップ１０の第１の面（電極１４が形成された面）から厚み方向の中央まで逆テーパが付されて傾斜した面と、で形成されている。ウェットエッチングを適用した場合には、穴２６は、このような形状になる。
【００６３】
なお、上述した例では、ウェットエッチングを適用したがドライエッチングを適用してもよく、両者を組み合わせてもよい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ）であってもよい。また、上述した例では、小孔２４を形成してこれを拡大して穴２６を形成したが、小孔２４を形成せずに穴２６を直接形成してもよい。その場合には、異方性エッチングを適用することが好ましい。
【００６４】
図４（Ａ）に示すように、半導体チップ１０を研削する。詳しくは、半導体チップ１０の第２の面（電極１４とは反対側の面）を研削して、その厚みを薄くする（バックラップ）。穴２６が上述した形状である場合には、穴の２６の最も径の大きい位置まで半導体チップ１０を研削することで、図４（Ａ）に示すように、研削後の穴２６の開口を大きくすることができる。
【００６５】
穴２６は、導電層１８のバンプ２２が設けられる部分の少なくとも一部の裏面を露出させる。穴２６は、バンプ２２よりも大きく形成することが好ましい。また、穴２６は、バンプ２２の全体を囲んで形成する。図４（Ａ）に示す穴２６は、テーパが付された穴であるが、この形状は本発明に必須ではないので、深さ方向に垂直な壁面で穴２６が形成されてもよい。
【００６６】
図４（Ｂ）に示すように、穴２６の内側で導電層１８を露出させる。例えば、絶縁膜１２及びパッシベーション膜１６を、穴２６の内側で除去する。その除去には、ドライエッチングを適用することができる。こうして、穴２６を介して導電層１８の露出した部分は、第２の電気的接続部となる。第２の電気的接続部は、第２の面（電極１４とは反対側の面）から窪んだ位置に形成される。
【００６７】
また、バンプ２２上に後工程で積層される半導体チップの電極が大きい場合、その穴も大きくできるから、バンプ２２はもっと大きくしてもよい。図２（Ｂ）で示しているレジストを使用したフォトリソグラフィ工程をやめて、マスクレスでバンプ２２を形成してもよい。
【００６８】
（半導体装置）
図４（Ｂ）は、上述した工程を経て製造された半導体装置を示す図である。この半導体装置は、複数の電極１４を有する半導体チップ１０と、半導体チップ１０の第１の面（例えば電極１４が形成された面）から突出するバンプ２２（第１の電気的接続部）と、を含む。第１の面には導電層１８が形成されており、バンプ２２は、導電層１８を介して各電極１４に電気的に接続されている。導電層１８は、半導体チップ１０の第２の面（第１の面とは反対の面）に形成された穴２６を介して、一部が露出している。導電層１８の露出部が第２の電気的接続部となる。第２の電気的接続部（導電層１８の露出部）は、第２の面から窪んだ位置に形成されている。
【００６９】
また、穴２６あるいは第２の電気的接続部（導電層１８の露出部）は、導電層１８のバンプ２２が設けられる部分よりも大きく形成されている。穴２６の内側で、導電層１８が浮いた状態となり、バンプ２２が導電層１８（のみ）にて支持されている。したがって、バンプ２２に加えられる応力が、導電層１８によって緩和される。
【００７０】
その他の構成は、上述した製造方法で説明した通りである。本実施の形態によれば、窪んだ位置に第２の電気的接続部（導電層１８の露出部）が形成されている。したがって、図４（Ｃ）に示すように、複数の半導体装置が積み重ねられたとき（スタックされたとき）に、バンプ２２（第１の電気的接続部）などの端子が、半導体チップ１０の表面（第２の面）から入り込んだ状態となる。こうして、三次元実装された半導体装置（スタック型半導体装置）の小型化及び薄型化が可能になる。
【００７１】
なお、バンプ２２（第１の電気的接続部）と、導電層１８の露出部（第２の電気的接続部）との接合には、Ｎｉ−Ｎｉ、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金属接合を適用してもよく、熱のみ、超音波振動のみ、あるいは超音波振動及び熱などを印加して両者を接合する。接合されると、両者の材料が拡散して金属接合が形成される。
【００７２】
穴２６は半導体チップ１０に形成されているため、穴２６の内面とバンプ２２との電気的な絶縁を図ることが好ましい。そのためには、穴２６の内面に絶縁膜を形成してもよいが、導電部１８の露出部に接続されたバンプ２２よりも、穴２６を大きく形成してもよい。こうすれば、バンプ２２が穴２６から離れて配置される。穴２６とバンプ２２が離れていることで、穴２６の内面に信頼性の高い（厚い）絶縁膜を形成しなくてもよい。ただし、積極的に絶縁膜を形成しなくても、穴２６の内面には酸化膜等で絶縁膜が形成されることが多い。
【００７３】
上下の半導体チップ１０は、接着剤等で接着してもよい。接着剤として、異方性導電接着剤（ＡＣＡ）、例えば異方性導電膜（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）を使用してもよい。異方性導電接着剤は、バインダに導電粒子（フィラー）が分散されたもので、分散剤が添加される場合もある。導電粒子によって、バンプ２２（第１の電気的接続部）と、導電層１８の露出部（第２の電気的接続部）との電気的接続を図ってもよい。異方性導電接着剤のバインダとして、熱硬化性の接着剤が使用されることが多い。
【００７４】
図４（Ｃ）には、本発明を適用した複数の半導体装置が積層されたスタック型半導体装置が示されている。このスタック型半導体装置は、複数の半導体装置が積み重ねられたとき（スタックされたとき）に、バンプ２２（第１の電気的接続部）などの端子が、半導体チップ１０の表面（第２の面）から入り込んだ状態となっている。したがって、このスタック型半導体装置は、小型化及び薄型化されたものである。
【００７５】
図５には、さらに、半導体チップ３０が積層された半導体装置が示されている。詳しくは、積層された複数の半導体チップ１０のうち、穴２６が形成された側の最も外側に位置する半導体チップ１０に、半導体チップ３０が接合されている。半導体チップ３０は、本発明を適用したものに限らず、ベアチップ（フリップチップ）でもよいし、何らかのパッケージが施されたものであってもよい。半導体チップ３０は、複数のバンプ３２を有し、各バンプ３２が、半導体チップ１０の穴２６を介して、導電層１８に接合されている。
【００７６】
（第２の実施の形態）
図６（Ａ）〜図８（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置を説明する図である。
【００７７】
本実施の形態で使用する半導体チップ１１０は、複数の電極１１４を有する。第１の実施の形態で説明したリング状の電極１４と異なり、各電極１１４は、中央に穴が形成されている必要はなく、平面形状が矩形であっても円形であってもその他の形状であってもよい。複数の電極１１４は、半導体チップ１１０の一方の面において、中央部に形成されてもよいし、端部に形成されてもよい。半導体チップ１１０が矩形をなす場合は、電極１１４は、４辺あるいは平行な２辺に沿って形成してもよい。半導体チップ１１０には、絶縁膜１１２及びパッシベーション膜１１６が形成されており、詳しくは、第１の実施の形態で説明した通りである。
【００７８】
（半導体装置の製造方法）
本実施の形態では、上記半導体チップ１１０を使用して、以下の方法で半導体装置を製造する。以下の方法は、第１及び第２の実施の形態にも適用可能である。
【００７９】
図６（Ａ）に示すように、電極１１４上からその隣の領域（図６（Ａ）に示す例ではパッシベーション膜１１６上）に導電層１１８を形成する。導電層１１８は、電極１１４上においては電極１１４との電気的な接続が良好に図れる程度の大きさを有し、電極１１４の隣の領域においては、バンプ１２２が形成できるとともに穴１２６（図７（Ｃ）参照）よりも大きく形成されてなる。導電層１１８のその他の構成及び形成方法には、第１の実施の形態の導電層１８の内容を適用することができる。
【００８０】
図６（Ｂ）に示すように、半導体チップ１１０の、電極１１４が形成された面にレジスト１２０を形成し、これをパターニングする。その詳細についても、第１の実施の形態のレジスト２０に関する内容を適用することができる。なお、レジスト１２０には、導電層１１８上であって、電極１１４上を避けた位置に開口部を形成する。
【００８１】
図６（Ｃ）に示すように、レジスト１２０の開口部に、無電解メッキによって金属層を形成することで、バンプ１２２（第１の電気的接続部）を形成する。そして、図７（Ａ）に示すように、レジスト１２０を除去する。バンプ１２２の構成及びその形成方法についても、第１の実施の形態のバンプ２２について説明した内容を適用することができる。なお、バンプ１２２は、導電層１１８上であって、電極１１４上を避けた位置に形成される。
【００８２】
図７（Ｂ）に示すように、半導体チップ１１０に、小孔１２４を形成する。小孔１２４についても、第１の実施の形態の小孔２４の内容を適用することができる。なお、小孔２４は、バンプ１２２の下方に形成される。
【００８３】
次に、図７（Ｃ）に示すように、半導体チップ１１０に穴１２６を形成する。穴１２６は、上述した小孔１２４を拡大させて形成する。穴１２６の形状及びその形成方法については、第１の実施の形態で説明した穴２６の形状及びその形成方法を適用することができる。穴１２６の開口部の拡大を止めるために、エッチングされない膜１２８を形成しておく。
【００８４】
図８（Ａ）に示すように、半導体チップ１１０を研削し、図８（Ｂ）に示すように、穴１２６の内側で導電層１１８を露出させる。これらの方法についても、第１の実施の形態で説明した内容を適用することができる。こうして、穴１２６を介して導電層１１８の露出した部分は、第２の電気的接続部となる。第２の電気的接続部は、第２の面（電極１１４とは反対側の面）から窪んだ位置に形成される。本実施の形態では、電極１１４の形状が限定されないので、一般に使用されている半導体チップを使用することができる。その他の効果については第１の実施の形態と同様である。
【００８５】
（半導体装置）
図８（Ｂ）は、本発明を適用した半導体装置を示す図である。本実施の形態に係る半導体装置は、電極１１４の隣、すなわち電極１１４上を避けた位置にバンプ１２２が形成されている。本実施の形態によれば、窪んだ位置に第２の電気的接続部（導電層１１８の露出部）が形成されている。したがって、図８（Ｃ）に示すように、複数の半導体チップ１１０が積み重ねられたとき（スタックされたとき）に、バンプ１２２（第１の電気的接続部）などの端子が、半導体チップ１１０の表面から入り込んだ状態となる。こうして、三次元実装された半導体装置（スタック型半導体装置）の小型化及び薄型化が可能になる。なお、電気的な製造構造や半導体チップの接着手段については、第１の実施の形態で説明した通りである。
【００８６】
（第３の実施の形態）
図９（Ａ）〜図１２（Ｂ）は、本発明を適用した第３の実施の形態に係る半導体装置を説明する図である。本実施の形態では、第２の実施の形態で説明した半導体チップ１１０を使用する。
【００８７】
（半導体装置の製造方法）
図９（Ａ）に示すように、電極１１４上に導電層２１８を形成する。導電層２１８は、電極１１４の表面を全て覆っていることが好ましい。例えば、電極１１４の端部パッシベーション膜１１６にて覆われていれば、少なくとも、パッシベーション膜１１６から露出した部分上に導電層２１８を形成する。なお、電極１１４からはみ出して導電層２１８を形成してもよい。導電層２１８のその他の構成及び形成方法には、第１の実施の形態の導電層１８の内容を適用することができる。
【００８８】
図９（Ｂ）に示すように、半導体チップ１１０の、電極１１４が形成された面にレジスト２２０を形成し、これをパターニングする。その詳細についても、第１の実施の形態のレジスト２０の内容を適用することができる。レジスト２２０には、導電層２１８上であって、電極１１４上に開口部を形成する。なお、半導体チップ１１０の電極１１４が形成された面とは反対側の面にも、レジスト２２１を形成してもよい。このことは、第１及び第２の実施の形態にも適用できる。
【００８９】
そして、図９（Ｂ）に示すように、レジスト２２０と導電層２１８との上に、触媒２１０を設ける。本実施の形態では触媒２１０はパラジウムである。触媒２１０の形成方法として、例えば半導体チップ１１０をパラジウムとスズを含む混合溶液に浸し、その後、塩酸などの酸で処理することによってパラジウムのみをレジスト２２０と導電層２１８との上に設けてもよい。
【００９０】
続いて、レジスト２２０を剥離することによって、バンプ２２２（図９（Ｃ）参照）を形成したい領域のみに触媒２１０を設けることができる。レジスト２２０の剥離のときに、紫外線を照射してもよく、弱アルカリ性の溶液に浸してレジスト２２０を剥離してもよい。これによって容易かつ確実にレジスト２２０を剥離することができる。なお、レジスト２２０の剥離と同時に、その反対側に形成されたレジスト２２１も剥離する。
【００９１】
そして、無電解メッキを行って、図９（Ｃ）に示すようにバンプ２２２を形成する。バンプ２２２をニッケルで形成する場合に、半導体チップ１１０をニッケルメッキ液に浸することで、触媒２１０であるパラジウムを核として溶液中のニッケルイオンを還元し、ニッケルを析出する。あるいは、銅や金でバンプ２２２を形成してもよい。また、バンプ２２２を形成するための導電材料として、複数の異種の金属（例えばＮｉ＋Ｃｕ、Ｎｉ＋Ａｕ＋Ｃｕ）を用いてもよく、これによって複数層でバンプ２２２を形成してもよい。
【００９２】
上述した例では、レジスト２２０をパターン化した後に触媒２１０を設け、その後にレジスト２２０を剥離することによって、触媒２１０をバンプ２２２の形成領域に露出させている。この例とは異なり、半導体チップ１１０上に触媒２１０を全面に設けた後に、レジスト２２０をバンプ２２２の形成領域を除いてパターン化して設けることによって、結果的にバンプ２２２の形成領域に触媒２１０を露出させてもよい。この場合は、バンプ２２２の形成を終えた後にレジスト５０を剥離する。
【００９３】
次に、バンプ２２２をマスクとして、あるいは必要であればバンプ２２２上に図示しない保護膜を設けて、図１０（Ａ）に示すように、導電層２１８をエッチングする。こうして得られた導電層２１８は、バンプ２２２からはみ出ない形状、すなわち、バンプ２２２下にのみ形成された形状となる。また、図１０（Ａ）に示すように、半導体チップ１１０の電極１１４とは反対側の面には、後述するウエットエッチングされない膜２２８を形成しておく。この膜２２８は、シリコン酸化膜などであり、ＣＶＤによって形成することができる。
【００９４】
図１０（Ｂ）に示すようにレーザ等で小孔２２４を形成し、その後、第１の実施の形態で説明したように、ウエットエッチングを行い、半導体チップ１１０の裏面（電極１１４とは反対側の面）の研削を行う。こうして、図１１（Ａ）に示すように、半導体チップ１１０に穴２２６を形成する。穴２２６の形状については、第１の実施の形態で説明した穴２６の内容を適用してもよい。
【００９５】
図１１（Ｂ）に示すように、少なくとも穴２２６の内面に絶縁膜２２８を形成する。そして、図１１（Ｃ）に示すように、電極１１４下に形成されている絶縁膜１１２を、穴２２６を介してエッチングして、電極１１４を穴２２６を介して露出させる。
【００９６】
図１２（Ａ）に示すように、少なくとも穴２２６の内側であって電極１１４の露出面を含む領域に触媒２４０を設ける。触媒２４０の内容及びこれを設ける方法には、図９（Ｂ）に示す触媒２１０の内容及びこれを設ける方法を適用してもよい。なお、穴２２６が形成しており、段差が大きい場合には、液状のレジストの代わりにドライフィルムをしてもよい。
【００９７】
そして、図１２（Ｂ）に示すように、穴２２６を介して、電極１１４の裏面（露出面）に導電層２４２を形成する。導電層２４２は、図１２（Ｂ）に示すように、半導体チップ１１０のバンプ２２２が形成された面とは反対側の面（絶縁膜２３０の表面でもよい）よりも、窪んだ位置に形成する。導電層２４２は、金属導電ペースト、ハンダなどのロウ材等で形成され、メッキ、印刷、ディスペンサ等の方法で形成されることが多い。この導電層２４２を電気的、機械的な接合部材としてバンプ２２と接合することもできる。
【００９８】
本実施の形態によれば、窪んだ位置に第２の電気的接続部（導電層２４２）が形成されている。したがって、複数の半導体装置が積み重ねられたとき（スタックされたとき）に、バンプ２２２（第１の電気的接続部）などの端子が、半導体チップ１１０の表面から入り込んだ状態となる。こうして、三次元実装された半導体装置（スタック型半導体装置）の小型化及び薄型化が可能になる。なお、電気的な製造構造や半導体チップの接着手段については、第１の実施の形態で説明した通りである。
【００９９】
（その他の実施の形態）
上述した工程は、半導体チップ１０に対して行ったが、これを半導体ウエーハに対して行ってもよい。例えば、図１３に示すように、半導体ウエーハ３００に対して上記工程を行って、第１の電気的接続部（バンプ２２）及び第２の電気的接続部（導電層１８の露出部）を形成してもよい。この半導体ウエーハ３００をダイシングして、半導体装置を得ることができる。
【０１００】
図１４には、本実施の形態に係る半導体装置１を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅などからなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置１の接続部（例えば第１の電気的接続部となるバンプ２２）とを機械的に接続することでそれらの電気的導通を図る。
【０１０１】
そして、本発明を適用した半導体装置１を有する電子機器として、図１５にはノート型パーソナルコンピュータ２０００、図１６には携帯電話３０００が示されている。
【０１０２】
なお、上述した実施の形態の「半導体チップ」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３（Ａ）〜図３（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４（Ａ）〜図４（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明を適用した第１の実施の形態に係る半導体装置を示す図である。
【図６】図６（Ａ）〜図６（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図７】図７（Ａ）〜図７（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図８】図８（Ａ）〜図８（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図９】図９（Ａ）〜図９（Ｃ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図１０】図１０（Ａ）〜図１０（Ｂ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図１１】図１１（Ａ）〜図１１（Ｃ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図１２】図１２（Ａ）〜図１２（Ｂ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図１３】図１３は、本発明を適用した他の実施の形態に係る半導体装置の製造方法を示す図である。
【図１４】図１４は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１５】図１５は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１６】図１６は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体チップ
１４ 電極
１８ 導電層
２２ バンプ
２４ 小孔
２６ 穴
１１０ 半導体チップ
１１４ 電極
１１８ 導電層
１２２ バンプ
１２４ 小孔
１２６ 穴
２１８ 導電層
２２２ バンプ
２２４ 小孔
２２６ 穴
２４２ 導電層
Claims (19)
- 半導体素子の、中央開口部を有するリング状の電極が形成された面に、前記電極の前記中央開口部を覆って前記電極と電気的に接続されてなる導電層を形成する工程と、
前記中央開口部上であって前記導電層上に第１の電気的接続部を形成する工程と、
前記導電層の前記半導体素子側の面の一部が第２の電気的接続部として露出するように、前記半導体素子の前記中央開口部内に穴を形成する工程と、
を含み、
前記第２の電気的接続部が占める領域と、前記第１の電気的接続部が占める領域と、の少なくとも一部同士が平面的に重なるように、前記穴を形成する半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第２の電気的接続部が占める領域が、前記第１の電気的接続部が占める領域を平面的に包含するように前記穴を形成する半導体装置の製造方法。 - 請求項１又は請求項２記載の半導体装置の製造方法において、
前記第１及び第２の電気的接続部を形成した後に、前記半導体素子を前記電極が形成された面とは反対側の面から研削して薄くする半導体装置の製造方法。 - 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記第１の電気的接続部として、バンプを形成する半導体装置の製造方法。 - 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記穴よりも径の小さい小孔を予め形成し、前記小孔を拡大させて前記穴を形成する半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
前記小孔をレーザービームで形成し、ウェットエッチングによって前記小孔を拡大させる半導体装置の製造方法。 - 請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記半導体素子は、半導体チップである半導体装置の製造方法。 - 請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記半導体素子は、半導体ウエーハの一部であり、前記半導体ウエーハに対して前記工程を行う半導体装置の製造方法。 - 請求項１から請求項８のいずれかに記載の方法によって複数の半導体装置を製造し、製造された半導体装置を複数積層するスタック型の半導体装置の製造方法であって、
複数の前記半導体装置のうち、第１の半導体装置の前記第１の電気的接続部と、前記第１の半導体装置に積層する第２の半導体装置の前記第２の電気的接続部と、を電気的に接続する工程を含むスタック型の半導体装置の製造方法。 - 請求項９記載のスタック型の半導体装置の製造方法において、
前記第１の半導体装置の前記第１の電気的接続部よりも、前記第２の半導体装置の前記穴が大きく形成されてなるスタック型の半導体装置の製造方法。 - 中央開口部を有するリング状の電極が形成された半導体素子と、
前記半導体素子の前記電極が形成された面に、前記電極の前記中央開口部を覆って形成され、前記電極と電気的に接続されてなる導電層と、
前記中央開口部上であって前記導電層上に形成された第１の電気的接続部と、
を含み、
前記導電層の前記半導体素子側の面の一部が、第２の電気的接続部として露出するように、前記半導体素子の前記中央開口部内に穴が形成され、
前記第１の電気的接続部が占める領域と、前記第２の電気的接続部が占める領域の、少なくとも一部同士が平面的に重なるように、前記穴が形成されてなる半導体装置。 - 請求項１１記載の半導体装置において、
前記第２の電気的接続部が占める領域が、前記第１の電気的接続部が占める領域を平面的に包含するように、前記穴が形成されてなる半導体装置。 - 請求項１１又は請求項１２記載の半導体装置において、
前記半導体素子は、半導体チップである半導体装置。 - 請求項１１から請求項１３のいずれかに記載の半導体装置において、
半導体ウエーハを含み、前記半導体素子は、前記半導体ウエーハの一部である半導体装置。 - 請求項１１から請求項１４のいずれかに記載の半導体装置が複数積層されて形成されてなるスタック型の半導体装置であって、
複数の前記半導体装置のうち、第１の半導体装置の前記第１の電気的接続部と、前記第１の半導体装置に隣接する第２の半導体装置の前記第２の電気的接続部と、が電気的に接続されてなるスタック型の半導体装置。 - 請求項１５記載のスタック型の半導体装置において、
前記第１の半導体装置の前記第１の電気的接続部よりも、前記第２の半導体装置の前記穴が大きく形成されてなるスタック型の半導体装置。 - 請求項１１から請求項１６のいずれかに記載の半導体装置において、
前記第１の電気的接続部がバンプである半導体装置。 - 請求項１１から請求項１７のいずれかに記載の半導体装置が実装された回路基板。
- 請求項１１から請求項１７のいずれかに記載の半導体装置を有する電子機器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050906A JP3778256B2 (ja) | 2000-02-28 | 2000-02-28 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| KR10-2001-0009753A KR100419465B1 (ko) | 2000-02-28 | 2001-02-26 | 반도체장치 및 그 제조방법, 회로기판 및 전자기기 |
| US09/793,493 US6642615B2 (en) | 2000-02-28 | 2001-02-27 | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument |
| TW090104564A TWI260763B (en) | 2000-02-28 | 2001-02-27 | Semiconductor device and manufacturing method thereof, circuit board and electronic apparatus |
| CNB011165960A CN100481376C (zh) | 2000-02-28 | 2001-02-28 | 半导体器件及其制造方法、电路板和电子装置 |
| US10/623,498 US6806176B2 (en) | 2000-02-28 | 2003-07-22 | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050906A JP3778256B2 (ja) | 2000-02-28 | 2000-02-28 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244360A JP2001244360A (ja) | 2001-09-07 |
| JP3778256B2 true JP3778256B2 (ja) | 2006-05-24 |
Family
ID=18572637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000050906A Expired - Lifetime JP3778256B2 (ja) | 2000-02-28 | 2000-02-28 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6642615B2 (ja) |
| JP (1) | JP3778256B2 (ja) |
| KR (1) | KR100419465B1 (ja) |
| CN (1) | CN100481376C (ja) |
| TW (1) | TWI260763B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507115B2 (en) * | 2000-12-14 | 2003-01-14 | International Business Machines Corporation | Multi-chip integrated circuit module |
| NL1017388C2 (nl) * | 2001-02-16 | 2002-08-19 | Marc Van Oldenborgh | Organisch datanetwerk met een dynamische topologie. |
| US6649507B1 (en) * | 2001-06-18 | 2003-11-18 | Taiwan Semiconductor Manufacturing Company | Dual layer photoresist method for fabricating a mushroom bumping plating structure |
| US20030006494A1 (en) * | 2001-07-03 | 2003-01-09 | Lee Sang Ho | Thin profile stackable semiconductor package and method for manufacturing |
| US6800800B1 (en) * | 2001-08-15 | 2004-10-05 | Renato Giordano | Electric guitar pickguard assembly |
| US20030038353A1 (en) * | 2001-08-23 | 2003-02-27 | Derderian James M. | Assemblies including stacked semiconductor devices separated by discrete conductive elements therebetween, packages including the assemblies, and methods |
| JP4110390B2 (ja) * | 2002-03-19 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| WO2003079430A1 (en) * | 2002-03-19 | 2003-09-25 | Seiko Epson Corporation | Semiconductor device and its manufacturing method, circuit board and electronic apparatus |
| JP4110391B2 (ja) * | 2003-01-16 | 2008-07-02 | セイコーエプソン株式会社 | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 |
| JP4850392B2 (ja) * | 2004-02-17 | 2012-01-11 | 三洋電機株式会社 | 半導体装置の製造方法 |
| TWI303864B (en) * | 2004-10-26 | 2008-12-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
| JP4443379B2 (ja) * | 2004-10-26 | 2010-03-31 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP4873517B2 (ja) * | 2004-10-28 | 2012-02-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP4016984B2 (ja) * | 2004-12-21 | 2007-12-05 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、回路基板、及び電子機器 |
| US7485967B2 (en) * | 2005-03-10 | 2009-02-03 | Sanyo Electric Co., Ltd. | Semiconductor device with via hole for electric connection |
| US8067267B2 (en) * | 2005-12-23 | 2011-11-29 | Tessera, Inc. | Microelectronic assemblies having very fine pitch stacking |
| JP5141076B2 (ja) * | 2006-06-05 | 2013-02-13 | 株式会社デンソー | 半導体装置 |
| JP5143382B2 (ja) * | 2006-07-27 | 2013-02-13 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| DE102006036100B3 (de) * | 2006-08-02 | 2008-01-24 | Zitzmann, Heinrich, Dr. | Verfahren zur Herstellung eines Temperaturmessfühlers |
| JP4305674B2 (ja) | 2007-01-19 | 2009-07-29 | セイコーエプソン株式会社 | 半導体装置 |
| JP5032187B2 (ja) * | 2007-04-17 | 2012-09-26 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
| US7910473B2 (en) * | 2008-12-31 | 2011-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with air gap |
| US8399354B2 (en) | 2009-01-13 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with low-K dielectric liner |
| JP5870493B2 (ja) | 2011-02-24 | 2016-03-01 | セイコーエプソン株式会社 | 半導体装置、センサーおよび電子デバイス |
| CN109729639B (zh) * | 2018-12-24 | 2020-11-20 | 奥特斯科技(重庆)有限公司 | 在无芯基板上包括柱体的部件承载件 |
| KR20200118266A (ko) * | 2019-04-03 | 2020-10-15 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| CN110729086B (zh) * | 2019-08-26 | 2021-10-08 | 武汉船用机械有限责任公司 | 可调阻值的水电阻 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843554A (ja) | 1981-09-08 | 1983-03-14 | Mitsubishi Electric Corp | 半導体装置 |
| JPS5843354A (ja) | 1981-09-09 | 1983-03-14 | Shujun Shiina | 換水機構付き太陽熱温水装置 |
| JP2918637B2 (ja) * | 1990-06-27 | 1999-07-12 | 三菱電機株式会社 | 微小真空管及びその製造方法 |
| JPH0476946A (ja) | 1990-07-19 | 1992-03-11 | Fujitsu Ltd | ウエーハ集積回路装置 |
| JPH0563137A (ja) | 1991-08-30 | 1993-03-12 | Fujitsu Ltd | 半導体装置 |
| JP3036233B2 (ja) * | 1992-06-22 | 2000-04-24 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JPH08107120A (ja) * | 1994-10-06 | 1996-04-23 | Mitsubishi Electric Corp | 高周波半導体集積回路装置，及びその製造方法 |
| US5945741A (en) * | 1995-11-21 | 1999-08-31 | Sony Corporation | Semiconductor chip housing having a reinforcing plate |
| JPH08264712A (ja) | 1995-03-27 | 1996-10-11 | Matsushita Electron Corp | 半導体装置 |
| US5891799A (en) | 1997-08-18 | 1999-04-06 | Industrial Technology Research Institute | Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates |
-
2000
- 2000-02-28 JP JP2000050906A patent/JP3778256B2/ja not_active Expired - Lifetime
-
2001
- 2001-02-26 KR KR10-2001-0009753A patent/KR100419465B1/ko active IP Right Grant
- 2001-02-27 US US09/793,493 patent/US6642615B2/en not_active Expired - Lifetime
- 2001-02-27 TW TW090104564A patent/TWI260763B/zh not_active IP Right Cessation
- 2001-02-28 CN CNB011165960A patent/CN100481376C/zh not_active Expired - Lifetime
-
2003
- 2003-07-22 US US10/623,498 patent/US6806176B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TWI260763B (en) | 2006-08-21 |
| CN100481376C (zh) | 2009-04-22 |
| US20040072413A1 (en) | 2004-04-15 |
| US6806176B2 (en) | 2004-10-19 |
| US6642615B2 (en) | 2003-11-04 |
| KR20010085617A (ko) | 2001-09-07 |
| US20010028105A1 (en) | 2001-10-11 |
| JP2001244360A (ja) | 2001-09-07 |
| CN1311528A (zh) | 2001-09-05 |
| KR100419465B1 (ko) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3778256B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3736607B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3879816B2 (ja) | 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器 | |
| TWI227910B (en) | Semiconductor device, circuit substrate and electronic instrument | |
| EP1777742A2 (en) | Semiconductor chip with through via and method of manufacturing the semiconductor chip | |
| JP3687435B2 (ja) | 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器 | |
| JP2009064897A (ja) | 半導体装置及びその製造方法 | |
| US10651374B2 (en) | Semiconductor device, and method for manufacturing the same | |
| JP2003068779A (ja) | 半導体装置及びその製造方法 | |
| JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
| JP4292748B2 (ja) | 半導体装置の製造方法 | |
| JP2003273107A (ja) | 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器 | |
| JP2004221351A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4127095B2 (ja) | 半導体装置の製造方法 | |
| JP2006287094A (ja) | 半導体装置及びその製造方法 | |
| JP2003273108A (ja) | 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器 | |
| JP2004349631A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006005220A (ja) | 半導体装置の製造方法 | |
| JP2005123601A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP2004296895A (ja) | 半導体装置、３次元実装型半導体装置の製造方法、半導体デバイス、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3778256 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |