JP4334397B2

JP4334397B2 - 半導体装置及びその製造方法

Info

Publication number: JP4334397B2
Application number: JP2004114979A
Authority: JP
Inventors: 崇野間; 彰鈴木; 裕之篠木
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-04-24
Filing date: 2004-04-09
Publication date: 2009-09-30
Anticipated expiration: 2024-04-09
Also published as: JP2004343088A

Description

本発明は、半導体装置及びその製造方法に関し、特に、半導体チップのパッケージング技術に関する。

近年、新たなパッケージ技術として、ＭＣＭ（Multi Chip Module：マルチチップモジュール）が注目されている。ＭＣＭとは、一つのパッケージの中に複数の半導体チップを組み込むことによって、高機能なモジュールを実現するものである。ＭＣＭには、半導体チップの配置の仕方によって、多くの種類がある。その中で、複数の半導体チップを積層してなる「積層型ＭＣＭ」が最近特に注目されている。

この積層型ＭＣＭの構造の一例を図１４に示す。この積層型ＭＣＭ２００は、半導体チップ２０４を複数個積層したものである。半導体チップ２０４を貫通するヴィアホール２０５をレーザ加工により形成し、当該ヴィアホール２０５の側面にバリアメタル２０２をスパッタ法やＣＶＤ法で形成する。その後、銅メッキにより、前記ヴィアホール２０５内に導電材料を埋め込むことにより、上下に隣接して配置された半導体チップ２０４，２０４を接続する配線を形成する。

半導体チップ２０４間の絶縁は、熱可塑性フィルム２０３を挿入することで保たれる。このような製造工程を繰り返し行うことにより、複数の半導体チップ２０４を積層することができる。最も下になる半導体チップ２０４には、導電端子２０６を取り付けることによって外部の回路との接続を行う。

以上の製造工程で積層型ＭＣＭ２００を製造することができる。上述した積層型ＭＣＭは、特許文献１に開示されている。
特開平９−２３２５０３号公報

上述した積層型ＭＣＭ２００を製造するためには、数十μｍ程度の直径、深さを持つヴィアホールの形成、及びヴィアホール内への導電材料の埋め込みを行う必要がある。その結果、ヴィアホール加工用のレーザ加工機、バリアメタル成膜用のバリアＣＶＤ装置、ヴィアホールの埋め込みを行うための銅メッキ装置といった、従来の半導体のパッケージングでは使われていなかった、高価な装置が必要となり、製造コストが高くなるという問題があった。

本発明の半導体装置は、第１の半導体装置と、この第１の半導体装置上に配置された第２の半導体装置とを備え、前記第１の半導体装置は、第１の半導体チップ上に第１の絶縁膜を介して形成された第１の配線及び第２の配線と、前記第１及び第２の配線が形成された前記第１の半導体チップ上に接着剤を介して接着され前記第２の配線を露出する開口部を有する支持基板と、前記第１の半導体チップの側面部及び裏面部に形成された第２の絶縁膜と、前記第１の配線の裏面に接続され、前記第２の絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する第３の配線と、前記第３の配線を被覆するように半導体チップの裏面部に形成された保護膜と、前記保護膜を介して前記第３の配線上に形成された導電端子とを備え、前記第２の半導体装置は、第２の半導体チップと、この第２の半導体チップの裏面に形成された導電端子と、を備え、前記第２の半導体装置の前記導電端子が前記第１の半導体装置の開口部を介して前記第２の配線に接続されていることを特徴とする。
また、前記第３の配線上に形成された前記導電端子または前記第２の半導体装置の裏面に形成された前記導電端子が突起電極端子であることを特徴とする。
更に、前記突起電極端子がはんだバンプまたは金バンプであることを特徴とする。
また、前記支持基板が、ガラス基板、シリコン基板、プラスチックのいずれか１つから成る板材であることを特徴とする。
また、本発明の半導体装置の製造方法は、第１の絶縁膜を介して第１の配線及び第２の配線が形成された複数の半導体チップを有する半導体ウエハを準備し、前記第１及び第２の配線が形成された前記半導体ウエハ上に接着剤を介して支持基板を接着する工程と、前記半導体ウエハ裏面から前記複数の半導体チップの境界部分をエッチングする工程と、前記エッチングにより露出した半導体チップの側面部及び裏面部上に第２の絶縁膜を形成する工程と、前記第１の配線の裏面に接続され、前記第２の絶縁膜に接するように前記半導体チップの側面部から裏面部に延在する第３の配線を形成する工程と、前記第３の配線を被覆するように半導体チップの裏面部に保護膜を形成する工程と、前記保護膜を介して前記第３の配線上に導電端子を形成する工程と、前記支持基板に前記第２の配線を露出する開口部を形成する工程と、前記境界部分に沿って複数の半導体チップに分断する工程とを具備し、前記分断された第１の半導体チップの開口部を介して露出した第２の配線に第２の半導体チップの導電端子を接続することで、第１の半導体チップ上に第２の半導体チップを積層することを特徴とする。
更に、前記第３の配線上に導電端子を形成する工程の後であって、前記支持基板に開口部を形成する工程の前に、前記支持基板の表面を削る工程を備えることを特徴とする。
また、前記支持基板の表面を削る工程は、前記支持基板の表面にエッチング液を滴下し、前記支持基板を回転させる工程であることを特徴とする。
更に、前記支持基板に第２の配線を露出する開口部を形成する工程の後に、前記第２の配線上にめっき層を形成する工程を備えることを特徴とする。

本発明によれば、積層型ＭＣＭを高価な装置を用いることなく、低い製造コストで製造することが可能になる。

次に、本発明の実施形態に係る半導体装置及びその製造方法について、図１乃至図１３を参照しながら説明する。

まず、図１に示すように、半導体ウエハ１ａを用意する。この半導体ウエハ１ａは後述する工程で、切断され複数の半導体チップ１に分離される。それらの半導体チップ１は、例えばＣＣＤのイメージセンサや半導体メモリのチップであり、半導体のウエハプロセスにより形成される。その半導体ウエハ１ａの表面に絶縁膜２を介して、複数の第１の配線３Ａ、複数の第２の配線３Ｂを同時に形成する。第１の配線３Ａは、半導体ウエハ１ａを複数の半導体チップ１に切断分離するための境界Ｓを挟んで、その両側に所定の間隙を有して形成される。境界Ｓは、ダイシングラインまたはスクライブラインと称されるものである。

ここで、第１の配線３Ａは、半導体チップ１の通常のボンディングパッド位置から、境界Ｓ付近まで拡張されたパッドである。また、複数の第２の配線３Ｂは、後の工程で、半導体チップ１上に積層される他の半導体装置の導電端子と電気的に接続される導電パッドである。

続いて、第１の配線３Ａ及び第２の配線３Ｂが形成された半導体ウエハ１ａの表面に、支持体であるガラス基板４を、エポキシ樹脂層５を接着剤として用いて接着する。なお、ここでは、支持体としてガラス基板、接着剤としてエポキシ樹脂層を使用しているが、シリコン基板やプラスチックの板の他にテープまたはシート状のものを支持体として用いてもよく、接着剤はこれらの支持体に対して適切な接着材を選択すればよい。

次に、図２に示すように、前記半導体ウエハ１ａのガラス基板４が接着されていない面、即ちその裏面をバックグラインドして、半導体ウエハ１ａの厚さを薄く加工する。バックグラインドされた半導体ウエハ１ａの裏面は、スクラッチが発生し、幅、深さが数μm程度になる凹凸ができる。これを小さくするために、絶縁膜２の材料であるシリコン酸化膜（以下ＳｉＯ_２）よりも半導体ウエハ１ａの材料であるシリコン（以下Ｓｉ）に対して高い選択比を持つシリコンエッチング液を用いてウェットエッチングを行う。そのようなシリコンエッチング液としては、例えば、フッ化水素酸２．５％、硝酸５０％、酢酸１０％及び水３７．５％の混合溶液が適している。

次に、図３に示すように、前記半導体ウエハ１ａの裏面に対して、境界Ｓに沿って開口部を設けた不図示のレジストパターンをマスクとして、等方性のエッチングを行う。これにより、境界Ｓの部分で溝が形成され、絶縁膜２が部分的に露出した状態となる。なお、このエッチングは、ドライエッチング、ウェットエッチングのどちらで行ってもよい。このエッチングにより、半導体ウエハ１ａは複数の半導体チップ１に切断されるが、ガラス基板４によって支持され、半導体ウエハ１ａの形態を維持している。

エッチングされた半導体ウエハ１ａの裏面には、凹凸、残渣、異物が存在し、また、図３中の破線円ａ、ｂで示されたような角部が形成される。そこで、図４に示すように、残渣や異物を除去し、さらに角部を丸めるためにウェットエッチングを行う。これにより、図３の破線円ａ、ｂで示されるような角部は、図４で破線円ａ、ｂで示されるように滑らかな形状になる。

次に、図５に示すように、複数の半導体チップ１の裏面及び、それらのエッチングされた側面に絶縁膜７を被着する。絶縁膜７は例えばシランベースの酸化膜である。

次に、図６に示すように、半導体チップの裏面に不図示のレジストを塗布し、パターニングを行う。そのレジスト膜をマスクにして、絶縁膜７、絶縁膜２をエッチングし、第１の配線３Ａの端部を露出させる。

次に、後に導電端子１１を形成する位置と重なる位置に柔軟性を有する緩衝部材８を形成する。なお、緩衝部材８は導電端子１１に加わる力を吸収し、導電端子１１の接合時のストレスを緩和する機能を持つものであるが、必ずしも必要ではない。次に、絶縁膜７、緩衝部材８、第１の配線３Ａの露出部分を被う第３の配線９を形成する。これにより、第１の配線３Ａと第３の配線９とは電気的に接続される。

次に図７に示すように、半導体チップ１の裏面側に、不図示のレジストを塗布し、このレジストの境界Ｓに沿う部分を開口させるようにパターン形成を行う。そして、そのレジストをマスクとしてエッチングを行い、境界Ｓ付近の第３の配線９を除去する。なお、不図示であるが、第３の配線９の形成後、無電解メッキ処理を行い、第３の配線９の表面にＮｉ−Ａｕのメッキを施してもよい。

次に、半導体チップ１の裏面側に保護膜１０を形成する。保護膜１０を形成するためには、半導体チップ１の裏面側を上に向けて、熱硬化性の有機系樹脂を上方から滴下して、複数の半導体チップ１を有し、ガラス基板４が接着された半導体ウエハ１ａを回転させる。この回転により生じる遠心力により、有機系樹脂は半導体ウエハ１ａの面上に広がる。これにより、第３の配線９の表面に保護膜１０を形成することができる。

次に、図８に示すように、導電端子１１を形成する部分の保護膜１０を、レジストマスクを利用したエッチングにより選択的に除去して、第３の配線９を露出させ、この露出された第３の配線９上に接触する導電端子１１を形成する。導電端子１１は、例えば、はんだバンプや金バンプのような突起電極端子で形成することができる。導電端子１１の厚さは、はんだバンプを用いる場合は１６０μｍであるが、金バンプを用いる場合には数μｍ〜数十μｍに減少させることができる。導電端子１１は、半導体チップ１の裏面に同様な構造で、複数個設け、ボールグリッドアレイ（Ball Grid Array）を構成することができる。

次に、ガラス基板４の表面を削ることにより、その厚さを薄くする。これにより、後述するガラス基板４に開口部を形成するための加工時間を短縮することができる。ガラス基板の厚さは、５０μｍから１００μｍが適当である。ガラス基板４を薄くする方法としては、（１）バックグラインド装置でガラス基板４を研削する方法、（２）ＣＭＰ装置でガラス基板４を研磨する方法、（３）レジスト塗布の様に、ガラス基板４上にエッチング液を滴下し、ガラス基板４が接着された半導体ウエハ１ａを回転させることによりエッチング液をガラス基板４の全体に行き渡らせ、ガラス基板４のエッチングを行う方法、（４）ドライエッチングを用いてガラス基板４をエッチングする方法が挙げられる。なお、本発明では、ガラス基板４を薄くする工程を具備しているが、最初から所定厚みの板材やテープまたはシート状のものから成る支持体の使用を制限するものではない。

次に、図１０に示すように、第２の配線３Ｂの一部上のガラス基板４と樹脂層５をエッチング等により除去し、第２の配線３Ｂの表面を露出する開口部１２を形成する。なお、逆に開口部１２を形成した後に、ガラス基板４を削って薄くしてもよいが、開口部１２を形成するための加工時間が長くなる。次に、開口部１２によって露出された第２の配線３Ｂの表面にめっき層１３を形成する。めっき層１３は、第２の配線３Ｂの一部を構成する。めっき層１３は例えば、Ｎｉめっき層とＡｕめっき層を積層して形成される。

次に、図１２に示すように、ダイシング装置を用いて、境界Ｓに沿って半導体ウエハ１ａを切断し、複数の半導体チップ１に分離する。このとき、境界Ｓに沿ってガラス基板４、樹脂層５、保護膜１０が切断されることになる。これにより、半導体チップ１ａを組み込んだＢＧＡ型の半導体装置１００が完成する。このＢＧＡ型の半導体装置１００によれば、半導体チップ１を支持するガラス基板４を一枚だけ半導体チップ１に接着し、かつそのガラス基板４を薄く加工しているのでパッケージ全体を薄くすることができる。また、ガラス基板４には、半導体チップ１の第２の配線３Ｂを露出する開口部１２を形成しているので、この開口部１２を通して、外部の電子回路との必要な電気的接続を得ることができる。

図１３は、そのような電気的接続構造の一例として、積層型ＭＣＭの構造を示す断面図である。この積層型ＭＣＭでは、第１の半導体装置１００ａと第２の半導体装置１００ｂを積層したものである。第１の半導体装置１００ａと第２の半導体装置１００ｂは、上述した半導体装置１００と同様な構造を有している。第１の半導体装置１００ａの第２の配線３Ｂには、開口部１２を通して、第２の半導体装置１００Ｂの導電端子１１Ｂが電気的及び機械的に接続されている。その接続強度が不足する場合は、アンダーフィルなどの有機系の接着剤を補助的に用いてもよい。また、積層する半導体装置の数は、必要に応じて選択することができる。

本発明の実施形態に係る半導体装置の製造方法の断面図である。本発明の実施形態に係る半導体装置の製造方法の断面図である。本発明の実施形態に係る半導体装置の製造方法の断面図である。本発明の実施形態に係る半導体装置の製造方法の断面図である。本発明の実施形態に係る半導体装置の製造方法の断面図である。本発明の実施形態に係る半導体装置の製造方法の断面図である。本発明の実施形態に係る半導体装置の製造方法の断面図である。本発明の実施形態に係る半導体装置の製造方法の断面図である。本発明の実施形態に係る半導体装置の製造方法の断面図である。本発明の実施形態に係る半導体装置の製造方法の断面図である。本発明の実施形態に係る半導体装置の製造方法の断面図である。本発明の実施形態に係る半導体装置の製造方法の断面図である。本発明の実施形態に係る半導体装置の製造方法の断面図である。従来のＭＣＭ型半導体装置の断面の模式図である。

Claims

第１の半導体装置と、この第１の半導体装置上に配置された第２の半導体装置とを備え、
前記第１の半導体装置は、第１の半導体チップ上に第１の絶縁膜を介して形成された第１の配線及び第２の配線と、
前記第１及び第２の配線が形成された前記第１の半導体チップ上に接着剤を介して接着され前記第２の配線を露出する開口部を有する支持基板と、
前記第１の半導体チップの側面部及び裏面部に形成された第２の絶縁膜と、
前記第１の配線の裏面に接続され、前記第２の絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する第３の配線と、
前記第３の配線を被覆するように半導体チップの裏面部に形成された保護膜と、
前記保護膜を介して前記第３の配線上に形成された導電端子とを備え、
前記第２の半導体装置は、第２の半導体チップと、この第２の半導体チップの裏面に形成された導電端子と、を備え、前記第２の半導体装置の前記導電端子が前記第１の半導体装置の開口部を介して前記第２の配線に接続されていることを特徴とする半導体装置。
前記第３の配線上に形成された前記導電端子または前記第２の半導体装置の裏面に形成された前記導電端子が突起電極端子であることを特徴とする請求項１に記載の半導体装置。
前記突起電極端子がはんだバンプまたは金バンプであることを特徴とする請求項２に記載の半導体装置。
前記支持基板が、ガラス基板、シリコン基板、プラスチックのいずれか１つから成る板材であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
第１の絶縁膜を介して第１の配線及び第２の配線が形成された複数の半導体チップを有する半導体ウエハを準備し、
前記第１及び第２の配線が形成された前記半導体ウエハ上に接着剤を介して支持基板を接着する工程と、
前記半導体ウエハ裏面から前記複数の半導体チップの境界部分をエッチングする工程と、
前記エッチングにより露出した半導体チップの側面部及び裏面部上に第２の絶縁膜を形成する工程と、
前記第１の配線の裏面に接続され、前記第２の絶縁膜に接するように前記半導体チップの側面部から裏面部に延在する第３の配線を形成する工程と、
前記第３の配線を被覆するように半導体チップの裏面部に保護膜を形成する工程と、
前記保護膜を介して前記第３の配線上に導電端子を形成する工程と、
前記支持基板に前記第２の配線を露出する開口部を形成する工程と、
前記境界部分に沿って複数の半導体チップに分断する工程とを具備し、
前記分断された第１の半導体チップの開口部を介して露出した第２の配線に第２の半導体チップの導電端子を接続することで、第１の半導体チップ上に第２の半導体チップを積層することを特徴とする半導体装置の製造方法。
前記第３の配線上に導電端子を形成する工程の後であって、前記支持基板に開口部を形成する工程の前に、前記支持基板の表面を削る工程を備えることを特徴とする請求項５に記載の半導体装置の製造方法。
前記支持基板の表面を削る工程は、前記支持基板の表面にエッチング液を滴下し、前記支持基板を回転させる工程であることを特徴とする請求項６に記載の半導体装置の製造方法。
前記支持基板に第２の配線を露出する開口部を形成する工程の後に、前記第２の配線上にめっき層を形成する工程を備えることを特徴とする請求項５乃至請求項７のいずれか１項に記載の半導体装置の製造方法。
前記支持基板が、ガラス基板、シリコン基板、プラスチックのいずれか１つから成る板材であることを特徴とする請求項５乃至請求項８のいずれか１項に記載の半導体装置の製造方法。