[go: up one dir, main page]

JP5399542B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5399542B2
JP5399542B2 JP2012175493A JP2012175493A JP5399542B2 JP 5399542 B2 JP5399542 B2 JP 5399542B2 JP 2012175493 A JP2012175493 A JP 2012175493A JP 2012175493 A JP2012175493 A JP 2012175493A JP 5399542 B2 JP5399542 B2 JP 5399542B2
Authority
JP
Japan
Prior art keywords
substrate
support substrate
semiconductor chips
grinding
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012175493A
Other languages
English (en)
Other versions
JP2012238894A (ja
Inventor
貞浩 岸井
剛司 神吉
義弘 中田
正人 田中
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Fujitsu Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012175493A priority Critical patent/JP5399542B2/ja
Publication of JP2012238894A publication Critical patent/JP2012238894A/ja
Application granted granted Critical
Publication of JP5399542B2 publication Critical patent/JP5399542B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、半導体チップを備える半導体装置の製造方法に関する。
コンピュータ等をはじめとする各種電気機器には、複数の半導体チップを１枚の基板に搭載して一定の機能を実現するマルチ・チップ・モジュール（Multi Chip Module，ＭＣＭ）が広く利用されている。近年では、様々な機能やサイズの半導体チップがＭＣＭに搭載されるようになってきている。
ＭＣＭの形成に関しては、基板上の複数の半導体チップを被覆する絶縁膜を研磨し、その研磨後の絶縁膜に、フォトリソグラフィ技術を用いて、各半導体チップに接続する導電部を形成する技術等が知られている（例えば、特許文献１参照。）。このほか、基板上の粘着シートに接着した複数の半導体チップを封止した後、その基板及び粘着シートを除去することで、複数の半導体チップの表面位置を揃え、それらの半導体チップに導電部を接続する技術等も知られている（例えば、特許文献２〜４参照。）。また、導電部を備えた基板と半導体チップとを、それぞれに形成した位置合せマークを利用して接続するＭＣＭの形成技術等も知られている（例えば、特許文献５参照。）。
特開２００１−２７４３１５号公報 特開２００２−１２０１３２号公報 特開２００２−１１０７１４号公報 特開２００５−２９４４４４号公報 特開２００４−０７９６９３号公報
ＭＣＭのほか、半導体チップを備えた半導体装置の形成にあっては、半導体チップの微細化や高密度化に対応するために、半導体チップに接続する導電部、或いは複数の半導体チップ間を接続する導電部を、高精度で形成することが重要になる。しかし、平面サイズや厚さ等、用いられる半導体チップの多様化に伴い、そのような導電部を高精度で形成することが難しい場合も出てきている。
本発明の一観点によれば、第１基板の第１主面上に、半導体チップが収容される貫通孔を有する第２基板を、前記第１主面に直接接着して配置する工程と、前記貫通孔内の前記第１主面上に、電極の配設面側に接着部材が形成された前記半導体チップを、前記接着部材を介して配置する工程と、前記第１基板及び前記接着部材を貫通し、前記半導体チップの前記電極に電気的に接続される導電部を形成する工程と、を含む半導体装置の製造方法が提供される。
開示の方法によれば、高精度で形成された導電部を備える、高性能で高信頼性の半導体装置を形成することが可能になる。
支持基板の一例の説明図であって、（Ａ）は平面模式図、（Ｂ）は（Ａ）のＸ１−Ｘ１断面模式図である。 半導体チップ配置工程の一例の説明図であって、（Ａ）は配置するチップの平面模式図、（Ｂ）はチップを配置した状態の平面模式図、（Ｃ）は（Ｂ）のＸ２−Ｘ２断面模式図である。 第１の実施の形態に係る半導体チップ被覆工程の一例の断面模式図であって、（Ａ）は被覆前の状態を示す図、（Ｂ）は被覆後の状態を示す図である。 第１の実施の形態に係る支持基板研削工程の一例の断面模式図である。 第１の実施の形態に係るビアホール形成工程の一例の断面模式図である。 第１の実施の形態に係る第１導電材料形成工程の一例の断面模式図である。 第１の実施の形態に係る第１研磨工程の一例の断面模式図である。 第１の実施の形態に係る絶縁層形成工程の一例の断面模式図である。 第１の実施の形態に係る配線溝形成工程の一例の断面模式図である。 第１の実施の形態に係る第２導電材料形成工程の一例の断面模式図である。 第１の実施の形態に係る第２研磨工程の一例の断面模式図である。 配線を形成した状態の一例の要部平面模式図である。 第１の実施の形態に係る半導体チップ被覆工程の別例の断面模式図である。 第２の実施の形態に係る半導体チップ被覆工程の断面模式図であって、（Ａ）は被覆前の状態を示す図、（Ｂ）は被覆後の状態を示す図である。 第２の実施の形態に係る支持基板研削工程の一例の断面模式図である。 第３の実施の形態に係る剛性基板の一例の説明図であって、（Ａ）は平面模式図、（Ｂ）は（Ａ）のＹ１−Ｙ１断面模式図である。 第３の実施の形態に係る剛性基板形成工程の一例の断面模式図である。 第３の実施の形態に係る半導体チップ被覆工程の一例の断面模式図であって、（Ａ）は被覆前の状態を示す図、（Ｂ）は被覆後の状態を示す図である。 第３の実施の形態に係る支持基板研削工程の一例の断面模式図である。 第３の実施の形態に係るビアホール形成工程の一例の断面模式図である。 第３の実施の形態に係るビア形成工程の一例の断面模式図である。 第３の実施の形態に係る配線溝形成工程の一例の断面模式図である。 第３の実施の形態に係る配線形成工程の一例の断面模式図である。 第３の実施の形態に係る剛性基板の別例の平面模式図（その１）である。 第３の実施の形態に係る剛性基板の別例の平面模式図（その２）である。 第３の実施の形態に係る剛性基板の別例の平面模式図（その３）である。 剛性基板研削方法の一例の説明図であって、（Ａ）は研削部材の斜視模式図、（Ｂ）は研削部材を用いた研削工程の要部断面模式図である。 第４の実施の形態に係る剛性基板の一例の説明図であって、（Ａ）は平面模式図、（Ｂ）は（Ａ）のＺ１−Ｚ１断面模式図である。 第４の実施の形態に係る剛性基板配置工程の一例の断面模式図であって、（Ａ）は剛性基板配置前の状態を示す図、（Ｂ）は剛性基板配置後の状態を示す図である。 第４の実施の形態に係る半導体チップ配置工程の一例の断面模式図である。 第４の実施の形態に係る半導体チップ被覆工程の一例の断面模式図である。 第４の実施の形態に係る支持基板研削工程の一例の断面模式図である。 第４の実施の形態に係るビア形成工程の一例の断面模式図である。 第４の実施の形態に係る配線形成工程の一例の断面模式図である。 第４の実施の形態に係る剛性基板の別例の平面模式図である。
以下、ＭＣＭの形成を例に、図面を参照して詳細に説明する。
まず、第１の実施の形態について説明する。
図１は支持基板の一例の説明図であって、（Ａ）は平面模式図、（Ｂ）は（Ａ）のＸ１−Ｘ１断面模式図である。
図１には、形成するＭＣＭに用いる複数の半導体チップを配置するための支持基板１を例示している。支持基板１には、例えば、ガラス基板を用いることができ、好ましくは、アルカリ金属等の金属不純物成分の少ない、透明のガラス基板を用いる。例えば、支持基板１として、石英ガラスや結晶化ガラス等のガラス基板（例えば、厚さ４００μｍ）を用いる。
この図１に例示する支持基板１には、複数の半導体チップを配置するそれぞれの位置に対応して位置合せマーク１ａが形成されている。位置合せマーク１ａは、支持基板１の一方の面に、例えば、フォトリソグラフィ技術とエッチング技術（ドライエッチング又はウェットエッチング）を用いて凹部を形成することによって、形成される。形成した凹部は、その状態で位置合せマーク１ａとして用いることができるほか、形成した凹部内をポリシリコンやチタン（Ｔｉ）等、支持基板１の主成分と異なる材料で埋め、それを位置合せマーク１ａとして用いることもできる。図１には、凹部をそのような材料で埋めた状態を例示している。
このような位置合せマーク１ａを形成した支持基板１上に、形成するＭＣＭに用いる、複数の半導体チップを配置する。
図２は半導体チップ配置工程の一例の説明図であって、（Ａ）は配置するチップの平面模式図、（Ｂ）はチップを配置した状態の平面模式図、（Ｃ）は（Ｂ）のＸ２−Ｘ２断面模式図である。
図１に例示したような支持基板１を準備した後、その支持基板１上に、ここでは図２（Ａ）〜（Ｃ）に例示するように、２種類の半導体チップ２ａ，２ｂをそれぞれ複数配置する。
半導体チップ２ａ，２ｂは、いずれもＬＳＩ（Large Scale Integration）等のＩＣ（Integrated Circuit）チップであり、図２（Ａ）に例示したように、一方の面に外部接続用の複数の電極２ｃを備えている。電極２ｃは、半導体チップ２ａ，２ｂの種類にもよるが、タングステン（Ｗ），銅（Ｃｕ），アルミニウム（Ａｌ）等の金属材料を用いて形成される。また、半導体チップ２ａ，２ｂの表面には、電極２ｃの少なくとも一部を露出させるように形成された酸化シリコン（ＳｉＯ），窒化シリコン（ＳｉＮ）等の絶縁膜（保護膜）が形成されている。
支持基板１上に配置する半導体チップ２ａ，２ｂは、図２（Ｂ）に点線で図示したように、１組の半導体チップ２ａ，２ｂで１個のＭＣＭを構成するようになっている。即ち、支持基板１上には、１個のＭＣＭを構成する半導体チップ２ａ，２ｂの組が、一定の規則で整列して配置される。
ここで用いる半導体チップ２ａ，２ｂは、図２（Ｃ）に例示したように、互いの厚さが異なっている。このように厚さの異なる半導体チップ２ａ，２ｂをそれぞれ、電極２ｃ形成面側を支持基板１の位置合せマーク１ａ形成面側に対向させて、位置合せマーク１ａに対応した位置に、接着部材３を用いて接着する。
接着部材３は、支持基板１の位置合せマーク１ａ形成面側全面に形成することができるほか、半導体チップ２ａ，２ｂの電極２ｃ形成面と支持基板１の間にのみ形成することもできる。この図２（Ｃ）には、支持基板１の位置合せマーク１ａ形成面側全面に接着部材３を形成して半導体チップ２ａ，２ｂを接着した場合を例示している。なお、図２（Ｂ）では、接着部材３の図示を省略している。
接着部材３としては、エポキシ樹脂、フェノール樹脂又はベンゾシクロブテン（ＢＣＢ）等を含有する樹脂製の接着剤を用いることができる。なお、接着剤は、組成にもよるが、エポキシ樹脂であれば１８０℃で１時間程度の処理で、フェノール樹脂であれば１５０℃で１時間程度の処理で、ＢＣＢであれば２５０℃で１時間程度の処理で、それぞれ硬化させることができる。また、接着部材３としては、このような接着剤のほか、ポリビニルアルコール（ＰＶＡ）等を含有する粘着シート等を用いることもできる。
接着部材３に接着剤を用いる場合は、支持基板１の位置合せマーク１ａ形成面側、又は半導体チップ２ａ，２ｂの電極２ｃ形成面側に、接着剤を塗布し、半導体チップ２ａ，２ｂを支持基板１上に接着する。接着部材３に粘着シートを用いる場合は、支持基板１の位置合せマーク１ａ形成面側、又は半導体チップ２ａ，２ｂの電極２ｃ形成面側に、粘着シートを貼付し、半導体チップ２ａ，２ｂを支持基板１上に接着する。
また、無機系或いは有機系の所謂ＳＯＧ（Spin On Glass）膜を形成する際の材料（ＳＯＧ膜材料）を接着部材３として利用することもできる。その場合は、例えば、所定のＳＯＧ膜材料の塗膜を支持基板１の位置合せマーク１ａ形成面側にスピンコーティング等により形成し、その塗膜を介して半導体チップ２ａ，２ｂを支持基板１上に接着する。
位置合せマーク１ａを用いた半導体チップ２ａ，２ｂの配置は、支持基板１の位置合せマーク１ａ形成面側、又は半導体チップ２ａ，２ｂの電極２ｃ形成面側に、所定の接着部材３を設けた後、チップボンダー等の装置を用いて自動的に行うことができる。比較的高精度の装置を用いて半導体チップ２ａ，２ｂの配置を行った場合には、位置合せマーク１ａに対する半導体チップ２ａ，２ｂの位置ずれは、目標値の±１μｍ以下に抑えることが可能である。
支持基板１としてガラス基板を用い、その凹部内をポリシリコンやＴｉ等の材料で埋めて位置合せマーク１ａを形成している場合には、そのような材料はガラス基板に対して反射率が高く、位置合せマーク１ａを光学的に検出し易い。従って、このような位置合せマーク１ａを用いると、半導体チップ２ａ，２ｂを配置する際に位置合せマーク１ａを容易に検出し、半導体チップ２ａ，２ｂを位置合せマーク１ａに対応した位置に精度良く配置することが可能になる。
なお、半導体チップ２ａ，２ｂを配置した後の、支持基板１と半導体チップ２ａ，２ｂとの間の接着部材３の厚さは、概ね１５μｍ以下である。
上記のようにして厚さの異なる半導体チップ２ａ，２ｂを支持基板１に配置した後は、支持基板１上に配置した半導体チップ２ａ，２ｂを樹脂等の被覆部材によって被覆する。
図３は第１の実施の形態に係る半導体チップ被覆工程の一例の断面模式図であって、（Ａ）は被覆前の状態を示す図、（Ｂ）は被覆後の状態を示す図である。
ここでは、半導体チップ２ａ，２ｂを被覆するための被覆部材として、エポキシ樹脂等を含有する熱硬化性の樹脂基板４を用いる。例えば、熱硬化前には半導体チップ２ａ，２ｂや支持基板１に対して柔軟性を有し、所定の加熱条件、例えば１８０℃で１時間の加熱により硬化させることのできる、エポキシ樹脂系の樹脂基板４を用いる。
このような樹脂基板４を用いて半導体チップ２ａ，２ｂを被覆する場合には、まず、支持基板１の半導体チップ２ａ，２ｂを配置した面側に樹脂基板４（例えば、厚さ６２５μｍ）を準備する。次いで、その樹脂基板４に、半導体チップ２ａ，２ｂを配置した支持基板１を押し付け、樹脂基板４内に半導体チップ２ａ，２ｂを埋め込む。そして、所定温度まで上昇させ、その温度で所定時間保持することにより、樹脂基板４を硬化させる。これにより、図３（Ｂ）に例示したような、支持基板１上に配置した半導体チップ２ａ，２ｂを樹脂基板４で被覆した基材（擬似ウェハ）１０を得る。
なお、樹脂基板４の硬化まで行った後には、その樹脂成分が支持基板１側方に流動して硬化したり、樹脂基板４の支持基板１側と反対側の露出面に凹凸や傾斜が生じて硬化したりして、擬似ウェハ１０の形状が乱れている場合がある。そのような場合には、研削等で硬化後の樹脂基板４を成形し、支持基板１側方に流動した部分を研削したり、樹脂基板４の露出面を平坦化（水平化）したりするようにして、擬似ウェハ１０の形状を整えるようにしてもよい。
次いで、支持基板１の薄化を行う。
図４は第１の実施の形態に係る支持基板研削工程の一例の断面模式図である。
支持基板１上に配置した半導体チップ２ａ，２ｂを樹脂基板４で被覆した後は、擬似ウェハ１０の支持基板１に対して研削を行う。支持基板１の研削は、例えば、その研削を行う研削装置のテーブル（チャックテーブル等）の上に、擬似ウェハ１０をその樹脂基板４側を下にして固定した状態で行う。
支持基板１の研削の際には、まず、研削直前の擬似ウェハ１０の厚さｄ１と支持基板１の厚さｄ２との差分を求め、擬似ウェハ１０における接着部材３及び樹脂基板４の厚さｄ３（＝ｄ１−ｄ２）を求める（図３）。これは、支持基板１の厚さは初期の厚さからほぼ変動しない一方、接着部材３及び樹脂基板４の厚さは、先の硬化或いはその後の研削等によって初期の厚さから変動している可能性があるためである。そして、このようにして求めた接着部材３及び樹脂基板４の厚さｄ３に、研削によって最終的に得るべき支持基板１の厚さｄ４を加え、擬似ウェハ１０が研削装置のテーブル面からその厚さｄ３＋ｄ４になるまで研削を行う。これにより、初期の厚さｄ２から厚さｄ４まで薄くした支持基板１を得る。なお、研削後の支持基板１の厚さｄ４は、５μｍ以下とすることが望ましく、この点については後述する。
このような支持基板１の研削は、その研削面を、研削装置のテーブル面から目標値の±１μｍ以下に制御することができる。また、研削面内の厚さのばらつきは、ＴＴＶ（Total Thickness Variation）で１μｍ以下に制御することができる。
なお、支持基板１の研削後、その研削面に研削痕が生じているような場合には、その研削面を、ＣＭＰ（Chemical Mechanical Polishing）やエッチング等により、例えば厚さ０．５μｍ程度さらに除去し、研削痕を除去するようにしてもよい。
このようにして支持基板１の研削まで行った後は、例えば以下の図５〜図１２に例示するようにして、半導体チップ２ａ，２ｂ間を電気的に接続するための配線構造を形成していく。
まず、半導体チップ２ａ，２ｂの電極２ｃに電気的に接続されるビアの形成例について説明する。
図５は第１の実施の形態に係るビアホール形成工程の一例の断面模式図、図６は第１の実施の形態に係る第１導電材料形成工程の一例の断面模式図、図７は第１の実施の形態に係る第１研磨工程の一例の断面模式図である。
支持基板１の研削後は、フォトリソグラフィ技術とエッチング技術を用い、図５に例示するように、その支持基板１に、半導体チップ２ａ，２ｂ（それらの電極２ｃ）に達するビアホール６を形成する。
その際は、まず、支持基板１上にレジストを塗布し、露光・現像処理により、ビアホール６を形成する位置に開口を有する、レジストパターンを形成する。そして、そのレジストパターンをマスクにしてエッチングを行う。エッチングは、例えば、支持基板１にガラス基板を用いた場合、テトラフルオロメタン（ＣＦ4），六フッ化硫黄（ＳＦ6），オクタフルオロシクロブタン（Ｃ4Ｆ8）のうちのいずれかのガスを使用したＲＩＥ（Reactive Ion Etching）により行うことができる。
このようにＲＩＥを行う場合であって、支持基板１下層の接着部材３に上記のようなエポキシ樹脂，フェノール樹脂，ＢＣＢ，ＰＶＡ，有機系ＳＯＧ膜材料等の有機系材料を用いている場合には、ＲＩＥは、その接着部材３の位置で停止させることができる。従って、１つの擬似ウェハ１０内、或いは異なる擬似ウェハ１０間において、たとえ研削後の支持基板１の厚さにばらつきがあったとしても、このエッチング時点で半導体チップ２ａ，２ｂ（電極２ｃ）を露出させてしまうことがない。
支持基板１のＲＩＥを行って接着部材３を露出させた後は、それに続けて、その露出した接着部材３を、エッチングガスに酸素と窒素を使用し、圧力１００ｍＴｏｒｒ〜３００ｍＴｏｒｒ、電力１ｋＷの条件でエッチングする。なお、エッチングガス中の窒素は、形成するビアホール６の側壁保護の役割を果たす。側壁保護が不要である場合には、エッチングガスに窒素を添加しなくても構わない。このような接着部材３のエッチングにより、支持基板１及び接着部材３を貫通して半導体チップ２ａ，２ｂ（電極２ｃ）に達するビアホール６を形成することができる。また、この接着部材３のエッチング時には、支持基板１上に形成していたレジストも除去することができる。
さらに、この接着部材３のエッチング時には、接着部材３の除去後も、半導体チップ２ａ，２ｂの電極２ｃ（Ｗ，Ｃｕ，Ａｌ等）及びその周りの保護膜（ＳｉＯ，ＳｉＮ等）のエッチングが抑えられる（エッチング選択比５０以上）。従って、１つの擬似ウェハ１０内、或いは異なる擬似ウェハ１０間において、たとえ接着部材３の厚さにばらつきがあったとしても、半導体チップ２ａ，２ｂの電極２ｃや保護膜が過剰にエッチングされてしまうのを抑えることができる。
このように、ここでは、支持基板１の位置合せマーク１ａ形成面側に半導体チップ２ａ，２ｂを配置し、その支持基板１を、除去することなく、ビアホール６を形成する絶縁膜（層間絶縁膜）として用いる。
そのため、図４に例示した支持基板１の研削は、この図５に例示したように研削後の支持基板１にエッチングでビアホール６を形成することを考慮して行うことが好ましい。エッチングによるビアホール６の形成は、ビアホール６が低アスペクト比であるほど行い易い。このような観点からは、支持基板１は、形成するビアホール６の径にもよるが、厚さ５μｍ以下まで研削を行っておくことが好ましい。
但し、用いる研削装置の精度や接着部材３の厚さのばらつきによっては、研削後の支持基板１に厚さのばらつきが生じる可能性があり、また、支持基板１と樹脂基板４の材質によっては、加熱により擬似ウェハ１０に反りが発生する可能性もある。研削は、ここでは研削装置のテーブル面（擬似ウェハ１０の樹脂基板４側表面）を基準にして行うため、最終的に得る支持基板１の厚さを薄く設定しすぎると、場合によっては、研削後に接着部材３や樹脂基板４が部分的に露出してしまう可能性が生じてくる。このような可能性を考慮し、支持基板１は、その厚さを３μｍ〜５μｍの範囲に設定して研削を行うことが好ましい。
なお、ビアホール６形成用のレジストパターンを露光・現像により形成する際には、たとえ支持基板１の研削面内に表面位置のばらつきがあったとしても、そのばらつきが焦点深度内に入っていれば、その上にレジストパターンを高精度で形成することができる。そのため、このように厚さの異なる半導体チップ２ａ，２ｂを用いた場合にも、高精度でビアホール６を形成することができる。
また、ビアホール６形成用のレジストパターンを形成する際に、支持基板１に形成した位置合せマーク１ａを用いることで、半導体チップ２ａ，２ｂの配置位置や、ビアホール６の形成位置を高精度で決定することができる。位置合せマーク１ａは、支持基板１のレジストパターン形成面側と反対面側（半導体チップ２ａ，２ｂ配置面側）に形成されるが、上記のような透明なガラス基板を用いた場合には、レジストパターン形成面側から位置合せマーク１ａの検出が行える。
このように、位置合せマーク１ａを、半導体チップ２ａ，２ｂの配置と、ビアホール６の形成に共用すると、所望の位置に半導体チップ２ａ，２ｂの配置とビアホール６の形成を行うことができる。また、支持基板１にこのような位置合せマーク１ａを形成しなかった場合や、支持基板１及び半導体チップ２ａ，２ｂのいずれにも位置合せマーク１ａに相当するものを形成しなかった場合に比べ、ＭＣＭ形成のスループットを大幅に向上させることができる。
なお、支持基板１の研削面に研削痕が生じていると、このビアホール６形成時の露光の際、その研削痕によって露光光の反射異常が発生してしまう可能性がある。このような露光光の反射異常を発生させないためには、先の支持基板１の研削後にＣＭＰやエッチングを行ってその研削痕を除去しておくことが好ましい。但し、研削痕があっても、このような露光光の反射異常を抑えることが可能である場合（例えば、別途レジスト下層に反射防止膜を形成する等）には、必ずしも支持基板１の研削後にその研削痕を除去することを要しない。
ビアホール６の形成後は、図６に例示するように、ビアホール６を埋める導電材料７ａを形成する。その際は、例えば、まずスパッタリング法を用いてＴｉのバリア層、及びＣｕのシード層を形成し、そのシード層を電極とした電気めっき法を用いてＣｕのめっき層を堆積し、それらの層でビアホール６を埋める。或いは、まずスパッタリング法を用いてＴｉのバリア層を形成した後、ＣＶＤ法を用いてＷ層を堆積し、それらの層でビアホール６を埋める。
ビアホール６を導電材料７ａで埋めた後は、図７に例示するように、支持基板１が露出するようにＣＭＰを行い、支持基板１上の余剰の導電材料７ａを除去する。これにより、支持基板１及び接着部材３を貫通し、半導体チップ２ａ，２ｂの電極２ｃに電気的に接続されたビア７を形成する。
なお、支持基板１の研削面に研削痕が生じていると、ＣＭＰ後、その研削痕に導電材料７ａが残ってしまう可能性がある。このような導電材料７ａの残渣を生じさせないためには、先の支持基板１の研削後にＣＭＰやエッチングを行ってその研削痕を除去しておくことが好ましい。但し、このような導電材料７ａの残渣が生じた場合にも、それを選択的に除去することが可能であるような場合には、必ずしも支持基板１の研削後にその研削痕を除去することを要しない。
続いて、半導体チップ２ａ，２ｂ間を電気的に接続する配線の形成例について説明する。
図８は第１の実施の形態に係る絶縁層形成工程の一例の断面模式図、図９は第１の実施の形態に係る配線溝形成工程の一例の断面模式図、図１０は第１の実施の形態に係る第２導電材料形成工程の一例の断面模式図、図１１は第１の実施の形態に係る第２研磨工程の一例の断面模式図である。また、図１２は配線を形成した状態の一例の要部平面模式図である。
図５〜図７に例示したようにしてビア７を形成した後は、図８に例示するように、支持基板１上にＳｉＯ等の絶縁膜（層間絶縁膜）２１を形成する。そして、その絶縁膜２１上に、半導体チップ２ａ，２ｂ間配線用の開口を有する、レジストパターンを形成する。次いで、そのレジストパターンをマスクにして絶縁膜２１のエッチングを行い、図９に例示するように、絶縁膜２１に配線溝２２を形成する。ここでは、１組の半導体チップ２ａ，２ｂに接続されているビア７の形成領域を含む領域に、絶縁膜２１を貫通するようにして配線溝２２を形成している。
配線溝２２の形成後は、図１０に例示するように、配線溝２２を埋める導電材料２３ａを形成する。その際は、例えば、まずスパッタリング法を用いてＴｉのバリア層、及びＣｕのシード層を形成し、その後、電気めっき法を用いてＣｕのめっき層を堆積し、それらの層で配線溝２２を埋める。その後、ＣＭＰを行うことで、図１１及び図１２に例示するように、半導体チップ２ａ，２ｂの電極２ｃ間を、ビア７を介して配線２３により電気的に接続した状態を得る。
なお、ビア７及び配線２３の形成後は、例えば、図１１及び図１２に鎖線Ｄで示したような位置でダイシングを行い、１組の半導体チップ２ａ，２ｂを含む各ＭＣＭに個片化する。
以上説明したように、この第１の実施の形態によれば、支持基板１の一方の面側に半導体チップ２ａ，２ｂを配置し、その支持基板１を他方の面側から平坦性良く薄くして、それを絶縁膜として用いる。そのため、厚さの異なる半導体チップ２ａ，２ｂを用いたような場合にも、支持基板１に高精度でビア７を形成することができ、また、この平坦性の良い支持基板１（絶縁膜）の上層には、高精度で配線２３を形成することができる。その結果、ビア７や配線２３の微細化・高密度化にも対応可能になり、高性能で高信頼性のＭＣＭを形成することが可能になる。
なお、以上の説明においては、図３に例示したように、半導体チップ２ａ，２ｂの被覆に用いる樹脂基板４として平板状のものを用いるようにしたが、樹脂基板４の形状はこれに限定されるものではない。
図１３は第１の実施の形態に係る半導体チップ被覆工程の別例の断面模式図である。
樹脂基板４には、図１３に例示するような、半導体チップ２ａ，２ｂにそれぞれ対応する領域に凹部４ａを形成したものを用いることもできる。凹部４ａは、全て同サイズで形成するようにしても、或いは、比較的大きな半導体チップ２ａに対応する凹部４ａを大きく、比較的小さな半導体チップ２ｂに対応する凹部４ａを小さく形成するようにしてもよい。図１３では、全て同サイズの凹部４ａを形成した場合を例示している。なお、凹部４ａは、必ずしも半導体チップ２ａ，２ｂのサイズと同サイズであることを要しない。
樹脂基板４にこのような凹部４ａを形成することにより、半導体チップ２ａ，２ｂを樹脂基板４内に埋め込んだときの半導体チップ２ａ，２ｂ周辺への樹脂の流動を抑えることが可能になり、擬似ウェハ１０の形状の乱れを抑えることが可能になる。
このような樹脂基板４を用いた場合にも、以降、上記図４〜図１２で述べたのと同様の処理を行うことで、ビア７及び配線２３を備えるＭＣＭを形成することができる。
次に、第２の実施の形態について説明する。
この第２の実施の形態においても、上記第１の実施の形態と同様、支持基板１上に接着部材３を用いて半導体チップ２ａ，２ｂを配置した後、樹脂基板４を用いて半導体チップ２ａ，２ｂを被覆する。
図１４は第２の実施の形態に係る半導体チップ被覆工程の断面模式図であって、（Ａ）は被覆前の状態を示す図、（Ｂ）は被覆後の状態を示す図である。
第２の実施の形態では、図１４に例示するように、樹脂基板４の支持基板１が配置される側と反対側の面に、剛性を有する基板（剛性基板）３０（例えば、厚さ７２５μｍ）をさらに配置し、擬似ウェハ１０ａを形成する。このような剛性基板３０としては、シリコン（Ｓｉ）基板、石英ガラスや結晶化ガラス等のガラス基板や、ＳｉＯ，酸化アルミニウム（ＡｌＯ），窒化アルミニウム（ＡｌＮ）等のセラミック基板を用いることができる。
上記第１の実施の形態で述べたように、支持基板１上の半導体チップ２ａ，２ｂを樹脂基板４で被覆した後には、樹脂基板４の硬化や、支持基板１研削後の絶縁膜や導電材料の形成が行われ、その際、擬似ウェハ１０は熱に曝される。仮に、支持基板１と樹脂基板４に、それらの熱膨張係数が大きく異なるような材料を用いていた場合には、そのままでは、そのような加熱時に、擬似ウェハ１０に反りが発生してしまう可能性がある。例えば、樹脂基板４の硬化時にそのような反りが発生すると、その後に行う支持基板１の研削を所望の厚さまで高精度で行うことが難しくなる。また、支持基板１研削後の加熱時にそのような反りが発生すると、薄い支持基板１の破損や、反っているために後続の工程を実施できない或いは精度良く実施できないといったことが起こり得る。
一方、図１４（Ｂ）に例示したような、樹脂基板４に剛性基板３０を配置した擬似ウェハ１０ａの場合には、支持基板１及び樹脂基板４の材質によらず、擬似ウェハ１０ａの反りの発生を効果的に抑えることが可能になる。
図１５は第２の実施の形態に係る支持基板研削工程の一例の断面模式図である。
剛性基板３０を配置した擬似ウェハ１０ａの形成後は、上記第１の実施の形態と同様に、支持基板１の研削を行う。ここでは、まず、研削直前の擬似ウェハ１０ａの厚さｄ１、剛性基板３０の厚さｄ５、及び支持基板１の厚さｄ２を用いて、接着部材３及び樹脂基板４の厚さｄ３（＝ｄ１−ｄ２−ｄ５）を求める（図１４）。そして、接着部材３及び樹脂基板４の厚さｄ３と剛性基板３０の厚さｄ５との和に、研削によって最終的に得るべき支持基板１の厚さｄ４を加え、擬似ウェハ１０ａが研削装置のテーブル面からその厚さｄ３＋ｄ４＋ｄ５になるまで研削を行う。これにより、初期の厚さｄ２から厚さｄ４まで薄くした支持基板１を得る。その後は、研削面に対してＣＭＰやエッチングを行い、研削痕を除去するようにしてもよい。
そして、このように支持基板１の研削を行った後は、上記の図５〜図１２で述べたのと同様に、半導体チップ２ａ，２ｂ間を電気的に接続するビア７及び配線２３を形成していくようにすればよい。
この第２の実施の形態によっても、平坦性良く薄くした支持基板１を絶縁膜として用い、反りの発生を抑えて、支持基板１に高精度でビア７を形成することができる。また、そのビア７を形成した支持基板１の上層に、高精度で配線２３を形成することができる。その結果、ビア７や配線２３の微細化・高密度化にも対応可能になる。
次に、第３の実施の形態について説明する。
この第３の実施の形態は、半導体チップ２ａ，２ｂを配置した支持基板１上に、樹脂基板４に替えて剛性基板を配置する点で、上記第１の実施の形態と相違する。
図１６は第３の実施の形態に係る剛性基板の一例の説明図であって、（Ａ）は平面模式図、（Ｂ）は（Ａ）のＹ１−Ｙ１断面模式図である。
図１６に例示する剛性基板４０は、支持基板１上に配置された半導体チップ２ａ，２ｂに対応する領域に、それらの半導体チップ２ａ，２ｂを収容可能な凹部４０ａが形成され、さらに、凹部４０ａに連通する溝４０ｂが形成されている。剛性基板４０としては、シリコン（Ｓｉ）基板のほか、石英ガラスや結晶化ガラス等のガラス基板、ＳｉＯ，ＡｌＯ，ＡｌＮ等のセラミック基板等を用いることができる。
図１７は第３の実施の形態に係る剛性基板形成工程の一例の断面模式図である。
図１６に例示したような剛性基板４０を形成する場合には、まず、凹部４０ａ及び溝４０ｂが未形成の剛性基板４１（例えば、厚さ７２５μｍ）上に、凹部４０ａ及び溝４０ｂを形成する領域５０ａ，５０ｂを開口したマスクパターン５０を形成する。そして、それをマスクにしてエッチング（ドライエッチング又はウェットエッチング）を行い、凹部４０ａ及び溝４０ｂを形成する。
例えば、剛性基板４１をＳｉ基板とした場合には、所定領域を開口したレジストパターンを形成し、それをマスクにしてＳＦ6を用いたＲＩＥを行う（例えば、Ｓｉエッチング速度３０μｍ／ｍｉｎ）。それにより、剛性基板４１に、図１６に例示したような凹部４０ａ及び溝４０ｂを形成する。なお、形成する凹部４０ａ及び溝４０ｂの側壁保護のために、ＲＩＥ中、ＳＦ6の供給を一時的に停止し、Ｃ4Ｆ8を供給するようにしてもよい。
また、剛性基板４１をガラス基板とした場合には、まず、所定領域を開口したタングステンシリサイド（ＷＳｉ）のハードマスクを形成する（例えば、ＷＳｉ：ガラス基板（ＳｉＯ2）＝１：１６）。そして、トリフルオロメタン（ＣＨＦ3）及び一酸化炭素（ＣＯ）を共に７５ｓｃｃｍでそれぞれ供給し、ＩＣＰ（Inductive Coupling Plasma）条件を１０００Ｗ、バイアス条件を６００ＷとしてＲＩＥを行う（例えば、ＳｉＯ2エッチング速度４３０ｎｍ／ｍｉｎ）。それにより、剛性基板４１に、図１６に例示したような凹部４０ａ及び溝４０ｂを形成する。
一方、凹部４０ａ及び溝４０ｂをウェットエッチングにより形成する場合には、例えば、まず、剛性基板４１の全面（表面及び裏面を含む）に、ＣＶＤ法等を用いてＳｉＮ膜を形成し、そのＳｉＮ膜の所定領域を開口してハードマスクを形成する。そして、硝酸（ＨＮＯ3），フッ化水素（ＨＦ），酢酸（ＣＨ3ＣＯＯＨ）を含む溶液をエッチング液に用いてエッチングを行う。それにより、剛性基板４１に、図１６に例示したような凹部４０ａ及び溝４０ｂを形成する。
図１８は第３の実施の形態に係る半導体チップ被覆工程の一例の断面模式図であって、（Ａ）は被覆前の状態を示す図、（Ｂ）は被覆後の状態を示す図である。
半導体チップ２ａ，２ｂを配置した支持基板１上に剛性基板４０を配置する場合には、まず、剛性基板４０の凹部４０ａ及び溝４０ｂに、例えば、エポキシ樹脂やＢＣＢ等の樹脂（接着剤）４２を所定量入れる。さらに、その剛性基板４０の凹部４０ａ及び溝４０ｂの形成面側に、エポキシ樹脂やＢＣＢ等の接着剤４３を塗布する。
そして、位置合せマーク１ａに対応した位置に接着部材３を用いて半導体チップ２ａ，２ｂを接着した支持基板１を、樹脂４２及び接着剤４３を設けた剛性基板４０に貼り合せて両者を接着し、擬似ウェハ１０ｂを得る。このとき、凹部４０ａ内には、半導体チップ２ａ，２ｂが収容されると共に、収容された半導体チップ２ａ，２ｂは、樹脂４２で被覆された状態になる。
なお、この時点では、例えば、樹脂４２及び接着剤４３を、後続の研削工程で支持基板１と剛性基板４０とが剥離しないような接着強度が得られ、しかも、あまりガスを発生させないような条件を用いて硬化させておくことが好ましい。
なお、樹脂４２による半導体チップ２ａ，２ｂの良好な被覆状態が得られるように、予め凹部４０ａに入れる樹脂４２の量を調整しておくことが好ましい。また、ここでは凹部４０ａ及び溝４０ｂにエポキシ樹脂等の樹脂４２を入れるようにしたが、ＳＯＧ膜材料を入れるようにすることもできる。
図１９は第３の実施の形態に係る支持基板研削工程の一例の断面模式図である。
支持基板１と剛性基板４０との接着後は、支持基板１に対して研削を行う。その際は、支持基板１の厚さと、剛性基板４０の厚さとを予め把握しておき、擬似ウェハ１０ｂの厚さを測定して、接着剤４３の厚さを求める。なお、接着剤４３の厚さは、概ね１０μｍ〜１００μｍ程度になる。そして、剛性基板４０と接着剤４３の厚さの和に、さらに研削によって最終的に得るべき支持基板１の厚さを加え、擬似ウェハ１０ｂが研削装置のテーブル面からその厚さになるまで研削を行う。
このとき、剛性基板４０に、例えばＳｉ基板を用いている場合には、静電容量測定装置による厚さ測定が可能である。
なお、この支持基板１の研削は、その研削面を、研削装置のテーブル面から目標値の±１μｍ以下に制御することができ、研削面内のばらつきを１μｍ以下に制御することができる。
支持基板１と剛性基板４０との接着後の接着剤４３の厚さは、所定の接着強度を確保するために概ね１０μｍ以上と比較的厚くなるので、この接着剤４３の厚さのばらつきによっては、支持基板１の研削の程度が制限される場合もある。即ち、接着剤４３の厚さのばらつきによっては、研削装置のテーブル面を基準にして研削を行ったときに接着剤４３等が部分的に露出してしまわないように、支持基板１の研削量を調整することが必要になる場合もある。
なお、研削後には、その研削面に対してＣＭＰやエッチングを行い、研削痕を除去するようにしてもよい。
図２０は第３の実施の形態に係るビアホール形成工程の一例の断面模式図である。
支持基板１の研削後は、半導体チップ２ａ，２ｂの電極２ｃに達するビアホール６を形成すると共に、ここでは、溝４０ｂに達するビアホール６ａを形成する。このようなビアホール６，６ａの形成後には、樹脂４２及び接着剤４３の接着力強化のためのアニールを行う。この場合、アニールによって樹脂４２及び接着剤４３から発生したガスは、溝４０ｂ及びビアホール６，６ａを介して外部に排気される。
このような溝４０ｂ及びビアホール６ａを形成しなかった場合には、アニールによって樹脂４２及び接着剤４３から発生したガスの逃げ道が無いか、或いは少ないため、擬似ウェハ１０ｂの内圧が上昇する可能性がある。それにより、支持基板１と剛性基板４０との剥離、或いは支持基板１の破損等が発生する可能性がある。剛性基板４０に溝４０ｂを形成し、支持基板１にビアホール６のほか排気用のビアホール６ａを形成しておくことにより、そのような剥離や破損の発生を抑えることができる。
以後は、上記第１の実施の形態と同様に、ビア７及び配線２３等を形成していく。
図２１は第３の実施の形態に係るビア形成工程の一例の断面模式図である。また、図２２は第３の実施の形態に係る配線溝形成工程の一例の断面模式図、図２３は第３の実施の形態に係る配線形成工程の一例の断面模式図である。
ビアホール６，６ａの形成後、図２１に例示するように、スパッタリング法、ＣＶＤ法、電気めっき法等を用いて全面に導電材料を形成してビアホール６，６ａを埋めた後、支持基板１が露出するようにＣＭＰを行って支持基板１上の余剰導電材料を除去する。これにより、支持基板１内にビア７，７ｂを形成する。
次いで、図２２に例示したように、ビア７，７ｂを形成した支持基板１上に絶縁膜２１を形成し、そこに配線溝２２を形成する。そして、全面に導電材料を形成して配線溝２２を埋めた後、絶縁膜２１が露出するようにＣＭＰを行って絶縁膜２１上の余剰導電材料を除去する。これにより、図２３に例示するように、半導体チップ２ａ，２ｂの電極２ｃ間を、ビア７を介して電気的に接続する配線２３を形成する。
この第３の実施の形態によっても、平坦性良く薄くした支持基板１を絶縁膜として用い、そこに高精度でビア７を形成することができ、また、その上層に高精度で配線２３を形成することができる。その結果、ビア７や配線２３の微細化・高密度化にも対応可能になる。
また、この第３の実施の形態では、半導体チップ２ａ，２ｂを配置した支持基板１に剛性基板４０を貼り合せるので、樹脂４２及び接着剤４３の硬化時や、支持基板１研削後の絶縁膜や導電材料の形成時に加熱を行っても、それらの反りの発生が抑えられる。例えば、樹脂基板４の硬化時に発生する反りは、支持基板１の研削を所望の厚さまで高精度で行うことを妨げる。また、支持基板１研削後の加熱時に発生する反りは、薄い支持基板１の破損や、後続の工程に影響を及ぼし得る。この第３の実施の形態では、剛性基板４０を用いることにより、そのような原因となり得る支持基板１及び剛性基板４０の反りの発生を効果的に抑えることができる。
また、この第３の実施の形態では、剛性基板４０に溝４０ｂを形成し、支持基板１にビアホール６，６ａを形成することにより、樹脂４２及び接着剤４３から発生するガスを効果的に排気する。これにより、支持基板１と剛性基板４０との剥離、支持基板１の破損等の発生を抑えてＭＣＭの形成を行うことができる。
なお、剛性基板４０は、上記図１６に例示したような構成のほか、以下の図２４〜図２６に例示するような構成とすることもできる。
図２４〜図２６は第３の実施の形態に係る剛性基板の別例の平面模式図である。
図２４に例示する剛性基板４４は、１組又は複数組の半導体チップ２ａ，２ｂが収容可能な、平面矩形状で直線的に延びる凹部４４ａが、平行に複数形成された構成を有している。
このような剛性基板４４を用いる場合には、まず、その凹部４４ａに樹脂４２を入れ、表面に接着剤４３を塗布し、その剛性基板４４を、半導体チップ２ａ，２ｂを配置した支持基板１に貼り合せる。このとき、各凹部４４ａには、１組又は複数組の半導体チップ２ａ，２ｂが収容されるようになる。そして、半導体チップ２ａ，２ｂ（電極２ｃ）に達するビアホール６を形成すると共に、樹脂４２等から発生するガスの排気用のビアホール６ａを形成すればよい。
なお、このような凹部４４ａは、上記剛性基板４０の凹部４０ａ及び溝４０ｂと同様に、エッチング（ドライエッチング又はウェットエッチング）によって形成することができる。
また、図２５に例示する剛性基板４５は、図２４に例示した剛性基板４４と同様に、１組又は複数組の半導体チップ２ａ，２ｂが収容可能な直線状の凹部４５ａが、平行に複数形成された構成を有している。さらに、この剛性基板４５は、その凹部４５ａの両端部が湾曲して形成された構成を有しており、この点で図２４に例示した剛性基板４４と相違している。
このような剛性基板４５の凹部４５ａは、エッチング（ドライエッチング又はウェットエッチング）による形成が可能であるほか、次の図２７に例示するような研削部材を用いて形成することも可能である。
図２７は剛性基板研削方法の一例の説明図であって、（Ａ）は研削部材の斜視模式図、（Ｂ）は研削部材を用いた研削工程の要部断面模式図である。
図２７（Ａ）には、筒状体６１の先端部にダイヤモンド等の研削刃６２が取り付けられた研削部材６０を例示している。この研削部材６０は、その筒状体６１の中空部に、研削刃６２に向かって水等の液体を流通させることができるようになっている。筒状体６１は、形成する凹部４５ａのサイズに応じたサイズのものを使用することができる。例えば、外径２０ｍｍ、内径１０ｍｍのサイズの筒状体６１が使用される。
研削を行う際には、この研削部材６０を凹部４５ａの形成位置に配置し、水等を流通させつつ、その研削部材６０を回転させながら直線状に移動させて、剛性基板４５の凹部４５ａを形成する。
このようにして形成される剛性基板４５によっても、図２４に例示した剛性基板４４と同様に、半導体チップ２ａ，２ｂを配置した支持基板１と剛性基板４５との間に存在する樹脂４２等から発生するガスを効果的に排気することが可能である。
また、図２６に例示する剛性基板４６は、支持基板１上に配置される全ての半導体チップ２ａ，２ｂを収容可能な平面円形状の単一の凹部４６ａが形成された構成を有している。
このような剛性基板４６の凹部４６ａは、エッチング（ドライエッチング又はウェットエッチング）による形成が可能であるほか、図２７に例示したような研削部材６０を用いて形成することが可能である。特に、このような比較的大面積の凹部４６ａを有する剛性基板４６の場合には、スループットの観点から、適当なサイズの研削部材６０を用いて凹部４６ａを形成することが好ましい。
この図２６に例示するような剛性基板４６によっても、半導体チップ２ａ，２ｂを配置した支持基板１と剛性基板４５との間に存在する樹脂４２等から発生するガスを効果的に排気することが可能である。
次に、第４の実施の形態について説明する。
この第４の実施の形態は、支持基板１上に、半導体チップ２ａ，２ｂを収容可能な貫通孔を有する剛性基板を配置する点で、上記第３の実施の形態と相違する。
図２８は第４の実施の形態に係る剛性基板の一例の説明図であって、（Ａ）は平面模式図、（Ｂ）は（Ａ）のＺ１−Ｚ１断面模式図である。
図２８に例示する剛性基板４７は、半導体チップ２ａ，２ｂを収容可能な、平面矩形状の貫通孔４７ａが複数形成されている。剛性基板４７としては、上記剛性基板４０と同様、Ｓｉ基板のほか、石英ガラスや結晶化ガラス等のガラス基板、ＳｉＯ，ＡｌＯ，ＡｌＮ等のセラミック基板等を用いることができる。
また、剛性基板４７は、上記剛性基板４０の形成に用いた手法と同様の手法を用いて、形成することができる。即ち、上記図１７に例示したのと同様に、まず、貫通孔４７ａが未形成の剛性基板に、貫通孔４７ａを形成する領域を開口したマスクパターンを形成する。そして、それをマスクにしてエッチング（ドライエッチング又はウェットエッチング）を行い、貫通孔４７ａを形成すればよい。
図２９は第４の実施の形態に係る剛性基板配置工程の一例の断面模式図であって、（Ａ）は剛性基板配置前の状態を示す図、（Ｂ）は剛性基板配置後の状態を示す図である。
貫通孔４７ａを形成した剛性基板４７を準備した後、その剛性基板４７を、ここでは、図１に例示したような半導体チップ２ａ，２ｂが未配置の位置合せマーク１ａ付き支持基板１の上に配置する。その際、剛性基板４７は、接着剤を用いずに、支持基板１に直接接着することができる。例えば、支持基板１の位置合せマーク１ａ形成面側に剛性基板４７を載せ、酸素含有雰囲気中、８００℃、３０分の条件で熱処理を行うと、支持基板１上に剛性基板４７が直接接着されるようになる。
なお、半導体チップ２ａ，２ｂは、その種類にもよるが、４００℃以上の熱に曝されると、その特性が劣化する場合がある。従って、このような８００℃といった高温の熱処理によって支持基板１上に剛性基板４７を直接接着する場合には、半導体チップ２ａ，２ｂを支持基板１上に配置していない状態で、剛性基板４７を接着する。
このように、接着剤を用いることなく、支持基板１上に剛性基板４７を直接接着した場合には、接着剤の厚さのばらつきを考慮することを要せず、後に行う支持基板１の研削時には、支持基板１を薄く、高精度で加工することが可能になる。また、支持基板１と剛性基板４７とを非常に強固に接着することが可能である。
図３０は第４の実施の形態に係る半導体チップ配置工程の一例の断面模式図である。
支持基板１上に剛性基板４７を直接接着した後は、その剛性基板４７の貫通孔４７ａ内の支持基板１上に、半導体チップ２ａ，２ｂを、その電極２ｃを支持基板１側に向け、接着部材３を用いて配置する。
図３１は第４の実施の形態に係る半導体チップ被覆工程の一例の断面模式図である。
半導体チップ２ａ，２ｂの配置後は、剛性基板４７の貫通孔４７ａ内に、半導体チップ２ａ，２ｂを被覆する樹脂４８を入れ、擬似ウェハ１０ｃを得る。
ここでは、先にエポキシ樹脂，フェノール樹脂，ＢＣＢ等の有機系樹脂４８ａを入れて半導体チップ２ａ，２ｂを被覆し、熱処理後、無機系樹脂４８ｂを入れて有機系樹脂４８ａを被覆し、さらに熱処理を行うことで、樹脂４８を形成する。貫通孔４７ａ内に入れる有機系樹脂４８ａは、半導体チップ２ａ，２ｂを強固に被覆する。有機系樹脂４８ａの表面に形成した無機系樹脂４８ｂは、後に行うビア７や配線２３の形成時に用いられる薬液等から有機系樹脂４８ａ及び半導体チップ２ａ，２ｂを保護する役割を果たす。また、熱処理時に有機系樹脂４８ａから発生するガス、及び無機系樹脂４８ｂから発生するガスは、いずれも貫通孔４７ａの開口から排気することができる。
このように貫通孔４７ａ内に配置した半導体チップ２ａ，２ｂを樹脂４８で被覆することにより、この貫通孔４７ａ部分における支持基板１の強度を確保することができる。そのため、後に行う支持基板１の研削時に、貫通孔４７ａ部分を起点とするような支持基板１の破損を防ぐことが可能になる。
図３２は第４の実施の形態に係る支持基板研削工程の一例の断面模式図である。
貫通孔４７ａ内の半導体チップ２ａ，２ｂを樹脂４８で被覆した後は、支持基板１に対して研削を行う。ここでは、支持基板１上に剛性基板４７を直接接着しているため、研削に際し、接着剤の厚さのばらつきに起因した制限がなく、支持基板１を薄く、高精度で加工することができる。また、この研削に先立ち、貫通孔４７ａ内に樹脂４８を入れて支持基板１の強度を確保しているため、支持基板１の破損を抑えて支持基板１の研削を行うことができる。なお、研削後には、その研削面に対してＣＭＰやエッチングを行い、研削痕を除去するようにしてもよい。
図３３は第４の実施の形態に係るビア形成工程の一例の断面模式図である。
支持基板１の研削後は、まず、半導体チップ２ａ，２ｂ（電極２ｃ）に達するビアホール６を形成する。そして、スパッタリング法、ＣＶＤ法、電気めっき法等を用いて全面に導電材料を形成してビアホール６を埋めた後、支持基板１が露出するようにＣＭＰを行って支持基板１上の余剰導電材料を除去する。これにより、支持基板１内にビア７を形成する。
図３４は第４の実施の形態に係る配線形成工程の一例の断面模式図である。
ビア７の形成後は、まず、ビア７を形成した支持基板１上に絶縁膜２１を形成し、そこに配線溝２２を形成する。そして、全面に導電材料を形成して配線溝２２を埋めた後、絶縁膜２１が露出するようにＣＭＰを行って絶縁膜２１上の余剰導電材料を除去する。これにより、半導体チップ２ａ，２ｂの電極２ｃ間を、ビア７を介して電気的に接続する配線２３を形成する。
この第４の実施の形態によっても、平坦性良く薄くした支持基板１を絶縁膜として用い、そこに高精度でビア７を形成することができ、また、その上層に高精度で配線２３を形成することができる。その結果、ビア７や配線２３の微細化・高密度化にも対応可能になる。また、貫通孔４７ａを形成した剛性基板４７を用いることにより、反りや破損の発生を抑えて、ＭＣＭを形成することが可能になる。
なお、ここでは、支持基板１と剛性基板４７とを熱処理によって直接接着する場合を例示したが、両者を接着剤によって接着するようにしてもよい。その場合は、貫通孔４７ａを形成した剛性基板４７を、半導体チップ２ａ，２ｂを配置した支持基板１上に、接着剤を介して接着する。その後は、上記同様、貫通孔４７ａ内に樹脂４８を入れ、支持基板１の研削を行い、ビア７及び配線２３を形成していけばよい。
また、ここでは、研削前に貫通孔４７ａ内に樹脂４８を入れる場合を例示したが、研削時に支持基板１の破損が発生する可能性が少ないような場合には、先に支持基板１の研削を行い、その研削後に貫通孔４７ａ内に樹脂を入れるようにすることも可能である。
なお、剛性基板４７は、上記図２８に例示したような構成のほか、以下の図３５に例示するような構成とすることもできる。
図３５は第４の実施の形態に係る剛性基板の別例の平面模式図である。
図３５に例示する剛性基板４９は、半導体チップ２ａ，２ｂに対応する領域に、半導体チップ２ａ，２ｂを収容可能な、平面円形状の貫通孔４９ａが形成されている点で、図２８に例示した剛性基板４７と相違している。このような平面円形状の貫通孔４９ａは、エッチング（ドライエッチング又はウェットエッチング）による形成が可能であるほか、図２７に例示したような研削部材６０を用いて形成することが可能である。
また、図２８に例示した剛性基板４７や図３５に例示した剛性基板４９に替えて、図２４〜図２６に例示した剛性基板４４〜４６の凹部４４ａ〜４６ａをさらにエッチング或いは研削して貫通孔とした剛性基板を用いることも可能である。
以上、ＭＣＭの形成方法を例に、第１〜第４の実施の形態について説明した。
なお、第１〜第４の実施の形態で述べた支持基板１及び剛性基板３０，４０，４４〜４７，４９には、ＳＥＭＩ（Semiconductor Equipment and Materials International）規格に準じた形状のものを用いることが好ましい。それにより、上記のＭＣＭ形成に、半導体装置製造における既存設備を適用し易くなる。
また、以上の説明では、支持基板１に位置合せマーク１ａを形成する場合を例示したが、このような位置合せマーク１ａを形成しない場合にも、同様にしてＭＣＭを形成することは可能である。例えば、位置合せマーク１ａを用いずに、支持基板１上に一定の精度で半導体チップ２ａ，２ｂを配置することができる場合や、研削後の支持基板１にビア７等を形成することができる場合等には、必ずしも位置合せマーク１ａを形成することを要しない。
また、以上の説明では、支持基板１のビア７を形成した後、その上に絶縁膜２１を形成し、その絶縁膜２１内にシングルダマシン法を用いて配線２３を形成する場合を例示した。このほか、デュアルダマシン法を用いてビア７と配線２３を同時に形成することも可能である。例えば、まず、支持基板１の研削後に、絶縁膜２１を形成する。そして、絶縁膜２１及び支持基板１を貫通し、半導体チップ２ａ，２ｂの電極２ｃに達するビアホール６を形成し、さらに、そのビアホール６の形成領域を含む絶縁膜２１内の所定領域に配線溝２２を形成する。形成したビアホール６及び配線溝２２を導電材料で埋め、ＣＭＰにより余剰導電材料を除去することで、ビア７及び配線２３を同時に形成する。
また、以上の説明では、２種類の半導体チップ２ａ，２ｂを含むＭＣＭの形成を例示したが、上記の手法は、２種類以上の半導体チップ（互いの厚さが異なっているか否かを問わない）を含むＭＣＭの形成に広く適用可能である。また、１種類の半導体チップのみを含むシングル・チップ・モジュール（Single Chip Module，ＳＣＭ）の形成にも、同様に適用可能である。
１ 支持基板
１ａ 位置合せマーク
２ａ，２ｂ 半導体チップ
２ｃ 電極
３ 接着部材
４ 樹脂基板
４ａ，４０ａ，４４ａ，４５ａ，４６ａ 凹部
６，６ａ ビアホール
７，７ｂ ビア
７ａ，２３ａ 導電材料
１０，１０ａ，１０ｂ，１０ｃ 擬似ウェハ
２１ 絶縁膜
２２ 配線溝
２３ 配線
３０，４０，４１，４４，４５，４６，４７，４９ 剛性基板
４０ｂ 溝
４２ 樹脂
４３ 接着剤
４７ａ，４９ａ 貫通孔
４８ 樹脂
４８ａ 有機系樹脂
４８ｂ 無機系樹脂
５０ マスクパターン
５０ａ，５０ｂ 領域
６０ 研削部材
６１ 筒状体
６２ 研削刃

Claims (4)

  1. 第１基板の第１主面上に、半導体チップが収容される貫通孔を有する第２基板を、前記第１主面に直接接着して配置する工程と、
    前記貫通孔内の前記第１主面上に、電極の配設面側に接着部材が形成された前記半導体チップを、前記接着部材を介して配置する工程と、
    前記第１基板及び前記接着部材を貫通し、前記半導体チップの前記電極に電気的に接続された導電部を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記導電部を形成する工程前に、前記第１基板を、前記第１主面と反対側の第２主面側から薄化する工程をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記導電部を形成する工程は、
    前記第１基板及び前記接着部材を貫通し、前記半導体チップに達するコンタクトホールを形成する工程と、
    形成された前記コンタクトホール内に導電材料を形成する工程と、
    を含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記貫通孔内の前記第１主面上に前記半導体チップを配置する工程後に、
    前記貫通孔内に、前記半導体チップを被覆する有機系樹脂を設ける工程と、
    前記貫通孔内に、前記有機系樹脂を被覆する無機系樹脂を設ける工程と、
    をさらに含むことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
JP2012175493A 2012-08-08 2012-08-08 半導体装置の製造方法 Expired - Fee Related JP5399542B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012175493A JP5399542B2 (ja) 2012-08-08 2012-08-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012175493A JP5399542B2 (ja) 2012-08-08 2012-08-08 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009022423A Division JP5140014B2 (ja) 2009-02-03 2009-02-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012238894A JP2012238894A (ja) 2012-12-06
JP5399542B2 true JP5399542B2 (ja) 2014-01-29

Family

ID=47461461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012175493A Expired - Fee Related JP5399542B2 (ja) 2012-08-08 2012-08-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5399542B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102077153B1 (ko) * 2013-06-21 2020-02-14 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
JP2015211162A (ja) * 2014-04-28 2015-11-24 旭硝子株式会社 ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ
SG11201702158SA (en) * 2014-09-25 2017-04-27 Nippon Electric Glass Co Supporting glass substrate and laminate using same
JP6742593B2 (ja) * 2015-01-05 2020-08-19 日本電気硝子株式会社 支持ガラス基板の製造方法及び積層体の製造方法
JP6631935B2 (ja) * 2015-01-05 2020-01-15 日本電気硝子株式会社 ガラス板の製造方法
KR102508645B1 (ko) * 2015-03-10 2023-03-10 니폰 덴키 가라스 가부시키가이샤 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판
KR20240067976A (ko) 2017-03-01 2024-05-17 신에쓰 가가꾸 고교 가부시끼가이샤 용사 피막, 용사용 분말, 용사용 분말의 제조 방법, 및 용사 피막의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP4334397B2 (ja) * 2003-04-24 2009-09-30 三洋電機株式会社 半導体装置及びその製造方法
JP2004335629A (ja) * 2003-05-06 2004-11-25 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法

Also Published As

Publication number Publication date
JP2012238894A (ja) 2012-12-06

Similar Documents

Publication Publication Date Title
JP5140014B2 (ja) 半導体装置の製造方法
JP5399542B2 (ja) 半導体装置の製造方法
US11764177B2 (en) Bonded structure with interconnect structure
US20200211887A1 (en) Fan-out interconnect structure and methods forming the same
US7833895B2 (en) TSVS having chemically exposed TSV tips for integrated circuit devices
US8411459B2 (en) Interposer-on-glass package structures
TWI282592B (en) Manufacturing method of semiconductor device
US7973415B2 (en) Manufacturing process and structure of through silicon via
CN101114592B (zh) 半导体装置及其制造方法
TWI604570B (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
CN104218022A (zh) 晶片封装体及其制造方法
US8178977B2 (en) Semiconductor device and method of manufacturing the same
JP2010103398A (ja) 電子部品内蔵基板及びその製造方法
US20100108361A1 (en) Wiring substrate and method of manufacturing the wiring substrate
TW201906021A (zh) 半導體封裝結構及其製造方法
WO2013179767A1 (ja) 撮像装置の製造方法および半導体装置の製造方法
TW201742200A (zh) 晶片封裝體及其製造方法
KR20190055715A (ko) 반도체 디바이스 및 그 제조 방법
US7662665B2 (en) Method for fabricating a semiconductor package including stress relieving layer for flip chip packaging
WO2016178311A1 (en) Manufacturing method and wiring substrate with through electrode
JP5554380B2 (ja) 半導体装置
JP2004087661A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
TW202221810A (zh) 用於先進封裝的tsv形成方法
US7910478B2 (en) Method of manufacturing semiconductor devices
US20250046753A1 (en) Integrated circuit package and method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131023

R150 Certificate of patent or registration of utility model

Ref document number: 5399542

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees