[go: up one dir, main page]

JP5810921B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5810921B2
JP5810921B2 JP2012001155A JP2012001155A JP5810921B2 JP 5810921 B2 JP5810921 B2 JP 5810921B2 JP 2012001155 A JP2012001155 A JP 2012001155A JP 2012001155 A JP2012001155 A JP 2012001155A JP 5810921 B2 JP5810921 B2 JP 5810921B2
Authority
JP
Japan
Prior art keywords
hole
semiconductor substrate
stage
insulating film
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012001155A
Other languages
English (en)
Other versions
JP2013140916A (ja
Inventor
健太 林
健太 林
克己 山本
克己 山本
真 中村
真 中村
秋山　直之
直之 秋山
恭輔 田口
恭輔 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012001155A priority Critical patent/JP5810921B2/ja
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to CN201280065944.6A priority patent/CN104054164B/zh
Priority to KR1020147018370A priority patent/KR101626693B1/ko
Priority to EP12864530.6A priority patent/EP2802005B1/en
Priority to PCT/JP2012/084110 priority patent/WO2013103136A1/ja
Priority to TW102100110A priority patent/TWI538132B/zh
Publication of JP2013140916A publication Critical patent/JP2013140916A/ja
Priority to US14/321,963 priority patent/US9520322B2/en
Application granted granted Critical
Publication of JP5810921B2 publication Critical patent/JP5810921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、低コストで製造でき、かつ、接続信頼性の高い貫通電極を有する半導体装置及びその製造方法に関する。
近年、ＣＣＤやＣＭＯＳの半導体装置から成る固体撮像装置をカメラに装着して、デジタルカメラやビデオカメラとして使われることが多く、携帯電話に付設するカメラ機能としても固体撮像装置とレンズ系からなるカメラモジュールが内蔵されるようになってきた。これらの用途に対して、小型・軽量・薄型でかつ高解像度の固体撮像装置がさらに求められている。例えば、１０００万画素に及ぶ解像画素数を小型の固体撮像素子で実現するために、各画素の大きさを数μｍ四方程度に微細化することも行われている。
従来の固体撮像装置は、特許文献１のように、シリコン基板などの半導体基板の表面に片面露光プロセスにより集積回路の固体撮像素子とその回路パターンを作製する。そして、その半導体基板の表面側にガラス基板２０を貼り合わせ、その半導体基板を裏面から研磨して基板を薄くした上で、その半導体基板に貫通孔（スルー・シリコン・ビア：以下、ＴＳＶと略称する）を加工して、そのＴＳＶの内壁に導電物質を形成して貫通電極を形成し、半導体基板の表面に形成した固体撮像素子にて得られる画像情報の電気信号を貫通電極を介して半導体基板の裏面に導いて、その半導体基板の裏面に形成したＢＧＡ（ボール・グリッド・アレイ）方式の接続端子１６を通じて、外部回路へ電気接続する構造を製造していた。
特開２０１１−００３８６３号公報 特開２００７−０５３１４９号公報
そのように、シリコン基板などの半導体基板に半導体素子を形成するには、素子形成面の片面露光プロセスによるが、半導体チップを多層積層するためには、貫通孔の壁面に絶縁膜を介して導体層を形成して成る貫通電極が必要となる。その貫通孔は通常プラズマを使用したドライエッチング法により形成されるが、エッチング深さは、通常の半導体プロセスの数倍以上、例えば２０〜５００μｍとなり、その分エッチング時間も長くなる。そのため、半導体基板に形成された半導体素子へのプラズマの影響が大きくなる。長時間プラズマに暴露されると、半導体基板表面の温度が上昇したり、プラズマの電界により半導体素子に不良が生じたりして問題である。
また、半導体基板の裏面まで貫通孔を形成する時間を短くするために、半導体基板の裏面をＣＭＰ（ケミカルメカニカルポリッシング）やエッチングで削って厚さを薄くするが、裏面を削るには時間がかかり製造コストが高くなる問題があった。
この貫通孔を低コストで形成するために、特許文献２のように、穴のドライエッチング加工用の開口を有するドライエッチング用フォトレジストを形成し、その開口よりも外側まで半導体基板を加工する等方エッチングを行ってテーパ状の第１の穴を形成する。その次に、異方性エッチングを行って、テーパ状の第１の穴の底面から半導体基板の下側のＩ／Ｏパッド１２の位置の絶縁膜まで、ドライエッチング用フォトレジストの開口の径で垂
直な円筒状の壁面を有する第２の孔を形成することが考えられる。こうして２段構成の貫通孔の下穴をＩ／Ｏパッド１２の位置の絶縁膜まで形成することが考えられる。
特許文献２の方法では、
（１）２段構成の貫通孔の下穴の壁面と底面に、絶縁膜を形成し、その絶縁膜上にエッチングレジスト用のＡｌ膜を形成する。
（２）更に、そのエッチングレジスト用のＡｌ膜上に、２段構成の貫通孔の底部に開口を有するエッチングレジストのパターンを形成する。
（３）次に、そのエッチングレジストの開口部に露出したＡｌ膜をエッチング液でエッチングする。
（４）次に、そのエッチングレジストを除去する。
（５）次に、２段構成の貫通孔の底部に開口を有するＡｌ膜をエッチングの保護膜として、その開口部分に露出した絶縁膜をドライエッチングにより除去する。
ここまでの工程で、Ｉ／Ｏパッド１２まで達する２段構成の貫通孔を製造する。
（６）次にＡｌ膜を除去する。
（７）次に、Ｉ／Ｏパッド１２に接続する２段構成の貫通孔の壁面に導体を形成する。
特許個文献２の方法では、こうして貫通電極を形成していた。しかし、特許文献２の方法では、以上のように、貫通電極の製造に多くの工程を必要とするので、製造コストが高い問題があった。また、複雑な製造工程が貫通電極の歩留まりを低下させ貫通電極の信頼性を低くする問題があった。
本発明は、上記の問題点に鑑みて提案するものであり、本発明が解決しようとする課題は、低コストな製造方法で製造でき、品質が高く信頼性が高い貫通電極を形成した半導体装置を得ることにある。
上記の課題を解決するための本発明は、
半導体基板の第１面側に形成した集積回路と前記集積回路に電気接続するＩ／Ｏパッドを有する半導体装置の製造方法であって、
前記半導体基板の第１面と反対側の面を第２の面とし、
（１）前記半導体基板の第２の面側に、開口を有するドライエッチング用レジストのパターンを形成する工程と、
（２）前記ドライエッチング用レジストをマスクとしてドライエッチング装置でＲＩＥモードでドライエッチングすることで、前記第２の面側から前記半導体基板の厚み方向の所定の位置までの第１の穴を形成し、該第１の穴の前記第２の面側の開口の直径を前記ドライエッチング用レジストの開口よりも大きくし、穴径が穴の底部に向けて細くなるテーパ状の穴の壁面を形成する工程と、
（３）前記ドライエッチング用レジストをマスクとしてドライエッチング装置でボッシュモードでドライエッチングすることで、前記第１の穴の底部から前記Ｉ／Ｏパッドに達する、前記ドライエッチング用レジストの開口と同じ径の円筒状の壁面を有する第２の穴を形成する工程と、
（４）前記第１の穴と前記第２の穴で構成される２段構成の貫通孔の壁面及び前記第２の面に、化学気相蒸着法で無機の絶縁膜を形成する工程と、
（５）前記絶縁膜の全面をドライエッチングすることで前記２段構成の貫通孔の壁面及び前記第２の面に前記絶縁膜を残しつつ前記Ｉ／Ｏパッド上の前記絶縁膜を除去する工程と、
（６）前記Ｉ／Ｏパッドと前記２段構成の貫通孔の壁面に金属膜で貫通電極を形成し、前記貫通電極に接続する前記第２の面の配線パターンを形成する工程とを有することを特徴とする半導体装置の製造方法である。
また、本発明は、上記の半導体装置の製造方法であって、ソルダーレジストを印刷する工程を有し、該ソルダーレジストにより前記第１の穴を充填することを特徴とする半導体装置の製造方法である。
本発明によれば、半導体基板１０に、テーパ状の第１の穴１３ａと垂直な円筒状の壁面を有する第２の穴１３ｂとから成る２段構成の貫通孔１３を形成することで、その２段構成の貫通孔１３に、化学気相蒸着法で、壁面及び底部まで均一な高品質の無機の絶縁膜１４Ａが成膜される効果がある。
また、その絶縁膜１４Ａの全面をドライエッチングすることで２段構成の貫通孔１３の壁面及び半導体基板１０の第２の面に絶縁膜１４を残しつつＩ／Ｏパッド１２上の絶縁膜１４Ａを除去した構造が低コストで形成でき、かつ、Ｉ／Ｏパッド１２と２段構成の貫通孔１３の壁面に金属膜で均一な高品質の貫通電極１５が形成できる効果がある。こうして、低コストな製造方法で製造できる、品質が良く信頼性が高い貫通電極１５を形成した半導体装置が得られる効果がある。
本発明の第１の実施形態による半導体装置の概略構造を示す模式断面図である。 本発明の第１の実施形態による半導体装置の製造方法を示すプロセス図である（その１）。 本発明の第１の実施形態による半導体装置の製造方法を示すプロセス図である（その２）。 本発明の第１の実施形態による半導体装置の製造方法を示すプロセス図である（その３）。 本発明の第１の実施形態による半導体装置の製造方法を示すプロセス図である（その４）。 本発明の第１の実施形態による半導体装置の製造方法を示すプロセス図である（その５）。 本発明の第１の実施形態による半導体装置の製造方法を示すプロセス図である（その６）。 本発明の第１の実施形態による半導体装置の製造方法を示すプロセス図である（その７）。 本発明の第１の実施形態による半導体装置の製造方法を示すプロセス図である（その８）。 本発明の第１の実施形態による半導体装置の製造方法を示すプロセス図である（その９）。 本発明の第１の実施形態による半導体装置の製造方法を示すプロセス図である（その１０）。 本発明の第１の実施形態による半導体装置の製造方法を示すプロセス図である（その１１）。 本発明の第１の実施形態による半導体装置の製造方法を示すプロセス図である（その１２）。 本発明の第２の実施形態による半導体装置の製造方法を示すプロセス図である（その１）。 本発明の第２の実施形態による半導体装置の製造方法を示すプロセス図である（その２）。 本発明の第２の実施形態による半導体装置の製造方法を示すプロセス図である（その３）。 本発明の第２の実施形態による半導体装置の製造方法を示すプロセス図である（その４）。 本発明の第２の実施形態による半導体装置の製造方法を示すプロセス図である（その５）。 本発明の第２の実施形態による半導体装置の製造方法を示すプロセス図である（その６）。 本発明の第２の実施形態による半導体装置の製造方法を示すプロセス図である（その７）。 本発明の第２の実施形態による半導体装置の製造方法を示すプロセス図である（その８）。 本発明の第２の実施形態による半導体装置の製造方法を示すプロセス図である（その９）。 本発明の第２の実施形態による半導体装置の製造方法を示すプロセス図である（その１０）。 本発明の第２の実施形態による半導体装置の製造方法を示すプロセス図である（その１１）。
以下に添付図面を参照して、本発明の実施形態にかかる半導体装置を詳細に説明する。
＜第１の実施形態＞
以下、本発明の第１の実施形態に係る固体撮像装置の半導体装置を、図面を用いて詳細に説明する。図１は、本実施形態による半導体装置１００の概略構造を示す模式断面図である。なお、図１では、半導体基板１０の面に垂直な面で切断した半導体装置１００の断面図を示す。
図１のように、半導体装置１００は、固体撮像素子の集積回路１１を形成した半導体基板１０と、半導体基板１０に形成された集積回路１１の固体撮像素子の受光面（以下、こ
れを第１面とする）側に配設されたガラス基板２０と、半導体装置１００とガラス基板２０との間に所定の空間（キャビティ３２）を形成するためのスペーサであるキャビティダム３０を備える。半導体基板１０における集積回路１１が形成された面と反対側の面（以下、これを第２面とする）には、外部接続端子４０として、半田ボールが実装されている。
半導体基板１０には、例えばシリコン（１１１）基板を半導体基板１０Ａとして、半導体基板１０Ａの厚さを１００μｍ以下に薄くした半導体基板１０を用いる。半導体基板１０の第１面側に形成する集積回路１１は、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサやＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）センサやフォトダイオードなどの固体撮像素子を形成した集積回路１１である。そして、半導体基板１０の第１面側には、集積回路１１の、絶縁層１２ｂ上に形成した配線１２ａのパターンの一部を用いてＩ／Ｏパッド１２を形成する。
半導体基板１０には、その第２面側から第１面まで貫通してＩ／Ｏパッド１２に達する２段構成の貫通孔１３を形成する。その２段構成の貫通孔１３の側壁には絶縁膜１４を形成し、その絶縁膜１４の壁面に金属で形成した貫通電極１５を形成する。貫通電極１５は、Ｉ／Ｏパッド１２と半導体基板１０の第２面の配線パターン４１とを電気接続する。すなわち、貫通電極１５が、半導体基板１０の配線をＩ／Ｏパッド１２から第２面側の配線パターン４１まで引き出す。
そして、半導体基板１０の配線パターン４１が形成された第２面側を保護する絶縁樹脂のソルダーレジスト４２を形成し、ソルダーレジスト４２の開口４３に露出した配線パターン４１上に半田ボールを形成することで外部接続端子４０を形成する。
半導体基板１０の２段構成の貫通孔１３は、第２面側に広い開口部分を有しテーパ状に穴径が細くなる第１の穴１３ａを有するが、形状がテーパ状であるので、第１の穴１３ａ全体がソルダーレジスト４２で充填できる効果がある。
集積回路１１は、例えばＣＭＯＳセンサやフォトダイオードで集積回路１１を形成する場合、ＣＭＯＳセンサやフォトダイオードなどの半導体素子から成る固体撮像素子の１つの画素を半導体基板１０の第１面に２次元アレイ状に複数配列した構成を形成する。
そして、半導体基板１０の第１面側の集積回路１１の固体撮像素子の画素が形成された領域には、各画素に応じたＲＧＢのカラーフィルタやパッシベーション層を含むカラーフィルタ層５０を形成する。
なお、カラーフィルタ層５０の部分には、半導体基板１０の第１面における集積回路１１の固体撮像素子が形成されていない領域を覆う遮光膜も形成することができる。そして、カラーフィルタ層５０の表面に、集積回路１１の各固体撮像素子と対応する箇所に集光用のマイクロレンズアレイ５１を形成する。
更に、透明なガラス基板２０上に、その半導体基板１０のカラーフィルタ層５０とマイクロレンズアレイ５１の周辺を囲むスペーサとなるキャビティダム３０を形成する。そして、そのガラス基板２０のキャビティダム３０を半導体基板１０の第１面に接着する。そうすることで、透明なガラス基板２０で半導体基板１０の第１面のマイクロレンズアレイ５１の下側を覆い、マイクロレンズアレイ５１の側面をキャビティダム３０で覆う。そうして、半導体基板１０の集積回路１１とカラーフィルタ層５０とマイクロレンズアレイ５１の全方向をガラス基板２０とキャビティダム３０とで塞いだキャビティ３２を形成する。
半導体基板１０の第１面側には、集積回路１１の配線１２ａの一部を用いてＩ／Ｏパッド１２が形成される。Ｉ／Ｏパッド１２のパターンを含む集積回路１１の配線１２ａは、例えばアルミニウム（Ａｌ）膜で形成することができる。ただし、集積回路１１の配線１２ａは、これに限定されず、銅（Ｃｕ）膜やチタニウム（Ｔｉ）膜や他の金属膜または合金膜もしくはそれらの積層膜など、種々の導電体膜を用いることが可能である。
更に、半導体基板１０の第１面に形成された集積回路１１の配線１２ａのパターンの一部で形成したＩ／Ｏパッド１２から、貫通電極１５によって半導体基板１０の第２面側にまで配線を引き出す。その貫通電極１５の配線を半導体基板１０の第２面に形成した配線パターン４１と外部接続端子４０に接続する。
貫通電極１５は、半導体基板１０を第２面側から貫通して第１面のＩ／Ｏパッド１２に達する２段構成の貫通孔１３（コンタクトホールともいう）を用いて形成する。すなわち、２段構成の貫通孔１３の壁面に絶縁膜１４を形成し、その絶縁膜１４上に金属膜で貫通電極１５を形成する。
２段構成の貫通孔１３内の壁面に形成する絶縁膜１４は、貫通電極１５と半導体基板１０との直接接触を防止する。また、絶縁膜１４は、半導体基板１０の第２面上にも延在し、その上に第２面側の配線パターン４１を形成することで、配線パターン４１と半導体基板１０との直接接触を防止する。
この貫通電極１５の金属膜を形成する際に第２面の配線パターン４１の導電層も一緒に形成する。また、貫通電極１５は、２段構成の貫通孔１３の底に露出しているＩ／Ｏパッド１２に電気的に接続させる。
貫通電極１５と配線パターン４１とは、同一の金属の導電層で形成する。貫通電極１５及び配線パターン４１を形成する導電層は、例えば、Ａｌ膜で形成することもでき、あるいは、ＴｉとＣｕとの積層膜を下地層としたＣｕ膜で導電層を形成することもできる。導電層の膜厚は、例えば５μｍ程度とすることができる。
配線パターン４１を形成した半導体基板１０の第２面側には、絶縁性のソルダーレジスト４２を形成しておく。ソルダーレジスト４２は、例えば感光性を備えたエポキシ系の絶縁樹脂を用いて形成することができる。そして、ソルダーレジスト４２には、外部接続端子４０の半田ボールが選択的にマウントされる開口４３を形成する。その開口４３に、液状の半田をセルフアラインさせて半田ボールをボールマウントして外部接続端子４０を形成する。
この、ソルダーレジスト４２は半導体基板１０を熱から保護する。また、ソルダーレジスト４２は２段構成の貫通孔１３の第２面側に開口したテーパ状の第１の穴１３ａを充填する。それにより、ソルダーレジスト４２のその充填部分がアンカーとなって第２面にソルダーレジスト４２を強固に固定する効果がある。これにより、ソルダーレジスト４２の第２面への密着信頼性を高くできる効果がある。
（製造方法）
次に、本実施形態による半導体装置１００の製造方法を、図面と共に詳細に説明する。図２〜図１３は、本実施形態による半導体装置１００の製造方法を示すプロセス図である。なお、本実施形態による半導体装置１００の製造方法では、１つのウエハに対して複数の半導体装置１００を作り込む、いわゆるＷ−ＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）技術を用いるが、以下では、説明の簡略化のため、１つのチップ（半導体装置１００）に着目する。
（工程１）
本実施形態では、まず、直径２０ｃｍ、３０ｃｍ、もしくは他のサイズのシリコンウェハの半導体基板１０Ａの表面（第１面）に多数の固体撮像素子から成る集積回路１１を形成する。また、集積回路１１の絶縁層１２ｂ上に形成した配線１２ａのパターンの一部でＩ／Ｏパッド１２を形成する。
そのように、半導体基板１０Ａの第１面側に集積回路１１を形成した後に、図２の断面図のように、第１面の固体撮像素子上に各画素に対応させて色分解用のカラーフィルタ層５０と集光用のマイクロレンズアレイ５１を順次形成する。なお、図２における半導体基板１０Ａの第１面の集積回路１１の配線１２ａの一部のＩ／Ｏパッド１２は、その上に貫通電極１５を形成する基礎にする導体パターンである。
（工程２）
次に、図３のように、透明なガラス基板２０上に、半導体基板１０Ａのカラーフィルタ層５０とマイクロレンズアレイ５１の周辺を囲むスペーサとするキャビティダム３０を形成する。
キャビティダム３０の材料としては、接着性に富む樹脂膜であって、熱硬化性のポリイミド、エポキシ樹脂、もしくはアクリルウレタン系の感光性樹脂を利用できる。その感光性樹脂をガラス基板２０に塗布後、露光・現像工程を有するフォトリソグラフィー法により、図３のように、ガラス基板２０上に、半導体基板１０のカラーフィルタとマイクロレンズを取り囲む位置の所望のパターンで、５０〜１００μｍ程度の厚さのキャビティダム３０を形成する。
（工程３）
続いて、図４のように、そのキャビティダム３０を半導体基板１０の第１面に接着することで、透明なガラス基板２０で半導体基板１０の第１面のマイクロレンズアレイ５１の下側を覆う。それにより、図５のように、半導体基板１０とガラス基板２０とキャビティダム３０で全方向を塞がれたキャビティ３２を形成する。こうして、ガラス基板２０とマイクロレンズアレイ５１との間にキャビティ３２の空隙を確保することで、各マイクロレンズの集光効果が損なわれることを防止できる。
（工程４）
次に、図５のように、半導体基板１０Ａを第２面側から薄型化する。この薄型化には、例えば研削とＣＭＰ（ケミカルメカニカルポリッシング）とウェットエッチングとを必要に応じて組み合わせることで行うことができる。また、薄型化後の半導体基板１０の膜厚は、略５０〜１００μｍ以下とすることが好ましい。これにより、半導体装置１００の剛性を維持しつつさらなる小型化および薄型化が可能になる。
（貫通電極（ＴＳＶ）の形成）
（工程５）
次に、図６のように、薄型化された例えば厚さが１００μｍの半導体基板１０の第２面にフォトリソグラフィにて厚さ１０μｍのドライエッチング用フォトレジスト６０を形成する。このドライエッチング用フォトレジスト６０は、半導体基板１０の表面にノボラック系のポジ型の感光性のドライエッチング用フォトレジスト６０をスピンコーターにて最終的に１０μｍ厚となる厚みに塗布してオーブンにて加熱（１３０℃）乾燥する。そのドライエッチング用フォトレジスト６０を露光装置で露光し現像することで、Ｉ／Ｏパッド
１２と対応する位置の２段構成の貫通孔１３を形成する領域に直径２０μｍの開口６１を持つパターンに形成する。
（工程６）
その後、ドライエッチング装置にて、ＳＦ６(６フッ化硫黄)ガスを主成分とするＯ２との混合ガスを用いて、ドライエッチング用フォトレジスト６０をマスクとして、半導体基板１０を第２面側からＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）モードで５分間ドライエッチングを行う。
これにより、図７のように、半導体基板１０の第２面側に、ドライエッチング用フォトレジスト６０の直径２０μｍの開口６１の下に、その開口６１の直径よりも大きい直径５０μｍの開口を有し、第１面側に向かうにつれて直径が小さくなるテーパ状で、深さが５０μｍの第１の穴１３ａを形成する。
（工程７）
次に、ＳＦ６によるエッチングとＣ４Ｆ８(パーフルオロシクロブタン)による側壁の保護膜形成を交互に行うボッシュ方式のドライエッチングを行う。このボッシュモードのドライエッチングは、コイル電圧２５００Ｗにて、エッチングステップ６秒、保護膜形成であるパッシベーションステップ２秒を交互に繰り返し、Ｉ／Ｏパッド１２に達するまで行う。
このボッシュモードのドライエッチングにより、図８に示すように、先に形成したテーパ状の第１の穴１３ａの底から半導体基板１０と絶縁層１２ｂを貫通して第１面側のＩ／Ｏパッド１２に達する５０μｍの深さの第２の穴１３ｂを形成する。この第２の穴１３ｂは、ドライエッチング用フォトレジスト６０の開口６１の直径と同じ大きさの２０μｍの直径で垂直な円筒状の壁面を有する穴に形成される。
以上により、先ず、半導体基板１０の第２面側から、開口径が５０μｍで、第２面側から第１面側に、テーパ状に直径が細くなる第１の穴１３ａを形成し、更に、その第１の穴１３ａの底部からＩ／Ｏパッド１２に達する直径２０μｍで垂直な円筒状の壁面を有する第２の穴１３ｂを形成する。こうして厚さ１００μｍの半導体基板１０を貫通してＩ／Ｏパッド１２に達する、第１の穴１３ａと第２の穴１３ｂとから成る２段構成の貫通孔１３を形成する。図８のように、２段構成の貫通孔１３の断面形状はワイングラス（あるいはカクテルグラス）形状に形成する。
２段構成の貫通孔１３の上部は壁面がテーパ状に上から下に行くにつれて直径がテーパ状に細くなる第１の穴１３ａで構成されているが、そのテーパ状の壁面が２段構成の貫通孔１３への絶縁膜１４Ａの成膜プロセス及び、その上への貫通電極１５の成膜プロセスに適している効果がある。
また、２段構成の貫通孔１３の第１の穴１３ａの底部から下部のＩ／Ｏパッド１２に達する第２の穴１３ｂの壁面が垂直な円筒状で穴径が一定であり、半導体基板１０の厚さが変わっても、２段構成の貫通孔１３の下部の孔の開口径が第２の穴１３ｂの穴径のままで変わらない。この構造が、２段構成の貫通孔１３の第１の穴１３ａの底部からＩ／Ｏパッド１２に至る壁面への安定した絶縁膜１４Ａの成膜プロセス及び、その上への貫通電極１５の成膜プロセスに適している効果がある。
（工程８）
次に、表層のドライエッチング用フォトレジスト６０を、アッシング装置でＯ２ガスを用いて剥離する。
（工程９）
次に、図９のように、シリコンの半導体基板１０の第２面と２段構成の貫通孔１３の壁面に絶縁膜１４Ａを成膜する。絶縁膜１４Ａは、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ）などの無機絶縁膜で形成する。
無機の絶縁膜１４Ａを形成するために、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などを用いて絶縁膜１４Ａを形成することができる。例えば、プラズマＣＶＤ装置を用いて化学気相蒸着法でＳｉＯ２による絶縁膜１４Ａを成膜する場合は、材料ガスに、正珪酸四エチルＳｉ（ＯＣ２Ｈ５）４、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）などを用いてＳｉＯ２による絶縁膜１４Ａを成膜することができる。
実験の結果、プラズマＣＶＤ装置を用いて化学気相蒸着法で無機のＳｉＯ２の絶縁膜１４Ａを形成すると、２段構成の貫通孔１３の壁面及び２段構成の貫通孔１３底部まで均一な絶縁膜１４Ａが成膜された。均一な高品質の膜が成膜できるのは、２段構成の貫通孔１３がテーパ状の第１の穴１３ａと垂直な円筒状の壁面を有する第２の穴１３ｂとの複合体であることの効果である。
その絶縁膜１４Ａの各部での厚さは、２段構成の貫通孔１３の第１の穴１３ａの開口部近傍でのＳｉＯ２の絶縁膜１４Ａは膜厚が１．５μｍに形成された。膜形成が難しいとされる２段構成の貫通孔１３の第２の穴１３ｂの垂直な円筒状の壁面には０．６μｍの膜厚の絶縁膜１４Ａが形成された。そして、２段構成の貫通孔１３の第２の穴１３ｂの底のＩ／Ｏパッド１２上には０．５μｍの膜厚の絶縁膜１４Ａが形成された。
（工程１０）
次いで、図１０のように、レジストマスクは使用せずに、酸化膜のドライエッチング装置にて、ＳＦ６ガスを主成分とするＣ４Ｆ８ガスとの混合ガスを用いて、半導体基板１０の全面に渡ってエッチングを行い、２段構成の貫通孔１３の穴底部の０．５μｍのＳｉＯ２膜を除去して穴底のＩ／Ｏパッド１２を露出させるまでエッチングを行う。
この工程を実験した結果、２段構成の貫通孔１３の穴底部の０．５μｍのＳｉＯ２膜を除去して穴底のＩ／Ｏパッド１２を露出させた場合に、２段構成の貫通孔１３の第２の穴１３ｂの垂直な円筒状の壁面には、０．５μｍの膜厚の絶縁膜１４が残った。そして、２段構成の貫通孔１３の第１の穴１３ａの開口部近傍には膜厚が０．７μｍの絶縁膜１４が残り、半導体基板１０の上面にも膜厚が０．７μｍの絶縁膜１４が残った。
すなわち、レジストマスクを使用しないで全面ドライエッチング処理によって、２段構成の貫通孔１３の穴底部のＩ／Ｏパッド１２を露出させつつ、２段構成の貫通孔１３の側壁に絶縁膜１４を残し、半導体基板１０の第２面にも絶縁膜１４を残すことができる。このように、レジストマスクを使用しない製造方法で、２段構成の貫通孔１３の穴底部のＩ／Ｏパッド１２のみを露出させように絶縁膜１４Ａをドライエッチングで除去し、それ以外の２段構成の貫通孔１３の壁面と半導体基板１０の第２面上とに絶縁膜１４を残すことができる。
このように、本実施形態では、２段構成の貫通孔１３をテーパ状の第１の穴１３ａと垂直な円筒状の壁面を有する第２の穴１３ｂとの複合体にすることで、レジストマスクを使用しない絶縁膜１４Ａの全面エッチング処理による低コストな手法で、２段構成の貫通孔１３の穴底部のＩ／Ｏパッド１２を絶縁膜１４から露出させた構造を形成できる効果がある。
レジストマスクを使用しない絶縁膜１４Ａの全面エッチング処理による低コストな手法
で、２段構成の貫通孔１３の穴底部のＩ／Ｏパッド１２を絶縁膜１４から露出させることができるのは、２段構成の貫通孔１３を構成するテーパ状の第１の穴１３ａと垂直な円柱状の第２の穴とが以下の構成を持つからである。
先ず、２段構成の貫通孔１３を構成する第２の穴１３ｂが、直径２０μｍ程度の垂直な円柱状であるが、その深さが直径の４倍以下（第２の穴１３ｂの直径が１８μｍの場合に第２の穴１３ｂの深さが７０μｍ以下）で比較的浅いため、工程９で化学気相蒸着法で絶縁膜１４Ａを形成すると、第２の穴１３ｂの壁面に均一な絶縁膜１４Ａが比較的厚く成膜されるからである。
次に、本実施形態で、２段構成の貫通孔１３を構成する第１の穴１３ａの開口の直径が５０μｍで深さが５０μｍで、その底部の直径が３０μｍある場合は、テーパ状の壁面の傾きはａｒｃｔａｎ（５０／１０）＝７９度ある。２段構成の貫通孔１３を構成する第１の穴１３ａのテーパ状の壁面の傾きが８０度以下の場合に、絶縁膜１４Ａを成膜するための化学気相蒸着法の材料ガスが第１の穴１３ａ内を妨害されずに自由に流通して第２の穴１３ｂにまで達することができる効果がある。
また、第１の穴１３ａのテーパ状の壁面の傾きは６０度以上あることが望ましい。その理由は、第１の穴１３ａを半導体基板１０の厚さの半分程度の深さまで形成する場合に、第１の穴の開口の直径を、（第１の穴１３ａの底部の直径）＋（半導体基板１０の厚さ／２）よりも小さくして、貫通電極１５の開口の直径を半導体基板１０の厚さよりも小さくすることが望ましいからであある。
以上の理由により、第１の穴１３ａのテーパ状の壁面の傾きは６０度以上８０度以下の傾きが望ましい。なお、テーパ状の壁面の傾きは、半導体基板１０のエッチングのプロセス条件を調整することで制御することができる。
（工程１１）
次に、スパッタリング装置を使用し、図１１のように、半導体基板１０の第２面と２段構成の貫通孔１３の内壁と底面にＡｌ層による金属膜を堆積して貫通電極１５を形成する。貫通電極１５は、シリコン基板の半導体基板１０の表裏を電気的に導通するためのスルー・シリコン・ビア（ＴＳＶ）である。
実験の結果、２段構成の貫通孔１３の上部の第１の穴１３ａのテーパ形状の壁面、２段構成の貫通孔１３の下部の第２の穴１３ｂの垂直な円筒状の壁面、及び２段構成の貫通孔１３の底までＡｌ層による金属膜が均一に成膜されて貫通電極１５が形成できた。そして、２段構成の貫通孔１３の上端の開口部近傍でのＡｌ層の膜厚は６μｍ、一番膜が付きにくい２段構成の貫通孔１３の下部の第２の穴１３ｂの垂直な円筒状の壁面に０．２μｍ、２段構成の貫通孔１３の孔底のＩ／Ｏパッド１２の上に０．３μｍの膜厚のＡｌの金属層が形成できた。
このように、２段構成の貫通孔１３をテーパ状の第１の穴１３ａと垂直な円筒状の壁面を有する第２の穴１３ｂとの複合体にすることで、真空成膜方式により２段構成の貫通孔１３の内壁面に均一な高品質の貫通電極１５を形成することができる効果がある。
また、本実施形態では、金属層を成膜するために、スパッタ法に限られず、ＣＶＤ法の真空成膜方式を用いても、２段構成の貫通孔１３の壁面に欠陥を生じることなく良好に金属層を成膜することができる効果がある。
（工程１２）
次に、半導体基板１０の第２面側を覆う金属層の上にフォトリソグラフィにてフォトレジストを形成する。次に、このフォトレジストで保護された金属層以外のパターンをエッチングして除去することで、半導体基板１０の第２面に配線パターン４１を形成する。
（工程１３）
次に、配線パターン４１が形成された半導体基板１０の第２面側にソルダーレジストの溶液を塗布する。次に、このソルダーレジストを乾燥し、次にフォトリソグラフィ工程およびエッチング工程にてパターニングする。それにより、図１２に示すように、外部接続端子４０の半田ボールをマウントする箇所に開口４３が形成されたソルダーレジスト４２を形成する。
半導体基板１０の第２面側には、広い開口部分を有しテーパ状に穴径が細くなる第１の穴１３ａを有するが、形状がテーパ状であるので、第１の穴１３ａ全体がソルダーレジスト４２で充填できる効果がある。
（工程１４）
次に、既存のボールマウント装置を用いることで、図１３に示すように、ソルダーレジスト４２の開口４３に露出した配線パターン上に半田ボールを搭載して外部接続端子４０を形成する。
（工程１５）
次に、例えばダイヤモンドカッターやレーザ光を用いて半導体基板１０をスクライブ領域に沿ってダイシングすることで、シリコンの半導体基板１０に２次元アレイ状に形成された半導体装置１００を個片化する。
以上のように、本実施形態による半導体装置１００は、第１面に半導体素子としての集積回路１１が形成された半導体基板１０に、その第２面から第１面のＩ／Ｏパッド１２に達する、テーパ状の第１の穴１３ａと円筒状の壁面を有する第２の穴１３ｂからなる２段構成の貫通孔１３を形成する。それにより、その２段構成の貫通孔１３に高品質の絶縁膜１４と高品質の金属層の貫通電極１５（ＴＳＶ）が形成でき、集積回路１１の配線と第２面側の配線パターン４１とを高品質の貫通電極１５で電気接続した半導体装置１００が得られる効果がある。
なお、この第１の穴１３ａと第２の穴１３ｂの深さは必ずしも同じ深さに形成しなくても良く、半導体基板１０の厚み方向の所定の位置まで第１の穴１３ａを形成し、その下に第２の穴１３ｂを形成することで、本発明の効果が得られる。
＜第２の実施形態＞
第２の実施形態は、固体撮像装置以外の半導体装置を製造する点で第１の実施形態と相違する。また、第２の実施形態では、金属層に銅を用いて貫通電極１５（ＴＳＶ）及び配線パターン４１を形成する。
（製造方法）
以下で、第２の実施形態の半導体装置の製造方法を、図面を参照して説明する。
（工程１）
本実施形態では、まず、図１４の断面図のように、シリコンウェハの半導体基板１０Ａの表面に集積回路１１と、その集積回路１１の絶縁層１２ｂ上に形成した配線１２ａの一部を用いてＩ／Ｏパッド１２を形成する。
（工程２）
次に、図１５のように、半導体基板１０Ａに支持基板１２を貼り付けて一体構造を形成する。こうすることで、この一体構造の剛性を高め、半導体基板１０Ａをハンドリングし易くし、半導体基板１０Ａの厚みを１０μｍ〜５０μｍ程度に薄くする構造を形成する加工の加工精度や歩留まりを向上させる。
すなわち、図１５のように、先ず、シリコンの半導体基板１０Ａの表面の集積回路１１とＩ／Ｏパッド１２を覆うシリコン窒化膜等のパッシベーション膜３３を形成し、さらにこのパッシベーション膜３３上に、接着層３４を塗布し、半導体基板１０Ａに接着層３４を介して支持基板１２を貼り合わせる。支持基板１２は、石英やガラス、シリコンウエハ等を用いることができる。
接着層３４は、素子面電極４や半導体素子や層間絶縁膜を保護する機能も有している。接着層３４は、薄膜化した半導体基板１０の裏面加工をした後に半導体基板１０と支持基板１２とを引き剥がすことができる剥離可能な材質を用いる。すなわち、接着層３４には、例えば、熱可塑性の接着剤を用いる。熱可塑性の接着剤は、加熱により軟化させて、貼り合わせ、引き剥がしを行うことができる。
また、支持基板１２に石英やガラスなどの透明な材料を用い、接着層３４には紫外線硬化樹脂を用いて半導体基板１０に支持基板１２を張り合わせることができる。この場合に支持基板１２から半導体基板１０を剥離する方法は、レーザーによる貼り合わせ面の局所加熱や、全体の加熱によって引き剥がすことができる。
（工程３）
次に、図１６のように、半導体基板１０Ａの裏面を削ろことで厚さを薄くする。半導体基板１０Ａの裏面を削る方法としては、研削、研磨等があるが、特に、ドライポリッシュやエッチング、あるいはＣＭＰ（ケミカルメカニカルポリッシング）を実施することが好ましい。こうして削ることで、半導体基板１０の厚さを１００μｍ以下、望ましくは５０μｍ以下の厚さに形成する。また、半導体基板１０を多数積層した半導体装置の厚みを薄くするためには、半導体基板１０の厚みは３０μｍ以下に薄くする方が良い。
（貫通電極（ＴＳＶ）の形成）
次に、以下の工程４から工程１１により金属層に銅を用いた貫通電極（ＴＳＶ）１５及び配線パターン４１を形成する。
（工程４）
次に、図１７のように、薄型化された例えば厚さが１００μｍの半導体基板１０の第２面にフォトリソグラフィにて厚さ１０μｍのドライエッチング用フォトレジスト６０を形成する。そのドライエッチング用フォトレジスト６０を露光装置で露光し現像することで、Ｉ／Ｏパッド１２と対応する位置の２段構成の貫通孔１３を形成する領域に直径２０μｍの開口６１を持つパターンに形成する。
（工程５）
その後、ドライエッチング装置にて、ＳＦ６(６フッ化硫黄)ガスを主成分とするＯ２との混合ガスを用いて、ドライエッチング用フォトレジスト６０をマスクとして、半導体基板１０を第２面側からＲＩＥモードで５分間ドライエッチングを行う。
これにより、図１８のように、半導体基板１０の第２面側に、ドライエッチング用フォトレジスト６０の直径２０μｍの開口６１の下に、その開口６１の直径よりも大きい直径５０μｍの開口を有し、第１面側に向かうにつれて直径が小さくなるテーパ状で、深さが
５０μｍの第１の穴１３ａを形成する。
（工程６）
次に、ＳＦ６によるエッチングとＣ４Ｆ８(パーフルオロシクロブタン)による側壁の保護膜形成を交互に行うボッシュ方式のドライエッチングを行う。このボッシュモードのドライエッチングにより、図１９のように、先に形成したテーパ状の第１の穴１３ａの底から、シリコンの半導体基板１０と絶縁層１２ｂを貫通して半導体基板１０の絶縁層１２ｂの底のＩ／Ｏパッド１２に達する５０μｍの深さの第２の穴１３ｂを形成する。この第２の穴１３ｂは、ドライエッチング用フォトレジスト６０の開口６１の直径と同じ大きさの２０μｍの直径で垂直な円筒状の壁面を有する穴に形成される。
以上により、先ず、半導体基板１０の第２面側から、開口径が５０μｍで、第２面側から第１面側に、テーパ状に直径が細くなる第１の穴１３ａが形成され、更に、その第１の穴１３ａの底部からＩ／Ｏパッド１２に達する直径２０μｍで垂直な円筒状の壁面を有する第２の穴１３ｂが形成される。こうして厚さ１００μｍの半導体基板１０を貫通してＩ／Ｏパッド１２に達する、第１の穴１３ａと第２の穴１３ｂとから成る２段構成の貫通孔１３が形成される。図８のように、２段構成の貫通孔１３の断面形状はワイングラス（あるいはカクテルグラス）形状に形成される。
このように、本実施形態では、第１の実施形態と同様に、２段構成の貫通孔１３の上部は壁面がテーパ状に上から下に行くにつれて直径がテーパ状に細くなる第１の穴１３ａで構成されているが、そのテーパ状の壁面が２段構成の貫通孔１３への絶縁膜１４Ａの成膜プロセス及び、その上への貫通電極１５の成膜プロセスに適している効果がある。
また、２段構成の貫通孔１３の第１の穴１３ａの底部から下部のＩ／Ｏパッド１２に達する第２の穴１３ｂの壁面が垂直な円筒状で穴径が一定であり、半導体基板１０の厚さが変わっても、２段構成の貫通孔１３の下部の孔の開口径が第２の穴１３ｂの穴径のままで変わらない。この構造が、２段構成の貫通孔１３の第１の穴１３ａの底部からＩ／Ｏパッド１２に至る第２の穴１３ｂの壁面への安定した絶縁膜１４Ａの成膜プロセス及び、その上への貫通電極１５の成膜プロセスに適している効果がある。
（工程７）
次に、表層のドライエッチング用フォトレジスト６０を、アッシング装置でＯ２ガスを用いて剥離する。
（工程８）
次に、図２０のように、シリコンの半導体基板１０の第２面と２段構成の貫通孔１３の壁面に絶縁膜１４Ａを成膜する。絶縁膜１４Ａは、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ）などの無機絶縁膜で形成する。
無機の絶縁膜１４Ａを形成するために、ＣＶＤなどを用いて絶縁膜１４Ａを形成する。プラズマＣＶＤ装置を用いて化学気相蒸着法で無機のＳｉＯ２の絶縁膜１４Ａを形成すると、２段構成の貫通孔１３の壁面及び２段構成の貫通孔１３底部まで均一な絶縁膜１４Ａが成膜される。均一な高品質の膜が成膜できるのは、２段構成の貫通孔１３がテーパ状の第１の穴１３ａと垂直な円筒状の壁面を有する第２の穴１３ｂとの複合体であることの効果である。
その絶縁膜１４Ａの各部での厚さは、２段構成の貫通孔１３の第１の穴１３ａの開口部近傍でのＳｉＯ２の絶縁膜１４Ａは膜厚が１．５μｍに形成される。２段構成の貫通孔１３の第２の穴１３ｂの垂直な円筒状の壁面には０．６μｍの膜厚の絶縁膜１４Ａが形成される。そして、２段構成の貫通孔１３の第２の穴１３ｂの底のＩ／Ｏパッド１２上には０．５μｍの膜厚の絶縁膜１４Ａが形成される。
（工程９）
次いで、レジストマスクは使用せずに、酸化膜エッチング装置にて、ＳＦ６ガスを主成分とするＣ４Ｆ８ガスとの混合ガスを用いて、半導体基板１０の全面に渡ってエッチングを行う。図２１のように、２段構成の貫通孔１３の穴底部の０．５μｍのＳｉＯ２膜を除去して穴底にＩ／Ｏパッド１２を露出させるまでエッチングを行う。これにより、２段構成の貫通孔１３の第２の穴１３ｂの垂直な円筒状の壁面には、０．５μｍの膜厚が残り、２段構成の貫通孔１３の第１の穴１３ａの開口部近傍の膜厚は、０．７μｍ、半導体基板１０の上面の膜厚も０．７μｍ残すことができる。
すなわち、レジストマスクを使用しない全面エッチング処理によって、２段構成の貫通孔１３の穴底部のＩ／Ｏパッド１２を露出させつつ、２段構成の貫通孔１３の側壁に絶縁膜１４を残し、半導体基板１０の第２面にも絶縁膜１４を残すことができる。このように、レジストマスクを使用しない製造方法で、２段構成の貫通孔１３の穴底部のＩ／Ｏパッド１２のみを露出させように絶縁膜１４Ａをエッチングで除去し、それ以外の２段構成の貫通孔１３の壁面と半導体基板１０の第２面上とに絶縁膜１４を残すことができる。
（工程１０）
次に、スパッタリング装置を使用し、図２２のように、半導体基板１０の第２面と２段構成の貫通孔１３の内壁に、チタンナイトライド（ＴｉＮ）またはタンタルナイトライド（ＴａＮ）などの拡散防止層を成膜する。あるいは、この拡散防止層をＣＶＤ法で成膜しても良い。
（工程１１）
次に、スパッタリング法で銅のシード層を形成し、電解めっき法により銅を厚く形成して導電層を形成する。なお、銅のシード層形成はスパッタリング法に代えて、無電解銅めっきで行っても良い。このような工程を経て、金属層として銅を使った貫通電極１５を形成する。貫通電極１５は、シリコンの半導体基板１０の表裏を電気的に導通するためのスルー・シリコン・ビア（ＴＳＶ）である。
このように、真空成膜方式により２段構成の貫通孔１３の内壁面に拡散防止層を成膜した上で、銅の金属層を形成して、均一な高品質の貫通電極１５を形成できる。これにより、２段構成の貫通孔１３の底部まで欠陥を生じることなく成膜することができる。
（工程１２）
次に、半導体基板１０の第２面側を覆う金属層の上にフォトリソグラフィにてフォトレジストを形成する。次に、このフォトレジストで保護された金属層以外のパターンをエッチングして除去することで、図２３のように、半導体基板１０の第２面に配線パターン４１を形成する。
（工程１３）
次に、図２４のように、支持基板１２から半導体基板１０を引き剥がす。すなわち、接着層３４に熱可塑性の接着剤を用た場合は、加熱により熱可塑性の接着剤を軟化させて、支持基板１２から半導体基板１０の引き剥がしを行う。また、紫外線硬化樹脂の接着層３４を使って、張り合わせた場合は、レーザーによる貼り合わせ面の局所加熱や、全体の加熱によって支持基板１２から半導体基板１０を引き剥がす。
以下、本発明で２段構成の貫通孔１３を形成する実施例を説明する。
＜実施例１＞
先ず、第２の実施形態の工程１から工程３の処理により、図１７のように、薄型化された厚さが８０μｍの半導体基板１０を形成した。
（工程１）
そうして薄型化された厚さが８０μｍの半導体基板１０の第２面にフォトリソグラフィにて厚さ１０μｍのドライエッチング用フォトレジスト６０を形成した。このドライエッチング用フォトレジスト６０は、Ｉ／Ｏパッド１２と対応する位置の２段構成の貫通孔１３を形成する領域に直径２０μｍの開口６１を持つパターンに形成した。
（工程２）
その後、ドライエッチング装置を用いて、開口６１を有するドライエッチング用フォトレジスト６０をマスクとして、厚さ８０μｍの半導体基板１０の第２面側から、ＳＦ６(６フッ化硫黄)ガスの流量を１００ｓｃｃｍとし、Ｏ２ガスの流量を２５０ｓｃｃｍとして、コイル電圧を２６００ＷにしたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）モードで、６分間ドライエッチングを行った。
これにより、図１８のように、半導体基板１０の第２面側に、ドライエッチング用フォトレジスト６０の直径２０μｍの開口６１の下に、その開口６１の直径よりも大きい直径６０μｍの開口を有し、第１面側に向かうにつれて直径が小さくなるテーパ状で、深さが４５μｍの第１の穴１３ａが形成された。
（工程３）
次に、ドライエッチング装置で、ＳＦ６ガスの流量を２５０ｓｃｃｍにしてコイル電圧を２０００Ｗにて２．５秒のエッチングステップを行い、次に、Ｃ４Ｆ８(パーフルオロシクロブタン)の流量を２５０ｓｃｃｍにしてコイル電圧を２０００Ｗにて１秒間、側壁の保護膜形成を行うパッシベーションステップを行い、両ステップを交互に行うサイクルを繰り返した。このボッシュ方式のドライエッチングのサイクルを７０回、４分５秒間行った。
これにより、図１９に示すように、先に形成したテーパ状の第１の穴１３ａの底から半導体基板１０の第１面側のＩ／Ｏパッド１２に達する３５μｍの深さの第２の穴１３ｂが形成された。そして、この第２の穴１３ｂは、ドライエッチング用フォトレジスト６０の開口６１の直径と同じ大きさの２０μｍの直径で垂直な円筒状の壁面を有する穴に形成された。
以上により、先ず、半導体基板１０の第２面側から、開口径が６０μｍで、第２面側から第１面側に、テーパ状に直径が細くなる第１の穴１３ａが４５μｍの深さで形成された。そして、その第１の穴１３ａの底部からＩ／Ｏパッド１２に達する深さが３５μｍで直径が２０μｍで垂直な円筒状の壁面を有する第２の穴１３ｂが形成された。
こうして厚さ８０μｍの半導体基板１０を貫通してＩ／Ｏパッド１２に達する、第１の穴１３ａと第２の穴１３ｂとから成る２段構成の貫通孔１３が形成された。図１９のように、２段構成の貫通孔１３の断面形状はワイングラス（あるいはカクテルグラス）形状に形成された。
（工程４）
次に、表層のドライエッチング用フォトレジスト６０を、アッシング装置でＯ２ガスを用いて剥離した。
（工程５）
次に、図２０のように、プラズマＣＶＤ装置を用いて、材料ガスに、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を用いた化学気相蒸着法で、半導体基板１０の第２面と２段構成の貫通孔１３の壁面に、無機のＳｉＯ２の絶縁膜１４Ａを成膜した。
その結果、２段構成の貫通孔１３の壁面及び２段構成の貫通孔１３底部までＳｉＯ２の均一な絶縁膜１４Ａが成膜された。その絶縁膜１４Ａの各部での厚さは、２段構成の貫通孔１３の第１の穴１３ａの開口部近傍で膜厚が１．５μｍに形成され、２段構成の貫通孔１３の第２の穴１３ｂの垂直な円筒状の壁面には０．６μｍの膜厚の絶縁膜１４Ａが形成された。そして、２段構成の貫通孔１３の第２の穴１３ｂの底のＩ／Ｏパッド１２上には０．５μｍの膜厚の絶縁膜１４Ａが形成された。
（工程６）
次いで、図２１のように、レジストマスクは使用せずに、酸化膜のドライエッチング装置にて、ＳＦ６ガスを主成分とするＣ４Ｆ８ガスとの混合ガスを用いて、半導体基板１０の全面に渡ってエッチングを行い、２段構成の貫通孔１３の穴底部の０．５μｍのＳｉＯ２膜を除去して穴底のＩ／Ｏパッド１２が露出されるまでエッチングを行った。
この結果、２段構成の貫通孔１３の第２の穴１３ｂの垂直な円筒状の壁面には、０．５μｍの膜厚の絶縁膜１４が残り、２段構成の貫通孔１３の第１の穴１３ａの開口部近傍には膜厚が０．７μｍの絶縁膜１４が残り、半導体基板１０の上面にも膜厚が０．７μｍの絶縁膜１４が残った。
すなわち、レジストマスクを使用しない全面エッチング処理によって、２段構成の貫通孔１３の穴底部のＩ／Ｏパッド１２を露出させつつ、２段構成の貫通孔１３の側壁に絶縁膜１４を残し、半導体基板１０の第２面にも絶縁膜１４を残すことができた。このように、レジストマスクを使用しない製造方法で、２段構成の貫通孔１３の穴底部のＩ／Ｏパッド１２のみを露出させように絶縁膜１４Ａをエッチングで除去し、それ以外の２段構成の貫通孔１３の壁面と半導体基板１０の第２面上とに絶縁膜１４を残すことができた。
（工程７）
次に、スパッタリング装置を使用し、図２２のように、半導体基板１０の第２面と２段構成の貫通孔１３の内壁と底面にＡｌ層による金属膜を堆積して貫通電極（ＴＳＶ）１５を形成した。
その結果、Ａｌ層による金属膜が、２段構成の貫通孔１３の上部の第１の穴１３ａのテーパ形状の壁面、２段構成の貫通孔１３の下部の第２の穴１３ｂの垂直な円筒の壁面、及び２段構成の貫通孔１３の底まで均一に成膜されて貫通電極１５が形成できた。そして、Ａｌ層の金属膜の各部分の厚さは、２段構成の貫通孔１３の上端の第１の穴１３ａの開口部近傍で６μｍ、２段構成の貫通孔１３の下部の第２の穴１３ｂの垂直な円筒状の壁面で０．２μｍ、２段構成の貫通孔１３の孔底のＩ／Ｏパッド１２の上では０．３μｍの膜厚のＡｌ層の金属層が形成できた。
＜実施例２＞
第２の実施形態の工程１から工程３の処理により、図１７のように、薄型化された厚さが９０μｍの半導体基板１０を形成した。
（工程１）
そうして薄型化された厚さが９０μｍの半導体基板１０の第２面にフォトリソグラフィにて厚さ１０μｍのドライエッチング用フォトレジスト６０を形成した。このドライエッチング用フォトレジスト６０は、Ｉ／Ｏパッド１２と対応する位置の２段構成の貫通孔１
３を形成する領域に直径２０μｍの開口６１を持つパターンに形成した。
（工程２）
その後、実施例１と同様にして、開口６１を有するドライエッチング用フォトレジスト６０をマスクとして、厚さ９０μｍの半導体基板１０の第２面側から、ＲＩＥモードでドライエッチングを行い、図１８のように、半導体基板１０の第２面側に、直径６０μｍの開口を有するテーパ状で深さが４５μｍの第１の穴１３ａを形成した。
（工程３）
次に、ドライエッチング装置で、ＳＦ６ガスの流量を２５０ｓｃｃｍにしてコイル電圧を２０００Ｗにて２．５秒のエッチングステップを行い、次に、Ｃ４Ｆ８(パーフルオロシクロブタン)の流量を２５０ｓｃｃｍにしてコイル電圧を２０００Ｗにて１秒間、側壁の保護膜形成を行うパッシベーションステップを行い、両ステップを交互に行うサイクルを繰り返した。このボッシュ方式のドライエッチングのサイクルを９０回、５分１５秒間行った。
これにより、図１９に示すように、先に形成したテーパ状の第１の穴１３ａの底から半導体基板１０の第１面側のＩ／Ｏパッド１２に達する４５μｍの深さの第２の穴１３ｂが形成された。そして、この第２の穴１３ｂは、ドライエッチング用フォトレジスト６０の開口６１の直径と同じ大きさの２０μｍの直径で垂直な円筒状の壁面を有する穴に形成された。
以上により、先ず、半導体基板１０の第２面側から、開口径が６０μｍで、第２面側から第１面側に、テーパ状に直径が細くなる第１の穴１３ａが４５μｍの深さで形成された。そして、その第１の穴１３ａの底部からＩ／Ｏパッド１２に達する深さが４５μｍで直径が２０μｍで垂直な円筒状の壁面を有する第２の穴１３ｂが形成された。こうして厚さ９０μｍの半導体基板１０を貫通してＩ／Ｏパッド１２に達する、第１の穴１３ａと第２の穴１３ｂとから成る２段構成の貫通孔１３が形成された。図１９のように、２段構成の貫通孔１３の断面形状はワイングラス（あるいはカクテルグラス）形状に形成された。
（工程４）
次に、実施例１と同様にして、表層のドライエッチング用フォトレジスト６０を、アッシング装置でＯ２ガスを用いて剥離した。
（工程５）
次に、実施例１と同様にして、図２０のように、化学気相蒸着法で、半導体基板１０の第２面と２段構成の貫通孔１３の壁面に、無機のＳｉＯ２の絶縁膜１４Ａを成膜した。
その結果、２段構成の貫通孔１３の壁面及び２段構成の貫通孔１３底部までＳｉＯ２の均一な絶縁膜１４Ａが成膜された。その絶縁膜１４Ａの各部での厚さは、２段構成の貫通孔１３の第１の穴１３ａの開口部近傍で膜厚が１．５μｍに形成され、２段構成の貫通孔１３の第２の穴１３ｂの垂直な円筒状の壁面には０．６μｍの膜厚の絶縁膜１４Ａが形成された。そして、２段構成の貫通孔１３の第２の穴１３ｂの底のＩ／Ｏパッド１２上には０．５μｍの膜厚の絶縁膜１４Ａが形成された。
（工程６）
次に、実施例１と同様にして、図２１のように、レジストマスクは使用せずに、酸化膜のドライエッチング装置にて、ＳＦ６ガスを主成分とするＣ４Ｆ８ガスとの混合ガスを用いて、半導体基板１０の全面に渡ってエッチングを行い、２段構成の貫通孔１３の穴底部の０．５μｍのＳｉＯ２膜を除去して穴底のＩ／Ｏパッド１２が露出されるまでエッチン
グを行った。
この結果、２段構成の貫通孔１３の第２の穴１３ｂの垂直な円筒状の壁面には、０．５μｍの膜厚の絶縁膜１４が残り、２段構成の貫通孔１３の第１の穴１３ａの開口部近傍には膜厚が０．７μｍの絶縁膜１４が残り、半導体基板１０の上面にも膜厚が０．７μｍの絶縁膜１４が残った。
（工程７）
次に、スパッタリング装置を使用し、図２２のように、半導体基板１０の第２面と２段構成の貫通孔１３の内壁に、チタンナイトライド（ＴｉＮ）の拡散防止層を成膜した。
（工程８）
次に、スパッタリング法で銅のシード層を形成した。
（工程９）
次に、電解めっき法により銅を厚く形成して導電層を形成して貫通電極（ＴＳＶ）１５を形成した。
その結果、銅層による金属膜が、２段構成の貫通孔１３の上部の第１の穴１３ａのテーパ形状の壁面、２段構成の貫通孔１３の下部の第２の穴１３ｂの垂直な円筒状の壁面、及び２段構成の貫通孔１３の底まで均一に成膜されて貫通電極１５が形成できた。
なお、本発明は、以上の実施例及び実施形態で説明した構成に限定されない。例えば、以上の実施形態では、２段構成の貫通孔１３を形成する際に、半導体基板１０の第２面側からＲＩＥモードでをエッチングしてテーパ状の第１の穴１３ａを形成し、次にその第１の穴１３ａの底部からボッシュモードで垂直な円筒状の壁面を有する第２の穴１３ｂを形成した。しかし、本発明はこの手順に限定されるものでは無く、以下の手順で２段構成の貫通孔１３を形成することもできる。
例えば、本発明は、開口６１を有するドライエッチング用フォトレジスト６０をマスクとして半導体基板１０の第２面側からＩ／Ｏパッド１２の近くまでボッシュモードで直径２０μｍの垂直な円筒状の壁面を有する穴を形成して、次に、ＲＩＥモードで第２面側にドライエッチング用フォトレジスト６０の開口６１よりも大きな直径を有する第１の穴１３ａを形成することでワイングラス状の形を有する２段構成の貫通孔１３を形成することもできる。
また、第１の実施形態では、２段構成の貫通孔１３の絶縁膜１４上にアルミニウム層をスパッタリングで成膜して貫通電極１５を形成し、第２の実施形態では、２段構成の貫通孔１３の絶縁膜１４上にスパッタリングで拡散防止層を形成した上で銅をめっきすることで貫通電極１５を形成したが、第１の実施形態と第２の実施形態の貫通電極１５の導電層を成膜する金属は適宜入れ替えて用いることができる。また、貫通電極１５の導電層を成膜する金属は適宜、Ａｌや銅以外の金属を用いることもできる。
また、本発明の半導体装置の２段構成の貫通孔１３の形は、その軸に垂直な断面形状は、円形又は楕円形状、あるいは、四角形状に形成することができる。
また、本発明で用いるドライエッチング用フォトレジスト６０は、フォトレジストに限定されず、電子線で描画することができるレジスト、あるいは、その他の手段で開口６１を形成することができるドライエッチング用レジストを用いることが可能である。
また、本発明の半導体装置の半導体基板１０の材料はシリコン基板に限られず、他の材
料の半導体基板１０に対しても、本発明の実施形態と同様な形の２段構成の貫通孔１３をＩ／Ｏパッド１２上に形成して、その内壁面に化学気相蒸着法で絶縁膜１４Ａの層を形成して、それを全面ドライエッチングすることで２段構成の貫通孔１３の壁面に絶縁膜１４を残しつつＩ／Ｏパッド１２上の絶縁膜１４Ａを除去した構造が形成でき。その２段構成の貫通孔１３には、容易に均一な金属膜による高品質な貫通電極１５を形成できる効果がある。
１００・・・半導体装置
１０、１０Ａ・・・半導体基板
１１・・・集積回路
１２・・・Ｉ／Ｏパッド
１２ａ・・・（集積回路の）配線
１２ｂ・・・絶縁層
１３・・・２段構成の貫通孔
１３ａ・・・第１の穴
１３ｂ・・・第２の穴
１４、１４Ａ・・・絶縁膜
１５・・・貫通電極、
２０・・・ガラス基板
３０・・・キャビティダム
３２・・・キャビティ
３３・・・パッシベーション膜
３４・・・接着層
４０・・・外部接続端子
４１・・・配線パターン
４２・・・ソルダーレジスト
４３・・・開口
５０・・・カラーフィルタ層
５１・・・マイクロレンズアレイ
６０・・・ドライエッチング用フォトレジスト
６１・・・開口

Claims (2)

  1. 半導体基板の第１面側に形成した集積回路と前記集積回路に電気接続するＩ／Ｏパッドを有する半導体装置の製造方法であって、
    前記半導体基板の第１面と反対側の面を第２の面とし、
    （１）前記半導体基板の第２の面側に、開口を有するドライエッチング用レジストのパターンを形成する工程と、
    （２）前記ドライエッチング用レジストをマスクとしてドライエッチング装置でＲＩＥモードでドライエッチングすることで、前記第２の面側から前記半導体基板の厚み方向の所定の位置までの第１の穴を形成し、該第１の穴の前記第２の面側の開口の直径を前記ドライエッチング用レジストの開口よりも大きくし、穴径が穴の底部に向けて細くなるテーパ状の穴の壁面を形成する工程と、
    （３）前記ドライエッチング用レジストをマスクとしてドライエッチング装置でボッシュモードでドライエッチングすることで、前記第１の穴の底部から前記Ｉ／Ｏパッドに達する、前記ドライエッチング用レジストの開口と同じ径の円筒状の壁面を有する第２の穴を形成する工程と、
    （４）前記第１の穴と前記第２の穴で構成される２段構成の貫通孔の壁面及び前記第２の面に、化学気相蒸着法で無機の絶縁膜を形成する工程と、
    （５）前記絶縁膜の全面をドライエッチングすることで前記２段構成の貫通孔の壁面及び前記第２の面に前記絶縁膜を残しつつ前記Ｉ／Ｏパッド上の前記絶縁膜を除去する工程と、
    （６）前記Ｉ／Ｏパッドと前記２段構成の貫通孔の壁面に金属膜で貫通電極を形成し、前記貫通電極に接続する前記第２の面の配線パターンを形成する工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、ソルダーレジストを印刷する工程を有し、該ソルダーレジストにより前記第１の穴を充填することを特徴とする半導体装置の製造方法。
JP2012001155A 2012-01-06 2012-01-06 半導体装置の製造方法 Active JP5810921B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012001155A JP5810921B2 (ja) 2012-01-06 2012-01-06 半導体装置の製造方法
KR1020147018370A KR101626693B1 (ko) 2012-01-06 2012-12-28 반도체 장치 및 그 제조 방법
EP12864530.6A EP2802005B1 (en) 2012-01-06 2012-12-28 Semiconductor device and method for manufacturing same
PCT/JP2012/084110 WO2013103136A1 (ja) 2012-01-06 2012-12-28 半導体装置およびその製造方法
CN201280065944.6A CN104054164B (zh) 2012-01-06 2012-12-28 半导体装置及其制造方法
TW102100110A TWI538132B (zh) 2012-01-06 2013-01-03 具兩段構成的貫通孔的半導體裝置及其製造方法
US14/321,963 US9520322B2 (en) 2012-01-06 2014-07-02 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012001155A JP5810921B2 (ja) 2012-01-06 2012-01-06 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015182969A Division JP2016001759A (ja) 2015-09-16 2015-09-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2013140916A JP2013140916A (ja) 2013-07-18
JP5810921B2 true JP5810921B2 (ja) 2015-11-11

Family

ID=48745196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012001155A Active JP5810921B2 (ja) 2012-01-06 2012-01-06 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US9520322B2 (ja)
EP (1) EP2802005B1 (ja)
JP (1) JP5810921B2 (ja)
KR (1) KR101626693B1 (ja)
CN (1) CN104054164B (ja)
TW (1) TWI538132B (ja)
WO (1) WO2013103136A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607886B2 (en) 2016-08-25 2020-03-31 Canon Kabushiki Kaisha Semiconductor device with conductive member in tapered through-hole in semiconductor substrate and method of manufacturing semiconductor device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6185813B2 (ja) * 2013-09-30 2017-08-23 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法並びに分断装置
MA36343B1 (fr) * 2013-10-14 2016-04-29 Nemotek Technologies Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d
CN104617033B (zh) * 2013-11-05 2018-09-14 中芯国际集成电路制造(上海)有限公司 晶圆级封装方法
JP6191417B2 (ja) * 2013-11-28 2017-09-06 凸版印刷株式会社 半導体素子アレイ基板の再生方法
JP5913489B2 (ja) * 2014-09-03 2016-04-27 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体のスクライブライン形成及び分断方法並びにスクライブライン形成及び分断装置
JP6763851B2 (ja) 2015-03-31 2020-09-30 浜松ホトニクス株式会社 半導体装置の製造方法
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
TWI702655B (zh) * 2016-04-13 2020-08-21 日商濱松赫德尼古斯股份有限公司 半導體裝置及其製造方法
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) * 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US12180108B2 (en) 2017-12-19 2024-12-31 Corning Incorporated Methods for etching vias in glass-based articles employing positive charge organic molecules
TWI827636B (zh) * 2018-07-26 2024-01-01 日商索尼股份有限公司 固態攝像元件、固態攝像裝置及固態攝像元件之製造方法
JP2020155591A (ja) * 2019-03-20 2020-09-24 株式会社東芝 半導体装置
JP7340965B2 (ja) 2019-06-13 2023-09-08 キヤノン株式会社 半導体装置およびその製造方法
US20230178579A1 (en) * 2020-03-31 2023-06-08 Sony Semiconductor Solutions Corporation Light receiving element and electronic device
US20240178164A1 (en) * 2022-11-28 2024-05-30 Texas Instruments Incorporated Sensor package with low aspect ratio through silicon via

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US6960837B2 (en) * 2002-02-26 2005-11-01 International Business Machines Corporation Method of connecting core I/O pins to backside chip I/O pads
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005311117A (ja) 2004-04-22 2005-11-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7598167B2 (en) * 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
US7081408B2 (en) * 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure
JP4694305B2 (ja) * 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007295280A (ja) * 2006-04-25 2007-11-08 Toshiba Corp 電子素子
JP4483896B2 (ja) * 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
JP4937842B2 (ja) * 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7863721B2 (en) * 2008-06-11 2011-01-04 Stats Chippac, Ltd. Method and apparatus for wafer level integration using tapered vias
JP4601686B2 (ja) * 2008-06-17 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US20100013060A1 (en) * 2008-06-22 2010-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a conductive trench in a silicon wafer and silicon wafer comprising such trench
JP5150566B2 (ja) * 2009-06-22 2013-02-20 株式会社東芝 半導体装置およびカメラモジュール
US8105889B2 (en) * 2009-07-27 2012-01-31 Cree, Inc. Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
US20110291153A1 (en) * 2010-05-31 2011-12-01 Yang ming-kun Chip submount, chip package, and fabrication method thereof
JP2010251791A (ja) * 2010-06-24 2010-11-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607886B2 (en) 2016-08-25 2020-03-31 Canon Kabushiki Kaisha Semiconductor device with conductive member in tapered through-hole in semiconductor substrate and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR101626693B1 (ko) 2016-06-01
EP2802005A4 (en) 2015-12-09
JP2013140916A (ja) 2013-07-18
CN104054164A (zh) 2014-09-17
EP2802005A1 (en) 2014-11-12
KR20140099316A (ko) 2014-08-11
CN104054164B (zh) 2017-06-30
US20140312506A1 (en) 2014-10-23
US9520322B2 (en) 2016-12-13
TWI538132B (zh) 2016-06-11
TW201340272A (zh) 2013-10-01
WO2013103136A1 (ja) 2013-07-11
EP2802005B1 (en) 2022-07-06

Similar Documents

Publication Publication Date Title
JP5810921B2 (ja) 半導体装置の製造方法
US9230947B2 (en) Method of forming 3D integrated microelectronic assembly with stress reducing interconnects
US7981727B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
US9373653B2 (en) Stepped package for image sensor
CN101937894B (zh) 具有贯通电极的半导体器件及其制造方法
US7919348B2 (en) Methods for protecting imaging elements of photoimagers during back side processing
US10249672B2 (en) Image pickup apparatus, semiconductor apparatus, and image pickup unit
CN102891151B (zh) 背照式图像传感器的低应力腔体封装及其制作方法
KR101420934B1 (ko) Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법
TWI798198B (zh) 半導體裝置及半導體裝置之製造方法
US20050056903A1 (en) Semiconductor package and method of manufacturing same
US20160190353A1 (en) Photosensitive module and method for forming the same
CN101335280A (zh) 影像感测元件封装体及其制作方法
US9966400B2 (en) Photosensitive module and method for forming the same
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
TWI525805B (zh) 低輪廓影像感測器
JP2016001759A (ja) 半導体装置
US20240145445A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device
JP2005072489A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150831

R150 Certificate of patent or registration of utility model

Ref document number: 5810921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250