JP4020367B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4020367B2 JP4020367B2 JP2002113368A JP2002113368A JP4020367B2 JP 4020367 B2 JP4020367 B2 JP 4020367B2 JP 2002113368 A JP2002113368 A JP 2002113368A JP 2002113368 A JP2002113368 A JP 2002113368A JP 4020367 B2 JP4020367 B2 JP 4020367B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor device
- support plate
- manufacturing
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 266
- 238000004519 manufacturing process Methods 0.000 title claims description 202
- 239000000758 substrate Substances 0.000 claims description 152
- 238000000034 method Methods 0.000 claims description 100
- 229910052751 metal Inorganic materials 0.000 claims description 82
- 239000002184 metal Substances 0.000 claims description 82
- 239000000463 material Substances 0.000 claims description 61
- 238000005530 etching Methods 0.000 claims description 25
- 239000000853 adhesive Substances 0.000 claims description 23
- 230000001070 adhesive effect Effects 0.000 claims description 23
- 238000009713 electroplating Methods 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 239000011810 insulating material Substances 0.000 claims description 18
- 229920001721 polyimide Polymers 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 14
- 238000000206 photolithography Methods 0.000 claims description 9
- 239000002923 metal particle Substances 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 5
- 239000006089 photosensitive glass Substances 0.000 claims description 5
- 239000011882 ultra-fine particle Substances 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000004094 surface-active agent Substances 0.000 claims description 4
- 230000006837 decompression Effects 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- 239000009719 polyimide resin Substances 0.000 description 13
- 238000000227 grinding Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000011265 semifinished product Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000004065 wastewater treatment Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、基板本体の表面の回路形成面から裏面に達する貫通電極を有する半導体装置の製造方法、その半導体装置、およびその半導体装置を組み込んだ電子機器に関するものである。
【０００２】
【従来の技術】
図６３（ａ）〜図６３（ｇ）は貫通電極を有する従来の半導体装置の各製造工程を示すそれぞれの断面図である。
以下、この半導体装置の製造手順について図に基づいて説明する。
先ず、図６３（ａ）に示すように、表面の回路形成面に所定機能を有する回路素子部２０２を複数個配置した基板本体２０１を製造する。
次に、図６３（ｂ）に示すように、シリコンウエハで構成された基板本体２０１の表面から１００μｍ弱の孔２０３を複数形成する。
その次に、孔２０３の内壁面に絶縁膜を形成し、その後電気めっきの陰極となる金属膜を絶縁膜上に堆積する。そして、これを陰極として図６２（ｃ）に示すように孔２０３の内部を金属で埋めて貫通電極２０４を形成する。
次に、図６３（ｄ）に示すように、基板本体２０１の裏面を貫通電極２０４の端面が露出するまで削除し、また図６２（ｅ）に示すように、基板本体２０１の裏面を選択的にエッチングする。
その次に、化学蒸着法（ＣＶＤ）により、図６２（ｆ）に示すように、基板本体２０１の裏面にＳｉＯ２で構成された絶縁膜２０５を堆積する。
その後、写真製版法を用いて絶縁膜２０５の貫通電極２０４の部分をエッチング除去することで、図６３（ｇ）に示すように貫通電極２０４が基板本体２０１を貫通した半導体装置集合体が製造され、最後にこの半導体装置集合体を複数個に分割することで半導体装置が製造される。
【０００３】
【発明が解決しようとする課題】
上記構成の貫通電極２０４を有する半導体装置の製造方法では、貫通電極を形成する前に、エッチング加工をしているが、このようにエッチング加工を用いた場合には、トレンチエッチング加工できる孔２０３の深さの最大値は１００μｍ程度であり、従って図６３（ｄ）に示すように貫通電極２０４の端面が露出するまで基板本体２０１の裏面を削除したときには、基板本体２０１の肉厚は極めて薄くならざるを得ない。
この状態からの後工程では、図６３（ｅ）〜図６３（ｇ）に示すように、基板本体２０１の裏面のエッチング処理工程、エッチング処理後の絶縁膜２０５の形成工程、写真製版法により貫通電極２０４の部分の絶縁膜２０５のエッチング除去工程が控えており、極薄化した基板本体２０１がこれらのハンドリングで破損してしまい、半導体装置の製品歩留まりが良くないという問題点があった。
【０００４】
この発明は、かかる問題点を解決することを課題とするものであって、半製品のハンドリングでの破損を低減させ、貫通電極を有する半導体装置を歩留まり良く、かつ簡単に製造することができる半導体装置、およびその製造方法を得ることを目的とする。
また、その製造方法で得られた半導体装置を組み入れた電子機器を得ることを目的とする。
【０００５】
【課題を解決するための手段】
この発明の半導体装置の製造方法は、表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面に支持板を貼り付ける工程と、前記基板本体の回路素子部の周縁部あるいは回路素子部内の所定部分のどちらか少なくとも一方に前記支持板に達する第１の溝部を形成する工程と、絶縁材料を用いて、前記回路素子部に形成された電極部を露出させるようにして前記回路形成面に絶縁膜を形成する工程と、前記第１の溝部の前記絶縁膜に前記支持板が露出する孔を形成する工程と、前記電極部から前記孔の少なくとも内壁の一部に達する金属配線パターンを形成する工程と、前記孔の底面を所定量除去する工程と、前記孔内に前記回路形成面から突出するように導電性材料を埋め込み貫通電極を形成する工程と、前記回路素子部の周縁部に前記支持板に達する第２の溝部を形成する工程と、前記支持板を除去して複数個の半導体装置に分離する工程とを備えたものである。
【０００６】
この発明の半導体装置の製造方法は、表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面に第１の支持板を貼り付ける工程と、前記基板本体に前記第１の支持板に達する第１の溝部を形成する工程と、絶縁材料を用いて、前記回路素子部に形成された電極部を露出させるようにして前記回路形成面に絶縁膜を形成する工程と、前記第１の溝部の前記絶縁膜に前記支持板が露出する孔を形成する工程と、前記電極部から前記孔の少なくとも内壁の一部に達する金属配線パターンを形成する工程と、前記孔の底面を所定量除去する工程と、前記孔内に前記回路形成面から突出するように導電性材料を埋め込み貫通電極を形成する工程と、前記回路素子部の周縁部に前記支持板に達する第２の溝部を形成する工程と、前記半導体基板の回路形成面側に第２の支持板を貼り付ける工程と、前記第１の支持板を除去する工程と、前記貫通電極に触針して回路素子部の回路機能を検査する工程と、第２の支持板を除去することで、複数個の半導体装置に分離する工程とを備えたものである。
【０００７】
この発明の半導体装置の製造方法は、支持板に穴部を形成する工程と、この穴部に電極材料を充填して第１の突起電極を形成する工程と、前記支持板の所定位置に第１の突起電極と接続される第１の金属配線パターンを形成する工程と、表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面を接着材を用いて前記支持板上に貼り付ける工程と、回路素子部間の基板本体の領域おいて前記第１の金属配線パターンの手前の前記接着材で形成された絶縁層にまで達する第１の溝部を形成し、基板本体を複数の半導体基板に分割する工程と、絶縁材料を用いて、前記半導体基板の表面では前記回路素子部の電極部を除いて絶縁膜を形成し、また前記第１の溝部内の前記絶縁膜に支持板に達する孔を形成する工程と、電極部から前記孔の少なくとも内壁の一部に達するように、第２の金属配線パターンを形成する工程と、前記孔の底面の絶縁層を除去して第１の金属配線パターンを露出させる工程と、前記孔に金属を埋め込み貫通電極を形成する工程と、前記第２の金属配線パターンの所定箇所に第２の突起電極を設ける工程と、前記第１の溝部に沿って前記支持板に達する第２の溝部を設ける工程と、前記支持板を除去する工程とを備えたものである。
【０００８】
【発明の実施の形態】
実施の形態１．
図１ないし図１０はこの発明の半導体装置の製造方法における各製造工程での図である。
以下、半導体装置１００の製造手順について図に基づいて説明する。
先ず、基板本体１の表面の回路形成面に所定機能を有する回路素子部２を複数個配置する（第１の工程）。
次に、図２に示すように、基板本体１の回路形成面と反対側の裏面を所定厚さまで削除する（第２の工程）。
その後、図３に示すように基板本体１の裏面に例えばアルミニウム金属板である支持板３を貼り付ける（第３の工程）。この貼り付けは、基板本体１を陽極、支持板３を陰極として電場を印加する陽極接合により行われる。なお、支持板３を基板本体１の裏面に貼り付ける前に、基板本体１の裏面に酸化膜である酸化シリコンが形成されている。半導体基板の裏面は電気的、化学的に安定化し、半導体装置は電気的な性能や信頼性が向上する。
次に、図４（ａ）及び図４（ｂ）に示すように、回路素子部２の領域以外の基板本体１の領域おいて第１の支持板３に達する第１の溝部４を例えばダイシングを用いて格子状に形成する（第４の工程）。この結果、基板本体１は複数の半導体基板５０に分割される。
【０００９】
その次に、図５（ａ）及び図５（ｂ）に示すように、例えば絶縁材料として感光性ポリイミド樹脂を用いて、半導体基板５０の表面では、回路素子部２で電極部５を露出させるようにして絶縁膜６を形成し、また第１の溝部４では支持板３に達する孔７を写真製版法（フォトリソグラフィー）により形成する。なお、感光性ポリイミド樹脂の代わりに感光性ガラスを用いてもよい（第５の工程）。
次に、図６（ａ）及び図６（ｂ）に示すように、電極部５から孔７の少なくとも内壁の一部に達するように、金属配線パターン８を形成する（第６の工程）。
【００１０】
引き続き、図７に示すように、露出した孔７の底面の支持板３を例えばウエットエッチングにより所定量除去する（第７の工程）。
その後、図８に示すように例えばはんだのような導電性金属を、例えば第１の支持板３を陰極として電気めっきによって孔７に金属配線パターン８の表面から突出するように埋め込み、貫通電極１０を形成する（第８の工程）。
次に、図９（ａ）及び図９（ｂ）に示すように、第１の溝部４の中心線上に沿って第１の支持板３に達する第２の溝部９を例えばダイシングソーを用いて格子状に形成する（第９の工程）。
最後に、図１０（ａ）及び図１０（ｂ）に示すように、第１の支持板３をウエットエッチングにより除去して、周縁部において表面から裏面に達する貫通電極１０を有する複数個の半導体装置１００が製造される（第１０の工程）。
このようにして製造された半導体装置１００は、回路素子部２を一主面上に形成した半導体基板５０において、回路形成面からこの回路形成面の反対側の面に達する貫通孔７を有し、この貫通孔７に沿って導電路である、金属配線パターン８および貫通電極１０を有し、この導電路８、１０の周囲を取り囲む絶縁材料である感光性ポリイミド樹脂を有するものにおいて、隣接する導電路８、１０間にはこの絶縁材料以外介在しない。
【００１１】
上記の実施の形態の半導体装置の製造方法では、周縁部に貫通電極１０を有する半導体装置１００を簡単に製造することができる。
また、基板本体１に支持板３を貼り付ける前に、基板本体１の裏面を所定量除去するので、半導体基板５０上の孔７をより簡単に形成することができる。
また、基板本体１の裏面に酸化膜である酸化シリコンが形成されているので、半導体基板５０の裏面は電気的、化学的に安定化し、半導体装置１００は電気的な性能や信頼性が向上する。
また、基板本体１の裏面に支持板３を陽極接合により貼り付けるので、接着剤等の異種材料が介在せず、耐薬品性等の工程中の制約が少なくなる。
【００１２】
また、第１の溝部４はダイシングソーを用いて形成されるので、簡単に、かつ能率良く第１の溝部４を形成することができる。
また、回路素子部２間の第１の溝部４内では第１の溝部４に沿って二列に並んだ孔７を形成するので、周縁部の貫通電極１０は共通の第１の溝部４で形成されるため、製造工程が簡単で、製造が容易である。
なお、第１の溝部４をリアクティブイオンエッチングによって形成することもできるが、この場合には、より寸法精度の高い第１の溝部４を形成することができる。
【００１３】
また、絶縁材料である感光性ポリイミドを用いて、第１の溝部４で支持板３に達する孔７を形成する際に、同時に半導体基板１の表面では絶縁膜６を形成するので、回路素子部２の保護形成膜を形成する工程をわざわざ設ける必要性はない。また、感光性を有しない絶縁材料と比較して工程を簡略化することができる。
また、第２の溝部９もダイシングソーを用いて形成されるので、簡単に、第１の溝部４と同様に、能率良く第２の溝部９を形成することができる。
【００１４】
また、この実施の形態では、支持板３は金属板であり、孔７の底面の所定量の除去は腐蝕液を用いたエッチング法で行われており、半導体装置１００の裏面から突出した貫通電極を簡単に形成することができる。その金属板はアルミニウム板であり、軽量であり、かつ低コストで得ることができる。
また、支持板３の除去も腐蝕液を用いたエッチング法で行われているので、支持板３を簡単に除去することができる。
【００１５】
また、孔７内の金属の埋め込みは、支持板３を陰極として電気めっきを用いて行われているので、無電解めっきと比較して選択成長性が高く、孔７の部分のみの埋め込みが可能となる。また、使用できる材料の選択枝が広い。
【００１６】
実施の形態２．
図１１ないし図１３はこの発明の実施の形態２の半導体装置の製造方法の各工程を示す図である。
なお、この実施の形態及び他の各実施の形態については、図１ないし図１０と同一及び同等部材、部位については同一符号を付して説明する。
この実施の形態の製造工程は、上記第１の工程から上記第９の工程までは実施の形態１と同一である。
【００１７】
この実施の形態では、図９（ａ）、図９（ｂ）に示した第９の工程の後に、図１１に示すように半導体基板５０の回路形成面側に接着剤１１を用いて少なくとも接着面側が絶縁体である第２の支持板１２を貼り付ける。なお、第２の支持板１２の代わりに支持フィルムを貼り付けてもよい。
その後、図１２に示すように、支持板３をウエットエッチングにより除去する。
次に、この半導体装置１００の中途製品を図１３に示すように反転させて貫通電極１０にプローブ針１３を触針して回路素子部２の回路機能を検査する。
最後に、第２の支持板１２を剥離もしくはその他の方法で除去することで、図１０に示した半導体装置１００が得られる。
【００１８】
この発明の実施の形態に係る半導体装置の製造方法によれば、第１の支持板３を除去した後も複数の半導体装置１００は、第２の支持板１２により、個別化せず、それだけハンドリングが容易となり、回路素子部２の機能の検査を容易にすることができる。
【００１９】
実施の形態３．
図１４ないし図２１はこの発明の実施の形態３の半導体装置の製造方法の各工程を示す図である。
この実施の形態では、図１４に示すように基板本体１の裏面とアルミニウム金属板の第１の支持板３との間に絶縁層１４が形成されている。この絶縁層１４は、例えばポリイミド前駆体のような接着材料で構成されており、この接着材料を用いて基板本体１の裏面に第１の支持板３を接着させた後、この接着材料を熱硬化させることで形成される。他の製造の各工程は、実施の形態１の各工程と同じであり、この実施の形態では、図２１に示すように、半導体基板５０の裏面に絶縁層１４が形成された半導体装置３５０が得られる。
【００２０】
この実施の形態では、基板本体１の裏面と支持板３との間は接着材料で接着され、接着後には硬化されて絶縁層１４となり、支持板３の除去後には半導体基板５０の裏面に残留するので、接着材がそのまま半導体装置３５０の安定した絶縁層を形成することになる。
【００２１】
実施の形態４．
図２２ないし図２８はこの発明の実施の形態４の半導体装置の製造方法の各工程を示す図である。
この実施の形態の製造工程は、実施の形態１における第３の工程まで、即ち基板本体１の裏面に第１の支持板３を貼り付ける図３に示した工程までは、実施の形態１と同じである。
この実施の形態では、その次に、図２２に示すように、回路素子部２を囲むように支持板３に達する第１の溝部１５を例えばダイシングを用いて形成する。
【００２２】
その後、図２３に示すように、例えば絶縁材料として感光性ポリイミド樹脂を用いて、半導体基板５０の表面では、回路素子部２で電極部５を露出させるようにして絶縁膜１７を形成し、また第１の溝部１５では支持板３に達する孔１６をそれぞれ写真製版法（フォトリソグラフィー）により形成する。なお、感光性ポリイミド樹脂の代わりに感光性ガラスを用いてもよい。
次に、図２４に示すように、電極部５から孔１６の少なくとも内壁の一部に達するように、絶縁膜１７上に金属配線パターン８を形成する。
【００２３】
引き続き、図２５に示すように、露出した孔１６の底面の支持板３を例えばウエットエッチングにより所定量除去する。
その後、図２６に示すように例えばはんだのような導電性金属を、例えば支持板３を陰極として電気めっきによって孔１６に絶縁膜１７の表面から突出するように埋め込み、貫通電極１０を形成する。
次に、図２７に示すように、隣接した第１の溝部１５間の中心線に沿って支持板３に達する格子状の第２の溝部９を例えばダイシングソーを用いて形成する。
そして、最後に、図２８に示すように、支持板３をウエットエッチングにより除去することで、周縁部に表面から裏面に達する貫通電極１０を有する半導体装置３００が得られる。
【００２４】
この実施の形態によれば、回路素子部２間には二列に延びた第１の溝部１５をそれぞれ形成し、各第１の溝部１５内に一列に並んだ孔１６を形成するので、実施の形態１の半導体装置の製造方法と比較して、第２の溝部９は基板本体１に形成されるので、基板本体１を切断する従来の刃を使用することができる。また、半導体装置３００の周縁部は半導体基板５０の一部であり、実施の形態１ないし３の半導体装置１００，２００と比較して剛性が高く、それだけ、周縁部の貫通電極１０をより保護することができる。
【００２５】
実施の形態５．
図２９ないし図４０はこの発明の実施の形態５の半導体装置の製造方法の各工程を示す図である。
この実施の形態では、先ず、図２９に示すようにアルミニウム金属板の支持板２０に穴部２１を形成する。
次に、図３０に示すように、この穴部２１に電極材料を充填して第１の突起電極２３を形成する。
その後、図３１に示すように、支持板２０の所定位置に第１の突起電極２３と接続された第１の金属配線パターン２２を形成する。
次に、図２に示した基板本体１を、図３２に示すように、例えばポリイミド樹脂の接着材を用いて第１の金属配線パターン２２上に貼り付ける。この接着材は、熱硬化させることで絶縁層２４を形成する。
【００２６】
次に、図３３に示すように、回路素子部１間の基板本体１の領域おいて第１の金属配線パターン２２の手前まで達する第１の溝部２５を例えばダイシングを用いて格子状に形成する。この溝部２５の形成により、基板本体１は複数の半導体基板５０に分割される。
【００２７】
その次に、図３４に示すように、例えば絶縁材料として感光性ポリイミド樹脂を用いて、半導体基板５０の表面では、回路素子部２で電極部５を露出させるようにして絶縁膜６を形成し、また第１の溝部２５では支持板２０に達する孔２６を写真製版法（フォトリソグラフィー）により形成する。なお、感光性ポリイミド樹脂の代わりに感光性ガラスを用いてもよい。
次に、図３５に示すように、電極部５から孔２６の少なくとも内壁の一部に達するように、第２の金属配線パターン２７を形成する。
【００２８】
引き続き、図３６に示すように、孔２６の底面の絶縁層２４を除去して第１の金属配線パターン２７を露出させる。
その後、図３７に示すように例えばはんだのような導電性金属を孔２６に、例えば支持板２０を陰極として電気めっきによって第２の金属配線パターン２７の表面から突出するように埋め込み貫通電極３０を形成する。
次に、図３８に示すように、第２の金属配線パターン２７の所定箇所に第２の突起電極２８を設ける。
【００２９】
その次に、図３９示すように、第１の溝部２５の中心線に沿って支持板２０に達する格子状の第２の溝部２９を例えばダイシングソーを用いて形成する。
そして、最後に支持板２０をウエットエッチングにより除去することで、表面側では貫通電極３０を通じて電気的に接続された第２の突起電極２８が設けられ、裏面側では貫通電極３０を通じて電気的に接続された第１の突起電極２３が設けられた半導体装置４００が製造される。
【００３０】
この実施の形態では、第１の突起電極２３及び第２の突起電極２８を有する半導体装置４００を簡単に製造することができる。
【００３１】
実施の形態６．
図４１は実施の形態６の製造方法で製造された半導体装置５００であり、この半導体装置５００では実施の形態５の第２の突起電極２８が削除されている。図４２の半導体装置６００は実施の形態５の第１の突起電極２３が削除された例であり、図４３の半導体装置７００は半導体基板５０の回路形成面上に第２の突起電極２８を設け、またその反対面上に第１の突起電極２３を設けた例である。
【００３２】
実施の形態７．
図４４はこの発明の実施の形態７の製造方法で製造された半導体装置８００の断面図、図４５は図４４の要部拡大図である。
この実施の形態では、貫通電極３０が埋め込まれた孔２６の底面にある絶縁層２４を除去して導電路である第１の金属配線パターン２２を露出した後に、回路形成面の一部にある電極を孔２６の内壁の少なくとも一部分に達するように導電路である第２の金属配線パターン２７を形成している。即ち、図４３に示した実施の形態６の半導体装置７００と比較して、第１の金属配線パターン２２を露出する工程と、第２の金属配線パターン２７を形成する工程とが入れ替わっている。また、孔２６に金属を埋め込み貫通電極３０を形成する工程も無い。
なお、図４６の半導体装置９００は、回路素子部２間には二列に延びた第１の溝部１５をそれぞれ形成し、各第１の溝部１５内に一列に並んだ孔１６を形成して製造された半導体装置９００の要部断面図である。
【００３３】
なお、上記各実施の形態１〜７の半導体装置の製造方法については、直径がほぼ３〜３０ｎｍの金属粒子を界面活性剤で覆い溶液中に分散した独立分散超微粒子を、スピン塗布して半導体基板の表面及び第１の溝部に被着して焼成した後、その焼成部の一部を削除して、電極部を露出させ、また前記第１の溝部では孔を形成するようにしてもよい。この場合には、廃水処理等の環境への影響が少なく、またスピン塗布のため、半導体装置の製造プロセスとの整合性が良い。
【００３４】
また、孔内の導電性材料の金属を埋め込み方法として、無電解めっきで行ってもよい。この場合には、埋め込み工程の時間が短く、また簡便である。
また、孔内の導電性材料として、導電性ペーストを用いてもよい。この場合には、埋め込み工程が簡略できる。
また、孔内の導電性材料の埋め込みは、直径がほぼ３〜３０ｎｍの金属粒子を界面活性剤で覆い溶液中に分散した独立分散超微粒子をスクリーン印刷し焼成によって行うこともできる。
また、孔内の導電性材料の埋め込みは、ガス中蒸着法により生成した金属超微粒子を、減圧室のステージ上に載置した半導体基板上で、孔に指向したノズルから吹き付けるガスデポジション法により行うこともできる。この場合には、埋め込み工程の時間が短く、また材料を無駄なく使用でき、環境への影響が少ない。
【００３５】
また、金属膜を蒸着により半導体基板及び第１の溝部の全面に形成し、この金属膜を陰極として電気めっきにより孔に金属を埋め込んだ後金属配線パターンを形成することもできる。この場合には、孔に金属を埋め込む電気めっきの際に、支持板として金属（導電体）を用いる必要性がない。
また、孔の底面を所定量除去した後、電極部から前記孔の底面まで達する金属配線パターンを形成するようにしてもよい。この場合には、電気的接続の信頼性が向上する。
【００３６】
また、回路素子部の内部にリアクティブイオンエッチングにより第１の溝部を設け、突起電極を半導体装置の周縁部以外にも設けるようにしてもよい。
【００３７】
実施の形態８．
図４７は実施の形態１の製造方法で製造された半導体装置１００を複数段に互いに貫通電極１０が接続するように積層して構成された電子機器の断面図でり、この実施の形態では、高集積、高機能の電子機器を得ることができる。
【００３８】
実施の形態９．
図４８は実施の形態１の製造方法で製造された半導体装置１００の貫通電極１０に例えばチップコンデンサのような受動素子３１を搭載した小形の回路基板３２を接続して一体化した回路機能を有する電子機器を示した図である。この場合には、従来の所謂ハイブリッドＩＣに比べて小型化することができる。
【００３９】
実施の形態１０．
図４９は実施の形態１の製造方法で製造された半導体装置１００の貫通電極１０に表裏両面から電子部品３５を有する第１の回路基板３３、及び電子部品３６を有する第２の回路基板３４を接続した電子機器を示した図である。この場合には、三次元的な接続構造となり、自由度が高く、高集積な電子機器を得ることができる。
【００４０】
実施の形態１１．
図５０は実施の形態１の製造方法で製造された半導体装置１００を回路基板４０のコア４１に埋め込み、貫通電極１０の表裏両面に回路基板４０の両面の配線層４２を接続した電子機器の部分断面図である。この場合には、三次元的な接続構造となり、高自由度、高集積、小型化された電子機器を得ることができる。また、配線遅延が少なくなるという効果もある。
【００４１】
なお、実施の形態８ないし１１では、何れも実施の形態１の製造方法で製造された半導体装置１００を組み入れた電子機器について説明したが、実施の形態１〜７の製造方法で製造された半導体装置２００，３００，４００，５００，６００，７００，８００、および後述する実施の形態１２〜１８の製造方法で製造される半導体装置にも適用できるのは勿論である。
【００４２】
実施の形態１２．
図５１（ａ）ないし図５１（ｇ）はこの発明の実施の形態１２の半導体装置の製造方法の各工程を示す図である。
【００４３】
以下、この半導体装置の製造手順について図に基づいて説明する。
先ず、図５１（ａ）に示すように、表面の回路形成面に所定機能を有する回路素子部２１１を複数個配置した基板本体２１０を製造する。また、シリコンウエハで構成された支持板基材２１２を予め用意しておく（第１の工程）。
次に、図５１（ｂ）に示すように、シリコンウエハで構成された基板本体２１０の回路形成面の反対側の裏面を、後工程のトレンチエッチング工程で形成される孔２１３の深さよりも薄い厚さまで研削する。一方、支持板基材２１２の表面には例えばＡｌ膜を形成して中間膜２１４を形成し、さらにその中間膜２１４の表面に、例えばＳｉＯ２またはアルミナで構成された絶縁膜２１５を形成して支持板２１７を製造する（第２の工程）。
【００４４】
その後、図５１（ｃ）に示すように、支持板２１７と、薄く研磨された基板本体２１０とを陽極接合する（第３の工程）。このとき、絶縁膜２１５の表面にはＰＳＧ（Phosphosilicate Glass）もしくはＢＳＰＳＧ（Brophosphosilicate Glass）と呼ばれる材料が付着される。このようにすることで、絶縁膜２１５中には、リン、またはボロンがドープされ、絶縁膜２１５の表面には電荷が誘起し易くなり、陽極接合が容易となる。また、絶縁膜の表面だけではなく、絶縁膜そのものをこれらの材料で構成することもできる。
なお、先に説明した実施の形態における陽極接合についても、絶縁膜表面または絶縁膜そのものにＰＳＧもしくはＢＳＰＳＧの材料を用いることができる。
【００４５】
次に、図５１（ｄ）に示すように、回路素子部２１１からエッチングによって深さ１００μｍ程度の支持板２１２に達するエッチング処理を行う（第４の工程）。
その次に、図５１（ｅ）に示すように、孔２１３の内壁面に絶縁膜を形成し、その後電気めっきの陰極となる金属膜を絶縁膜上に堆積する。そして、この金属膜を陰極として電気めっきで孔２１３の内部に導電性材料からなる貫通電極２１６を形成する。
その後、図５１（ｆ）に示すように、支持板２１２を除去し、また中間膜２１４および貫通電極２１６の端面が同一面になるまで、裏面を削除する（第５の工程）。このとき、貫通電極２１６の端面は平坦化されている。
【００４６】
最後に、図５１（ｇ）に示すように、中間膜２１４をエッチングにより完全に除去して、基板本体２１０の裏面から貫通電極２１６が突出した半導体装置集合体を製造し、この半導体装置集合体を複数個に分割して半導体装置を製造する（第６の工程）。この工程では、エッチング処理は、中間膜２１４のみに行われ、絶縁膜２１５までは及ばず、結果として、絶縁膜２１５は基板本体２１０の裏面に転写されたことになる。また、エッチング処理される、支持板基材２１２、中間膜２１４については、エッチングされ易い材料を選択して用いればよい。
【００４７】
上記工程で製造された半導体装置では、製造途中において、支持板基材２１２により基板本体２１０は支持されており、従来必要とした、薄型化した後の絶縁膜形成とその貫通電極の開口が不要となり、加工精度の要求されない単純な工程（図５１（ｆ）、図５１（ｇ）参照）のみで基板本体２１０の裏面から突出した貫通電極２１６が形成でき、製造工程での基板本体２１２の破損の発生は低減され、半導体装置の製品歩留まりが向上する。
また、基板本体２１０の裏面側には、絶縁膜２１５が設けられているので、裏面側の削除時に、電極材料が基板本体の裏面に残留し、それが基板本体中に拡散し、期待しないエネルギー順位を形成して、半導体装置の特性を劣化させるようなことを防止することができる。
【００４８】
また、支持板基材２１２と基板本体２１０との接合には陽極接合が用いられており、支持板基材２１２と基板本体２１０との間には異種材料が介在しないためエッチングによる孔２１３の形成が簡単になる。
また、支持板基材２１２にはＳｉ、中間膜２１４にはＡｌ、絶縁膜２１５にはＳiＯ２といった現在の半導体製造工程で一般に用いられ、それだけ加工技術も高度に発達し、確立している材料を使用しているため、製品の歩留まりが向上するとともに、製造コストも低減される。
【００４９】
図５２は図５１に示した方法により製造された半導体装置３５０の要部断面図である。
基板本体２１０の孔２１３は回路形成面に対してほぼ垂直に形成されている。この孔２１３の垂直壁面には、貫通絶縁膜２１８が形成されている。この孔２１３には貫通電極２１６が貫通しており、この貫通電極２１６の両端部は突出している。基板本体２１０の裏面側では、貫通電極２１６の下端面を除いて絶縁膜２１５が形成されている。この絶縁膜２１５と貫通絶縁膜２１８とは垂直に交差している。
実施の形態１２による半導体装置３５０では、貫通電極２１６と基板本体２１０との間では、基板本体２１０の裏面が露出するようなことはなく、絶縁性に問題がなく、また貫通電極２１６の端面に絶縁膜２１５が乗り上げるようなことは無く、貫通電極における接合性に問題が生じない。
また、基板本体２１０から貫通した複数の貫通電極２１６の下端面は、基板本体２１０の回路形成面とほぼ平行で、かつ平坦な面を有しており、さらに基板本体２１０の絶縁膜２１５からのそれぞれの貫通電極２１６の突出量はほぼ等しいので、半導体装置同士を積層して電気的に接合したときの接合性が良い。
【００５０】
実施の形態１３．
図５３（ａ）ないし図５３（ｇ）はこの発明の実施の形態１３の半導体装置の製造方法の各工程を示す図である。
以下、この半導体装置の製造手順について図に基づいて説明する。
先ず、図５３（ａ）に示すように、表面の回路形成面に所定機能を有する回路素子部２１１を複数個配置した基板本体２１０を製造する。また、シリコンウエハで構成された支持板基材２１２の表面にはＡｌ膜で構成された中間膜２１４を形成する（第１の工程）。
次に、図５３（ｂ）に示すように、基板本体２１０の回路形成面と反対側の裏面を、後工程のトレンチエッチング工程で形成される孔２１３の深さよりも薄い厚さまで削除する。一方、表面にＡｌ膜の中間膜２１４が形成された支持板基材２１２では、その中間膜２１４の表面に、ポリイミド樹脂で構成され、絶縁膜２２０となる接着剤を塗布し、支持板２２１を形成する（第２の工程）。
【００５１】
その後、図５３（ｃ）に示すように、支持板２２１上に薄く研磨された基板本体２１０を上記接着剤を硬化させることで接着する（第３の工程）。
その後、図５３（ｄ）〜図５３（ｇ）に示す手順で半導体装置は製造されるが、その各工程は、実施の形態１２で述べた図５１（ｄ）〜図５１（ｇ）と同様である。
【００５２】
この実施の形態の半導体装置では、接着剤であるポリイミド樹脂前駆体が実施の形態１２の半導体装置で用いられた陽極接合の代わりとして使用されている。
陽極接合は技術的に高度でそれだけ工程コストも嵩むことになるが、ポリイミド樹脂を用いることにより、工程コストの低減を図ることができる。
【００５３】
実施の形態１４．
図５４（ａ）ないし図５４（ｇ）はこの発明の実施の形態１４の半導体装置の製造方法の各工程を示す図である。
この実施の形態では、実施の形態１２の半導体装置の製造方法と比較して、中間膜２１４が形成されていない点、即ち実施の形態１２の支持板２１７は支持板基材２１２に中間膜２１４および絶縁膜２１５が積層されていたのに対して、実施の形態１４の支持板２３０は支持板基材２１２の上面に絶縁膜２１５が形成されている点で異なり、その結果図５４（ｂ）〜図５４（ｆ）の工程が異なる。
なお、この実施の形態でも、基板本体２１０と支持板基材２１２との接合は陽極接合であり、また、孔２１３の内壁面に絶縁膜を形成し、その後電気めっきの陰極となる金属膜を絶縁膜上に堆積し、この金属膜を陰極として電気めっきで孔２１３の内部に貫通電極２１６を形成している。
【００５４】
この実施の形態では、研削加工の目途となる中間膜２１４が形成されていないため、基板本体２１０の裏側の研削加工は、図５３（ｆ）に示すように、絶縁膜２１５層に達しない状態で停止しなければならない。そのため、寸法のみにより研削程度を制御しなければならず、高い研削加工精度が要求されるものの、中間膜２１４を形成する工程が不要となる点で製造工程が簡単化される。
なお、支持板基材２１２としてＳｉウエハの代わりにＡｌを用いることもできる。これにより、簡単にエッチングでき、実施の形態１２の半導体装置と同じ作用、効果を得ることができる。
また、支持板基材２１２の裏面研削を裏面に貫通電極２１６が露出しない段階で停止し、その後支持板基材２１２を完全にエッチング除去して自動的に貫通電極２１６を基板本体２１０の裏側から突出させるようにしてもよい。これによれば、研削精度はそれほど高くなくてもよい。
ただし、絶縁膜２１５からの各貫通電極２１６の突出量は、図５４（ｄ）のトレンチエッチングのエッチング深さとその均一性に大きく依存することになり、各突出量の均一性が劣り、また突出した貫通電極２１６の端面の平坦性の点でも劣る。
【００５５】
なお、支持板が中間膜２１４および絶縁膜２１５を共に形成していない支持板基材２１２のみの場合でも貫通電極を有する半導体装置を製造することができる。
即ち、次の手順で半導体装置を製造することができる。
最初に、支持板基材２１２の表面に、図５１（ｂ）で示された基板本体２１０の裏面をポリイミド樹脂で接合し、その後ポリイミド樹脂を硬化して絶縁膜を形成する。次に、回路形成面から支持板基材２１２に達する孔２１３を形成し、孔２１３の内側壁に貫通絶縁膜を形成する。その後、孔２１３内に導電性材料を埋め込み貫通電極２１６を形成する。次に、支持板基材２１２を、貫通電極２１６の端部が突出し、かつ絶縁膜２２０を残して除去する。こうして、製造された集合体半導体装置を複数に分割すればよい。
【００５６】
実施の形態１５．
図５５（ａ）ないし図５５（ｇ）はこの発明の実施の形態１５の半導体装置の各製造工程を示す図である。
この実施の形態では、実施の形態１２の半導体装置の製造方法と比較して、埋め込み酸化膜２４１を有するＳＯＩ（Silicon on Insulator）ウエハで基板本体２４０を構成している点、および貫通電極２１６を形成する際に、孔２１３の内壁面に絶縁膜が形成されない点が異なる。
【００５７】
この実施の形態では、基板本体２４０の裏面を、総厚数ミクロン程度の厚さになるまで機械研削、化学的機械研磨、エッチング、あるいはこれらの併用によって加工し、埋め込み酸化膜２４１の片面を露出させる（図５５（ｂ）参照）。
この後、基板本体２４０と支持板基材２１２とを陽極接合により接合し（図５５（ｃ）参照）、支持板基材２１２に達する孔２１３を形成する（図５５（ｄ）参照）。
次に、孔２１３の内壁面に電気めっきの陰極となる金属膜を形成し、電気めっきにより貫通電極２１６を形成する（図５５（ｅ）参照）。
その後、貫通電極２１６の端面が露出するまで支持板基材２１２を研削（図５５（ｆ）参照）する。
次に、支持板基材２１２をエッチングにより完全に除去して半導体装置集合体を製造し（図５５（ｇ）参照）、この集合体を分割して半導体装置を製造する。
なお、必要に応じて中間膜２１４等を形成するようにしてもよい。
【００５８】
この実施の形態の半導体装置では、基板本体２４０の埋め込み酸化膜２４１が、実施の形態１２の絶縁膜２１５に相当するので、支持板基材２１２には絶縁膜２１５を形成する工程が下記に述べるように不要であるため、製造工程が簡単になるだけでなく、貫通電極２１６の絶縁性も向上する。
また、基板本体２４０はＳＯＩウエハで構成されているので、ＳＯＩウエハ自体が従来のウエハと比較して高速動作するため、貫通電極を用いた、素子相互の接続（積層実装）による電送路の短縮と相俟って、より高速動作の電子機器を提供することができる。
【００５９】
図５６は基板本体２１０がＳｉウエハで構成された場合での貫通電極２１６が形成されたときの図、図５７は基板本体２４０がＳＯＩウエハで構成された場合での貫通電極２１６が形成されたときの図である。
但し、両図は、基板本体２１０を用いた場合と、基板本体２４０を用いた場合の違いを明確に示すための対比図であり、実施の形態１２および実施の形態１５の半導体装置と構成を異にしている。
図５６のものの場合には、基板本体２１０は導電性を有するため、孔２１３の内壁面に一旦絶縁膜２５０を形成した後、電気めっきの陰極となる金属膜２５１をその上に堆積し、その後孔２１３の内部に金属を埋め込み、貫通電極２１６を形成している。
一方、図５７のものの場合には、基板本体２４０はＳＯＩウエハで構成されており、この基板本体２４０の回路素子部２１１を含む半導体膜２５１は極めて薄く、その下層に絶縁膜である埋め込み酸化膜２４１があり、さらにその下層の支持板基材２１２は最終的には除去してしまうので、孔２１３の内壁面の絶縁膜は不要となる。
【００６０】
実施の形態１６．
図５８（ａ）ないし図５８（ｇ）はこの発明の実施の形態１６の半導体装置の各製造工程を示す図である。
この実施の形態では、実施の形態１５の半導体装置の製造方法と比較して、基板本体２６０をＳＯＩウエハの代わりに、極薄の半導体層を例えば石英ガラスからなる絶縁基材２６１に貼った貼り合せ型ＳＯＩである点が異なる。
【００６１】
この実施の形態の半導体装置では、基板本体２６０の裏面を機械研削、化学的機械研磨、エッチング、あるいはこれらの併用によって、基板本体２６０を所定厚さに加工後、実施の形態１５と同様の手順に従って、裏面から貫通電極２１６を突出させる。
このものの場合、エッチングの深さの限界程度まで、絶縁基材２６１を厚くすることができるので、実施の形態１５の半導体装置と比較して、各製造工程での半製品の取り扱いが容易である。
【００６２】
実施の形態１７．
図５９（ａ）ないし図５９（ｇ）はこの発明の実施の形態１７の半導体装置の各製造工程を示す図である。
この実施の形態では、実施の形態１６の半導体装置の製造方法と比較して、支持板基材２７０としてＳｉウエハの代わりにＡｌを用いた点が異なる。
この実施の形態では、支持板基材２７０に金属板を用いており、孔２１３形成後、孔２１３の内部は電気めっきによって貫通電極２１６が形成される。孔２１３の内壁面での絶縁膜、および電気めっきの陰極となる金属膜の形成は不要であり、支持板基材２７０を陰極として電気めっきで孔２１３の内部を金属で埋めている。
【００６３】
図６０は支持板基材２１２がＳｉウエハで構成された場合での貫通電極２１６が形成されたときの図、図６１は支持板基材２７０が金属で構成された場合での貫通電極２１６が形成されたときの図である。
但し、両図は、支持板基材２１２を用いた場合と、支持板基材２７０を用いた場合の違いを明確に示すための対比図であり、実施の形態１６および実施の形態１７の半導体装置と構成を異にしている。
図６０のものの場合には、孔２１３を含む全面に、一旦電気めっきの陰極となる金属膜２５１を形成し、孔２１３以外はめっき成長しないように、フォトレジスト２７２を形成しなければならないのに対して、図６１のものの場合には、金属膜２５１、フォトレジスト２７２の形成工程が不要である。
なお、Ｓｉウエハの表面に例えばＣｕで構成された金属からなる中間膜を体積した支持板を形成し、この中間膜に達し、Ｓｉウエハに達しない孔を形成することで、中間膜を陰極として電気めっきにより貫通電極を形成するようにしてもよい。
【００６４】
実施の形態１８．
図６２（ａ）ないし図６２（ｅ）はこの発明の実施の形態１８の半導体装置の製造方法の各工程を示す図である。
以下、この半導体装置の製造手順について図に基づいて説明する。
先ず、図６２（ａ）に示すようにＳＯＩウエハ２６２に絶縁基材２６１を貼り合わせて構成された基板本体２６０の回路形成面に所定機能を有する回路素子部２１１を形成する（第１の工程）。
次に、図６２（ｂ）に示すように、回路素子部２１１からエッチングによって絶縁基材２６１に達する深さ１００μｍ程度の孔２１３を形成する（第２の工程）。
その次に、図６２（ｃ）に示すように、電気めっきで孔２１３の内部に、孔側壁に絶縁膜を形成せずして貫通電極２１６を形成する（第３の工程）。
その後、図６２（ｄ）に示すように、貫通電極２１６の端面が露出するまで基板本体２６０の裏面を研削する（第４の工程）。
最後に、図６２（ｅ）に示すように、絶縁基材２６１を所定の厚さまでエッチングにより除去して、基板本体２６０の裏面から貫通電極２１６が突出した半導体装置集合体を製造し、この半導体装置集合体を複数個に分割して半導体装置を製造する（第５の工程）。
【００６５】
この半導体装置では、支持板基材を用いなくても、貫通電極を有する半導体装置を製造する例である。
なお、上記実施の形態１６〜１８では、ＳＯＩウエハ２６２に絶縁基材２６１を貼り合わせて構成された基板本体２６０を用いて半導体装置を製造した場合について説明したが、ＴＦＴ基板を用いても同様の効果を得ることができる。
【００６６】
【発明の効果】
以上説明したように、この発明の半導体装置の製造方法によれば、表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面に支持板を貼り付ける工程と、前記基板本体の回路素子部の周縁部あるいは回路素子部内の所定部分のどちらか少なくとも一方に前記支持板に達する第１の溝部を形成する工程と、絶縁材料を用いて、前記回路素子部に形成された電極部を露出させるようにして前記回路形成面に絶縁膜を形成する工程と、前記第１の溝部の前記絶縁膜に前記支持板が露出する孔を形成する工程と、前記電極部から前記孔の少なくとも内壁の一部に達する金属配線パターンを形成する工程と、前記孔の底面を所定量除去する工程と、前記孔内に前記回路形成面から突出するように導電性材料を埋め込み貫通電極を形成する工程と、前記回路素子部の周縁部に前記支持板に達する第２の溝部を形成する工程と、前記支持板を除去して複数個の半導体装置に分離する工程とを備えたので、製造途中において基材が薄くなるようなことはなく、ハンドリングが容易となり、貫通電極を有する半導体装置を簡単に製造することができる。
【００６７】
また、この発明の半導体装置の製造方法によれば、第１の溝部を回路素子部の周縁部に形成し、第２の溝部を第１の溝部の内部に形成したので、機械加工により製造することができる。
【００６８】
また、この発明の半導体装置の製造方法によれば、基板本体に支持板を貼り付ける前に、基板本体の裏面を所定量除去するので、半導体基板の孔をより簡単に形成することができる。
【００６９】
また、この発明の半導体装置の製造方法によれば、第１の溝部はダイシングソーを用いて形成されるので、簡単に、かつ能率良く第１の溝部を形成することができる。
【００７０】
また、この発明の半導体装置の製造方法によれば、第１の溝部はリアクティブイオンエッチングによって形成されるので、寸法精度の高い第１の溝部を形成することができる。
【００７１】
また、この発明の半導体装置の製造方法によれば、絶縁材料は感光性ポリイミドあるいは感光性ガラスであり、孔は写真製版法（フォトリソグラフィー）により形成されるので、感光性を有しない絶縁材料と比較して工程を簡略化することができる。
【００７２】
また、この発明の半導体装置の製造方法によれば、第２の溝部はダイシングソーを用いて形成されるので、簡単に、かつ能率良く第２の溝部を形成することができる。
【００７３】
また、この発明の半導体装置の製造方法によれば、直径がほぼ３〜３０ｎｍの金属粒子を界面活性剤で覆い溶液中に分散した独立分散超微粒子を、スピン塗布して半導体基板の表面及び第１の溝部に形成した孔内部に被着して焼成した後、その焼成部の一部を削除して、孔内部を埋め込む金属部分を形成するので、廃水処理等の環境への影響が少なく、またスピン塗布のため、半導体装置の製造プロセスとの整合性が良い。
【００７４】
また、この発明の半導体装置の製造方法によれば、孔内の導電性材料の埋め込みは、ガス中蒸着法により生成した金属超微粒子を、減圧室のステージ上に載置した半導体基板上で、孔に指向したノズルから吹き付けるガスデポジション法により行われるので、請求項９に係る工程と同様に埋め込み工程の時間が短く、また材料を無駄なく使用でき、環境への影響が少ない。
【００７５】
また、この発明の半導体装置の製造方法によれば、支持板は金属板であり、孔の底面の所定量の除去は腐蝕液を用いたエッチング法で行われるので、半導体装置の裏面の突起電極を簡単に形成することができる。
【００７６】
また、この発明の半導体装置の製造方法によれば、孔内の金属の埋め込みは、支持板を陰極として電気めっきを用いて行われるので、無電解めっきと比較して選択成長性が高く、孔部分のみの埋め込みが可能となる。また、使用できる材料の選択枝が広い。
【００７７】
また、この発明の半導体装置の製造方法によれば、表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面に第１の支持板を貼り付ける工程と、前記基板本体に前記第１の支持板に達する第１の溝部を形成する工程と、絶縁材料を用いて、前記回路素子部に形成された電極部を露出させるようにして前記回路形成面に絶縁膜を形成する工程と、前記第１の溝部の前記絶縁膜に前記支持板が露出する孔を形成する工程と、前記電極部から前記孔の少なくとも内壁の一部に達する金属配線パターンを形成する工程と、前記孔の底面を所定量除去する工程と、前記孔内に前記回路形成面から突出するように導電性材料を埋め込み貫通電極を形成する工程と、前記回路素子部の周縁部に前記支持板に達する第２の溝部を形成する工程と、前記半導体基板の回路形成面側に第２の支持板を貼り付ける工程と、前記第１の支持板を除去する工程と、前記貫通電極に触針して回路素子部の回路機能を検査する工程と、第２の支持板を除去することで、複数個の半導体装置に分離する工程とを備えたので、第１の支持板を除去した後も複数の半導体装置は、第２の支持板により、個別化せず、それだけハンドリングが容易となり、回路素子部の機能の検査を容易にすることができる。
【００７８】
また、この発明の半導体装置の製造方法によれば、第１の溝部を回路素子部の周縁部に形成し、第２の溝部を第１の溝部の内部に形成したので、基板本体を切断する従来の刃を使用することができる。
【００７９】
また、この発明の半導体装置の製造方法によれば、孔の底面を所定量除去した後、電極部から前記孔の底面まで達する金属配線パターンを形成するので、電気的接続の信頼性が向上する。
【００８０】
また、この発明の半導体装置の製造方法によれば、回路素子部間の第１の溝部内では第１の溝部に沿って二列に並んだ孔を形成し、この二列の孔の間に第２の溝部を形成するので、周縁部の貫通電極は共通の第１の溝部で形成されるため、製造工程が簡単で、製造が容易である。
【００８１】
また、この発明の半導体装置の製造方法によれば、回路素子部間には二列に延びた第１の溝部をそれぞれ形成し、各第１の溝部内に一列に並んだ孔を形成し、二列に延びた第１の溝部の間に第２の溝部を形成するので、請求項２２の半導体装置の製造方法と比較して、第２の溝部の形成は基板本体に設けられるので、基板本体を切断する従来の刃を使用することができる。また、半導体装置の周縁部は半導体基板であり、請求項２２の半導体装置と比較して剛性が高く、それだけ、周縁部の貫通電極をより保護することができる。
【００８２】
また、この発明の半導体装置の製造方法によれば、半導体基板の裏面に支持板を陽極接合により貼り付けるので、接着剤等の異種材料が介在せず、耐薬品性等の工程中の制約が少なくなる。
【００８３】
また、この発明の半導体装置の製造方法によれば、基板本体の裏面と支持板との間は接着材料で接着され、接着後には硬化されて絶縁層となり、支持板の除去後には半導体基板の裏面に残留するので、接着材がそのままそのまま半導体装置の安定した絶縁層を形成することになる。
【００８４】
また、この発明の半導体装置の製造方法によれば、支持板を半導体基板の裏面に貼り付ける前に、半導体基板の裏面に酸化膜を形成するので、半導体基板の裏面は電気的、化学的に安定化し、半導体装置は電気的な性能や信頼性が向上する。
【００８５】
また、この発明の半導体装置の製造方法によれば、回路素子部の内部に第１の溝部を設けるので、貫通電極を半導体装置の周縁部以外にも設けることができる。
【００８６】
また、この発明の半導体装置の製造方法によれば、支持板に穴部を形成する工程と、この穴部に電極材料を充填して第１の突起電極を形成する工程と、前記支持板の所定位置に第１の突起電極と接続される第１の金属配線パターンを形成する工程と、表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面を接着材を用いて前記支持板上に貼り付ける工程と、回路素子部間の基板本体の領域おいて前記第１の金属配線パターンの手前の前記接着材で形成された絶縁層にまで達する第１の溝部を形成し、基板本体を複数の半導体基板に分割する工程と、絶縁材料を用いて、前記半導体基板の表面では前記回路素子部の電極部を除いて絶縁膜を形成し、また前記第１の溝部内の前記絶縁膜に支持板に達する孔を形成する工程と、電極部から前記孔の少なくとも内壁の一部に達するように、第２の金属配線パターンを形成する工程と、前記孔の底面の絶縁層を除去して第１の金属配線パターンを露出させる工程と、前記孔に金属を埋め込み貫通電極を形成する工程と、前記第２の金属配線パターンの所定箇所に第２の突起電極を設ける工程と、前記第１の溝部に沿って前記支持板に達する第２の溝部を設ける工程と、前記支持板を除去する工程とを備えたので、第１の突起電極及び第２の突起電極を有する半導体装置を簡単に製造することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１の半導体装置の製造方法における製造途中の断面図である。
【図２】 この発明の実施の形態１の半導体装置の製造方法における製造途中の断面図である。
【図３】 この発明の実施の形態１の半導体装置の製造方法における製造途中の断面図である。
【図４】 図４（ｂ）はこの発明の実施の形態１の半導体装置の製造方法における製造途中の平面図、図４（ａ）は図４（ｂ）のＡ−Ａ線に沿った断面図である。
【図５】 図５（ｂ）はこの発明の実施の形態１の半導体装置の製造方法における製造途中の平面図、図５（ａ）は図５（ｂ）のＢ−Ｂ線に沿った断面図である。
【図６】 図６（ｂ）はこの発明の実施の形態１の半導体装置の製造方法における製造途中の平面図、図６（ａ）は図６（ｂ）のＣ−Ｃ線に沿った断面図である。
【図７】 この発明の実施の形態１の半導体装置の製造方法における製造途中の断面図である。
【図８】 図８（ｂ）はこの発明の実施の形態１の半導体装置の製造方法における製造途中の平面図、図８（ａ）は図８（ｂ）のＤ−Ｄ線に沿った断面図である。
【図９】 図９（ｂ）はこの発明の実施の形態１の半導体装置の製造方法における製造途中の平面図、図９（ａ）は図９（ｂ）のＥ−Ｅ線に沿った断面図である。
【図１０】 図１０（ｂ）はこの発明の実施の形態１の半導体装置の製造方法における製造途中の平面図、図１０（ａ）は図１０（ｂ）のＦ−Ｆ線に沿った断面図である。
【図１１】 この発明の実施の形態２の半導体装置の製造方法における製造途中の断面図である。
【図１２】 この発明の実施の形態２の半導体装置の製造方法における製造途中の断面図である。
【図１３】 この発明の実施の形態２の半導体装置の製造方法における製造途中の断面図である。
【図１４】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図１５】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図１６】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図１７】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図１８】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図１９】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図２０】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図２１】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図２２】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２３】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２４】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２５】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２６】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２７】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２８】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２９】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３０】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３１】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３２】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３３】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３４】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３５】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３６】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３７】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３８】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３９】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図４０】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図４１】 この発明の実施の形態６の半導体装置の製造方法における製造途中の断面図である。
【図４２】 この発明の実施の形態６の半導体装置の製造方法における製造途中の断面図である。
【図４３】 この発明の実施の形態６の半導体装置の製造方法における製造途中の断面図である。
【図４４】 この発明の実施の形態７の半導体装置の製造方法における製造途中の断面図である。
【図４５】 図４４の要部拡大図である。
【図４６】 半導体装置の製造方法における別の例の製造途中の断面図である。
【図４７】 この発明の実施の形態８の電子機器の断面図である。
【図４８】 この発明の実施の形態９の電子機器の断面図である。
【図４９】 この発明の実施の形態１０の電子機器の断面図である。
【図５０】 この発明の実施の形態１１の電子機器の断面図である。
【図５１】 図５１（ａ）〜図５１（ｇ）はこの発明の実施の形態１２の半導体装置の製造方法の各工程を示す図である。
【図５２】 図５１の製造方法により製造された半導体装置の要部断面図である。
【図５３】 図５３（ａ）〜図５３（ｇ）はこの発明の実施の形態１３の半導体装置の製造方法の各工程を示す図である。
【図５４】 図５４（ａ）〜図５４（ｇ）はこの発明の実施の形態１４の半導体装置の製造方法の各工程を示す図である。
【図５５】 図５５（ａ）〜図５５（ｇ）はこの発明の実施の形態１５の半導体装置の製造方法の各工程を示す図である。
【図５６】 ウエハを用いた基板本体に貫通電極が設けられている様子を示す図である。
【図５７】 ＳＯＩウエハを用いた基板本体に貫通電極が設けられている様子を示す図である。
【図５８】 図５８（ａ）〜図５８（ｇ）はこの発明の実施の形態１６の半導体装置の製造方法の各工程を示す図である。
【図５９】 図５９（ａ）〜図５９（ｇ）はこの発明の実施の形態１７の半導体装置の製造方法の各工程を示す図である。
【図６０】 支持板基材がＳｉウエハで構成された場合での貫通電極が形成されたときの図である。
【図６１】 支持板基材が金属で構成された場合での貫通電極が形成されたときの図である。
【図６２】 図６２（ａ）〜図６２（ｇ）はこの発明の実施の形態１８の半導体装置の製造方法の各工程を示す図である。
【図６３】 従来の半導体装置の製造方法の各工程を示す図である。
【符号の説明】
１ 基板本体、２ 回路素子部、３ 第１の支持板、４，１５，２５ 第１の溝部、６,１７ 絶縁膜、７，１６ 孔、８ 金属配線パターン、９ 第２の溝部、１０ 貫通電極（突起電極）、１１ 接着材、１２ 第２の支持板、１３ プローブ、１４，１７ 絶縁層、２０ 支持板、２１ 穴部、２３ 第１の突起電極、２２ 第１の金属配線パターン、２４ 絶縁層、２７ 第２の金属配線パターン、２８ 第２の突起電極、３０ 導電部、３１ 受動素子、３２ 回路基板、３３ 第１の回路基板、３４ 第２の回路基板、３５，３６ 電子部品、４０ 回路基板、４１ コア、５０ 半導体基板、１００，２００，３００，３５０，４００，５００，６００，７００，８００，９００ 半導体装置、２１０，２４０，２６０ 基板本体、２１２，２７０ 支持板基材、２１１ 回路素子部、２１３ 孔、２１４ 中間膜、２１５ 絶縁膜、２１７ 支持板、 ２１８ 貫通絶縁膜、２１５ 絶縁膜、２２１，２３０ 支持板、２４１ 埋め込み酸化膜、２５１ 金属膜、２６１ 絶縁基材、２６２ ＳＯＩウエハ。
【発明の属する技術分野】
この発明は、基板本体の表面の回路形成面から裏面に達する貫通電極を有する半導体装置の製造方法、その半導体装置、およびその半導体装置を組み込んだ電子機器に関するものである。
【０００２】
【従来の技術】
図６３（ａ）〜図６３（ｇ）は貫通電極を有する従来の半導体装置の各製造工程を示すそれぞれの断面図である。
以下、この半導体装置の製造手順について図に基づいて説明する。
先ず、図６３（ａ）に示すように、表面の回路形成面に所定機能を有する回路素子部２０２を複数個配置した基板本体２０１を製造する。
次に、図６３（ｂ）に示すように、シリコンウエハで構成された基板本体２０１の表面から１００μｍ弱の孔２０３を複数形成する。
その次に、孔２０３の内壁面に絶縁膜を形成し、その後電気めっきの陰極となる金属膜を絶縁膜上に堆積する。そして、これを陰極として図６２（ｃ）に示すように孔２０３の内部を金属で埋めて貫通電極２０４を形成する。
次に、図６３（ｄ）に示すように、基板本体２０１の裏面を貫通電極２０４の端面が露出するまで削除し、また図６２（ｅ）に示すように、基板本体２０１の裏面を選択的にエッチングする。
その次に、化学蒸着法（ＣＶＤ）により、図６２（ｆ）に示すように、基板本体２０１の裏面にＳｉＯ２で構成された絶縁膜２０５を堆積する。
その後、写真製版法を用いて絶縁膜２０５の貫通電極２０４の部分をエッチング除去することで、図６３（ｇ）に示すように貫通電極２０４が基板本体２０１を貫通した半導体装置集合体が製造され、最後にこの半導体装置集合体を複数個に分割することで半導体装置が製造される。
【０００３】
【発明が解決しようとする課題】
上記構成の貫通電極２０４を有する半導体装置の製造方法では、貫通電極を形成する前に、エッチング加工をしているが、このようにエッチング加工を用いた場合には、トレンチエッチング加工できる孔２０３の深さの最大値は１００μｍ程度であり、従って図６３（ｄ）に示すように貫通電極２０４の端面が露出するまで基板本体２０１の裏面を削除したときには、基板本体２０１の肉厚は極めて薄くならざるを得ない。
この状態からの後工程では、図６３（ｅ）〜図６３（ｇ）に示すように、基板本体２０１の裏面のエッチング処理工程、エッチング処理後の絶縁膜２０５の形成工程、写真製版法により貫通電極２０４の部分の絶縁膜２０５のエッチング除去工程が控えており、極薄化した基板本体２０１がこれらのハンドリングで破損してしまい、半導体装置の製品歩留まりが良くないという問題点があった。
【０００４】
この発明は、かかる問題点を解決することを課題とするものであって、半製品のハンドリングでの破損を低減させ、貫通電極を有する半導体装置を歩留まり良く、かつ簡単に製造することができる半導体装置、およびその製造方法を得ることを目的とする。
また、その製造方法で得られた半導体装置を組み入れた電子機器を得ることを目的とする。
【０００５】
【課題を解決するための手段】
この発明の半導体装置の製造方法は、表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面に支持板を貼り付ける工程と、前記基板本体の回路素子部の周縁部あるいは回路素子部内の所定部分のどちらか少なくとも一方に前記支持板に達する第１の溝部を形成する工程と、絶縁材料を用いて、前記回路素子部に形成された電極部を露出させるようにして前記回路形成面に絶縁膜を形成する工程と、前記第１の溝部の前記絶縁膜に前記支持板が露出する孔を形成する工程と、前記電極部から前記孔の少なくとも内壁の一部に達する金属配線パターンを形成する工程と、前記孔の底面を所定量除去する工程と、前記孔内に前記回路形成面から突出するように導電性材料を埋め込み貫通電極を形成する工程と、前記回路素子部の周縁部に前記支持板に達する第２の溝部を形成する工程と、前記支持板を除去して複数個の半導体装置に分離する工程とを備えたものである。
【０００６】
この発明の半導体装置の製造方法は、表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面に第１の支持板を貼り付ける工程と、前記基板本体に前記第１の支持板に達する第１の溝部を形成する工程と、絶縁材料を用いて、前記回路素子部に形成された電極部を露出させるようにして前記回路形成面に絶縁膜を形成する工程と、前記第１の溝部の前記絶縁膜に前記支持板が露出する孔を形成する工程と、前記電極部から前記孔の少なくとも内壁の一部に達する金属配線パターンを形成する工程と、前記孔の底面を所定量除去する工程と、前記孔内に前記回路形成面から突出するように導電性材料を埋め込み貫通電極を形成する工程と、前記回路素子部の周縁部に前記支持板に達する第２の溝部を形成する工程と、前記半導体基板の回路形成面側に第２の支持板を貼り付ける工程と、前記第１の支持板を除去する工程と、前記貫通電極に触針して回路素子部の回路機能を検査する工程と、第２の支持板を除去することで、複数個の半導体装置に分離する工程とを備えたものである。
【０００７】
この発明の半導体装置の製造方法は、支持板に穴部を形成する工程と、この穴部に電極材料を充填して第１の突起電極を形成する工程と、前記支持板の所定位置に第１の突起電極と接続される第１の金属配線パターンを形成する工程と、表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面を接着材を用いて前記支持板上に貼り付ける工程と、回路素子部間の基板本体の領域おいて前記第１の金属配線パターンの手前の前記接着材で形成された絶縁層にまで達する第１の溝部を形成し、基板本体を複数の半導体基板に分割する工程と、絶縁材料を用いて、前記半導体基板の表面では前記回路素子部の電極部を除いて絶縁膜を形成し、また前記第１の溝部内の前記絶縁膜に支持板に達する孔を形成する工程と、電極部から前記孔の少なくとも内壁の一部に達するように、第２の金属配線パターンを形成する工程と、前記孔の底面の絶縁層を除去して第１の金属配線パターンを露出させる工程と、前記孔に金属を埋め込み貫通電極を形成する工程と、前記第２の金属配線パターンの所定箇所に第２の突起電極を設ける工程と、前記第１の溝部に沿って前記支持板に達する第２の溝部を設ける工程と、前記支持板を除去する工程とを備えたものである。
【０００８】
【発明の実施の形態】
実施の形態１．
図１ないし図１０はこの発明の半導体装置の製造方法における各製造工程での図である。
以下、半導体装置１００の製造手順について図に基づいて説明する。
先ず、基板本体１の表面の回路形成面に所定機能を有する回路素子部２を複数個配置する（第１の工程）。
次に、図２に示すように、基板本体１の回路形成面と反対側の裏面を所定厚さまで削除する（第２の工程）。
その後、図３に示すように基板本体１の裏面に例えばアルミニウム金属板である支持板３を貼り付ける（第３の工程）。この貼り付けは、基板本体１を陽極、支持板３を陰極として電場を印加する陽極接合により行われる。なお、支持板３を基板本体１の裏面に貼り付ける前に、基板本体１の裏面に酸化膜である酸化シリコンが形成されている。半導体基板の裏面は電気的、化学的に安定化し、半導体装置は電気的な性能や信頼性が向上する。
次に、図４（ａ）及び図４（ｂ）に示すように、回路素子部２の領域以外の基板本体１の領域おいて第１の支持板３に達する第１の溝部４を例えばダイシングを用いて格子状に形成する（第４の工程）。この結果、基板本体１は複数の半導体基板５０に分割される。
【０００９】
その次に、図５（ａ）及び図５（ｂ）に示すように、例えば絶縁材料として感光性ポリイミド樹脂を用いて、半導体基板５０の表面では、回路素子部２で電極部５を露出させるようにして絶縁膜６を形成し、また第１の溝部４では支持板３に達する孔７を写真製版法（フォトリソグラフィー）により形成する。なお、感光性ポリイミド樹脂の代わりに感光性ガラスを用いてもよい（第５の工程）。
次に、図６（ａ）及び図６（ｂ）に示すように、電極部５から孔７の少なくとも内壁の一部に達するように、金属配線パターン８を形成する（第６の工程）。
【００１０】
引き続き、図７に示すように、露出した孔７の底面の支持板３を例えばウエットエッチングにより所定量除去する（第７の工程）。
その後、図８に示すように例えばはんだのような導電性金属を、例えば第１の支持板３を陰極として電気めっきによって孔７に金属配線パターン８の表面から突出するように埋め込み、貫通電極１０を形成する（第８の工程）。
次に、図９（ａ）及び図９（ｂ）に示すように、第１の溝部４の中心線上に沿って第１の支持板３に達する第２の溝部９を例えばダイシングソーを用いて格子状に形成する（第９の工程）。
最後に、図１０（ａ）及び図１０（ｂ）に示すように、第１の支持板３をウエットエッチングにより除去して、周縁部において表面から裏面に達する貫通電極１０を有する複数個の半導体装置１００が製造される（第１０の工程）。
このようにして製造された半導体装置１００は、回路素子部２を一主面上に形成した半導体基板５０において、回路形成面からこの回路形成面の反対側の面に達する貫通孔７を有し、この貫通孔７に沿って導電路である、金属配線パターン８および貫通電極１０を有し、この導電路８、１０の周囲を取り囲む絶縁材料である感光性ポリイミド樹脂を有するものにおいて、隣接する導電路８、１０間にはこの絶縁材料以外介在しない。
【００１１】
上記の実施の形態の半導体装置の製造方法では、周縁部に貫通電極１０を有する半導体装置１００を簡単に製造することができる。
また、基板本体１に支持板３を貼り付ける前に、基板本体１の裏面を所定量除去するので、半導体基板５０上の孔７をより簡単に形成することができる。
また、基板本体１の裏面に酸化膜である酸化シリコンが形成されているので、半導体基板５０の裏面は電気的、化学的に安定化し、半導体装置１００は電気的な性能や信頼性が向上する。
また、基板本体１の裏面に支持板３を陽極接合により貼り付けるので、接着剤等の異種材料が介在せず、耐薬品性等の工程中の制約が少なくなる。
【００１２】
また、第１の溝部４はダイシングソーを用いて形成されるので、簡単に、かつ能率良く第１の溝部４を形成することができる。
また、回路素子部２間の第１の溝部４内では第１の溝部４に沿って二列に並んだ孔７を形成するので、周縁部の貫通電極１０は共通の第１の溝部４で形成されるため、製造工程が簡単で、製造が容易である。
なお、第１の溝部４をリアクティブイオンエッチングによって形成することもできるが、この場合には、より寸法精度の高い第１の溝部４を形成することができる。
【００１３】
また、絶縁材料である感光性ポリイミドを用いて、第１の溝部４で支持板３に達する孔７を形成する際に、同時に半導体基板１の表面では絶縁膜６を形成するので、回路素子部２の保護形成膜を形成する工程をわざわざ設ける必要性はない。また、感光性を有しない絶縁材料と比較して工程を簡略化することができる。
また、第２の溝部９もダイシングソーを用いて形成されるので、簡単に、第１の溝部４と同様に、能率良く第２の溝部９を形成することができる。
【００１４】
また、この実施の形態では、支持板３は金属板であり、孔７の底面の所定量の除去は腐蝕液を用いたエッチング法で行われており、半導体装置１００の裏面から突出した貫通電極を簡単に形成することができる。その金属板はアルミニウム板であり、軽量であり、かつ低コストで得ることができる。
また、支持板３の除去も腐蝕液を用いたエッチング法で行われているので、支持板３を簡単に除去することができる。
【００１５】
また、孔７内の金属の埋め込みは、支持板３を陰極として電気めっきを用いて行われているので、無電解めっきと比較して選択成長性が高く、孔７の部分のみの埋め込みが可能となる。また、使用できる材料の選択枝が広い。
【００１６】
実施の形態２．
図１１ないし図１３はこの発明の実施の形態２の半導体装置の製造方法の各工程を示す図である。
なお、この実施の形態及び他の各実施の形態については、図１ないし図１０と同一及び同等部材、部位については同一符号を付して説明する。
この実施の形態の製造工程は、上記第１の工程から上記第９の工程までは実施の形態１と同一である。
【００１７】
この実施の形態では、図９（ａ）、図９（ｂ）に示した第９の工程の後に、図１１に示すように半導体基板５０の回路形成面側に接着剤１１を用いて少なくとも接着面側が絶縁体である第２の支持板１２を貼り付ける。なお、第２の支持板１２の代わりに支持フィルムを貼り付けてもよい。
その後、図１２に示すように、支持板３をウエットエッチングにより除去する。
次に、この半導体装置１００の中途製品を図１３に示すように反転させて貫通電極１０にプローブ針１３を触針して回路素子部２の回路機能を検査する。
最後に、第２の支持板１２を剥離もしくはその他の方法で除去することで、図１０に示した半導体装置１００が得られる。
【００１８】
この発明の実施の形態に係る半導体装置の製造方法によれば、第１の支持板３を除去した後も複数の半導体装置１００は、第２の支持板１２により、個別化せず、それだけハンドリングが容易となり、回路素子部２の機能の検査を容易にすることができる。
【００１９】
実施の形態３．
図１４ないし図２１はこの発明の実施の形態３の半導体装置の製造方法の各工程を示す図である。
この実施の形態では、図１４に示すように基板本体１の裏面とアルミニウム金属板の第１の支持板３との間に絶縁層１４が形成されている。この絶縁層１４は、例えばポリイミド前駆体のような接着材料で構成されており、この接着材料を用いて基板本体１の裏面に第１の支持板３を接着させた後、この接着材料を熱硬化させることで形成される。他の製造の各工程は、実施の形態１の各工程と同じであり、この実施の形態では、図２１に示すように、半導体基板５０の裏面に絶縁層１４が形成された半導体装置３５０が得られる。
【００２０】
この実施の形態では、基板本体１の裏面と支持板３との間は接着材料で接着され、接着後には硬化されて絶縁層１４となり、支持板３の除去後には半導体基板５０の裏面に残留するので、接着材がそのまま半導体装置３５０の安定した絶縁層を形成することになる。
【００２１】
実施の形態４．
図２２ないし図２８はこの発明の実施の形態４の半導体装置の製造方法の各工程を示す図である。
この実施の形態の製造工程は、実施の形態１における第３の工程まで、即ち基板本体１の裏面に第１の支持板３を貼り付ける図３に示した工程までは、実施の形態１と同じである。
この実施の形態では、その次に、図２２に示すように、回路素子部２を囲むように支持板３に達する第１の溝部１５を例えばダイシングを用いて形成する。
【００２２】
その後、図２３に示すように、例えば絶縁材料として感光性ポリイミド樹脂を用いて、半導体基板５０の表面では、回路素子部２で電極部５を露出させるようにして絶縁膜１７を形成し、また第１の溝部１５では支持板３に達する孔１６をそれぞれ写真製版法（フォトリソグラフィー）により形成する。なお、感光性ポリイミド樹脂の代わりに感光性ガラスを用いてもよい。
次に、図２４に示すように、電極部５から孔１６の少なくとも内壁の一部に達するように、絶縁膜１７上に金属配線パターン８を形成する。
【００２３】
引き続き、図２５に示すように、露出した孔１６の底面の支持板３を例えばウエットエッチングにより所定量除去する。
その後、図２６に示すように例えばはんだのような導電性金属を、例えば支持板３を陰極として電気めっきによって孔１６に絶縁膜１７の表面から突出するように埋め込み、貫通電極１０を形成する。
次に、図２７に示すように、隣接した第１の溝部１５間の中心線に沿って支持板３に達する格子状の第２の溝部９を例えばダイシングソーを用いて形成する。
そして、最後に、図２８に示すように、支持板３をウエットエッチングにより除去することで、周縁部に表面から裏面に達する貫通電極１０を有する半導体装置３００が得られる。
【００２４】
この実施の形態によれば、回路素子部２間には二列に延びた第１の溝部１５をそれぞれ形成し、各第１の溝部１５内に一列に並んだ孔１６を形成するので、実施の形態１の半導体装置の製造方法と比較して、第２の溝部９は基板本体１に形成されるので、基板本体１を切断する従来の刃を使用することができる。また、半導体装置３００の周縁部は半導体基板５０の一部であり、実施の形態１ないし３の半導体装置１００，２００と比較して剛性が高く、それだけ、周縁部の貫通電極１０をより保護することができる。
【００２５】
実施の形態５．
図２９ないし図４０はこの発明の実施の形態５の半導体装置の製造方法の各工程を示す図である。
この実施の形態では、先ず、図２９に示すようにアルミニウム金属板の支持板２０に穴部２１を形成する。
次に、図３０に示すように、この穴部２１に電極材料を充填して第１の突起電極２３を形成する。
その後、図３１に示すように、支持板２０の所定位置に第１の突起電極２３と接続された第１の金属配線パターン２２を形成する。
次に、図２に示した基板本体１を、図３２に示すように、例えばポリイミド樹脂の接着材を用いて第１の金属配線パターン２２上に貼り付ける。この接着材は、熱硬化させることで絶縁層２４を形成する。
【００２６】
次に、図３３に示すように、回路素子部１間の基板本体１の領域おいて第１の金属配線パターン２２の手前まで達する第１の溝部２５を例えばダイシングを用いて格子状に形成する。この溝部２５の形成により、基板本体１は複数の半導体基板５０に分割される。
【００２７】
その次に、図３４に示すように、例えば絶縁材料として感光性ポリイミド樹脂を用いて、半導体基板５０の表面では、回路素子部２で電極部５を露出させるようにして絶縁膜６を形成し、また第１の溝部２５では支持板２０に達する孔２６を写真製版法（フォトリソグラフィー）により形成する。なお、感光性ポリイミド樹脂の代わりに感光性ガラスを用いてもよい。
次に、図３５に示すように、電極部５から孔２６の少なくとも内壁の一部に達するように、第２の金属配線パターン２７を形成する。
【００２８】
引き続き、図３６に示すように、孔２６の底面の絶縁層２４を除去して第１の金属配線パターン２７を露出させる。
その後、図３７に示すように例えばはんだのような導電性金属を孔２６に、例えば支持板２０を陰極として電気めっきによって第２の金属配線パターン２７の表面から突出するように埋め込み貫通電極３０を形成する。
次に、図３８に示すように、第２の金属配線パターン２７の所定箇所に第２の突起電極２８を設ける。
【００２９】
その次に、図３９示すように、第１の溝部２５の中心線に沿って支持板２０に達する格子状の第２の溝部２９を例えばダイシングソーを用いて形成する。
そして、最後に支持板２０をウエットエッチングにより除去することで、表面側では貫通電極３０を通じて電気的に接続された第２の突起電極２８が設けられ、裏面側では貫通電極３０を通じて電気的に接続された第１の突起電極２３が設けられた半導体装置４００が製造される。
【００３０】
この実施の形態では、第１の突起電極２３及び第２の突起電極２８を有する半導体装置４００を簡単に製造することができる。
【００３１】
実施の形態６．
図４１は実施の形態６の製造方法で製造された半導体装置５００であり、この半導体装置５００では実施の形態５の第２の突起電極２８が削除されている。図４２の半導体装置６００は実施の形態５の第１の突起電極２３が削除された例であり、図４３の半導体装置７００は半導体基板５０の回路形成面上に第２の突起電極２８を設け、またその反対面上に第１の突起電極２３を設けた例である。
【００３２】
実施の形態７．
図４４はこの発明の実施の形態７の製造方法で製造された半導体装置８００の断面図、図４５は図４４の要部拡大図である。
この実施の形態では、貫通電極３０が埋め込まれた孔２６の底面にある絶縁層２４を除去して導電路である第１の金属配線パターン２２を露出した後に、回路形成面の一部にある電極を孔２６の内壁の少なくとも一部分に達するように導電路である第２の金属配線パターン２７を形成している。即ち、図４３に示した実施の形態６の半導体装置７００と比較して、第１の金属配線パターン２２を露出する工程と、第２の金属配線パターン２７を形成する工程とが入れ替わっている。また、孔２６に金属を埋め込み貫通電極３０を形成する工程も無い。
なお、図４６の半導体装置９００は、回路素子部２間には二列に延びた第１の溝部１５をそれぞれ形成し、各第１の溝部１５内に一列に並んだ孔１６を形成して製造された半導体装置９００の要部断面図である。
【００３３】
なお、上記各実施の形態１〜７の半導体装置の製造方法については、直径がほぼ３〜３０ｎｍの金属粒子を界面活性剤で覆い溶液中に分散した独立分散超微粒子を、スピン塗布して半導体基板の表面及び第１の溝部に被着して焼成した後、その焼成部の一部を削除して、電極部を露出させ、また前記第１の溝部では孔を形成するようにしてもよい。この場合には、廃水処理等の環境への影響が少なく、またスピン塗布のため、半導体装置の製造プロセスとの整合性が良い。
【００３４】
また、孔内の導電性材料の金属を埋め込み方法として、無電解めっきで行ってもよい。この場合には、埋め込み工程の時間が短く、また簡便である。
また、孔内の導電性材料として、導電性ペーストを用いてもよい。この場合には、埋め込み工程が簡略できる。
また、孔内の導電性材料の埋め込みは、直径がほぼ３〜３０ｎｍの金属粒子を界面活性剤で覆い溶液中に分散した独立分散超微粒子をスクリーン印刷し焼成によって行うこともできる。
また、孔内の導電性材料の埋め込みは、ガス中蒸着法により生成した金属超微粒子を、減圧室のステージ上に載置した半導体基板上で、孔に指向したノズルから吹き付けるガスデポジション法により行うこともできる。この場合には、埋め込み工程の時間が短く、また材料を無駄なく使用でき、環境への影響が少ない。
【００３５】
また、金属膜を蒸着により半導体基板及び第１の溝部の全面に形成し、この金属膜を陰極として電気めっきにより孔に金属を埋め込んだ後金属配線パターンを形成することもできる。この場合には、孔に金属を埋め込む電気めっきの際に、支持板として金属（導電体）を用いる必要性がない。
また、孔の底面を所定量除去した後、電極部から前記孔の底面まで達する金属配線パターンを形成するようにしてもよい。この場合には、電気的接続の信頼性が向上する。
【００３６】
また、回路素子部の内部にリアクティブイオンエッチングにより第１の溝部を設け、突起電極を半導体装置の周縁部以外にも設けるようにしてもよい。
【００３７】
実施の形態８．
図４７は実施の形態１の製造方法で製造された半導体装置１００を複数段に互いに貫通電極１０が接続するように積層して構成された電子機器の断面図でり、この実施の形態では、高集積、高機能の電子機器を得ることができる。
【００３８】
実施の形態９．
図４８は実施の形態１の製造方法で製造された半導体装置１００の貫通電極１０に例えばチップコンデンサのような受動素子３１を搭載した小形の回路基板３２を接続して一体化した回路機能を有する電子機器を示した図である。この場合には、従来の所謂ハイブリッドＩＣに比べて小型化することができる。
【００３９】
実施の形態１０．
図４９は実施の形態１の製造方法で製造された半導体装置１００の貫通電極１０に表裏両面から電子部品３５を有する第１の回路基板３３、及び電子部品３６を有する第２の回路基板３４を接続した電子機器を示した図である。この場合には、三次元的な接続構造となり、自由度が高く、高集積な電子機器を得ることができる。
【００４０】
実施の形態１１．
図５０は実施の形態１の製造方法で製造された半導体装置１００を回路基板４０のコア４１に埋め込み、貫通電極１０の表裏両面に回路基板４０の両面の配線層４２を接続した電子機器の部分断面図である。この場合には、三次元的な接続構造となり、高自由度、高集積、小型化された電子機器を得ることができる。また、配線遅延が少なくなるという効果もある。
【００４１】
なお、実施の形態８ないし１１では、何れも実施の形態１の製造方法で製造された半導体装置１００を組み入れた電子機器について説明したが、実施の形態１〜７の製造方法で製造された半導体装置２００，３００，４００，５００，６００，７００，８００、および後述する実施の形態１２〜１８の製造方法で製造される半導体装置にも適用できるのは勿論である。
【００４２】
実施の形態１２．
図５１（ａ）ないし図５１（ｇ）はこの発明の実施の形態１２の半導体装置の製造方法の各工程を示す図である。
【００４３】
以下、この半導体装置の製造手順について図に基づいて説明する。
先ず、図５１（ａ）に示すように、表面の回路形成面に所定機能を有する回路素子部２１１を複数個配置した基板本体２１０を製造する。また、シリコンウエハで構成された支持板基材２１２を予め用意しておく（第１の工程）。
次に、図５１（ｂ）に示すように、シリコンウエハで構成された基板本体２１０の回路形成面の反対側の裏面を、後工程のトレンチエッチング工程で形成される孔２１３の深さよりも薄い厚さまで研削する。一方、支持板基材２１２の表面には例えばＡｌ膜を形成して中間膜２１４を形成し、さらにその中間膜２１４の表面に、例えばＳｉＯ２またはアルミナで構成された絶縁膜２１５を形成して支持板２１７を製造する（第２の工程）。
【００４４】
その後、図５１（ｃ）に示すように、支持板２１７と、薄く研磨された基板本体２１０とを陽極接合する（第３の工程）。このとき、絶縁膜２１５の表面にはＰＳＧ（Phosphosilicate Glass）もしくはＢＳＰＳＧ（Brophosphosilicate Glass）と呼ばれる材料が付着される。このようにすることで、絶縁膜２１５中には、リン、またはボロンがドープされ、絶縁膜２１５の表面には電荷が誘起し易くなり、陽極接合が容易となる。また、絶縁膜の表面だけではなく、絶縁膜そのものをこれらの材料で構成することもできる。
なお、先に説明した実施の形態における陽極接合についても、絶縁膜表面または絶縁膜そのものにＰＳＧもしくはＢＳＰＳＧの材料を用いることができる。
【００４５】
次に、図５１（ｄ）に示すように、回路素子部２１１からエッチングによって深さ１００μｍ程度の支持板２１２に達するエッチング処理を行う（第４の工程）。
その次に、図５１（ｅ）に示すように、孔２１３の内壁面に絶縁膜を形成し、その後電気めっきの陰極となる金属膜を絶縁膜上に堆積する。そして、この金属膜を陰極として電気めっきで孔２１３の内部に導電性材料からなる貫通電極２１６を形成する。
その後、図５１（ｆ）に示すように、支持板２１２を除去し、また中間膜２１４および貫通電極２１６の端面が同一面になるまで、裏面を削除する（第５の工程）。このとき、貫通電極２１６の端面は平坦化されている。
【００４６】
最後に、図５１（ｇ）に示すように、中間膜２１４をエッチングにより完全に除去して、基板本体２１０の裏面から貫通電極２１６が突出した半導体装置集合体を製造し、この半導体装置集合体を複数個に分割して半導体装置を製造する（第６の工程）。この工程では、エッチング処理は、中間膜２１４のみに行われ、絶縁膜２１５までは及ばず、結果として、絶縁膜２１５は基板本体２１０の裏面に転写されたことになる。また、エッチング処理される、支持板基材２１２、中間膜２１４については、エッチングされ易い材料を選択して用いればよい。
【００４７】
上記工程で製造された半導体装置では、製造途中において、支持板基材２１２により基板本体２１０は支持されており、従来必要とした、薄型化した後の絶縁膜形成とその貫通電極の開口が不要となり、加工精度の要求されない単純な工程（図５１（ｆ）、図５１（ｇ）参照）のみで基板本体２１０の裏面から突出した貫通電極２１６が形成でき、製造工程での基板本体２１２の破損の発生は低減され、半導体装置の製品歩留まりが向上する。
また、基板本体２１０の裏面側には、絶縁膜２１５が設けられているので、裏面側の削除時に、電極材料が基板本体の裏面に残留し、それが基板本体中に拡散し、期待しないエネルギー順位を形成して、半導体装置の特性を劣化させるようなことを防止することができる。
【００４８】
また、支持板基材２１２と基板本体２１０との接合には陽極接合が用いられており、支持板基材２１２と基板本体２１０との間には異種材料が介在しないためエッチングによる孔２１３の形成が簡単になる。
また、支持板基材２１２にはＳｉ、中間膜２１４にはＡｌ、絶縁膜２１５にはＳiＯ２といった現在の半導体製造工程で一般に用いられ、それだけ加工技術も高度に発達し、確立している材料を使用しているため、製品の歩留まりが向上するとともに、製造コストも低減される。
【００４９】
図５２は図５１に示した方法により製造された半導体装置３５０の要部断面図である。
基板本体２１０の孔２１３は回路形成面に対してほぼ垂直に形成されている。この孔２１３の垂直壁面には、貫通絶縁膜２１８が形成されている。この孔２１３には貫通電極２１６が貫通しており、この貫通電極２１６の両端部は突出している。基板本体２１０の裏面側では、貫通電極２１６の下端面を除いて絶縁膜２１５が形成されている。この絶縁膜２１５と貫通絶縁膜２１８とは垂直に交差している。
実施の形態１２による半導体装置３５０では、貫通電極２１６と基板本体２１０との間では、基板本体２１０の裏面が露出するようなことはなく、絶縁性に問題がなく、また貫通電極２１６の端面に絶縁膜２１５が乗り上げるようなことは無く、貫通電極における接合性に問題が生じない。
また、基板本体２１０から貫通した複数の貫通電極２１６の下端面は、基板本体２１０の回路形成面とほぼ平行で、かつ平坦な面を有しており、さらに基板本体２１０の絶縁膜２１５からのそれぞれの貫通電極２１６の突出量はほぼ等しいので、半導体装置同士を積層して電気的に接合したときの接合性が良い。
【００５０】
実施の形態１３．
図５３（ａ）ないし図５３（ｇ）はこの発明の実施の形態１３の半導体装置の製造方法の各工程を示す図である。
以下、この半導体装置の製造手順について図に基づいて説明する。
先ず、図５３（ａ）に示すように、表面の回路形成面に所定機能を有する回路素子部２１１を複数個配置した基板本体２１０を製造する。また、シリコンウエハで構成された支持板基材２１２の表面にはＡｌ膜で構成された中間膜２１４を形成する（第１の工程）。
次に、図５３（ｂ）に示すように、基板本体２１０の回路形成面と反対側の裏面を、後工程のトレンチエッチング工程で形成される孔２１３の深さよりも薄い厚さまで削除する。一方、表面にＡｌ膜の中間膜２１４が形成された支持板基材２１２では、その中間膜２１４の表面に、ポリイミド樹脂で構成され、絶縁膜２２０となる接着剤を塗布し、支持板２２１を形成する（第２の工程）。
【００５１】
その後、図５３（ｃ）に示すように、支持板２２１上に薄く研磨された基板本体２１０を上記接着剤を硬化させることで接着する（第３の工程）。
その後、図５３（ｄ）〜図５３（ｇ）に示す手順で半導体装置は製造されるが、その各工程は、実施の形態１２で述べた図５１（ｄ）〜図５１（ｇ）と同様である。
【００５２】
この実施の形態の半導体装置では、接着剤であるポリイミド樹脂前駆体が実施の形態１２の半導体装置で用いられた陽極接合の代わりとして使用されている。
陽極接合は技術的に高度でそれだけ工程コストも嵩むことになるが、ポリイミド樹脂を用いることにより、工程コストの低減を図ることができる。
【００５３】
実施の形態１４．
図５４（ａ）ないし図５４（ｇ）はこの発明の実施の形態１４の半導体装置の製造方法の各工程を示す図である。
この実施の形態では、実施の形態１２の半導体装置の製造方法と比較して、中間膜２１４が形成されていない点、即ち実施の形態１２の支持板２１７は支持板基材２１２に中間膜２１４および絶縁膜２１５が積層されていたのに対して、実施の形態１４の支持板２３０は支持板基材２１２の上面に絶縁膜２１５が形成されている点で異なり、その結果図５４（ｂ）〜図５４（ｆ）の工程が異なる。
なお、この実施の形態でも、基板本体２１０と支持板基材２１２との接合は陽極接合であり、また、孔２１３の内壁面に絶縁膜を形成し、その後電気めっきの陰極となる金属膜を絶縁膜上に堆積し、この金属膜を陰極として電気めっきで孔２１３の内部に貫通電極２１６を形成している。
【００５４】
この実施の形態では、研削加工の目途となる中間膜２１４が形成されていないため、基板本体２１０の裏側の研削加工は、図５３（ｆ）に示すように、絶縁膜２１５層に達しない状態で停止しなければならない。そのため、寸法のみにより研削程度を制御しなければならず、高い研削加工精度が要求されるものの、中間膜２１４を形成する工程が不要となる点で製造工程が簡単化される。
なお、支持板基材２１２としてＳｉウエハの代わりにＡｌを用いることもできる。これにより、簡単にエッチングでき、実施の形態１２の半導体装置と同じ作用、効果を得ることができる。
また、支持板基材２１２の裏面研削を裏面に貫通電極２１６が露出しない段階で停止し、その後支持板基材２１２を完全にエッチング除去して自動的に貫通電極２１６を基板本体２１０の裏側から突出させるようにしてもよい。これによれば、研削精度はそれほど高くなくてもよい。
ただし、絶縁膜２１５からの各貫通電極２１６の突出量は、図５４（ｄ）のトレンチエッチングのエッチング深さとその均一性に大きく依存することになり、各突出量の均一性が劣り、また突出した貫通電極２１６の端面の平坦性の点でも劣る。
【００５５】
なお、支持板が中間膜２１４および絶縁膜２１５を共に形成していない支持板基材２１２のみの場合でも貫通電極を有する半導体装置を製造することができる。
即ち、次の手順で半導体装置を製造することができる。
最初に、支持板基材２１２の表面に、図５１（ｂ）で示された基板本体２１０の裏面をポリイミド樹脂で接合し、その後ポリイミド樹脂を硬化して絶縁膜を形成する。次に、回路形成面から支持板基材２１２に達する孔２１３を形成し、孔２１３の内側壁に貫通絶縁膜を形成する。その後、孔２１３内に導電性材料を埋め込み貫通電極２１６を形成する。次に、支持板基材２１２を、貫通電極２１６の端部が突出し、かつ絶縁膜２２０を残して除去する。こうして、製造された集合体半導体装置を複数に分割すればよい。
【００５６】
実施の形態１５．
図５５（ａ）ないし図５５（ｇ）はこの発明の実施の形態１５の半導体装置の各製造工程を示す図である。
この実施の形態では、実施の形態１２の半導体装置の製造方法と比較して、埋め込み酸化膜２４１を有するＳＯＩ（Silicon on Insulator）ウエハで基板本体２４０を構成している点、および貫通電極２１６を形成する際に、孔２１３の内壁面に絶縁膜が形成されない点が異なる。
【００５７】
この実施の形態では、基板本体２４０の裏面を、総厚数ミクロン程度の厚さになるまで機械研削、化学的機械研磨、エッチング、あるいはこれらの併用によって加工し、埋め込み酸化膜２４１の片面を露出させる（図５５（ｂ）参照）。
この後、基板本体２４０と支持板基材２１２とを陽極接合により接合し（図５５（ｃ）参照）、支持板基材２１２に達する孔２１３を形成する（図５５（ｄ）参照）。
次に、孔２１３の内壁面に電気めっきの陰極となる金属膜を形成し、電気めっきにより貫通電極２１６を形成する（図５５（ｅ）参照）。
その後、貫通電極２１６の端面が露出するまで支持板基材２１２を研削（図５５（ｆ）参照）する。
次に、支持板基材２１２をエッチングにより完全に除去して半導体装置集合体を製造し（図５５（ｇ）参照）、この集合体を分割して半導体装置を製造する。
なお、必要に応じて中間膜２１４等を形成するようにしてもよい。
【００５８】
この実施の形態の半導体装置では、基板本体２４０の埋め込み酸化膜２４１が、実施の形態１２の絶縁膜２１５に相当するので、支持板基材２１２には絶縁膜２１５を形成する工程が下記に述べるように不要であるため、製造工程が簡単になるだけでなく、貫通電極２１６の絶縁性も向上する。
また、基板本体２４０はＳＯＩウエハで構成されているので、ＳＯＩウエハ自体が従来のウエハと比較して高速動作するため、貫通電極を用いた、素子相互の接続（積層実装）による電送路の短縮と相俟って、より高速動作の電子機器を提供することができる。
【００５９】
図５６は基板本体２１０がＳｉウエハで構成された場合での貫通電極２１６が形成されたときの図、図５７は基板本体２４０がＳＯＩウエハで構成された場合での貫通電極２１６が形成されたときの図である。
但し、両図は、基板本体２１０を用いた場合と、基板本体２４０を用いた場合の違いを明確に示すための対比図であり、実施の形態１２および実施の形態１５の半導体装置と構成を異にしている。
図５６のものの場合には、基板本体２１０は導電性を有するため、孔２１３の内壁面に一旦絶縁膜２５０を形成した後、電気めっきの陰極となる金属膜２５１をその上に堆積し、その後孔２１３の内部に金属を埋め込み、貫通電極２１６を形成している。
一方、図５７のものの場合には、基板本体２４０はＳＯＩウエハで構成されており、この基板本体２４０の回路素子部２１１を含む半導体膜２５１は極めて薄く、その下層に絶縁膜である埋め込み酸化膜２４１があり、さらにその下層の支持板基材２１２は最終的には除去してしまうので、孔２１３の内壁面の絶縁膜は不要となる。
【００６０】
実施の形態１６．
図５８（ａ）ないし図５８（ｇ）はこの発明の実施の形態１６の半導体装置の各製造工程を示す図である。
この実施の形態では、実施の形態１５の半導体装置の製造方法と比較して、基板本体２６０をＳＯＩウエハの代わりに、極薄の半導体層を例えば石英ガラスからなる絶縁基材２６１に貼った貼り合せ型ＳＯＩである点が異なる。
【００６１】
この実施の形態の半導体装置では、基板本体２６０の裏面を機械研削、化学的機械研磨、エッチング、あるいはこれらの併用によって、基板本体２６０を所定厚さに加工後、実施の形態１５と同様の手順に従って、裏面から貫通電極２１６を突出させる。
このものの場合、エッチングの深さの限界程度まで、絶縁基材２６１を厚くすることができるので、実施の形態１５の半導体装置と比較して、各製造工程での半製品の取り扱いが容易である。
【００６２】
実施の形態１７．
図５９（ａ）ないし図５９（ｇ）はこの発明の実施の形態１７の半導体装置の各製造工程を示す図である。
この実施の形態では、実施の形態１６の半導体装置の製造方法と比較して、支持板基材２７０としてＳｉウエハの代わりにＡｌを用いた点が異なる。
この実施の形態では、支持板基材２７０に金属板を用いており、孔２１３形成後、孔２１３の内部は電気めっきによって貫通電極２１６が形成される。孔２１３の内壁面での絶縁膜、および電気めっきの陰極となる金属膜の形成は不要であり、支持板基材２７０を陰極として電気めっきで孔２１３の内部を金属で埋めている。
【００６３】
図６０は支持板基材２１２がＳｉウエハで構成された場合での貫通電極２１６が形成されたときの図、図６１は支持板基材２７０が金属で構成された場合での貫通電極２１６が形成されたときの図である。
但し、両図は、支持板基材２１２を用いた場合と、支持板基材２７０を用いた場合の違いを明確に示すための対比図であり、実施の形態１６および実施の形態１７の半導体装置と構成を異にしている。
図６０のものの場合には、孔２１３を含む全面に、一旦電気めっきの陰極となる金属膜２５１を形成し、孔２１３以外はめっき成長しないように、フォトレジスト２７２を形成しなければならないのに対して、図６１のものの場合には、金属膜２５１、フォトレジスト２７２の形成工程が不要である。
なお、Ｓｉウエハの表面に例えばＣｕで構成された金属からなる中間膜を体積した支持板を形成し、この中間膜に達し、Ｓｉウエハに達しない孔を形成することで、中間膜を陰極として電気めっきにより貫通電極を形成するようにしてもよい。
【００６４】
実施の形態１８．
図６２（ａ）ないし図６２（ｅ）はこの発明の実施の形態１８の半導体装置の製造方法の各工程を示す図である。
以下、この半導体装置の製造手順について図に基づいて説明する。
先ず、図６２（ａ）に示すようにＳＯＩウエハ２６２に絶縁基材２６１を貼り合わせて構成された基板本体２６０の回路形成面に所定機能を有する回路素子部２１１を形成する（第１の工程）。
次に、図６２（ｂ）に示すように、回路素子部２１１からエッチングによって絶縁基材２６１に達する深さ１００μｍ程度の孔２１３を形成する（第２の工程）。
その次に、図６２（ｃ）に示すように、電気めっきで孔２１３の内部に、孔側壁に絶縁膜を形成せずして貫通電極２１６を形成する（第３の工程）。
その後、図６２（ｄ）に示すように、貫通電極２１６の端面が露出するまで基板本体２６０の裏面を研削する（第４の工程）。
最後に、図６２（ｅ）に示すように、絶縁基材２６１を所定の厚さまでエッチングにより除去して、基板本体２６０の裏面から貫通電極２１６が突出した半導体装置集合体を製造し、この半導体装置集合体を複数個に分割して半導体装置を製造する（第５の工程）。
【００６５】
この半導体装置では、支持板基材を用いなくても、貫通電極を有する半導体装置を製造する例である。
なお、上記実施の形態１６〜１８では、ＳＯＩウエハ２６２に絶縁基材２６１を貼り合わせて構成された基板本体２６０を用いて半導体装置を製造した場合について説明したが、ＴＦＴ基板を用いても同様の効果を得ることができる。
【００６６】
【発明の効果】
以上説明したように、この発明の半導体装置の製造方法によれば、表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面に支持板を貼り付ける工程と、前記基板本体の回路素子部の周縁部あるいは回路素子部内の所定部分のどちらか少なくとも一方に前記支持板に達する第１の溝部を形成する工程と、絶縁材料を用いて、前記回路素子部に形成された電極部を露出させるようにして前記回路形成面に絶縁膜を形成する工程と、前記第１の溝部の前記絶縁膜に前記支持板が露出する孔を形成する工程と、前記電極部から前記孔の少なくとも内壁の一部に達する金属配線パターンを形成する工程と、前記孔の底面を所定量除去する工程と、前記孔内に前記回路形成面から突出するように導電性材料を埋め込み貫通電極を形成する工程と、前記回路素子部の周縁部に前記支持板に達する第２の溝部を形成する工程と、前記支持板を除去して複数個の半導体装置に分離する工程とを備えたので、製造途中において基材が薄くなるようなことはなく、ハンドリングが容易となり、貫通電極を有する半導体装置を簡単に製造することができる。
【００６７】
また、この発明の半導体装置の製造方法によれば、第１の溝部を回路素子部の周縁部に形成し、第２の溝部を第１の溝部の内部に形成したので、機械加工により製造することができる。
【００６８】
また、この発明の半導体装置の製造方法によれば、基板本体に支持板を貼り付ける前に、基板本体の裏面を所定量除去するので、半導体基板の孔をより簡単に形成することができる。
【００６９】
また、この発明の半導体装置の製造方法によれば、第１の溝部はダイシングソーを用いて形成されるので、簡単に、かつ能率良く第１の溝部を形成することができる。
【００７０】
また、この発明の半導体装置の製造方法によれば、第１の溝部はリアクティブイオンエッチングによって形成されるので、寸法精度の高い第１の溝部を形成することができる。
【００７１】
また、この発明の半導体装置の製造方法によれば、絶縁材料は感光性ポリイミドあるいは感光性ガラスであり、孔は写真製版法（フォトリソグラフィー）により形成されるので、感光性を有しない絶縁材料と比較して工程を簡略化することができる。
【００７２】
また、この発明の半導体装置の製造方法によれば、第２の溝部はダイシングソーを用いて形成されるので、簡単に、かつ能率良く第２の溝部を形成することができる。
【００７３】
また、この発明の半導体装置の製造方法によれば、直径がほぼ３〜３０ｎｍの金属粒子を界面活性剤で覆い溶液中に分散した独立分散超微粒子を、スピン塗布して半導体基板の表面及び第１の溝部に形成した孔内部に被着して焼成した後、その焼成部の一部を削除して、孔内部を埋め込む金属部分を形成するので、廃水処理等の環境への影響が少なく、またスピン塗布のため、半導体装置の製造プロセスとの整合性が良い。
【００７４】
また、この発明の半導体装置の製造方法によれば、孔内の導電性材料の埋め込みは、ガス中蒸着法により生成した金属超微粒子を、減圧室のステージ上に載置した半導体基板上で、孔に指向したノズルから吹き付けるガスデポジション法により行われるので、請求項９に係る工程と同様に埋め込み工程の時間が短く、また材料を無駄なく使用でき、環境への影響が少ない。
【００７５】
また、この発明の半導体装置の製造方法によれば、支持板は金属板であり、孔の底面の所定量の除去は腐蝕液を用いたエッチング法で行われるので、半導体装置の裏面の突起電極を簡単に形成することができる。
【００７６】
また、この発明の半導体装置の製造方法によれば、孔内の金属の埋め込みは、支持板を陰極として電気めっきを用いて行われるので、無電解めっきと比較して選択成長性が高く、孔部分のみの埋め込みが可能となる。また、使用できる材料の選択枝が広い。
【００７７】
また、この発明の半導体装置の製造方法によれば、表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面に第１の支持板を貼り付ける工程と、前記基板本体に前記第１の支持板に達する第１の溝部を形成する工程と、絶縁材料を用いて、前記回路素子部に形成された電極部を露出させるようにして前記回路形成面に絶縁膜を形成する工程と、前記第１の溝部の前記絶縁膜に前記支持板が露出する孔を形成する工程と、前記電極部から前記孔の少なくとも内壁の一部に達する金属配線パターンを形成する工程と、前記孔の底面を所定量除去する工程と、前記孔内に前記回路形成面から突出するように導電性材料を埋め込み貫通電極を形成する工程と、前記回路素子部の周縁部に前記支持板に達する第２の溝部を形成する工程と、前記半導体基板の回路形成面側に第２の支持板を貼り付ける工程と、前記第１の支持板を除去する工程と、前記貫通電極に触針して回路素子部の回路機能を検査する工程と、第２の支持板を除去することで、複数個の半導体装置に分離する工程とを備えたので、第１の支持板を除去した後も複数の半導体装置は、第２の支持板により、個別化せず、それだけハンドリングが容易となり、回路素子部の機能の検査を容易にすることができる。
【００７８】
また、この発明の半導体装置の製造方法によれば、第１の溝部を回路素子部の周縁部に形成し、第２の溝部を第１の溝部の内部に形成したので、基板本体を切断する従来の刃を使用することができる。
【００７９】
また、この発明の半導体装置の製造方法によれば、孔の底面を所定量除去した後、電極部から前記孔の底面まで達する金属配線パターンを形成するので、電気的接続の信頼性が向上する。
【００８０】
また、この発明の半導体装置の製造方法によれば、回路素子部間の第１の溝部内では第１の溝部に沿って二列に並んだ孔を形成し、この二列の孔の間に第２の溝部を形成するので、周縁部の貫通電極は共通の第１の溝部で形成されるため、製造工程が簡単で、製造が容易である。
【００８１】
また、この発明の半導体装置の製造方法によれば、回路素子部間には二列に延びた第１の溝部をそれぞれ形成し、各第１の溝部内に一列に並んだ孔を形成し、二列に延びた第１の溝部の間に第２の溝部を形成するので、請求項２２の半導体装置の製造方法と比較して、第２の溝部の形成は基板本体に設けられるので、基板本体を切断する従来の刃を使用することができる。また、半導体装置の周縁部は半導体基板であり、請求項２２の半導体装置と比較して剛性が高く、それだけ、周縁部の貫通電極をより保護することができる。
【００８２】
また、この発明の半導体装置の製造方法によれば、半導体基板の裏面に支持板を陽極接合により貼り付けるので、接着剤等の異種材料が介在せず、耐薬品性等の工程中の制約が少なくなる。
【００８３】
また、この発明の半導体装置の製造方法によれば、基板本体の裏面と支持板との間は接着材料で接着され、接着後には硬化されて絶縁層となり、支持板の除去後には半導体基板の裏面に残留するので、接着材がそのままそのまま半導体装置の安定した絶縁層を形成することになる。
【００８４】
また、この発明の半導体装置の製造方法によれば、支持板を半導体基板の裏面に貼り付ける前に、半導体基板の裏面に酸化膜を形成するので、半導体基板の裏面は電気的、化学的に安定化し、半導体装置は電気的な性能や信頼性が向上する。
【００８５】
また、この発明の半導体装置の製造方法によれば、回路素子部の内部に第１の溝部を設けるので、貫通電極を半導体装置の周縁部以外にも設けることができる。
【００８６】
また、この発明の半導体装置の製造方法によれば、支持板に穴部を形成する工程と、この穴部に電極材料を充填して第１の突起電極を形成する工程と、前記支持板の所定位置に第１の突起電極と接続される第１の金属配線パターンを形成する工程と、表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面を接着材を用いて前記支持板上に貼り付ける工程と、回路素子部間の基板本体の領域おいて前記第１の金属配線パターンの手前の前記接着材で形成された絶縁層にまで達する第１の溝部を形成し、基板本体を複数の半導体基板に分割する工程と、絶縁材料を用いて、前記半導体基板の表面では前記回路素子部の電極部を除いて絶縁膜を形成し、また前記第１の溝部内の前記絶縁膜に支持板に達する孔を形成する工程と、電極部から前記孔の少なくとも内壁の一部に達するように、第２の金属配線パターンを形成する工程と、前記孔の底面の絶縁層を除去して第１の金属配線パターンを露出させる工程と、前記孔に金属を埋め込み貫通電極を形成する工程と、前記第２の金属配線パターンの所定箇所に第２の突起電極を設ける工程と、前記第１の溝部に沿って前記支持板に達する第２の溝部を設ける工程と、前記支持板を除去する工程とを備えたので、第１の突起電極及び第２の突起電極を有する半導体装置を簡単に製造することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１の半導体装置の製造方法における製造途中の断面図である。
【図２】 この発明の実施の形態１の半導体装置の製造方法における製造途中の断面図である。
【図３】 この発明の実施の形態１の半導体装置の製造方法における製造途中の断面図である。
【図４】 図４（ｂ）はこの発明の実施の形態１の半導体装置の製造方法における製造途中の平面図、図４（ａ）は図４（ｂ）のＡ−Ａ線に沿った断面図である。
【図５】 図５（ｂ）はこの発明の実施の形態１の半導体装置の製造方法における製造途中の平面図、図５（ａ）は図５（ｂ）のＢ−Ｂ線に沿った断面図である。
【図６】 図６（ｂ）はこの発明の実施の形態１の半導体装置の製造方法における製造途中の平面図、図６（ａ）は図６（ｂ）のＣ−Ｃ線に沿った断面図である。
【図７】 この発明の実施の形態１の半導体装置の製造方法における製造途中の断面図である。
【図８】 図８（ｂ）はこの発明の実施の形態１の半導体装置の製造方法における製造途中の平面図、図８（ａ）は図８（ｂ）のＤ−Ｄ線に沿った断面図である。
【図９】 図９（ｂ）はこの発明の実施の形態１の半導体装置の製造方法における製造途中の平面図、図９（ａ）は図９（ｂ）のＥ−Ｅ線に沿った断面図である。
【図１０】 図１０（ｂ）はこの発明の実施の形態１の半導体装置の製造方法における製造途中の平面図、図１０（ａ）は図１０（ｂ）のＦ−Ｆ線に沿った断面図である。
【図１１】 この発明の実施の形態２の半導体装置の製造方法における製造途中の断面図である。
【図１２】 この発明の実施の形態２の半導体装置の製造方法における製造途中の断面図である。
【図１３】 この発明の実施の形態２の半導体装置の製造方法における製造途中の断面図である。
【図１４】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図１５】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図１６】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図１７】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図１８】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図１９】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図２０】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図２１】 この発明の実施の形態３の半導体装置の製造方法における製造途中の断面図である。
【図２２】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２３】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２４】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２５】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２６】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２７】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２８】 この発明の実施の形態４の半導体装置の製造方法における製造途中の断面図である。
【図２９】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３０】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３１】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３２】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３３】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３４】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３５】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３６】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３７】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３８】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図３９】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図４０】 この発明の実施の形態５の半導体装置の製造方法における製造途中の断面図である。
【図４１】 この発明の実施の形態６の半導体装置の製造方法における製造途中の断面図である。
【図４２】 この発明の実施の形態６の半導体装置の製造方法における製造途中の断面図である。
【図４３】 この発明の実施の形態６の半導体装置の製造方法における製造途中の断面図である。
【図４４】 この発明の実施の形態７の半導体装置の製造方法における製造途中の断面図である。
【図４５】 図４４の要部拡大図である。
【図４６】 半導体装置の製造方法における別の例の製造途中の断面図である。
【図４７】 この発明の実施の形態８の電子機器の断面図である。
【図４８】 この発明の実施の形態９の電子機器の断面図である。
【図４９】 この発明の実施の形態１０の電子機器の断面図である。
【図５０】 この発明の実施の形態１１の電子機器の断面図である。
【図５１】 図５１（ａ）〜図５１（ｇ）はこの発明の実施の形態１２の半導体装置の製造方法の各工程を示す図である。
【図５２】 図５１の製造方法により製造された半導体装置の要部断面図である。
【図５３】 図５３（ａ）〜図５３（ｇ）はこの発明の実施の形態１３の半導体装置の製造方法の各工程を示す図である。
【図５４】 図５４（ａ）〜図５４（ｇ）はこの発明の実施の形態１４の半導体装置の製造方法の各工程を示す図である。
【図５５】 図５５（ａ）〜図５５（ｇ）はこの発明の実施の形態１５の半導体装置の製造方法の各工程を示す図である。
【図５６】 ウエハを用いた基板本体に貫通電極が設けられている様子を示す図である。
【図５７】 ＳＯＩウエハを用いた基板本体に貫通電極が設けられている様子を示す図である。
【図５８】 図５８（ａ）〜図５８（ｇ）はこの発明の実施の形態１６の半導体装置の製造方法の各工程を示す図である。
【図５９】 図５９（ａ）〜図５９（ｇ）はこの発明の実施の形態１７の半導体装置の製造方法の各工程を示す図である。
【図６０】 支持板基材がＳｉウエハで構成された場合での貫通電極が形成されたときの図である。
【図６１】 支持板基材が金属で構成された場合での貫通電極が形成されたときの図である。
【図６２】 図６２（ａ）〜図６２（ｇ）はこの発明の実施の形態１８の半導体装置の製造方法の各工程を示す図である。
【図６３】 従来の半導体装置の製造方法の各工程を示す図である。
【符号の説明】
１ 基板本体、２ 回路素子部、３ 第１の支持板、４，１５，２５ 第１の溝部、６,１７ 絶縁膜、７，１６ 孔、８ 金属配線パターン、９ 第２の溝部、１０ 貫通電極（突起電極）、１１ 接着材、１２ 第２の支持板、１３ プローブ、１４，１７ 絶縁層、２０ 支持板、２１ 穴部、２３ 第１の突起電極、２２ 第１の金属配線パターン、２４ 絶縁層、２７ 第２の金属配線パターン、２８ 第２の突起電極、３０ 導電部、３１ 受動素子、３２ 回路基板、３３ 第１の回路基板、３４ 第２の回路基板、３５，３６ 電子部品、４０ 回路基板、４１ コア、５０ 半導体基板、１００，２００，３００，３５０，４００，５００，６００，７００，８００，９００ 半導体装置、２１０，２４０，２６０ 基板本体、２１２，２７０ 支持板基材、２１１ 回路素子部、２１３ 孔、２１４ 中間膜、２１５ 絶縁膜、２１７ 支持板、 ２１８ 貫通絶縁膜、２１５ 絶縁膜、２２１，２３０ 支持板、２４１ 埋め込み酸化膜、２５１ 金属膜、２６１ 絶縁基材、２６２ ＳＯＩウエハ。
Claims (21)
- 表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面に支持板を貼り付ける工程と、
前記基板本体の回路素子部の周縁部あるいは回路素子部内の所定部分のどちらか少なくとも一方に前記支持板に達する第１の溝部を形成する工程と、
絶縁材料を用いて、前記回路素子部に形成された電極部を露出させるようにして前記回路形成面に絶縁膜を形成する工程と、
前記第１の溝部の前記絶縁膜に前記支持板が露出する孔を形成する工程と、
前記電極部から前記孔の少なくとも内壁の一部に達する金属配線パターンを形成する工程と、
前記孔の底面を所定量除去する工程と、
前記孔内に前記回路形成面から突出するように導電性材料を埋め込み貫通電極を形成する工程と、
前記回路素子部の周縁部に前記支持板に達する第２の溝部を形成する工程と、
前記支持板を除去して複数個の半導体装置に分離する工程と
を備えた半導体装置の製造方法。 - 前記第１の溝部を形成する工程において、前記第１の溝部は前記回路素子部の周縁部に形成し、前記第２の溝部を形成する工程において、前記第２の溝部は前記第１の溝部の内部に形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記基板本体に支持板を貼り付ける工程の前に、前記基板本体の裏面を所定量除去する工程をさらに有することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
- 前記第１の溝部を形成する工程において、前記第１の溝部はダイシングソーを用いて形成されることを特徴とする請求項１ないし請求項３の何れかに記載の半導体装置の製造方法。
- 前記第１の溝部を形成する工程において、前記第１の溝部はリアクティブイオンエッチングによって形成されることを特徴とする請求項１ないし請求項３の何れかに記載の半導体装置の製造方法。
- 前記絶縁膜を形成する工程において、前記絶縁材料は感光性ポリイミドあるいは感光性ガラスであり、前記孔を形成する工程において、孔は写真製版法（フォトリソグラフィー）により形成されることを特徴とする請求項１ないし請求項５の何れかに記載の半導体装置の製造方法。
- 前記第２の溝部を形成する工程において、前記第２の溝部はダイシングソーを用いて形成されることを特徴とする請求項１ないし請求項６の何れかに記載の半導体装置の製造方法。
- 前記貫通電極を形成する工程は、直径がほぼ３〜３０ｎｍの金属粒子を界面活性剤で覆い溶液中に分散した独立分散超微粒子を、スピン塗布して半導体基板の表面及び第１の溝部に形成した孔内部に被着して焼成した後、その焼成部の一部を削除して、孔内部に埋め込む金属部分を形成する工程であることを特徴とする請求項１ないし請求項７の何れかに記載の半導体装置の製造方法。
- 前記貫通電極を形成する工程において、前記孔内の導電性材料の埋め込みは、ガス中蒸着法により生成した金属超微粒子を、減圧室のステージ上に載置した半導体基板上で、孔に指向したノズルから吹き付けるガスデポジション法により行われることを特徴とする請求項１ないし請求項７の何れかに記載の半導体装置の製造方法。
- 前記支持板を貼り付ける工程において、前記支持板は金属板であり、前記孔の底面を所定量除去する工程において、前記孔の底面の所定量の除去は腐蝕液を用いたエッチング法で行われることを特徴とする請求項１ないし請求項９の何れかに記載の半導体装置の製造方法。
- 前記貫通電極を形成する工程において、前記孔内の金属の埋め込みは、前記支持板を陰極として電気めっきを用いて行われることを特徴とする請求項１０に記載の半導体装置の製造方法。
- 表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面に第１の支持板を貼り付ける工程と、
前記基板本体に前記第１の支持板に達する第１の溝部を形成する工程と、
絶縁材料を用いて、前記回路素子部に形成された電極部を露出させるようにして前記回路形成面に絶縁膜を形成する工程と、
前記第１の溝部の前記絶縁膜に前記支持板が露出する孔を形成する工程と、
前記電極部から前記孔の少なくとも内壁の一部に達する金属配線パターンを形成する工程と、
前記孔の底面を所定量除去する工程と、
前記孔内に前記回路形成面から突出するように導電性材料を埋め込み貫通電極を形成する工程と、
前記回路素子部の周縁部に前記支持板に達する第２の溝部を形成する工程と、
前記半導体基板の回路形成面側に第２の支持板を貼り付ける工程と、
前記第１の支持板を除去する工程と、
前記貫通電極に触針して回路素子部の回路機能を検査する工程と、
第２の支持板を除去することで、複数個の半導体装置に分離する工程と
を備えた半導体装置の製造方法。 - 前記第１の溝部を形成する工程において、前記第１の溝部を回路素子部の周縁部に形成し、前記第２の溝部を形成する工程において、前記第２の溝部を前記第１の溝部の内部に形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
- 前記貫通電極を形成する工程は、前記孔の底面を所定量除去した後に行われることを特徴とする請求項１ないし請求項１３の何れかに記載の半導体装置の製造方法。
- 前記孔を形成する工程において、前記孔は回路素子部間の前記第１の溝部内では第１の溝部に沿って二列に並んだ孔を形成し、前記第２の溝部を形成する工程において、前記二列の孔の間に前記第２の溝部を形成することを特徴とする請求項２ないし請求項１１、請求項１３および１４の何れかに記載の半導体装置の製造方法。
- 前記第１の溝部を形成する工程において、前記回路素子部間には二列に延びた第１の溝部をそれぞれ形成し、各第１の溝部内に一列に並んだ孔を形成し、前記第２の溝部を形成する工程において、前記二列に延びた前記第１の溝部の間に前記第２の溝部を形成することを特徴とする請求項２ないし請求項１１、請求項１３および１４の何れかに記載の半導体装置の製造方法。
- 前記支持板を貼り付ける工程は、前記半導体基板の裏面に前記支持板を陽極接合により貼り付けることを特徴とする請求項１ないし請求項１６の何れかに記載の半導体装置の製造方法。
- 前記支持板を貼り付ける工程は、前記基板本体の裏面と前記支持板との間は接着材料で接着され、接着後には硬化されて絶縁層となり、前記支持板の除去後には前記半導体基板の裏面に残留することを特徴とする請求項１ないし請求項１６の何れかに記載の半導体装置の製造方法。
- 前記支持板を前記半導体基板の裏面に貼り付ける前に、半導体基板の裏面に酸化膜を形成することを特徴とする請求項１ないし請求項１８の何れかに記載の半導体装置の製造方法。
- 前記第１の溝部を形成する工程において、前記回路素子部の内部に前記第１の溝部を設けることを特徴とする請求項５に記載の半導体装置の製造方法。
- 支持板に穴部を形成する工程と、
この穴部に電極材料を充填して第１の突起電極を形成する工程と、
前記支持板の所定位置に第１の突起電極と接続される第１の金属配線パターンを形成する工程と、
表面の回路形成面に所定機能を有する回路素子部を複数個形成した基板本体の裏面を接着材を用いて前記支持板上に貼り付ける工程と、
回路素子部間の基板本体の領域おいて前記第１の金属配線パターンの手前の前記接着材で形成された絶縁層にまで達する第１の溝部を形成し、基板本体を複数の半導体基板に分割する工程と、
絶縁材料を用いて、前記半導体基板の表面では前記回路素子部の電極部を除いて絶縁膜を形成し、また前記第１の溝部内の前記絶縁膜に支持板に達する孔を形成する工程と、
電極部から前記孔の少なくとも内壁の一部に達するように、第２の金属配線パターンを形成する工程と、
前記孔の底面の絶縁層を除去して第１の金属配線パターンを露出させる工程と、
前記孔に金属を埋め込み貫通電極を形成する工程と、
前記第２の金属配線パターンの所定箇所に第２の突起電極を設ける工程と、
前記第１の溝部に沿って前記支持板に達する第２の溝部を設ける工程と、
前記支持板を除去する工程と
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113368A JP4020367B2 (ja) | 2001-04-17 | 2002-04-16 | 半導体装置の製造方法 |
| US10/405,462 US6943056B2 (en) | 2002-04-16 | 2003-04-03 | Semiconductor device manufacturing method and electronic equipment using same |
| TW092107728A TWI223391B (en) | 2001-04-17 | 2003-04-04 | Semiconductor device manufacturing method and electronic equipment using same |
| DE10315780.8A DE10315780B4 (de) | 2002-04-16 | 2003-04-07 | Herstellungsverfahren für Halbleitervorrichtungen |
| KR1020030021750A KR100637287B1 (ko) | 2002-04-16 | 2003-04-07 | 반도체장치의 제조방법과 이것을 사용한 전자기기 |
| US11/207,898 US8093701B2 (en) | 2002-04-16 | 2005-08-22 | Semiconductor device manufacturing method and electronic equipment using same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001117828 | 2001-04-17 | ||
| JP2001-117828 | 2001-04-17 | ||
| JP2002113368A JP4020367B2 (ja) | 2001-04-17 | 2002-04-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007909A JP2003007909A (ja) | 2003-01-10 |
| JP4020367B2 true JP4020367B2 (ja) | 2007-12-12 |
Family
ID=26613682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002113368A Expired - Fee Related JP4020367B2 (ja) | 2001-04-17 | 2002-04-16 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4020367B2 (ja) |
| TW (1) | TWI223391B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3829736B2 (ja) * | 2002-02-28 | 2006-10-04 | 凸版印刷株式会社 | チップサイズパッケージの製造方法 |
| TWI272683B (en) * | 2004-05-24 | 2007-02-01 | Sanyo Electric Co | Semiconductor device and manufacturing method thereof |
| JP4773697B2 (ja) | 2004-06-30 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | Ｓｏｉ基板およびその製造方法ならびに半導体装置 |
| JP4795677B2 (ja) | 2004-12-02 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法 |
| JP5025922B2 (ja) * | 2005-06-30 | 2012-09-12 | オンセミコンダクター・トレーディング・リミテッド | 回路基板、回路基板の製造方法および半導体装置 |
| JP4743631B2 (ja) * | 2006-10-23 | 2011-08-10 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| EP2165362B1 (en) * | 2007-07-05 | 2012-02-08 | ÅAC Microtec AB | Low resistance through-wafer via |
| KR100887479B1 (ko) * | 2007-10-09 | 2009-03-10 | 주식회사 네패스 | 내균열성 반도체 패키지 및 그 제조 방법 |
| US8168458B2 (en) * | 2008-12-08 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices |
| JP2011151138A (ja) * | 2010-01-20 | 2011-08-04 | Panasonic Corp | 半導体装置の製造方法 |
| JP5609144B2 (ja) * | 2010-02-19 | 2014-10-22 | ソニー株式会社 | 半導体装置および貫通電極のテスト方法 |
| US8426946B2 (en) | 2010-06-28 | 2013-04-23 | Headway Technologies, Inc. | Laminated semiconductor substrate, laminated chip package and method of manufacturing the same |
| US8426948B2 (en) | 2010-08-02 | 2013-04-23 | Headway Technologies, Inc. | Laminated semiconductor wafer, laminated chip package and method of manufacturing the same |
| US8552534B2 (en) | 2011-11-01 | 2013-10-08 | Headway Technologies, Inc. | Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same |
| CN103187398B (zh) * | 2011-12-30 | 2015-12-16 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔检测结构及检测方法 |
-
2002
- 2002-04-16 JP JP2002113368A patent/JP4020367B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-04 TW TW092107728A patent/TWI223391B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003007909A (ja) | 2003-01-10 |
| TW200401400A (en) | 2004-01-16 |
| TWI223391B (en) | 2004-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943056B2 (en) | Semiconductor device manufacturing method and electronic equipment using same | |
| JP4694305B2 (ja) | 半導体ウエハの製造方法 | |
| JP4020367B2 (ja) | 半導体装置の製造方法 | |
| CN101609828B (zh) | 半导体器件以及半导体器件的制造方法 | |
| US6730997B2 (en) | Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layered thin film device | |
| KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI387065B (zh) | 電子裝置封裝件及其形成方法 | |
| US8110900B2 (en) | Manufacturing process of semiconductor device and semiconductor device | |
| JP4035034B2 (ja) | 半導体装置およびその製造方法 | |
| TWI251314B (en) | Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment | |
| US8759685B2 (en) | Wiring substrate and method of manufacturing the wiring substrate | |
| JP2014110337A (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
| US20200266172A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2003273155A (ja) | 半導体装置及びその製造方法 | |
| US20090095974A1 (en) | Semiconductor package and manufacturing method thereof | |
| US10651374B2 (en) | Semiconductor device, and method for manufacturing the same | |
| KR20050030148A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| CN111341678B (zh) | 一种不同厚度芯片嵌入的封装方法 | |
| EP1041620A2 (en) | Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device | |
| JP2005072489A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100636780B1 (ko) | 글래스 기판을 이용한 패키징 제조방법 및 그 방법으로제조된 패키징 기판 | |
| JP7056910B2 (ja) | 半導体装置およびその製造方法 | |
| JP3687436B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040608 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041027 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070921 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |