[go: up one dir, main page]

JP4652179B2 - 配線回路基板 - Google Patents

配線回路基板 Download PDF

Info

Publication number
JP4652179B2
JP4652179B2 JP2005257071A JP2005257071A JP4652179B2 JP 4652179 B2 JP4652179 B2 JP 4652179B2 JP 2005257071 A JP2005257071 A JP 2005257071A JP 2005257071 A JP2005257071 A JP 2005257071A JP 4652179 B2 JP4652179 B2 JP 4652179B2
Authority
JP
Japan
Prior art keywords
metal oxide
sputtering
layer
conductor pattern
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005257071A
Other languages
English (en)
Other versions
JP2007073643A (ja
Inventor
淳 石井
靖人 船田
恭也 大薮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2005257071A priority Critical patent/JP4652179B2/ja
Priority to EP06017548A priority patent/EP1761120A1/en
Priority to CN2006101516821A priority patent/CN1929715B/zh
Priority to US11/514,963 priority patent/US7586046B2/en
Publication of JP2007073643A publication Critical patent/JP2007073643A/ja
Application granted granted Critical
Publication of JP4652179B2 publication Critical patent/JP4652179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、配線回路基板、詳しくは、フレキシブル配線回路基板や回路付サスペンション基板などの配線回路基板に関する。
フレキシブル配線回路基板や回路付サスペンション基板などの配線回路基板では、例えば、ポリイミド樹脂などからなるベース絶縁層と、そのベース絶縁層上に形成される、銅箔などからなる導体層と、ベース絶縁層の上に、その導体層を被覆するポリイミド樹脂などからなるカバー絶縁層とを備えている。そして、このような配線回路基板は、各種の電気機器や電子機器の分野において、広く用いられている。
このような配線回路基板において、銅導体層の表面に、無電解ニッケルめっきにより、ニッケル薄膜を形成して、銅導体層の表面を被覆して保護することが提案されている(例えば、特許文献1参照。)。
特許文献1に記載されるニッケル薄膜は、銅導体層の表面を被覆することにより、銅導体層を形成する銅(金属)がカバー絶縁層に拡散することを防止するバリア層として作用しており、銅導体層の劣化や銅導体層間の短絡を防止している。
特開平10−12983号公報
しかし、特許文献1に記載されるニッケル薄膜は、無電解ニッケルめっきにより形成されているため、均一な厚みで形成することが困難な場合がある。そうすると、ニッケル薄膜において、厚みが薄い部分では、バリア層としての作用が不十分となり、やはり、銅導体層の劣化や銅導体層間の短絡を生じるおそれがある。
本発明の目的は、導体パターンの劣化や導体パターン間の短絡を有効に防止することのできる、配線回路基板を提供することにある。
上記目的を達成するために、本発明の配線回路基板は、ベース絶縁層と、前記ベース絶縁層の上に、形成される導体パターンと、前記導体パターンを被覆するように、スパッタリングにより形成され、酸化クロム層を有する、厚みが5〜300nmである酸化金属層と、前記ベース絶縁層の上に形成され、前記酸化金属層により被覆される前記導体パターンを被覆するカバー絶縁層とを備えていることを特徴としている。
また、本発明の配線回路基板は、前記酸化金属層の表面抵抗値が、1012Ω/□以上であることが好適である。
本発明の配線回路基板によれば、酸化金属層がスパッタリングにより形成されているので、酸化金属層を均一な厚みで形成することができる。そのため、酸化金属層が、導体パターンに対するバリア層として十分に作用して、導体パターンの劣化や導体パターン間の短絡を有効に防止することができる。
図1は、本発明の配線回路基板の一実施形態としての回路付サスペンション基板の断面図である。
図1において、この回路付サスペンション基板1は、ハードディスクドライブに搭載される回路付サスペンション基板であって、金属支持基板2と、金属支持基板2の上に形成されるベース絶縁層3と、ベース絶縁層3の上に形成される導体パターン4と、導体パターンを被覆する酸化金属層5と、ベース絶縁層3の上に形成され、酸化金属層5により被覆される導体パターン4を被覆するカバー絶縁層6とを備えている。
金属支持基板2は、平板状をなし、金属箔や金属薄板から形成されている。金属支持基板2を形成する金属としては、例えば、ステンレス、42アロイ、アルミニウム、銅−ベリリウム、りん青銅などが用いられ、好ましくは、ステンレスが用いられる。また、その厚みは、例えば、5〜100μmである。
ベース絶縁層3は、金属支持基板2の上に形成されている。ベース絶縁層3を形成する絶縁体としては、配線回路基板の絶縁体として通常用いられる、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの合成樹脂が用いられる。これらのうち、ポリイミド樹脂が好ましく用いられる。また、その厚みは、例えば、5〜50μm、好ましくは、10〜30μmである。
導体パターン4は、ベース絶縁層3の上に、互いに間隔を隔てた複数の配線から形成されている。導体パターン4を形成する導体としては、配線回路基板の導体として通常用いられる、例えば、銅、ニッケル、金、はんだ、またはそれらの合金などの金属が用いられる。これらのうち、銅が好ましく用いられる。また、その厚みは、例えば、3〜50μm、好ましくは、5〜20μmである。
なお、導体パターン4が、アディティブ法により形成される場合には、ベース絶縁層3と導体パターン4との間には、金属薄膜11が介在される。金属薄膜11を形成する金属は、クロムや銅などが好ましく用いられる。
酸化金属層5は、導体パターン4の表面(上面および両側面)を被覆するように形成されている。また、酸化金属層5は、導体パターン4から露出するベース絶縁層3の表面をも導体パターン4から連続して被覆するように形成されている。すなわち、酸化金属層5は、導体パターン4とカバー絶縁層6との間、および、ベース絶縁層3とカバー絶縁層6との間に介在するように、形成されている。
酸化金属層5は、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの金属酸化物から形成される。好ましくは、酸化クロムから形成される。酸化クロムは、高温高湿下においても変化の少ない、安定した表面抵抗値を有する酸化金属層5を形成することができる。
なお、酸化金属層5における金属の酸化度合いは、後述する酸化金属層5の形成方法によっても異なるが、厚み方向において均一に酸化されていてもよく、また、最表面の酸化度合いが最も高く、その最表面から厚み方向内方へいくに従って、酸化度合いが低下していてもよい。
カバー絶縁層6は、酸化金属層5により被覆される導体パターン4を被覆するように、ベース絶縁層3の上に形成されている。カバー絶縁層6を形成する絶縁体としては、上記したベース絶縁層3と同様の絶縁体が用いられ、好ましくは、ポリイミド樹脂が用いられる。また、その厚みは、例えば、5〜50μm、好ましくは、10〜30μmである。
そして、このような回路付サスペンション基板1は、例えば、図2および図3に示す方法よって製造することができる。
まず、図2(a)に示すように、金属支持基板2を用意する。
次いで、図2(b)に示すように、金属支持基板2の上に、ベース絶縁層3を形成する。
ベース絶縁層3の形成は、上記した合成樹脂を含有する樹脂溶液を、金属支持基板2の上に塗布し、乾燥後に加熱硬化させることにより、形成する。
樹脂溶液の塗布は、ドクターブレード法、スピンコート法などの公知の方法が用いられる。
なお、樹脂溶液に、公知の感光剤を配合すれば、樹脂溶液を金属支持基板2の上に塗布した後に、露光および現像することにより、ベース絶縁層3をパターンとして形成することもできる。
なお、ベース絶縁層3は、予め加工された合成樹脂のドライフィルムを、金属支持基板2の上に、必要により接着剤層を介して貼着することにより、形成することもできる。
次いで、ベース絶縁層3の上に、導体パターン4を形成する。
導体パターン4の形成は、特に制限されることなく、ベース絶縁層3の表面に、導体パターン4を、例えば、サブトラクティブ法、アディティブ法などの公知のパターンニング法によって、形成する。
サブトラクティブ法では、まず、ベース絶縁層3の表面の全面に、必要により接着剤層を介して導体層を積層し、次いで、この導体層の上に、導体パターン4に対応するエッチングレジストを形成し、このエッチングレジストをレジストとして、導体層をエッチングして、その後に、エッチングレジストを除去する。
また、アディティブ法では、まず、ベース絶縁層3の表面に、種膜(下地)となる金属薄膜を形成した後、この金属薄膜の表面に、導体パターン4の反転パターンでめっきレジストを形成する。次いで、めっきレジストから露出する金属薄膜の表面に、めっきにより、導体パターン4を形成する。その後、めっきレジストを除去して、導体パターン4に対向する部分以外の金属薄膜を除去する。
これらのパターンニング法において、導体パターン4を微細化して、高密度配線を実現するためには、好ましくは、アディティブ法が用いられる。
すなわち、アディティブ法では、まず、図2(c)に示すように、ベース絶縁層3の表面の全面に、種膜(下地)となる金属薄膜11を形成する。金属薄膜11の形成は、真空蒸着法、好ましくは、スパッタ蒸着法が用いられる。
より具体的には、例えば、ベース絶縁層3の表面の全面に、クロム薄膜と銅薄膜とをスパッタ蒸着法によって、順次形成する。なお、金属薄膜11の形成においては、例えば、クロム薄膜の厚みが、100〜600Å、銅薄膜の厚みが、500〜2000Åとなるように設定する。
次いで、図2(d)に示すように、金属薄膜11の上に、めっきレジスト12を形成する。めっきレジスト12は、例えば、ドライフィルムレジストなどを用いて、露光および現像する公知の方法により、導体パターン4と反転するレジストパターンとして形成する。
次いで、図2(e)に示すように、めっきレジスト12から露出する金属薄膜11の上に、導体パターン4を形成する。導体パターン4を形成するには、電解めっき、好ましくは、電解銅めっきが用いられる。
次いで、図3(f)に示すように、めっきレジスト12を、例えば、化学エッチング(ウェットエッチング)などの公知のエッチング法または剥離によって除去する。
次いで、図3(g)に示すように、導体パターン4から露出する金属薄膜11(つまり、めっきレジスト12が形成されている部分の金属薄膜11)を、同じく、化学エッチング(ウェットエッチング)など公知のエッチング法により除去する。

次いで、図3(h)に示すように、導体パターン4の表面およびベース絶縁層3の表面に、スパッタリングにより酸化金属層5を形成する。
酸化金属層5のスパッタリングによる形成は、特に制限されないが、例えば、金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。
金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法では、まず、導体パターン4の表面と、導体パターン4から露出するベース絶縁層3の表面とに、金属をターゲットとしてスパッタリングする。
スパッタリングは、例えば、図4に示すスパッタリング装置が用いられる。すなわち、図4において、このスパッタリング装置では、真空チャンバー21内に、ターゲット22およびアース電極23が互いに間隔を隔てて対向配置されている。ターゲット22には、電源24が接続されるとともに、プラズマエミッションモニター25が、ターゲット22に対してプラズマ発光可能に配置されている。なお、電源24には、特に制限されず、パルス電源、直流電源(DC)、交流電源(RF)などが用いられる。
また、アース電極23は、接地されるとともに、その表面に基板26が設置されている。(ここで、基板26は、図3(g)に示す製造途中の回路付サスペンション基板1であって、導体パターン4側が、ターゲット22と対向する状態で設置されている。)
ターゲット22には、例えば、クロム、ニッケル、銅、チタン、アルミニウム、タンタル、鉛、亜鉛、ジルコニウム、ガリウム、インジウムおよびこれらの合金などが用いられる。好ましくは、クロムが用いられる。
そして、真空チャンバー21内に、アルゴンなどの不活性ガスを導入ガスとして導入し、電源24から電力を印加して、プラズマエミッションモニター25にて、プラズマの発光強度を一定に保持しながら、ターゲット22を所定時間スパッタリングする。これによって、導体パターン4の表面およびベース絶縁層3の表面に連続して、スパッタリング皮膜が形成される。
なお、このような金属をターゲットとするスパッタリングのスパッタリング条件の一例を下記に示す。
(スパッタリング条件1)
到達真空度:1.33×10−5〜1.33×10−2Pa
導入ガス流量(アルゴン):1.2×10−3〜4×10−3/h
動作圧(導入ガス導入後の真空度):1.33×10−2〜1.33Pa
アース電極温度:10〜100℃
電力:100〜2000W
スパッタリング時間:1秒〜15分
(スパッタリング条件2)
到達真空度:1.33×10−5〜1.33×10−2Pa
導入ガス流量(アルゴン):1.2×10−3〜4×10−3/h
動作圧(導入ガス導入後の真空度):1.33×10−2〜1.33Pa
アース電極温度:10〜100℃
電力:10〜130W
スパッタリング時間:1秒〜15分
なお、このようなスパッタリングは、より具体的には、直流スパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法あるいはこれらの複合化法などの公知のスパッタリング法が適宜選択される。
次いで、スパッタリング皮膜を、必要に応じて、加熱により酸化するには、特に制限されず、例えば、加熱炉などを用いて、大気中で加熱する。加熱温度は、スパッタリング条件1の場合、例えば、280〜310℃、好ましくは、約300℃、スパッタリング条件2の場合、例えば、110〜140℃、好ましくは、約125℃である。加熱時間は、スパッタリング条件1の場合およびスパッタリング条件2の場合ともに、例えば、1分〜12時間である。これによって、図3(h)に示すように、導体パターン4の表面およびベース絶縁層3の表面に連続して、酸化金属層5が形成される。
また、スパッタリング皮膜が、大気暴露下で自然酸化する場合には、特に加熱しなくてもよく、また、そのような場合でも、安定な酸化金属層を形成するために、加熱してもよい。
なお、この酸化金属層は、最表面の酸化度合いが最も高く、その最表面から厚み方向内方へいくに従って、酸化度合いが低下するように酸化されている。
このようにして形成される酸化金属層5の厚みは、例えば、スパッタリング条件1の場合およびスパッタリング条件2の場合ともに、5〜100nmである。
反応性スパッタリングする方法では、上記した図4に示すスパッタリング装置において、真空チャンバー21内に酸素を含む導入ガスを導入する以外は、上記のスパッタリング法と同様の方法が用いられる。
より具体的には、ターゲット22として、上記したスパッタリング皮膜を形成するための金属と同様の金属を用いて、基板26として、導体パターン4側がターゲット22と対向するように、図3(g)に示す製造途中の回路付サスペンション基板金属薄膜11を配置する。
そして、真空チャンバー21内に、酸素を必須としてアルゴンや窒素が任意の割合で混合された反応性ガス(例えば、Ar/O2混合ガス)を導入ガスとして導入し、電源24から電力を印加して、プラズマエミッションモニター25にて、プラズマの発光強度を一定に保持しながら、ターゲット22を所定時間スパッタリングする。
これによって、図3(h)に示すように、導体パターン4の表面およびベース絶縁層3の表面に連続して、酸化金属層5が形成される。なお、この酸化金属層5は、厚み方向において均一に酸化されている。
なお、このような反応性スパッタリングのスパッタリング条件の一例を下記に示す。
到達真空度:1.33×10−5〜1.33×10−2Pa
導入ガス流量(アルゴン) Ar:1.2×10−3〜4×10−3/h
導入ガス流量(酸素) O:6×10−5〜30×10−5/h
動作圧(導入ガス導入後の真空度):1.33×10−2〜1.33Pa
アース電極温度:10〜100℃
電力:10〜2000W
スパッタリング時間:1秒〜15分
このようにして形成される酸化金属層5の厚みは、例えば、5〜200nmである。
酸化金属をターゲットとしてスパッタリングする方法では、上記した図4に示すスパッタリング装置において、酸化金属をターゲット22とし、かつ、電源24として交流電源が用いられる以外は、上記のスパッタリング法と同様の方法を用いることができる。ターゲット22となる酸化金属としては、例えば、酸化クロム、酸化ジルコニウム、酸化ケイ素、酸化錫、酸化チタン、酸化マグネシウム、酸化アルミニウムなどの金属酸化物が用いられる。好ましくは、酸化クロムが用いられる。
より具体的には、ターゲット22として、上記した酸化金属を用いて、基板26として、導体パターン4側がターゲット22と対向するように、図3(g)に示す製造途中の回路付サスペンション基板1を配置する。
そして、真空チャンバー21内に、アルゴンなどの不活性ガスを導入ガスとして導入し、電源24から電力を印加して、プラズマエミッションモニター25にて、プラズマの発光強度を一定に保持しながら、ターゲット22を所定時間スパッタリングする。これによって、図3(h)に示すように、導体パターン4の表面およびベース絶縁層3の表面に連続して、酸化金属層5が形成される。なお、この酸化金属層5は、厚み方向において均一に酸化されている。
なお、このような酸化金属をターゲットとするスパッタリングのスパッタリング条件の一例を下記に示す。
到達真空度:1.33×10−5〜1.33×10−2Pa
導入ガス流量(アルゴン):1.2×10−3〜4×10−3/h
動作圧(導入ガス導入後の真空度):1.33×10−2〜1.33Pa
アース電極温度:10〜100℃
電力:10〜2000W
スパッタリング時間:1秒〜15分
このようにして形成される酸化金属層5の厚みは、5〜300nmである。 また、上記により酸化金属層5は、その表面抵抗値が、好ましくは、1012Ω/□以上、さらに好ましくは、1×1013Ω/□以上、通常、1×1015Ω/□以下である。
次いで、図3(i)に示すように、ベース絶縁層3の上に、酸化金属層5で被覆された導体パターン4を被覆するように、カバー絶縁層6を形成して、回路付サスペンション基板1を得る。
カバー絶縁層6の形成は、上記した合成樹脂を含有する樹脂溶液を、ベース絶縁層3の上(具体的には、ベース絶縁層3の表面に形成される酸化金属層5の上)に、酸化金属層5で被覆された導体パターン4を被覆するように、上記と同様の方法で塗布し、加熱硬化させることにより形成する。なお、樹脂溶液に、公知の感光剤を配合すれば、樹脂溶液をベース絶縁層3の上に、酸化金属層5で被覆された導体パターン4を被覆するように、塗布した後に、露光および現像することにより、カバー絶縁層6をパターンとして形成することもできる。
そして、この回路付サスペンション基板1によれば、酸化金属層5がスパッタリングにより形成されているので、酸化金属層5を均一な厚みで形成することができる。そのため、酸化金属層5が、導体パターン4に対するバリア層として十分に作用して、導体パターン4を形成する金属がカバー絶縁層6に拡散することを防止することができる。その結果、導体パターン4の劣化や導体パターン4間の短絡を有効に防止することができる。
なお、以上の説明では、本発明の配線回路基板を、回路付サスペンション基板1を例示して説明したが、本発明の配線回路基板には、片面フレキシブル配線回路基板、両面フレキシブル配線回路基板、さらには、多層フレキシブル配線回路基板などが含まれる。
例えば、片面フレキシブル配線回路基板31は、図5に示すように、ベース絶縁層3と、ベース絶縁層3の上に形成される導体パターン4と、導体パターン4の表面およびベース絶縁層3の表面に、スパッタリングにより形成される酸化金属層5と、ベース絶縁層3の上に形成され、酸化金属層5により被覆される導体パターン4を被覆するカバー絶縁層6とを備えている。
また、上記の説明では、導体パターン4の表面およびベース絶縁層3の表面に、酸化金属層5を形成したが、導体パターン4の表面のみに、酸化金属層5を形成してもよい。
以下に実施例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例に限
定されない。
実施例1
厚み25μmのステンレス箔からなる金属支持基板を用意して(図2(a)参照)、金属支持基板の上に、感光性ポリイミド樹脂前駆体の樹脂溶液を塗布し、乾燥後に加熱硬化させて、露光および現像することにより、金属支持基板の上に、厚み10μmのポリイミド樹脂からなるベース絶縁層を形成した(図2(b)参照)。
次いで、このベース絶縁層の表面の全面に、スパッタ蒸着法により、クロム薄膜および銅薄膜を順次形成することにより、厚み2000Åの金属薄膜を形成した(図2(c)参照)。
次いで、金属薄膜の上に、ドライフィルムレジストを用いて、露光および現像することにより、導体パターンと反転するレジストパターンを形成した(図2(d)参照)。
次いで、電解銅めっきすることにより、めっきレジストから露出する金属薄膜11の上に、厚み10μmの導体パターンを形成した(図2(e)参照)。
次いで、めっきレジストを化学エッチングによって除去し(図3(f)参照)、続いて、導体パターンから露出する金属薄膜を、同じく、化学エッチングにより除去した(図3(g)参照)。
次いで、金属をターゲットとしてスパッタリングした後、加熱により酸化することにより、導体パターンの表面およびベース絶縁層の表面に、酸化金属層を形成した。
なお、スパッタリングは、上記と同様の方法において、下記の条件で実施した。
ターゲット:クロム
到達真空度:1.33×10−4Pa
導入ガス流量(アルゴン):2×10−3/h
動作圧:0.13Pa
アース電極温度:60℃
電力:DC150W
スパッタリング時間:5秒
次いで、300℃、12時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロム層からなる酸化金属層を形成した(図3(h)参照)。この酸化金属層の厚みは、8nmであった。
なお、酸化金属層が形成されていることはESCAにて確認した。また、この酸化金属
層の表面抵抗値を、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MC
P−HT450)を用いて、温度25℃、湿度15%で測定したところ、2.1×1012Ω/□であった。
次いで、ベース絶縁層の表面および導体パターンの表面に、感光性ポリイミド樹脂前駆体の樹脂溶液を塗布し、乾燥後に加熱硬化させて、露光および現像することにより、厚み5μmのポリイミド樹脂からなるベース絶縁層を形成して、回路付サスペンション基板を得た(図3(i)参照)。
実施例2
実施例1における酸化金属層の形成において、スパッタリング条件およびスパッタリング後の加熱酸化条件を下記で実施した以外は、実施例1と同様に操作して、回路付サスペンション基板を得た。
ターゲット:クロム
到達真空度:1.33×10−4Pa
導入ガス流量(アルゴン):2×10−3/h
動作圧:0.13Pa
アース電極温度:60℃
電力:DC120W
スパッタリング時間:5秒
スパッタリング後の加熱温度:125℃
スパッタリング後の加熱時間:12時間
得られた酸化金属層の厚みは、6nmであった。
なお、酸化金属層の形成後、この酸化金属層の表面抵抗値を、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MCP−HT450)を用いて、温度25℃、湿度15%で測定したところ、8.8×1012Ω/□であった。
実施例3
実施例1における酸化金属層の形成において、スパッタリングを下記の条件で実施し、かつ、加熱後に酸化しなかった以外は、実施例1と同様に操作して、回路付サスペンション基板を得た。
ターゲット:クロム
到達真空度:1.33×10−4Pa
導入ガス流量(アルゴン):2×10−3/h
導入ガス流量(酸素):1×10−4/h
動作圧:0.13Pa
アース電極温度:60℃
電力:DC300W
スパッタリング時間:15秒
得られた酸化金属層の厚みは、20nmであった。
なお、酸化金属層の形成後、この酸化金属層の表面抵抗値を、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MCP−HT450)を用いて、温度25℃、湿度15%で測定したところ、1.0×1013Ω/□であった。
実施例4
実施例1における酸化金属層の形成において、スパッタリングを下記の条件で実施し、かつ、加熱後に酸化しなかった以外は、実施例1と同様に操作して、回路付サスペンション基板を得た。
ターゲット:酸化クロム
到達真空度:1.33×10−4Pa
導入ガス流量(アルゴン):2×10−3/h
動作圧:0.13Pa
アース電極温度:60℃
電力:RF400W
スパッタリング時間:40秒
得られた酸化金属層の厚みは、300nmであった。
なお、酸化金属層の形成後、この酸化金属層の表面抵抗値を、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MCP−HT450)を用いて、温度25℃、湿度15%で測定したところ、1.1×1013Ω/□であった。
本発明の配線回路基板の一実施形態としての回路付サスペンション基板の断面図である。 図1に示す回路付サスペンション基板の製造工程図であって、(a)は、金属支持基板を用意する工程、(b)は、金属支持基板の上に、ベース絶縁層を形成する工程、(c)は、ベース絶縁層の表面の全面に、金属薄膜を形成する工程、(d)は、金属薄膜の上に、めっきレジストを形成する工程、(e)は、めっきレジストから露出する金属薄膜の上に、導体パターンを形成する工程を示す。 図2に続いて、回路付サスペンション基板の製造工程図であって(f)は、めっきレジストを除去する工程、(g)は、導体パターンから露出する金属薄膜を、除去する工程、(h)は、スパッタリングにより酸化金属層を形成する工程、(i)は、導体パターンの表面およびベース絶縁層の表面に形成された酸化金属層の上に、カバー絶縁層を形成する工程を示す。 スパッタリング装置の一実施形態を示す概略構成図である。 本発明の配線回路基板の他の実施形態としての片面フレキシブル配線回路基板の断面図である。
符号の説明
1 回路付サスペンション基板
3 ベース絶縁層
4 導体パターン
5 酸化金属層
6 カバー絶縁層
31 片面フレキシブル配線回路基板

Claims (2)

  1. ベース絶縁層と、
    前記ベース絶縁層の上に形成される導体パターンと、
    前記導体パターンを被覆するように、スパッタリングにより形成され、酸化クロム層を有する、厚みが5〜300nmである酸化金属層と、
    前記ベース絶縁層の上に形成され、前記酸化金属層により被覆される前記導体パターンを被覆するカバー絶縁層と
    を備えていることを特徴とする、配線回路基板。
  2. 前記酸化金属層の表面抵抗値が、1012Ω/□以上であることを特徴とする、請求項1に記載の配線回路基板。
JP2005257071A 2005-09-05 2005-09-05 配線回路基板 Active JP4652179B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005257071A JP4652179B2 (ja) 2005-09-05 2005-09-05 配線回路基板
EP06017548A EP1761120A1 (en) 2005-09-05 2006-08-23 Wired circuit board
CN2006101516821A CN1929715B (zh) 2005-09-05 2006-09-04 配线电路基板
US11/514,963 US7586046B2 (en) 2005-09-05 2006-09-05 Wired circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005257071A JP4652179B2 (ja) 2005-09-05 2005-09-05 配線回路基板

Publications (2)

Publication Number Publication Date
JP2007073643A JP2007073643A (ja) 2007-03-22
JP4652179B2 true JP4652179B2 (ja) 2011-03-16

Family

ID=37433638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005257071A Active JP4652179B2 (ja) 2005-09-05 2005-09-05 配線回路基板

Country Status (4)

Country Link
US (1) US7586046B2 (ja)
EP (1) EP1761120A1 (ja)
JP (1) JP4652179B2 (ja)
CN (1) CN1929715B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320083B1 (en) 2007-12-06 2012-11-27 Magnecomp Corporation Electrical interconnect with improved corrosion resistance for a disk drive head suspension
JP5227753B2 (ja) * 2008-02-12 2013-07-03 日東電工株式会社 配線回路基板の製造方法
JP5175779B2 (ja) * 2008-04-18 2013-04-03 日東電工株式会社 配線回路基板の製造方法
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN103249263A (zh) * 2012-02-07 2013-08-14 景硕科技股份有限公司 线路积层板的线路结构的制作方法
JP6867905B2 (ja) * 2017-07-18 2021-05-12 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166873A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5145276A (en) * 1974-10-17 1976-04-17 Taiyo Yuden Kk Denkikairobuhinno seizohoho
DE3407784A1 (de) 1984-03-02 1985-09-12 Brown, Boveri & Cie Ag, 6800 Mannheim Duennschichthybridschaltung
US4657778A (en) * 1984-08-01 1987-04-14 Moran Peter L Multilayer systems and their method of production
US5059242A (en) * 1990-04-27 1991-10-22 Firmstone Michael G Seed layer compositions containing organogold and organosilver compounds
US5126016A (en) * 1991-02-01 1992-06-30 International Business Machines Corporation Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
JPH05129760A (ja) * 1991-11-06 1993-05-25 Fujitsu Ltd 導体パターンの形成方法
JPH05259591A (ja) * 1992-03-10 1993-10-08 Mitsui Toatsu Chem Inc フレキシブル基板
CN1090200C (zh) * 1996-02-13 2002-09-04 日东电工株式会社 电路基片,形成电路的支承基片及其生产方法
SG52916A1 (en) * 1996-02-13 1998-09-28 Nitto Denko Corp Circuit substrate circuit-formed suspension substrate and production method thereof
JPH1012983A (ja) * 1996-02-13 1998-01-16 Nitto Denko Corp 回路基板、回路付きサスペンション基板及びそれらの製造方法
US6900967B1 (en) 2000-02-24 2005-05-31 Magnecomp Corporation Trace flexure suspension with differential insulator and trace structures for locally tailoring impedance
US6316734B1 (en) 2000-03-07 2001-11-13 3M Innovative Properties Company Flexible circuits with static discharge protection and process for manufacture
US6459043B1 (en) * 2001-03-29 2002-10-01 3M Innovative Properties Company Flexible circuit with electrostatic damage limiting feature and method of manufacture
US6995954B1 (en) * 2001-07-13 2006-02-07 Magnecomp Corporation ESD protected suspension interconnect
JP3964822B2 (ja) * 2003-05-07 2007-08-22 日東電工株式会社 回路付サスペンション基板の製造方法
US7142395B2 (en) * 2004-05-14 2006-11-28 Hutchinson Technology Incorporated Method for making noble metal conductive leads for suspension assemblies

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166873A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法

Also Published As

Publication number Publication date
EP1761120A1 (en) 2007-03-07
US7586046B2 (en) 2009-09-08
CN1929715A (zh) 2007-03-14
US20070051534A1 (en) 2007-03-08
JP2007073643A (ja) 2007-03-22
CN1929715B (zh) 2010-05-19

Similar Documents

Publication Publication Date Title
JP3964822B2 (ja) 回路付サスペンション基板の製造方法
JP4790447B2 (ja) 回路付サスペンション基板
CN1874651B (zh) 布线电路基板及其制造方法
JP3631992B2 (ja) 配線回路基板
JP3570802B2 (ja) 銅薄膜基板及びプリント配線板
JPH08330728A (ja) フレキシブルプリント配線用基板
US7586046B2 (en) Wired circuit board
KR20240023561A (ko) 플렉시블 기판
JP2006156547A (ja) 配線回路基板およびその製造方法
JP4347776B2 (ja) 配線回路基板
JP3556178B2 (ja) フレキシブル銅張板及びその製造方法
US7982136B2 (en) Wired circuit board and producing method thereof
JP2004082444A (ja) 金属層付き樹脂体および配線体
JP4629067B2 (ja) 配線回路基板の製造方法
JP2004014975A (ja) 金属箔付フレキシブル回路基板
JP4752357B2 (ja) 積層板の製造方法およびプリント配線基板の製造方法
JP4845514B2 (ja) 配線回路基板およびその製造方法
JP2007217778A (ja) プラズマ処理法、銅張積層板の製造法、プリント配線基板の製造法、銅張積層板、プリント配線基板
JP2006134421A (ja) 配線回路基板
JP2008109147A (ja) 配線回路基板
JPH05283848A (ja) フレキシブルプリント配線板
JP2006196483A (ja) 配線基板及びその製造方法
JP2006253546A (ja) フレキシブル金属箔ポリイミド基板
JP2012182178A (ja) フレキシブル基板およびその製造方法並びにフレキシブル回路基板
JP2011176034A (ja) フレキシブルプリント基板の製造方法とエッチング処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101215

R150 Certificate of patent or registration of utility model

Ref document number: 4652179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20161224

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250