JP4407127B2 - Ｓｏｉウエーハの製造方法 - Google Patents
Ｓｏｉウエーハの製造方法 Download PDFInfo
- Publication number
- JP4407127B2 JP4407127B2 JP2003004833A JP2003004833A JP4407127B2 JP 4407127 B2 JP4407127 B2 JP 4407127B2 JP 2003004833 A JP2003004833 A JP 2003004833A JP 2003004833 A JP2003004833 A JP 2003004833A JP 4407127 B2 JP4407127 B2 JP 4407127B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxide film
- thickness
- soi
- buried oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000010410 layer Substances 0.000 claims description 83
- 238000010438 heat treatment Methods 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 43
- 238000005468 ion implantation Methods 0.000 claims description 31
- 239000007789 gas Substances 0.000 claims description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- -1 hydrogen ions Chemical class 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 202
- 239000010408 film Substances 0.000 description 145
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 238000005498 polishing Methods 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 10
- 238000000926 separation method Methods 0.000 description 8
- 230000032798 delamination Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000007872 degassing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁体上にシリコン層が形成されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎｉｎｓｕｌａｔｏｒ）構造を有するＳＯＩウエーハを製造する方法及びその方法で製造されたＳＯＩウエーハに関する。
【０００２】
【従来の技術】
近年、絶縁体上にシリコン層（ＳＯＩ層）が形成されたＳＯＩ構造を有するＳＯＩウエーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能ＬＳＩ用ウエーハとして特に注目されている。
【０００３】
このＳＯＩウエーハの代表的な製造方法として、シリコンウエーハに酸素イオンを高濃度で打ち込んだ後に高温で熱処理を行ってウエーハ内に酸化膜を形成するＳＩＭＯＸ法や、貼り合わせ法と呼ばれる方法等がある。貼り合わせ法とは、ＳＯＩ層を形成するボンドウエーハと支持基板となるベースウエーハのうちの少なくとも一方に酸化膜を形成し、その酸化膜を介してボンドウエーハとベースウエーハとを貼り合わせた後ボンドウエーハを薄膜化することによって、絶縁体である埋め込み酸化膜上にＳＯＩ層が形成されたＳＯＩウエーハを製造する方法である。
【０００４】
この貼り合わせ法を利用したＳＯＩウエーハの製造方法には、研削研磨法、ＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法、イオン注入剥離法（スマートカット（登録商標）法とも呼ばれる。特許文献１参照）、ＥＬＴＲＡＮ法等が知られている（非特許文献１参照）。
【０００５】
ここで、イオン注入剥離法について、図２を参照しながら説明する。先ず、ベースウエーハ１１とボンドウエーハ１２の二枚のシリコンウエーハを準備する（工程（ａ’））。次に、これらのうちの少なくとも一方のウエーハ（この場合、ボンドウエーハ）に酸化膜１３を形成した後（工程（ｂ’））、ボンドウエーハ１２に水素イオンまたは希ガスイオンを注入してボンドウエーハ１２の内部にイオン注入層１４を形成する（工程（ｃ’））。そして、ボンドウエーハ１２のイオンを注入した方の面を酸化膜１３を介してベースウエーハ１１と貼り合わせた後（工程（ｄ’））、剥離熱処理を加えてイオン注入層１４を劈開面（剥離面）としてボンドウエーハ１２を剥離することで薄膜化し（工程（ｅ’））、その後、さらにウエーハ同士の結合を強固にするための結合熱処理や研磨代の極めて少ないタッチポリッシュと呼ばれる鏡面研磨等を施すことによってＳＯＩウエーハ１６を製造することができる（工程（ｆ’））。
【０００６】
しかしながら、ＳＯＩウエーハを製造する際に、上記のように機械加工の要素を含む鏡面研磨を最終段階に行ってしまうと、研磨の取り代が均一でないために、イオン注入・剥離によって達成されたＳＯＩ層の膜厚均一性が悪化するという問題が生じ、さらに結合熱処理後に鏡面研磨を行うため、工程が多く煩雑であり、コスト的にも不利である。
【０００７】
このような問題を解決するために、例えば特許文献２では、ウエーハ同士を貼り合わせて結合熱処理を行った後、鏡面研磨を行わずにＳＯＩウエーハのＳＯＩ層の表面粗さや結晶欠陥を低減するために、水素やＡｒ雰囲気で高温熱処理を行なう技術を開示している。
【０００８】
また、近年の半導体デバイスの高集積化に伴い、より高品質のＳＯＩウエーハの製造が求められており、例えば薄い埋め込み酸化膜を有するＳＯＩウエーハやＳＯＩ層の結晶性を向上させたＳＯＩウエーハ等が求められている。
【０００９】
一般に、上記のようにしてイオン注入剥離法によりＳＯＩウエーハを製造する場合、ＳＯＩウエーハ内に所望の厚さを有する埋め込み酸化膜を形成するために、ボンドウエーハとベースウエーハの少なくとも一方に形成する酸化膜を所望される埋め込み酸化膜の厚さと同じ厚さとなるように形成し、その後ウエーハ同士を貼り合わせることによりＳＯＩウエーハの製造を行っている。
【００１０】
しかしながら、例えば１００ｎｍ以下の埋め込み酸化膜を有するＳＯＩウエーハを作製する場合、ウエーハを貼り合わせ後剥離熱処理を行った際に、図３に示すように、ベースウエーハ３１の上に埋め込み酸化膜３２とＳＯＩ層３３が積層されたＳＯＩウエーハにブリスター３４やボイド３５を発生させて、未結合部が生ずる場合が多かった。そして、ＳＯＩウエーハの埋め込み酸化膜の厚さが薄くなるほど、このようなブリスターやボイドが発生しやすくなり、良品が得られ難く、歩留まりを悪化させるという問題があった。
【００１１】
今後、ＳＯＩウエーハに形成される埋め込み酸化膜の厚さは、１００ｎｍから５０ｎｍ等へとさらに薄くなる方向に進むと考えられる。そのため、埋め込み酸化膜の厚さを薄くしてもブリスター及びボイドを発生させずに、高い歩留まりでＳＯＩウエーハを製造することが望まれている。
【００１２】
さらに、上記貼り合わせ法によりＳＯＩウエーハに形成されたＳＯＩ層の結晶性は、ＳＩＭＯＸ法に比べて良好であるものの、エッチングすることによって現れるＨＦ欠陥やＳｅｃｃｏ欠陥と呼ばれる結晶欠陥が完全になくなっているわけではなく、さらなる結晶性の改善が望まれている。
【００１３】
【特許文献１】
特許第３０４８２０１号公報
【特許文献２】
特開平１１−３０７４７２号公報
【非特許文献１】
シリコンの科学、ＵＣＳ半導体基盤技術研究会編集、リアライズ社発行、ｐ．４４３−４９６
【００１４】
【発明が解決しようとする課題】
そこで本発明は、上記問題点に鑑みてなされたものであり、本発明の目的は、埋め込み酸化膜の厚さを薄くしてもブリスター及びボイドを発生させず、ＳＯＩ層の結晶性が極めて良好なＳＯＩウエーハを製造する方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、ボンドウエーハとベースウエーハの少なくとも一方の表面に酸化膜を形成し、該形成した酸化膜を介して前記ボンドウエーハとベースウエーハとを貼り合せた後、ボンドウエーハを薄膜化することによって、埋め込み酸化膜上にＳＯＩ層が形成されたＳＯＩウエーハを製造する方法において、前記ボンドウエーハとベースウエーハの少なくとも一方の表面に形成される酸化膜のトータルの厚さが、前記製造されるＳＯＩウエーハが有する埋め込み酸化膜の厚さよりも厚くなるようにして酸化膜の形成を行った後、該形成した酸化膜を介してボンドウエーハとベースウエーハとを貼り合せてからボンドウエーハを薄膜化してＳＯＩ層を形成し、その後、得られた貼り合せウエーハに埋め込み酸化膜の厚さを減ずる熱処理を行うことを特徴とするＳＯＩウエーハの製造方法が提供される。
【００１６】
このように、予め所望の厚さより厚い埋め込み酸化膜が得られるようにして酸化膜の形成を行った後、ウエーハ同士を貼り合せてからボンドウエーハを薄膜化してＳＯＩ層を形成し、その後貼り合せウエーハに埋め込み酸化膜の厚さを減ずる熱処理を行うことによって埋め込み酸化膜の厚さを所望の厚さに調整するので、ブリスターやボイドを発生させずに所望の薄い埋め込み酸化膜厚を有するＳＯＩウエーハを高い歩留まりで製造することができる。また、熱処理によって埋め込み酸化膜厚を減少させるので、膜厚が減少した部分は還元されて結晶性が良好なシリコン層となり、さらに、その熱処理の間にその結晶性が良好なシリコン層を種としてＳＯＩ層が固層成長するので、結晶性が極めて良好なＳＯＩ層を得ることができる。
【００１７】
このとき、前記ボンドウエーハを薄膜化して形成するＳＯＩ層の厚さを、５００ｎｍ以下とすることが好ましい。
ＳＯＩ層の厚さが５００ｎｍより厚い場合、その後の埋め込み酸化膜の厚さを減ずる熱処理を行っても埋め込み酸化膜の厚さの減少量が小さいため、所望の厚さの埋め込み酸化膜を得るために長時間の熱処理を行う必要があるが、このようにボンドウエーハの薄膜化等によりＳＯＩ層の厚さを５００ｎｍ以下とすることによって、酸化膜の厚さを減ずる熱処理を効率的に行うことができ、短時間で埋め込み酸化膜を所望の厚さに減少させることができる。
【００１８】
また、前記埋め込み酸化膜の厚さを減ずる熱処理を、水素ガス、アルゴンガス、またはこれらの混合ガス雰囲気下で１０００℃以上の温度で行うことが好ましい。
このような条件で酸化膜の厚さを減ずる熱処理を行うことによって、効果的に酸化膜の厚さを減少させて、所望の薄い厚さを有する埋め込み酸化膜を確実に得ることができる。
【００１９】
そして、本発明によれば、前記埋め込み酸化膜の厚さを減ずる熱処理を行って、埋め込み酸化膜の厚さを１００ｎｍ以下にすることができる。
このように埋め込み酸化膜の厚さを減ずる熱処理を行うことによって、ブリスターやボイドの発生を確実に防止して、１００ｎｍ以下の厚さを有する埋め込み酸化膜が形成されたＳＯＩウエーハを容易に製造することができる。
【００２０】
さらに、前記ボンドウエーハとベースウエーハとを貼り合わせる前に、前記ボンドウエーハの表層部に水素イオンまたは希ガスイオンを注入してイオン注入層を形成しておき、該ボンドウエーハのイオン注入した方の面をベースウエーハと貼り合せた後、前記ボンドウエーハを前記形成したイオン注入層で剥離することによって薄膜化することが好ましい。
本発明は、イオン注入剥離法でボンドウエーハの薄膜化を行う場合に非常に有効であり、このようにイオン注入剥離法を用いて薄膜化を行うことによって、ＳＯＩ層の膜厚均一性も高いＳＯＩウエーハを得ることができる。
【００２１】
また、前記埋め込み酸化膜の厚さを減ずる熱処理を行った後、さらに犠牲酸化処理を行うことが好ましい。
このように、埋め込み酸化膜の厚さを減ずる熱処理後に、さらにＳＯＩ層に熱酸化膜を形成し、その酸化膜を除去する、いわゆる犠牲酸化処理を行うことによって、イオン注入によってＳＯＩウエーハの表面に生じているダメージ層を除去でき、またＳＯＩ層の結晶品質を一層高めつつ、ＳＯＩ層の膜厚調整を行うことができる。
【００２２】
そして、本発明によれば、上記本発明のＳＯＩウエーハの製造方法により製造されたＳＯＩウエーハを提供することができる。
本発明のＳＯＩウエーハの製造方法により製造されたＳＯＩウエーハであれば、埋め込み酸化膜の厚さが薄くてもブリスター及びボイドがなく、ＳＯＩ層の結晶性が極めて良好なＳＯＩウエーハとすることができる。
【００２３】
【発明の実施の形態】
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来、イオン注入剥離法を用いて埋め込み酸化膜厚が１００ｎｍ以下となるＳＯＩウエーハを製造しようとすると、貼り合わせ後の剥離熱処理でブリスターやボイドが発生しやすくなり、埋め込み酸化膜の厚さが薄くなるほど、歩留まりが悪化するという問題があった。
【００２４】
このブリスターやボイドの発生に関しては、剥離熱処理中に貼り合わせ界面では貼り合せ面に付着していた有機物などに起因して脱ガスが生じ、埋め込み酸化膜がある程度厚いと剥離熱処理で生じたガスを埋め込み酸化膜中に取り込むことができるが、埋め込み酸化膜が薄い場合は取り込めるガスの容量が減るため剥離熱処理中に発生したガスの全てを取り込めず、その残ったガスに起因してブリスターやボイドが発生すると考えられた。
【００２５】
そこで、本発明者は、ブリスターやボイドを発生させずに埋め込み酸化膜の厚さが薄く、またＳＯＩ層の結晶性が良好なＳＯＩウエーハを製造するための方法について鋭意研究及び検討を重ねた。その結果、貼り合わせ法でＳＯＩウエーハを作製する際に、２枚のウエーハの少なくとも一方のウエーハの表面に形成される酸化膜のトータルの厚さが、製造されるＳＯＩウエーハが有する埋め込み酸化膜の厚さより厚くなるようにしてウエーハに酸化膜の形成を行った後、ウエーハ同士を貼り合わせてから薄膜化を行ってＳＯＩ層を形成し、その後得られた貼り合わせウエーハに熱処理を行うことによって、埋め込み酸化膜の厚さをブリスターやボイドを発生させずに１００ｎｍ以下の所望の厚さまで減少させることができること、さらにＳＯＩ層の結晶性も極めて良好となることを見出し、発明を完成させた。
【００２６】
以下、本発明のＳＯＩウエーハの製造方法について、２枚のシリコンウエーハを貼り合わせる場合を例に挙げて図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。ここで、図１は、本発明に係るイオン注入剥離法によりＳＯＩウエーハを製造する方法の一例を示すフロー図である。
【００２７】
先ず、２枚のシリコン鏡面ウエーハを準備する（工程（ａ））。この２枚のシリコンウエーハのうち、一方のウエーハはデバイスの仕様に合った支持基板となるベースウエーハ１であり、他方はＳＯＩ層となるボンドウエーハ２である。
次に、工程（ｂ）において、そのうちの少なくとも一方のウエーハ、ここではボンドウエーハ２に熱酸化処理を行ってその表面に酸化膜３を形成する。このとき、ボンドウエーハの表面に形成される酸化膜の厚さは、最終的にＳＯＩウエーハを製造した際にＳＯＩウエーハが有するべき埋め込み酸化膜の厚さよりも厚くなるように、例えば１００ｎｍ以上の厚さを有するようにして酸化膜の形成を行う。このように１００ｎｍ以上の厚さを有するように酸化膜を形成することによって、後の工程で剥離熱処理を行う際にブリスターやボイドの発生を確実に防止することができる。
【００２８】
尚、この工程（ｂ）において、酸化膜を形成するウエーハはボンドウエーハに限定されるものではなく、ベースウエーハに形成しても、またはベースウエーハとボンドウエーハの両方のウエーハに形成しても良いが、例えば酸化膜をベースウエーハとボンドウエーハの両方に形成する場合では、両方のウエーハの表面に形成される酸化膜のトータルの厚さが、最終的にＳＯＩウエーハが有する埋め込み酸化膜の所望の厚さよりも厚くなるようにして酸化膜の形成を行う。
【００２９】
続いて、工程（ｃ）では、表面に酸化膜３を形成したボンドウエーハ２の表層部に水素イオン（Ｈ＋イオン、Ｈ−イオン、Ｈ２ ＋イオンなど）を注入して、イオンの平均進入深さにおいてウエーハ表面に平行なイオン注入層４を形成する。このとき、ボンドウエーハ２に注入するイオンは、希ガスイオンでも良い。
【００３０】
ボンドウエーハ２にイオン注入層４を形成した後、工程（ｄ）において、ボンドウエーハ２の水素イオンを注入した方の面を、酸化膜３を介してベースウエーハ１に重ね合せて密着させる。このとき、例えば常温の清浄な雰囲気下で２枚のウエーハの表面同士を接触させることにより、接着剤等を用いることなくウエーハ同士を貼り合わせることができる。
【００３１】
そして、ウエーハ同士を貼り合わせた後、工程（ｅ）においてボンドウエーハを薄膜化してＳＯＩ層５を形成する。ボンドウエーハ２の薄膜化は、例えば不活性ガス雰囲気下約５００℃以上の温度で剥離熱処理を加えて、上記の水素イオン注入でボンドウエーハ２に形成したイオン注入層４を境界面として剥離することによって容易に行うことができる。この時、本発明では、埋め込み酸化膜が予め厚く形成されているので、脱ガスによるボイド、ブリスターの発生が抑制される。尚、貼り合わせ前のウエーハ表面にプラズマ処理を行って活性化した後に貼り合わせることにより、前記剥離熱処理を省略することもできる。
【００３２】
このようにイオン注入剥離法を用いてボンドウエーハの薄膜化を行うことによって、膜厚均一性が非常に優れているＳＯＩ層を容易に形成することができる。また、ボンドウエーハをイオン注入層で剥離後、タッチポリッシュを行うことによりＳＯＩ層を所望の厚さとなるように高精度に形成することができる。
【００３３】
その後、得られた貼り合わせウエーハに工程（ｆ）で埋め込み酸化膜の厚さを減ずる熱処理を行うことによって、所望の厚さに厚さが減少した埋め込み酸化膜６を有するＳＯＩウエーハ７を製造することができる。この最終的に得られるＳＯＩウエーハの埋め込み酸化膜の厚さは、製品規格により決定されるが、本発明では１００ｎｍ以下、さらには５０ｎｍ以下にすることも可能である。
尚、タッチポリッシュを省略し、剥離後の貼り合せウエーハに直接工程（ｆ）の熱処理を行うことも可能であるし、工程（ｆ）の熱処理の後にタッチポリッシュを加えても良い。
【００３４】
この酸化膜の厚さを減ずる熱処理の熱処理条件は必要に応じて決定することができ、特に限定されるものではないが、例えば水素ガス、アルゴンガス、またはこれらの混合ガス雰囲気下で１０００℃以上、好ましくは１１００℃以上、より好ましくは１１５０℃以上の温度で行う。このような熱処理条件で酸化膜の厚さを減ずる熱処理を行うことによって、効果的に埋め込み酸化膜の厚さを減少させて、例えば１０〜８０ｎｍのような１００ｎｍ未満の厚さを有する埋め込み酸化膜を容易に得ることができるし、またウエーハ同士の結合力を高めて強固に結合したＳＯＩウエーハを製造することができる。
【００３５】
ここで、埋め込み酸化膜の厚さを減ずる熱処理の熱処理時間と埋め込み酸化膜の厚さ減少量の関係、及び貼り合わせウエーハに形成されているＳＯＩ層の厚さと埋め込み酸化膜の厚さ減少量の関係について調べた実験結果について示す。
【００３６】
先ず、熱処理時間と埋め込み酸化膜の厚さ減少量の関係を調べるために、上記工程（ｅ）まで行って、８０ｎｍの埋め込み酸化膜上に２９７、５２５、８４６ｎｍの厚さのＳＯＩ層を有する貼り合わせウエーハをそれぞれ２枚用意し、それぞれの貼り合わせウエーハにアルゴンガス１００％雰囲気下、１２００℃で１時間または４時間の熱処理時間で埋め込み酸化膜の厚さを減ずる熱処理を行い、その後各熱処理条件における埋め込み酸化膜の厚さ減少量を測定した。この埋め込み酸化膜の厚さ減少量の測定は、熱処理前後の貼り合わせウエーハの埋め込み酸化膜の厚さを多層膜分光エリプソメーター（ＳＯＰＲＡ社製）を用いて測定することによって行った。
【００３７】
その結果、図４に示したように、熱処理時間が長くなるにつれて埋め込み酸化膜の厚さ減少量が大きくなることがわかった。また、図４には示してないが、同じ熱処理時間の場合では、熱処理温度が高くなるほど埋め込み酸化膜の厚さの減少量が大きく、１０００℃未満の温度では酸化膜の厚さ減少量が非常に小さかった。
【００３８】
さらに、図４から明らかであるように、埋め込み酸化膜上に形成するＳＯＩ層の厚さを８４６ｎｍから２９７ｎｍへと薄くすることによって、熱処理における埋め込み酸化膜の厚さ減少量を大きくすることができる。また、埋め込み酸化膜上に形成されるＳＯＩ層の厚さが５００ｎｍより厚い場合、酸化膜の厚さを減ずる熱処理を行っても埋め込み酸化膜の厚さの減少量が小さいため、所望の厚さの埋め込み酸化膜を得るには長時間の熱処理が必要となることが明らかになった。したがって、ボンドウエーハの薄膜化によって形成されるＳＯＩ層の厚さは５００ｎｍ以下とすることが好ましく、それによって埋め込み酸化膜の厚さを減ずる熱処理を効率的に行うことができ、短時間で埋め込み酸化膜を所望の厚さに減ずることができる。
【００３９】
さらに、本発明のＳＯＩウエーハの製造方法では、上記の埋め込み酸化膜の厚さを減ずる熱処理を行った後にＳＯＩ層に熱酸化膜を形成し、その酸化膜を除去するという、いわゆる犠牲酸化処理を行うことが好ましい。
例えば、埋め込み酸化膜の厚さを減ずる熱処理を行った後に、酸化性雰囲気下の熱処理を行ってＳＯＩ層の表面に酸化膜を形成し、その後、ＳＯＩ層の表面に形成した酸化膜を除去する。このとき、酸化膜の除去は、例えばＨＦを含む水溶液でエッチングすることにより行えばよい。ＨＦを含む水溶液でエッチングするようにすれば、酸化膜のみがエッチングにより除去され、犠牲酸化によりダメージや重金属等の汚染物を除去したＳＯＩウエーハを得ることができる。
【００４０】
このように埋め込み酸化膜の厚さを減ずる熱処理後にさらに犠牲酸化処理を行うことによって、イオン注入によってＳＯＩウエーハの表面に生じているダメージ層を確実に除去でき、さらにＳＯＩ層の結晶品質を一層高めつつＳＯＩ層の膜厚調整を行うことができるため、より高品質のＳＯＩウエーハを製造することができる。
【００４１】
以上のような方法でＳＯＩウエーハを製造することによって、ブリスターやボイドの発生を抑制して埋め込み酸化膜の厚さを所望の厚さまで薄くしたＳＯＩウエーハを高い歩留まりで製造することができる。また、酸化膜の厚さを減ずる熱処理により埋め込み酸化膜の厚さを減少させるので、膜厚が減少した部分が還元されて結晶性が良好なシリコン層となり、そしてその結晶性が良好なシリコン層を種としてＳＯＩ層が固層成長するので、結晶性が極めて良好なＳＯＩ層を得ることができる。
【００４２】
【実施例】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
鏡面研磨が施された直径２００ｍｍのシリコンウエーハを用意し、イオン注入剥離法により製品規格として８０ｎｍの厚さの埋め込み酸化膜を有するＳＯＩウエーハの製造を行った。
【００４３】
先ず、ボンドウエーハとなる一方のシリコンウエーハに熱酸化を施してウエーハの表面に１００ｎｍの厚さで酸化膜を形成した後、５３ｋｅＶの注入エネルギーでシリコンウエーハ中に水素イオンを注入して（ドーズ量：５．５×１０１６／ｃｍ２）、イオン注入層を形成した。その後、酸化膜を介してボンドウエーハとベースウエーハとを貼り合わせた後、窒素ガス雰囲気下、５００℃で３０分の剥離熱処理を行うことによってイオン注入層で剥離して、ＳＯＩ層を有するウエーハを作製した。得られた貼り合わせウエーハに６０ｎｍの研磨代でタッチポリッシュを施して３２０ｎｍの厚さを有するＳＯＩ層を形成した。
その後、貼り合わせウエーハにアルゴンガス雰囲気下、１２００℃で４時間の埋め込み酸化膜の厚さを減ずる熱処理を行って、埋め込み酸化膜の厚さを２０ｎｍ減少させて８０ｎｍの厚さの埋め込み酸化膜を有するＳＯＩウエーハを製造した。
【００４４】
（実施例２）
鏡面研磨が施された直径２００ｍｍのシリコンウエーハを用意し、イオン注入剥離法により製品規格として３０ｎｍの厚さの埋め込み酸化膜を有するＳＯＩウエーハの製造を行った。
【００４５】
先ず、ボンドウエーハに熱酸化を施してウエーハの表面に８０ｎｍの厚さで酸化膜を形成した後、５０ｋｅＶの注入エネルギーでシリコンウエーハ中に水素イオンを注入して（ドーズ量：５．５×１０１６／ｃｍ２）、イオン注入層を形成した。その後、ボンドウエーハと表面に２０ｎｍの厚さで酸化膜を有するベースウエーハとを酸化膜を介して貼り合わせた後、窒素ガス雰囲気下、５００℃で３０分の剥離熱処理を行うことによってイオン注入層で剥離して、ＳＯＩ層を有するウエーハを作製した。得られた貼り合わせウエーハに６０ｎｍの研磨代でタッチポリッシュを施して３２０ｎｍの厚さを有するＳＯＩ層を形成した。
その後、貼り合わせウエーハにアルゴンガス雰囲気下、１２００℃で１４時間の酸化膜の厚さを減ずる熱処理を行って、埋め込み酸化膜の厚さを７０ｎｍ減少させて３０ｎｍの厚さの埋め込み酸化膜を有するＳＯＩウエーハを製造した。
【００４６】
（比較例１及び２）
鏡面研磨が施された直径２００ｍｍのシリコンウエーハを２枚用意し、イオン注入剥離法により製品規格として８０ｎｍ（比較例１）の厚さ、及び３０ｎｍ（比較例２）の厚さの埋め込み酸化膜を有するＳＯＩウエーハを製造した。
【００４７】
先ず、ボンドウエーハに熱酸化を施して、それぞれのウエーハの表面に８０ｎｍ（比較例１）の厚さ、３０ｎｍ（比較例２）の厚さで酸化膜を形成した後、比較例１のウエーハには５０ｋｅＶの注入エネルギーで、また比較例２のウエーハには４４ｋｅＶの注入エネルギーでシリコンウエーハ中にそれぞれ水素イオンを注入して（ドーズ量：５．５×１０１６／ｃｍ２）、イオン注入層を形成した。その後、酸化膜を介してボンドウエーハと表面に酸化膜のないベースウエーハとを貼り合わせた後、窒素ガス雰囲気下、５００℃で３０分の剥離熱処理を行うことによってイオン注入層で剥離して、ＳＯＩ層を有するウエーハを作製した。得られた貼り合わせウエーハにそれぞれ６０ｎｍの研磨代でタッチポリッシュを施して３２０ｎｍの厚さを有するＳＯＩ層を形成した。
【００４８】
上記実施例１、２及び比較例１、２で製造したＳＯＩウエーハに蛍光灯下の目視検査を行い、ボイド及びブリスターの発生の有無を測定した。その測定結果を、上記のＳＯＩウエーハの製造条件とともに以下の表１に示す。
【００４９】
【表１】
【００５０】
表１に示したように、実施例１のＳＯＩウエーハにはボイドもブリスターも発生してなかった。また実施例２のＳＯＩウエーハには、埋め込み酸化膜が３０ｎｍと薄いにも関わらず、若干のボイド及びブリスターの発生のみが確認された。それに対して、比較例１及び２のＳＯＩウエーハは、それぞれ同じ埋め込み酸化膜の厚さを有する実施例１及び２のＳＯＩウエーハに比べて、ボイド及びブリスターの発生が顕著に確認され、ウエーハの品質が劣るものであった。
【００５１】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５２】
例えば、上記本発明のＳＯＩウエーハの製造方法では、さらにボンドウエーハとベースウエーハの結合強度を高めるための結合熱処理を行っても良く、それによって、ウエーハ同士が一層強固に結合したＳＯＩウエーハを得ることができる。
【００５３】
さらに、上記実施の形態においては、ボンドウエーハの薄膜化をイオン注入剥離法により行っているが、本発明はこれに限定されるものではなく、例えば研削研磨法やＰＡＣＥ法を用いる場合にも同様に適用することができる。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、埋め込み酸化膜を所望の厚さまで薄くしてもブリスターやボイドが発生してなく、またＳＯＩ層の結晶性が極めて良好なＳＯＩウエーハを高い歩留まりで製造することができる。
【図面の簡単な説明】
【図１】本発明に係るイオン注入剥離法によるＳＯＩウエーハの製造方法の一例を示したフロー図である。
【図２】従来のイオン注入剥離法によるＳＯＩウエーハの製造方法を示したフロー図である。
【図３】ＳＯＩウエーハに発生するボイド及びブリスターを概略的に説明する概略説明図である。
【図４】埋め込み酸化膜の厚さを減ずる熱処理の熱処理時間と埋め込み酸化膜の厚さ減少量の関係、及び貼り合わせウエーハに形成されているＳＯＩ層の厚さと埋め込み酸化膜の厚さ減少量の関係を示したグラフである。
【符号の説明】
１…ベースウエーハ、 ２…ボンドウエーハ、
３…酸化膜、 ４…イオン注入層
５…ＳＯＩ層、 ６…埋め込み酸化膜、 ７…ＳＯＩウエーハ、
１１…ベースウエーハ、 １２…ボンドウエーハ、
１３…酸化膜、 １４…イオン注入層、
１５…ＳＯＩ層、 １６…ＳＯＩウエーハ、
３１…ベースウエーハ、 ３２…埋め込み酸化膜、
３３…ＳＯＩ層、 ３４…ブリスター、
３５…ボイド。
【発明の属する技術分野】
本発明は、絶縁体上にシリコン層が形成されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎｉｎｓｕｌａｔｏｒ）構造を有するＳＯＩウエーハを製造する方法及びその方法で製造されたＳＯＩウエーハに関する。
【０００２】
【従来の技術】
近年、絶縁体上にシリコン層（ＳＯＩ層）が形成されたＳＯＩ構造を有するＳＯＩウエーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能ＬＳＩ用ウエーハとして特に注目されている。
【０００３】
このＳＯＩウエーハの代表的な製造方法として、シリコンウエーハに酸素イオンを高濃度で打ち込んだ後に高温で熱処理を行ってウエーハ内に酸化膜を形成するＳＩＭＯＸ法や、貼り合わせ法と呼ばれる方法等がある。貼り合わせ法とは、ＳＯＩ層を形成するボンドウエーハと支持基板となるベースウエーハのうちの少なくとも一方に酸化膜を形成し、その酸化膜を介してボンドウエーハとベースウエーハとを貼り合わせた後ボンドウエーハを薄膜化することによって、絶縁体である埋め込み酸化膜上にＳＯＩ層が形成されたＳＯＩウエーハを製造する方法である。
【０００４】
この貼り合わせ法を利用したＳＯＩウエーハの製造方法には、研削研磨法、ＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法、イオン注入剥離法（スマートカット（登録商標）法とも呼ばれる。特許文献１参照）、ＥＬＴＲＡＮ法等が知られている（非特許文献１参照）。
【０００５】
ここで、イオン注入剥離法について、図２を参照しながら説明する。先ず、ベースウエーハ１１とボンドウエーハ１２の二枚のシリコンウエーハを準備する（工程（ａ’））。次に、これらのうちの少なくとも一方のウエーハ（この場合、ボンドウエーハ）に酸化膜１３を形成した後（工程（ｂ’））、ボンドウエーハ１２に水素イオンまたは希ガスイオンを注入してボンドウエーハ１２の内部にイオン注入層１４を形成する（工程（ｃ’））。そして、ボンドウエーハ１２のイオンを注入した方の面を酸化膜１３を介してベースウエーハ１１と貼り合わせた後（工程（ｄ’））、剥離熱処理を加えてイオン注入層１４を劈開面（剥離面）としてボンドウエーハ１２を剥離することで薄膜化し（工程（ｅ’））、その後、さらにウエーハ同士の結合を強固にするための結合熱処理や研磨代の極めて少ないタッチポリッシュと呼ばれる鏡面研磨等を施すことによってＳＯＩウエーハ１６を製造することができる（工程（ｆ’））。
【０００６】
しかしながら、ＳＯＩウエーハを製造する際に、上記のように機械加工の要素を含む鏡面研磨を最終段階に行ってしまうと、研磨の取り代が均一でないために、イオン注入・剥離によって達成されたＳＯＩ層の膜厚均一性が悪化するという問題が生じ、さらに結合熱処理後に鏡面研磨を行うため、工程が多く煩雑であり、コスト的にも不利である。
【０００７】
このような問題を解決するために、例えば特許文献２では、ウエーハ同士を貼り合わせて結合熱処理を行った後、鏡面研磨を行わずにＳＯＩウエーハのＳＯＩ層の表面粗さや結晶欠陥を低減するために、水素やＡｒ雰囲気で高温熱処理を行なう技術を開示している。
【０００８】
また、近年の半導体デバイスの高集積化に伴い、より高品質のＳＯＩウエーハの製造が求められており、例えば薄い埋め込み酸化膜を有するＳＯＩウエーハやＳＯＩ層の結晶性を向上させたＳＯＩウエーハ等が求められている。
【０００９】
一般に、上記のようにしてイオン注入剥離法によりＳＯＩウエーハを製造する場合、ＳＯＩウエーハ内に所望の厚さを有する埋め込み酸化膜を形成するために、ボンドウエーハとベースウエーハの少なくとも一方に形成する酸化膜を所望される埋め込み酸化膜の厚さと同じ厚さとなるように形成し、その後ウエーハ同士を貼り合わせることによりＳＯＩウエーハの製造を行っている。
【００１０】
しかしながら、例えば１００ｎｍ以下の埋め込み酸化膜を有するＳＯＩウエーハを作製する場合、ウエーハを貼り合わせ後剥離熱処理を行った際に、図３に示すように、ベースウエーハ３１の上に埋め込み酸化膜３２とＳＯＩ層３３が積層されたＳＯＩウエーハにブリスター３４やボイド３５を発生させて、未結合部が生ずる場合が多かった。そして、ＳＯＩウエーハの埋め込み酸化膜の厚さが薄くなるほど、このようなブリスターやボイドが発生しやすくなり、良品が得られ難く、歩留まりを悪化させるという問題があった。
【００１１】
今後、ＳＯＩウエーハに形成される埋め込み酸化膜の厚さは、１００ｎｍから５０ｎｍ等へとさらに薄くなる方向に進むと考えられる。そのため、埋め込み酸化膜の厚さを薄くしてもブリスター及びボイドを発生させずに、高い歩留まりでＳＯＩウエーハを製造することが望まれている。
【００１２】
さらに、上記貼り合わせ法によりＳＯＩウエーハに形成されたＳＯＩ層の結晶性は、ＳＩＭＯＸ法に比べて良好であるものの、エッチングすることによって現れるＨＦ欠陥やＳｅｃｃｏ欠陥と呼ばれる結晶欠陥が完全になくなっているわけではなく、さらなる結晶性の改善が望まれている。
【００１３】
【特許文献１】
特許第３０４８２０１号公報
【特許文献２】
特開平１１−３０７４７２号公報
【非特許文献１】
シリコンの科学、ＵＣＳ半導体基盤技術研究会編集、リアライズ社発行、ｐ．４４３−４９６
【００１４】
【発明が解決しようとする課題】
そこで本発明は、上記問題点に鑑みてなされたものであり、本発明の目的は、埋め込み酸化膜の厚さを薄くしてもブリスター及びボイドを発生させず、ＳＯＩ層の結晶性が極めて良好なＳＯＩウエーハを製造する方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、ボンドウエーハとベースウエーハの少なくとも一方の表面に酸化膜を形成し、該形成した酸化膜を介して前記ボンドウエーハとベースウエーハとを貼り合せた後、ボンドウエーハを薄膜化することによって、埋め込み酸化膜上にＳＯＩ層が形成されたＳＯＩウエーハを製造する方法において、前記ボンドウエーハとベースウエーハの少なくとも一方の表面に形成される酸化膜のトータルの厚さが、前記製造されるＳＯＩウエーハが有する埋め込み酸化膜の厚さよりも厚くなるようにして酸化膜の形成を行った後、該形成した酸化膜を介してボンドウエーハとベースウエーハとを貼り合せてからボンドウエーハを薄膜化してＳＯＩ層を形成し、その後、得られた貼り合せウエーハに埋め込み酸化膜の厚さを減ずる熱処理を行うことを特徴とするＳＯＩウエーハの製造方法が提供される。
【００１６】
このように、予め所望の厚さより厚い埋め込み酸化膜が得られるようにして酸化膜の形成を行った後、ウエーハ同士を貼り合せてからボンドウエーハを薄膜化してＳＯＩ層を形成し、その後貼り合せウエーハに埋め込み酸化膜の厚さを減ずる熱処理を行うことによって埋め込み酸化膜の厚さを所望の厚さに調整するので、ブリスターやボイドを発生させずに所望の薄い埋め込み酸化膜厚を有するＳＯＩウエーハを高い歩留まりで製造することができる。また、熱処理によって埋め込み酸化膜厚を減少させるので、膜厚が減少した部分は還元されて結晶性が良好なシリコン層となり、さらに、その熱処理の間にその結晶性が良好なシリコン層を種としてＳＯＩ層が固層成長するので、結晶性が極めて良好なＳＯＩ層を得ることができる。
【００１７】
このとき、前記ボンドウエーハを薄膜化して形成するＳＯＩ層の厚さを、５００ｎｍ以下とすることが好ましい。
ＳＯＩ層の厚さが５００ｎｍより厚い場合、その後の埋め込み酸化膜の厚さを減ずる熱処理を行っても埋め込み酸化膜の厚さの減少量が小さいため、所望の厚さの埋め込み酸化膜を得るために長時間の熱処理を行う必要があるが、このようにボンドウエーハの薄膜化等によりＳＯＩ層の厚さを５００ｎｍ以下とすることによって、酸化膜の厚さを減ずる熱処理を効率的に行うことができ、短時間で埋め込み酸化膜を所望の厚さに減少させることができる。
【００１８】
また、前記埋め込み酸化膜の厚さを減ずる熱処理を、水素ガス、アルゴンガス、またはこれらの混合ガス雰囲気下で１０００℃以上の温度で行うことが好ましい。
このような条件で酸化膜の厚さを減ずる熱処理を行うことによって、効果的に酸化膜の厚さを減少させて、所望の薄い厚さを有する埋め込み酸化膜を確実に得ることができる。
【００１９】
そして、本発明によれば、前記埋め込み酸化膜の厚さを減ずる熱処理を行って、埋め込み酸化膜の厚さを１００ｎｍ以下にすることができる。
このように埋め込み酸化膜の厚さを減ずる熱処理を行うことによって、ブリスターやボイドの発生を確実に防止して、１００ｎｍ以下の厚さを有する埋め込み酸化膜が形成されたＳＯＩウエーハを容易に製造することができる。
【００２０】
さらに、前記ボンドウエーハとベースウエーハとを貼り合わせる前に、前記ボンドウエーハの表層部に水素イオンまたは希ガスイオンを注入してイオン注入層を形成しておき、該ボンドウエーハのイオン注入した方の面をベースウエーハと貼り合せた後、前記ボンドウエーハを前記形成したイオン注入層で剥離することによって薄膜化することが好ましい。
本発明は、イオン注入剥離法でボンドウエーハの薄膜化を行う場合に非常に有効であり、このようにイオン注入剥離法を用いて薄膜化を行うことによって、ＳＯＩ層の膜厚均一性も高いＳＯＩウエーハを得ることができる。
【００２１】
また、前記埋め込み酸化膜の厚さを減ずる熱処理を行った後、さらに犠牲酸化処理を行うことが好ましい。
このように、埋め込み酸化膜の厚さを減ずる熱処理後に、さらにＳＯＩ層に熱酸化膜を形成し、その酸化膜を除去する、いわゆる犠牲酸化処理を行うことによって、イオン注入によってＳＯＩウエーハの表面に生じているダメージ層を除去でき、またＳＯＩ層の結晶品質を一層高めつつ、ＳＯＩ層の膜厚調整を行うことができる。
【００２２】
そして、本発明によれば、上記本発明のＳＯＩウエーハの製造方法により製造されたＳＯＩウエーハを提供することができる。
本発明のＳＯＩウエーハの製造方法により製造されたＳＯＩウエーハであれば、埋め込み酸化膜の厚さが薄くてもブリスター及びボイドがなく、ＳＯＩ層の結晶性が極めて良好なＳＯＩウエーハとすることができる。
【００２３】
【発明の実施の形態】
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来、イオン注入剥離法を用いて埋め込み酸化膜厚が１００ｎｍ以下となるＳＯＩウエーハを製造しようとすると、貼り合わせ後の剥離熱処理でブリスターやボイドが発生しやすくなり、埋め込み酸化膜の厚さが薄くなるほど、歩留まりが悪化するという問題があった。
【００２４】
このブリスターやボイドの発生に関しては、剥離熱処理中に貼り合わせ界面では貼り合せ面に付着していた有機物などに起因して脱ガスが生じ、埋め込み酸化膜がある程度厚いと剥離熱処理で生じたガスを埋め込み酸化膜中に取り込むことができるが、埋め込み酸化膜が薄い場合は取り込めるガスの容量が減るため剥離熱処理中に発生したガスの全てを取り込めず、その残ったガスに起因してブリスターやボイドが発生すると考えられた。
【００２５】
そこで、本発明者は、ブリスターやボイドを発生させずに埋め込み酸化膜の厚さが薄く、またＳＯＩ層の結晶性が良好なＳＯＩウエーハを製造するための方法について鋭意研究及び検討を重ねた。その結果、貼り合わせ法でＳＯＩウエーハを作製する際に、２枚のウエーハの少なくとも一方のウエーハの表面に形成される酸化膜のトータルの厚さが、製造されるＳＯＩウエーハが有する埋め込み酸化膜の厚さより厚くなるようにしてウエーハに酸化膜の形成を行った後、ウエーハ同士を貼り合わせてから薄膜化を行ってＳＯＩ層を形成し、その後得られた貼り合わせウエーハに熱処理を行うことによって、埋め込み酸化膜の厚さをブリスターやボイドを発生させずに１００ｎｍ以下の所望の厚さまで減少させることができること、さらにＳＯＩ層の結晶性も極めて良好となることを見出し、発明を完成させた。
【００２６】
以下、本発明のＳＯＩウエーハの製造方法について、２枚のシリコンウエーハを貼り合わせる場合を例に挙げて図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。ここで、図１は、本発明に係るイオン注入剥離法によりＳＯＩウエーハを製造する方法の一例を示すフロー図である。
【００２７】
先ず、２枚のシリコン鏡面ウエーハを準備する（工程（ａ））。この２枚のシリコンウエーハのうち、一方のウエーハはデバイスの仕様に合った支持基板となるベースウエーハ１であり、他方はＳＯＩ層となるボンドウエーハ２である。
次に、工程（ｂ）において、そのうちの少なくとも一方のウエーハ、ここではボンドウエーハ２に熱酸化処理を行ってその表面に酸化膜３を形成する。このとき、ボンドウエーハの表面に形成される酸化膜の厚さは、最終的にＳＯＩウエーハを製造した際にＳＯＩウエーハが有するべき埋め込み酸化膜の厚さよりも厚くなるように、例えば１００ｎｍ以上の厚さを有するようにして酸化膜の形成を行う。このように１００ｎｍ以上の厚さを有するように酸化膜を形成することによって、後の工程で剥離熱処理を行う際にブリスターやボイドの発生を確実に防止することができる。
【００２８】
尚、この工程（ｂ）において、酸化膜を形成するウエーハはボンドウエーハに限定されるものではなく、ベースウエーハに形成しても、またはベースウエーハとボンドウエーハの両方のウエーハに形成しても良いが、例えば酸化膜をベースウエーハとボンドウエーハの両方に形成する場合では、両方のウエーハの表面に形成される酸化膜のトータルの厚さが、最終的にＳＯＩウエーハが有する埋め込み酸化膜の所望の厚さよりも厚くなるようにして酸化膜の形成を行う。
【００２９】
続いて、工程（ｃ）では、表面に酸化膜３を形成したボンドウエーハ２の表層部に水素イオン（Ｈ＋イオン、Ｈ−イオン、Ｈ２ ＋イオンなど）を注入して、イオンの平均進入深さにおいてウエーハ表面に平行なイオン注入層４を形成する。このとき、ボンドウエーハ２に注入するイオンは、希ガスイオンでも良い。
【００３０】
ボンドウエーハ２にイオン注入層４を形成した後、工程（ｄ）において、ボンドウエーハ２の水素イオンを注入した方の面を、酸化膜３を介してベースウエーハ１に重ね合せて密着させる。このとき、例えば常温の清浄な雰囲気下で２枚のウエーハの表面同士を接触させることにより、接着剤等を用いることなくウエーハ同士を貼り合わせることができる。
【００３１】
そして、ウエーハ同士を貼り合わせた後、工程（ｅ）においてボンドウエーハを薄膜化してＳＯＩ層５を形成する。ボンドウエーハ２の薄膜化は、例えば不活性ガス雰囲気下約５００℃以上の温度で剥離熱処理を加えて、上記の水素イオン注入でボンドウエーハ２に形成したイオン注入層４を境界面として剥離することによって容易に行うことができる。この時、本発明では、埋め込み酸化膜が予め厚く形成されているので、脱ガスによるボイド、ブリスターの発生が抑制される。尚、貼り合わせ前のウエーハ表面にプラズマ処理を行って活性化した後に貼り合わせることにより、前記剥離熱処理を省略することもできる。
【００３２】
このようにイオン注入剥離法を用いてボンドウエーハの薄膜化を行うことによって、膜厚均一性が非常に優れているＳＯＩ層を容易に形成することができる。また、ボンドウエーハをイオン注入層で剥離後、タッチポリッシュを行うことによりＳＯＩ層を所望の厚さとなるように高精度に形成することができる。
【００３３】
その後、得られた貼り合わせウエーハに工程（ｆ）で埋め込み酸化膜の厚さを減ずる熱処理を行うことによって、所望の厚さに厚さが減少した埋め込み酸化膜６を有するＳＯＩウエーハ７を製造することができる。この最終的に得られるＳＯＩウエーハの埋め込み酸化膜の厚さは、製品規格により決定されるが、本発明では１００ｎｍ以下、さらには５０ｎｍ以下にすることも可能である。
尚、タッチポリッシュを省略し、剥離後の貼り合せウエーハに直接工程（ｆ）の熱処理を行うことも可能であるし、工程（ｆ）の熱処理の後にタッチポリッシュを加えても良い。
【００３４】
この酸化膜の厚さを減ずる熱処理の熱処理条件は必要に応じて決定することができ、特に限定されるものではないが、例えば水素ガス、アルゴンガス、またはこれらの混合ガス雰囲気下で１０００℃以上、好ましくは１１００℃以上、より好ましくは１１５０℃以上の温度で行う。このような熱処理条件で酸化膜の厚さを減ずる熱処理を行うことによって、効果的に埋め込み酸化膜の厚さを減少させて、例えば１０〜８０ｎｍのような１００ｎｍ未満の厚さを有する埋め込み酸化膜を容易に得ることができるし、またウエーハ同士の結合力を高めて強固に結合したＳＯＩウエーハを製造することができる。
【００３５】
ここで、埋め込み酸化膜の厚さを減ずる熱処理の熱処理時間と埋め込み酸化膜の厚さ減少量の関係、及び貼り合わせウエーハに形成されているＳＯＩ層の厚さと埋め込み酸化膜の厚さ減少量の関係について調べた実験結果について示す。
【００３６】
先ず、熱処理時間と埋め込み酸化膜の厚さ減少量の関係を調べるために、上記工程（ｅ）まで行って、８０ｎｍの埋め込み酸化膜上に２９７、５２５、８４６ｎｍの厚さのＳＯＩ層を有する貼り合わせウエーハをそれぞれ２枚用意し、それぞれの貼り合わせウエーハにアルゴンガス１００％雰囲気下、１２００℃で１時間または４時間の熱処理時間で埋め込み酸化膜の厚さを減ずる熱処理を行い、その後各熱処理条件における埋め込み酸化膜の厚さ減少量を測定した。この埋め込み酸化膜の厚さ減少量の測定は、熱処理前後の貼り合わせウエーハの埋め込み酸化膜の厚さを多層膜分光エリプソメーター（ＳＯＰＲＡ社製）を用いて測定することによって行った。
【００３７】
その結果、図４に示したように、熱処理時間が長くなるにつれて埋め込み酸化膜の厚さ減少量が大きくなることがわかった。また、図４には示してないが、同じ熱処理時間の場合では、熱処理温度が高くなるほど埋め込み酸化膜の厚さの減少量が大きく、１０００℃未満の温度では酸化膜の厚さ減少量が非常に小さかった。
【００３８】
さらに、図４から明らかであるように、埋め込み酸化膜上に形成するＳＯＩ層の厚さを８４６ｎｍから２９７ｎｍへと薄くすることによって、熱処理における埋め込み酸化膜の厚さ減少量を大きくすることができる。また、埋め込み酸化膜上に形成されるＳＯＩ層の厚さが５００ｎｍより厚い場合、酸化膜の厚さを減ずる熱処理を行っても埋め込み酸化膜の厚さの減少量が小さいため、所望の厚さの埋め込み酸化膜を得るには長時間の熱処理が必要となることが明らかになった。したがって、ボンドウエーハの薄膜化によって形成されるＳＯＩ層の厚さは５００ｎｍ以下とすることが好ましく、それによって埋め込み酸化膜の厚さを減ずる熱処理を効率的に行うことができ、短時間で埋め込み酸化膜を所望の厚さに減ずることができる。
【００３９】
さらに、本発明のＳＯＩウエーハの製造方法では、上記の埋め込み酸化膜の厚さを減ずる熱処理を行った後にＳＯＩ層に熱酸化膜を形成し、その酸化膜を除去するという、いわゆる犠牲酸化処理を行うことが好ましい。
例えば、埋め込み酸化膜の厚さを減ずる熱処理を行った後に、酸化性雰囲気下の熱処理を行ってＳＯＩ層の表面に酸化膜を形成し、その後、ＳＯＩ層の表面に形成した酸化膜を除去する。このとき、酸化膜の除去は、例えばＨＦを含む水溶液でエッチングすることにより行えばよい。ＨＦを含む水溶液でエッチングするようにすれば、酸化膜のみがエッチングにより除去され、犠牲酸化によりダメージや重金属等の汚染物を除去したＳＯＩウエーハを得ることができる。
【００４０】
このように埋め込み酸化膜の厚さを減ずる熱処理後にさらに犠牲酸化処理を行うことによって、イオン注入によってＳＯＩウエーハの表面に生じているダメージ層を確実に除去でき、さらにＳＯＩ層の結晶品質を一層高めつつＳＯＩ層の膜厚調整を行うことができるため、より高品質のＳＯＩウエーハを製造することができる。
【００４１】
以上のような方法でＳＯＩウエーハを製造することによって、ブリスターやボイドの発生を抑制して埋め込み酸化膜の厚さを所望の厚さまで薄くしたＳＯＩウエーハを高い歩留まりで製造することができる。また、酸化膜の厚さを減ずる熱処理により埋め込み酸化膜の厚さを減少させるので、膜厚が減少した部分が還元されて結晶性が良好なシリコン層となり、そしてその結晶性が良好なシリコン層を種としてＳＯＩ層が固層成長するので、結晶性が極めて良好なＳＯＩ層を得ることができる。
【００４２】
【実施例】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
鏡面研磨が施された直径２００ｍｍのシリコンウエーハを用意し、イオン注入剥離法により製品規格として８０ｎｍの厚さの埋め込み酸化膜を有するＳＯＩウエーハの製造を行った。
【００４３】
先ず、ボンドウエーハとなる一方のシリコンウエーハに熱酸化を施してウエーハの表面に１００ｎｍの厚さで酸化膜を形成した後、５３ｋｅＶの注入エネルギーでシリコンウエーハ中に水素イオンを注入して（ドーズ量：５．５×１０１６／ｃｍ２）、イオン注入層を形成した。その後、酸化膜を介してボンドウエーハとベースウエーハとを貼り合わせた後、窒素ガス雰囲気下、５００℃で３０分の剥離熱処理を行うことによってイオン注入層で剥離して、ＳＯＩ層を有するウエーハを作製した。得られた貼り合わせウエーハに６０ｎｍの研磨代でタッチポリッシュを施して３２０ｎｍの厚さを有するＳＯＩ層を形成した。
その後、貼り合わせウエーハにアルゴンガス雰囲気下、１２００℃で４時間の埋め込み酸化膜の厚さを減ずる熱処理を行って、埋め込み酸化膜の厚さを２０ｎｍ減少させて８０ｎｍの厚さの埋め込み酸化膜を有するＳＯＩウエーハを製造した。
【００４４】
（実施例２）
鏡面研磨が施された直径２００ｍｍのシリコンウエーハを用意し、イオン注入剥離法により製品規格として３０ｎｍの厚さの埋め込み酸化膜を有するＳＯＩウエーハの製造を行った。
【００４５】
先ず、ボンドウエーハに熱酸化を施してウエーハの表面に８０ｎｍの厚さで酸化膜を形成した後、５０ｋｅＶの注入エネルギーでシリコンウエーハ中に水素イオンを注入して（ドーズ量：５．５×１０１６／ｃｍ２）、イオン注入層を形成した。その後、ボンドウエーハと表面に２０ｎｍの厚さで酸化膜を有するベースウエーハとを酸化膜を介して貼り合わせた後、窒素ガス雰囲気下、５００℃で３０分の剥離熱処理を行うことによってイオン注入層で剥離して、ＳＯＩ層を有するウエーハを作製した。得られた貼り合わせウエーハに６０ｎｍの研磨代でタッチポリッシュを施して３２０ｎｍの厚さを有するＳＯＩ層を形成した。
その後、貼り合わせウエーハにアルゴンガス雰囲気下、１２００℃で１４時間の酸化膜の厚さを減ずる熱処理を行って、埋め込み酸化膜の厚さを７０ｎｍ減少させて３０ｎｍの厚さの埋め込み酸化膜を有するＳＯＩウエーハを製造した。
【００４６】
（比較例１及び２）
鏡面研磨が施された直径２００ｍｍのシリコンウエーハを２枚用意し、イオン注入剥離法により製品規格として８０ｎｍ（比較例１）の厚さ、及び３０ｎｍ（比較例２）の厚さの埋め込み酸化膜を有するＳＯＩウエーハを製造した。
【００４７】
先ず、ボンドウエーハに熱酸化を施して、それぞれのウエーハの表面に８０ｎｍ（比較例１）の厚さ、３０ｎｍ（比較例２）の厚さで酸化膜を形成した後、比較例１のウエーハには５０ｋｅＶの注入エネルギーで、また比較例２のウエーハには４４ｋｅＶの注入エネルギーでシリコンウエーハ中にそれぞれ水素イオンを注入して（ドーズ量：５．５×１０１６／ｃｍ２）、イオン注入層を形成した。その後、酸化膜を介してボンドウエーハと表面に酸化膜のないベースウエーハとを貼り合わせた後、窒素ガス雰囲気下、５００℃で３０分の剥離熱処理を行うことによってイオン注入層で剥離して、ＳＯＩ層を有するウエーハを作製した。得られた貼り合わせウエーハにそれぞれ６０ｎｍの研磨代でタッチポリッシュを施して３２０ｎｍの厚さを有するＳＯＩ層を形成した。
【００４８】
上記実施例１、２及び比較例１、２で製造したＳＯＩウエーハに蛍光灯下の目視検査を行い、ボイド及びブリスターの発生の有無を測定した。その測定結果を、上記のＳＯＩウエーハの製造条件とともに以下の表１に示す。
【００４９】
【表１】
表１に示したように、実施例１のＳＯＩウエーハにはボイドもブリスターも発生してなかった。また実施例２のＳＯＩウエーハには、埋め込み酸化膜が３０ｎｍと薄いにも関わらず、若干のボイド及びブリスターの発生のみが確認された。それに対して、比較例１及び２のＳＯＩウエーハは、それぞれ同じ埋め込み酸化膜の厚さを有する実施例１及び２のＳＯＩウエーハに比べて、ボイド及びブリスターの発生が顕著に確認され、ウエーハの品質が劣るものであった。
【００５１】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５２】
例えば、上記本発明のＳＯＩウエーハの製造方法では、さらにボンドウエーハとベースウエーハの結合強度を高めるための結合熱処理を行っても良く、それによって、ウエーハ同士が一層強固に結合したＳＯＩウエーハを得ることができる。
【００５３】
さらに、上記実施の形態においては、ボンドウエーハの薄膜化をイオン注入剥離法により行っているが、本発明はこれに限定されるものではなく、例えば研削研磨法やＰＡＣＥ法を用いる場合にも同様に適用することができる。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、埋め込み酸化膜を所望の厚さまで薄くしてもブリスターやボイドが発生してなく、またＳＯＩ層の結晶性が極めて良好なＳＯＩウエーハを高い歩留まりで製造することができる。
【図面の簡単な説明】
【図１】本発明に係るイオン注入剥離法によるＳＯＩウエーハの製造方法の一例を示したフロー図である。
【図２】従来のイオン注入剥離法によるＳＯＩウエーハの製造方法を示したフロー図である。
【図３】ＳＯＩウエーハに発生するボイド及びブリスターを概略的に説明する概略説明図である。
【図４】埋め込み酸化膜の厚さを減ずる熱処理の熱処理時間と埋め込み酸化膜の厚さ減少量の関係、及び貼り合わせウエーハに形成されているＳＯＩ層の厚さと埋め込み酸化膜の厚さ減少量の関係を示したグラフである。
【符号の説明】
１…ベースウエーハ、 ２…ボンドウエーハ、
３…酸化膜、 ４…イオン注入層
５…ＳＯＩ層、 ６…埋め込み酸化膜、 ７…ＳＯＩウエーハ、
１１…ベースウエーハ、 １２…ボンドウエーハ、
１３…酸化膜、 １４…イオン注入層、
１５…ＳＯＩ層、 １６…ＳＯＩウエーハ、
３１…ベースウエーハ、 ３２…埋め込み酸化膜、
３３…ＳＯＩ層、 ３４…ブリスター、
３５…ボイド。
Claims (5)
- ボンドウエーハとベースウエーハの少なくとも一方の表面に酸化膜を形成し、該形成した酸化膜を介して前記ボンドウエーハとベースウエーハとを貼り合せた後、ボンドウエーハを薄膜化することによって、埋め込み酸化膜上にＳＯＩ層が形成されたＳＯＩウエーハを製造する方法において、前記ボンドウエーハとベースウエーハの少なくとも一方の表面に形成される酸化膜のトータルの厚さが、前記製造されるＳＯＩウエーハが有する埋め込み酸化膜の厚さよりも厚く、１００ｎｍ以上になるようにして酸化膜の形成を行った後、該形成した酸化膜を介してボンドウエーハとベースウエーハとを貼り合せてからボンドウエーハを薄膜化してＳＯＩ層を形成し、その後、得られた貼り合せウエーハに埋め込み酸化膜の厚さを減ずる熱処理を行って、埋め込み酸化膜の厚さを１００ｎｍ未満の所望の厚さに調整することを特徴とするＳＯＩウエーハの製造方法。
- 前記ボンドウエーハを薄膜化して形成するＳＯＩ層の厚さを、５００ｎｍ以下とすることを特徴とする請求項１に記載のＳＯＩウエーハの製造方法。
- 前記埋め込み酸化膜の厚さを減ずる熱処理を、水素ガス、アルゴンガス、またはこれらの混合ガス雰囲気下で１０００℃以上の温度で行うことを特徴とする請求項１または請求項２に記載のＳＯＩウエーハの製造方法。
- 前記ボンドウエーハとベースウエーハとを貼り合わせる前に、前記ボンドウエーハの表層部に水素イオンまたは希ガスイオンを注入してイオン注入層を形成しておき、該ボンドウエーハのイオン注入した方の面をベースウエーハと貼り合せた後、前記ボンドウエーハを前記形成したイオン注入層で剥離することによって薄膜化することを特徴とする請求項１ないし請求項３のいずれか一項に記載のＳＯＩウエーハの製造方法。
- 前記埋め込み酸化膜の厚さを減ずる熱処理を行った後、さらに犠牲酸化処理を行うことを特徴とする請求項１ないし請求項４のいずれか一項に記載のＳＯＩウエーハの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003004833A JP4407127B2 (ja) | 2003-01-10 | 2003-01-10 | Ｓｏｉウエーハの製造方法 |
| EP03768276A EP1583145A4 (en) | 2003-01-10 | 2003-12-25 | PROCESS FOR PRODUCING SOI WAFER AND SOI WAFER |
| PCT/JP2003/016796 WO2004064145A1 (ja) | 2003-01-10 | 2003-12-25 | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| US10/507,175 US20050118789A1 (en) | 2003-01-10 | 2003-12-25 | Method of producing soi wafer and soi wafer |
| TW093100368A TW200416813A (en) | 2003-01-10 | 2004-01-07 | Method of producing SOI wafer and SOI wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003004833A JP4407127B2 (ja) | 2003-01-10 | 2003-01-10 | Ｓｏｉウエーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004221198A JP2004221198A (ja) | 2004-08-05 |
| JP4407127B2 true JP4407127B2 (ja) | 2010-02-03 |
Family
ID=32708980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003004833A Expired - Fee Related JP4407127B2 (ja) | 2003-01-10 | 2003-01-10 | Ｓｏｉウエーハの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050118789A1 (ja) |
| EP (1) | EP1583145A4 (ja) |
| JP (1) | JP4407127B2 (ja) |
| TW (1) | TW200416813A (ja) |
| WO (1) | WO2004064145A1 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1719179B1 (en) * | 2004-02-25 | 2018-10-03 | Sony Semiconductor Solutions Corporation | Photodetecting device |
| JP4830290B2 (ja) | 2004-11-30 | 2011-12-07 | 信越半導体株式会社 | 直接接合ウェーハの製造方法 |
| JP5183874B2 (ja) * | 2004-12-28 | 2013-04-17 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| WO2007074552A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| JP2007243038A (ja) * | 2006-03-10 | 2007-09-20 | Sumco Corp | 貼り合わせウェーハ及びその製造方法 |
| JP2008016534A (ja) * | 2006-07-04 | 2008-01-24 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| JP4820801B2 (ja) | 2006-12-26 | 2011-11-24 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハの製造方法 |
| CN101548369B (zh) * | 2006-12-26 | 2012-07-18 | 硅绝缘体技术有限公司 | 制造绝缘体上半导体结构的方法 |
| FR2910702B1 (fr) * | 2006-12-26 | 2009-04-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
| ATE486366T1 (de) * | 2006-12-26 | 2010-11-15 | Soitec Silicon On Insulator | Verfahren zum herstellen einer halbleiter-auf- isolator-struktur |
| SG144092A1 (en) * | 2006-12-26 | 2008-07-29 | Sumco Corp | Method of manufacturing bonded wafer |
| EP2109883A1 (en) | 2007-02-08 | 2009-10-21 | S.O.I.T.E.C. Silicon on Insulator Technologies | Method of fabrication of highly heat dissipative substrates |
| KR101335713B1 (ko) * | 2007-02-28 | 2013-12-04 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 접합 기판의 제조방법 및 접합 기판 |
| JP5231460B2 (ja) | 2007-03-19 | 2013-07-10 | ソワテク | パターニングされた薄いｓｏｉ |
| JP5135935B2 (ja) * | 2007-07-27 | 2013-02-06 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
| JP2011504655A (ja) * | 2007-11-23 | 2011-02-10 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 精密な酸化物の溶解 |
| JP5466410B2 (ja) * | 2008-02-14 | 2014-04-09 | 信越化学工業株式会社 | Ｓｏｉ基板の表面処理方法 |
| WO2009104060A1 (en) * | 2008-02-20 | 2009-08-27 | S.O.I.Tec Silicon On Insulator Technologies | Oxidation after oxide dissolution |
| JP5263509B2 (ja) * | 2008-09-19 | 2013-08-14 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| FR2938119B1 (fr) * | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de detachement de couches semi-conductrices a basse temperature |
| FR2938118B1 (fr) * | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de fabrication d'un empilement de couches minces semi-conductrices |
| JP5493345B2 (ja) * | 2008-12-11 | 2014-05-14 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR2941324B1 (fr) * | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
| FR2964495A1 (fr) * | 2010-09-02 | 2012-03-09 | Soitec Silicon On Insulator | Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine |
| FR2972564B1 (fr) | 2011-03-08 | 2016-11-04 | S O I Tec Silicon On Insulator Tech | Procédé de traitement d'une structure de type semi-conducteur sur isolant |
| JP5802436B2 (ja) * | 2011-05-30 | 2015-10-28 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| US8994085B2 (en) | 2012-01-06 | 2015-03-31 | International Business Machines Corporation | Integrated circuit including DRAM and SRAM/logic |
| US8653596B2 (en) * | 2012-01-06 | 2014-02-18 | International Business Machines Corporation | Integrated circuit including DRAM and SRAM/logic |
| FR2998418B1 (fr) * | 2012-11-20 | 2014-11-21 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur sur isolant |
| JP5780234B2 (ja) | 2012-12-14 | 2015-09-16 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR3003684B1 (fr) * | 2013-03-25 | 2015-03-27 | Soitec Silicon On Insulator | Procede de dissolution d'une couche de dioxyde de silicium. |
| FR3034565B1 (fr) | 2015-03-30 | 2017-03-31 | Soitec Silicon On Insulator | Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3522482B2 (ja) * | 1997-02-24 | 2004-04-26 | 三菱住友シリコン株式会社 | Ｓｏｉ基板の製造方法 |
| FR2777115B1 (fr) * | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
| JPH11307472A (ja) * | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP3395661B2 (ja) * | 1998-07-07 | 2003-04-14 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| JP4273540B2 (ja) * | 1998-07-21 | 2009-06-03 | 株式会社Ｓｕｍｃｏ | 貼り合わせ半導体基板及びその製造方法 |
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| FR2797713B1 (fr) * | 1999-08-20 | 2002-08-02 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
| EP1158581B1 (en) * | 1999-10-14 | 2016-04-27 | Shin-Etsu Handotai Co., Ltd. | Method for producing soi wafer |
| KR100796249B1 (ko) * | 1999-12-24 | 2008-01-21 | 신에쯔 한도타이 가부시키가이샤 | 접합 웨이퍼의 제조방법 |
| FR2816445B1 (fr) * | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
| JP2003204048A (ja) * | 2002-01-09 | 2003-07-18 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| KR100511656B1 (ko) * | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 |
| US7129123B2 (en) * | 2002-08-27 | 2006-10-31 | Shin-Etsu Handotai Co., Ltd. | SOI wafer and a method for producing an SOI wafer |
| JP2004193515A (ja) * | 2002-12-13 | 2004-07-08 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法 |
| JP2004247610A (ja) * | 2003-02-14 | 2004-09-02 | Canon Inc | 基板の製造方法 |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| FR2855908B1 (fr) * | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince |
| US7052978B2 (en) * | 2003-08-28 | 2006-05-30 | Intel Corporation | Arrangements incorporating laser-induced cleaving |
| US7018484B1 (en) * | 2005-02-09 | 2006-03-28 | Translucent Inc. | Semiconductor-on-insulator silicon wafer and method of formation |
-
2003
- 2003-01-10 JP JP2003004833A patent/JP4407127B2/ja not_active Expired - Fee Related
- 2003-12-25 WO PCT/JP2003/016796 patent/WO2004064145A1/ja active Application Filing
- 2003-12-25 EP EP03768276A patent/EP1583145A4/en not_active Withdrawn
- 2003-12-25 US US10/507,175 patent/US20050118789A1/en not_active Abandoned
-
2004
- 2004-01-07 TW TW093100368A patent/TW200416813A/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1583145A1 (en) | 2005-10-05 |
| EP1583145A4 (en) | 2008-01-02 |
| US20050118789A1 (en) | 2005-06-02 |
| JP2004221198A (ja) | 2004-08-05 |
| TW200416813A (en) | 2004-09-01 |
| TWI310962B (ja) | 2009-06-11 |
| WO2004064145A1 (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4407127B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US7091107B2 (en) | Method for producing SOI wafer and SOI wafer | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP3943782B2 (ja) | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ | |
| JP3385972B2 (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ | |
| US8236667B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| TWI492275B (zh) | The method of manufacturing the bonded substrate | |
| JPWO2003009386A1 (ja) | 貼り合わせウエーハの製造方法 | |
| CN105190835B (zh) | 混合基板的制造方法和混合基板 | |
| JP5284576B2 (ja) | 半導体基板の製造方法 | |
| CN1473361A (zh) | 制造含有粘接于-目标基片上的-薄层的-叠置结构的方法 | |
| WO2001048825A1 (fr) | Procédé de production de tranche collée | |
| JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
| JP5681975B2 (ja) | 半導体薄膜のスタックを製造する方法 | |
| KR20070055382A (ko) | 접합웨이퍼의 제조방법 | |
| JP2018085536A (ja) | 多層半導体デバイス作製時の低温層転写方法 | |
| JP2008130884A (ja) | Ｓｏｑ基板およびｓｏｑ基板の製造方法 | |
| CN102224568B (zh) | 贴合晶片的制造方法 | |
| JP2011071193A (ja) | 貼合せｓｏｉウェーハ及びその製造方法 | |
| WO2005067053A1 (ja) | Soiウェーハの作製方法 | |
| JP5135713B2 (ja) | 半導体基板の製造方法 | |
| JP5339785B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5364345B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP2005228988A (ja) | Ｓｏｉウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091102 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4407127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |