[go: up one dir, main page]

JP2011071193A - 貼合せsoiウェーハ及びその製造方法 - Google Patents

貼合せsoiウェーハ及びその製造方法 Download PDF

Info

Publication number
JP2011071193A
JP2011071193A JP2009219039A JP2009219039A JP2011071193A JP 2011071193 A JP2011071193 A JP 2011071193A JP 2009219039 A JP2009219039 A JP 2009219039A JP 2009219039 A JP2009219039 A JP 2009219039A JP 2011071193 A JP2011071193 A JP 2011071193A
Authority
JP
Japan
Prior art keywords
wafer
thickness
oxide film
active layer
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009219039A
Other languages
English (en)
Other versions
JP2011071193A5 (ja
Inventor
Junichi Ishizawa
純一 石澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009219039A priority Critical patent/JP2011071193A/ja
Publication of JP2011071193A publication Critical patent/JP2011071193A/ja
Publication of JP2011071193A5 publication Critical patent/JP2011071193A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】貼合せ熱処理の際に生じていた貼合せ界面の結晶欠陥を低減するとともに、ウェーハに生じる反りを低減し得る、貼合せSOIウェーハ及びその製造方法を提供する。
【解決手段】本発明の貼合せSOIウェーハの製造方法は、活性層用ウェーハの厚さを支持用ウェーハの厚さより小さくなるように厚み調整し、活性層用ウェーハの全面に形成された酸化膜の厚さが支持用ウェーハの全面に形成された酸化膜の厚さより小さくなるようにそれぞれ酸化膜を形成し、活性層用ウェーハを支持用ウェーハに酸化膜を介して重ね合せ、重ね合せウェーハを熱処理して貼合せて、2枚のウェーハの間に介在する酸化膜を埋込み酸化膜層にし、活性層用ウェーハを減肉化処理して貼合せSOIウェーハを製造する。
【選択図】図1

Description

本発明は、埋込み酸化膜層厚さが大きい高耐圧デバイスに適した貼合せSOI(Silicon On Insulater)ウェーハ及びその製造方法に関するものである。
SOIウェーハは、シリコン単結晶を支持基板とし、埋込み酸化膜(Buried Oxide;以下、BOXという。)層を介して活性層となる単結晶シリコン層(以下、SOI層という。)が形成された構造を有する。そして、BOX層の誘電体分離によって素子間が電気的に分離されることを活かして高耐圧デバイスへの応用がなされている。特に、自動車エレクトロニクスやフラットパネルディスプレイ、モーター制御や電源など多くの分野において、より高耐圧なデバイスに対応したSOIウェーハへの需要がある。
一般的に、より高耐圧なデバイスへ適応するためには素子間の電気抵抗を大きくすればよい。即ち、素子間の電気分離に用いられているBOX層を厚くすることによって高耐圧に対応したSOIウェーハがこれまで作製されてきた。
SOIウェーハの製造方法としては、薄膜化される活性層用ウェーハと、支持用ウェーハを貼合せて形成する貼合せ法や、ウェーハ表面より酸素イオンを注入してウェーハ表面から所定の深さの領域にBOX層を形成するSIMOX(Separation by Implanted Oxygen)法などがある。
このうち、貼合せ法によるSOIウェーハの製造方法は、図7に示すように、先ず、活性層用ウェーハ1と支持用ウェーハ2を用意し、いずれか一方或いは双方のウェーハに熱酸化による酸化膜1a,2aを形成する。図7では、双方のウェーハに酸化膜を形成している。次に、2枚のウェーハ1,2を重ね合せて加圧することによって2枚のウェーハ1,2を酸化膜1a,2aを介して接着する。重ね合せウェーハ3は水素結合によって接着されているに過ぎず、接着強度が弱いため、酸化雰囲気中、1100〜1250℃の温度で貼合せ熱処理を施して、接着強度を高める。これにより重ね合せたウェーハの間に介在する酸化膜1a,2aをBOX層5とする。更に、熱処理後の重ね合せウェーハ4の活性層用ウェーハを研削、研磨によって所望する厚さになるように減肉化処理を施してSOI層6とし、更にテラス研磨を施すことにより貼合せSOIウェーハ7が製造される。
前述した高耐圧デバイス向けSOIウェーハを製造する際には、上記の熱酸化時間を長くしてBOX層を厚く形成することによって対応してきたが、BOX厚さが2μm以上と、BOX層が厚いSOIウェーハ(以下、厚BOX−SOIウェーハという。)を製造する際に、活性層用ウェーハに形成する酸化膜厚さと支持用ウェーハに形成する酸化膜厚さの厚み差が大きくなると、貼合せ熱処理の際に、重ね合せた2枚のウェーハの断面の周端領域にスリップと呼ばれる結晶欠陥が生じていた(例えば、特許文献1参照。)。このため、厚BOX−SOIウェーハの製造では、活性層用ウェーハに形成する酸化膜の厚さと支持用ウェーハに形成する酸化膜の厚さの厚み差を小さくする、具体的には2μm以下にする必要があった。
また、この貼合せ熱処理時に生じるスリップの発生を大幅に抑えるために、2枚のウェーハを重ね合せ、活性層用ウェーハを所望のSOI層厚さにまで薄膜化した後、貼合せ熱処理することが提案されている(例えば、特許文献2参照。)。
特開2001−93788号公報(請求項1,2、段落[0006]〜段落[0008]、図1) 特開平5−109678号公報(請求項1、段落[0007],段落[0012]〜段落[0020]、図1〜図6)
しかしながら、上記特許文献1に記載の方法で厚BOX−SOIウェーハを作製した場合、必然的にBOX層厚さと支持用ウェーハ裏面の酸化膜厚さに厚み差が生じるため、結果として、得られるSOIウェーハには、この厚み差に起因して反りが増大していた。この反りが100μm以上になると、半導体製造工程における露光不良や吸着不良の原因となる。
また、上記特許文献2に記載の方法では、所望のSOI層厚さになるまで薄膜化した後に貼合せ熱処理すると、薄膜化によって活性層用ウェーハ自体の強度が弱くなっているため、活性層用ウェーハが熱応力により割れてしまうおそれがあった。更に、2枚のウェーハを単に重ね合せただけの接着強度が弱い状態で面取り加工や、研削加工及び研磨加工によって所望のSOI層厚さになるまで薄膜化が行われるため、加工処理中に、重ね合せた2枚のウェーハが接着面で剥がれてしまい、加工そのものができないことが予想される。
本発明の目的は、貼合せ熱処理の際に生じていた貼合せ界面の結晶欠陥を低減するとともに、ウェーハに生じる反りを低減し得る、貼合せSOIウェーハ及びその製造方法を提供することにある。
本発明の第1の観点は、支持用ウェーハの上にBOX層を介してSOI層が形成された貼合せSOIウェーハにおいて、支持用ウェーハの裏面に形成された酸化膜の厚さが0.45〜6μmの範囲内にあって、BOX層の厚さと支持用ウェーハ裏面酸化膜の厚さとの厚み差が1μm以下であり、かつSOI層にスリップ転位が存在しないことを特徴とする。
本発明の第2の観点は、図1に示すように、活性層用ウェーハ11の全面に酸化膜11bを形成し、このウェーハ11を支持するための支持用ウェーハ12の全面に酸化膜12aを形成し、活性層用ウェーハ11を支持用ウェーハ12に酸化膜11b,12aを介して重ね合せ、2枚の重ね合せウェーハ13を熱処理して貼合せ、これにより2枚の重ね合せたウェーハ14の間に介在する酸化膜11b,12aをBOX層15にし、その後、活性層用ウェーハ11に減肉化処理を施すことにより、支持用ウェーハ12の上にBOX層15を介してSOI層16を形成した貼合せSOIウェーハ17を製造する方法であって、貼合せ熱処理前において、活性層用ウェーハ11の厚さが支持用ウェーハ12の厚さより小さく、かつ活性層用ウェーハ11の全面に形成する酸化膜11bの厚さが支持用ウェーハ12の全面に形成する酸化膜12aの厚さより小さいことを特徴とする。
本発明の第3の観点は、第2の観点に基づく発明であって、更に支持用ウェーハの裏面に形成された酸化膜の厚さが0.45〜6μmの範囲内にあって、BOX層の厚さと支持用ウェーハ裏面酸化膜の厚さとの厚み差が1μm以下であることを特徴とする。
本発明の第4の観点は、第2又は第3の観点に基づく発明であって、更に支持用ウェーハの厚さが325〜725μmの範囲内にあるとき、活性層用ウェーハの厚さが支持用ウェーハの厚さより小さい300〜700μmの範囲内であることを特徴とする。
本発明の第5の観点は、第2の観点に基づく発明であって、更にBOX層の厚さが0.5〜7μmであることを特徴とする。
本発明の第6の観点は、第1の観点に基づく発明であって、更にBOX層の厚さが0.5〜7μmμmであり、かつウェーハに生じる反りが100μm以下であることを特徴とする。
本発明の貼合せSOIウェーハの製造方法では、活性層用ウェーハの厚さを支持用ウェーハの厚さより小さくなるように厚み調整することで、貼合せ熱処理の際に重ね合せウェーハの厚み方向の温度差が少なくなり、熱応力が低下するため、貼合せ熱処理の際に生じていた貼合せ界面の結晶欠陥を低減することができ、活性層用ウェーハに形成する酸化膜の厚さを支持用ウェーハに形成する酸化膜の厚さより小さくすることで、BOX層と支持側ウェーハの裏面酸化膜との体積膨張差が小さくなるため、得られるSOIウェーハに生じる反りを、100μm以下にまで低減することができる。
また、本発明の貼合せSOIウェーハは、貼合せ界面の結晶欠陥が低減されているため、耐圧特性の低下を解決することができ、また、反りが低減されているため、半導体製造工程における露光不良や吸着不良を低減できる。
本発明に係る貼合せSOIウェーハの製造方法における製造工程図である。 本発明に係る貼合せSOIウェーハの製造方法における予備的減肉化処理を施した製造工程図である。 本発明に係る貼合せSOIウェーハの製造方法における予備的減肉化処理を施した別の形態を示す製造工程図である。 本発明に係る貼合せSOIウェーハの製造方法における予備的減肉化処理を施した更に別の形態を示す製造工程図である。 比較例1の貼合せ熱処理を終えた後の重ね合せウェーハの活性層用ウェーハの貼合せ界面におけるSP1結果を示す図である。 実施例1の貼合せ熱処理を終えた後の重ね合せウェーハの活性層用ウェーハの貼合せ界面におけるSP1結果を示す図である。 従来の貼合せSOIウェーハの製造工程図である。
次に本発明を実施するための形態を図面に基づいて説明する。
本発明の貼合せSOIウェーハの製造方法では、先ず、図1に示すように、活性層用ウェーハ11及びこのウェーハを支持するための支持用ウェーハ12を用意する。活性層用ウェーハ11及び支持用ウェーハ12は、ともに直径が200mmの鏡面加工されたウェーハが好ましい。支持用ウェーハ12の厚さは325〜725μmの範囲内が好適である。また、貼合せ熱処理時におけるウェーハの厚み方向の温度差を小さくするために、貼合せ熱処理時前の活性層用ウェーハ11の厚さは支持用ウェーハ12の厚みよりも小さくすることが有効となる。このため、活性層用ウェーハ11を製造する段階において、事前に支持用ウェーハの厚みよりも厚みを小さく製造した厚み調整ウェーハ11aを活性層用ウェーハ11として用いてもよいし、活性層用ウェーハ11として支持用ウェーハ12と同程度の厚さのものを用いる場合には、図2〜図4に示すように、この活性層用ウェーハ11に対し、支持用ウェーハ12の厚さより小さくなるように予備的な減肉化処理を施せばよい。この予備的な減肉化処理は、所望の減肉化量のうちの大部分を砥石などを用いた研削加工によって行い、残部を、研磨布などを用いた鏡面仕上げ加工によって行うことが好ましい。また、図2に示すように、予備的減肉化処理した後に酸化膜形成、2枚のウェーハを重ね合せ、貼合せ熱処理の順としてもよいし、図3や図4に示すように、2枚のウェーハを重ね合せる前又は重ね合せた状態で、この予備的減肉化処理を行ってもよい。
なお、0.3〜250μmといった所望のSOI層となるまで厚みを薄くしたものを活性層用ウェーハ11に使用した場合には、その後に行う貼合せ熱処理時に活性層用ウェーハ11が割れてしまうおそれがあることから、活性層用ウェーハ11aの厚さを支持用ウェーハ12の厚さより小さい300〜700μmの範囲内にすることが望ましい。従来生じていたスリップ欠陥は、2枚のウェーハを重ね合せた後に施す貼合せ熱処理の際に、ウェーハの厚み方向の温度差が大きく、熱応力が増大することによるものと考えられる。一方、貼合せ熱処理時前の活性層用ウェーハ11の厚さを支持用ウェーハ12の厚さより小さくなるように加工することで、貼合せ熱処理の際に重ね合せウェーハの厚み方向の温度差が少なくなり、熱応力が低下するため、後に続く貼合せ熱処理の際に生じていた貼合せ界面の結晶欠陥を低減することができる。
続いて、厚み調整した活性層用ウェーハ11aと支持用ウェーハ12をSC−1洗浄、純水リンス及びフッ酸有機酸洗浄をこの順に行い、各ウェーハ表面を清浄化させる。
次に、厚み調整した活性層用ウェーハ11aの全面に酸化膜11bを形成し、支持用ウェーハ12の全面に酸化膜12aを形成する。ここで厚み調整した活性層用ウェーハ11aの全面に形成された酸化膜11bの厚さを、支持用ウェーハ12の全面に形成された酸化膜12aの厚さより小さくすることで、SOIウェーハのBOX層と支持側ウェーハの裏面酸化膜との体積膨張差が小さくなるため、得られるSOIウェーハに生じる反りを、100μm以下にまで低減することができる。また、2枚のウェーハ11a,12に形成する酸化膜11b,12aは、最終的に得られるSOIウェーハのBOX層の厚さが0.5〜7μmとなるようにそれぞれの厚さが調整される。また、支持用ウェーハ12の裏面に形成された酸化膜12aの厚さが0.45〜6μmの範囲内にあって、BOX層の厚さと支持用ウェーハ裏面酸化膜12aの厚さとの厚み差が1μm以下となるように、2枚のウェーハ11a,12に形成する酸化膜11b,12aの厚さをそれぞれ調整することが好ましい。各ウェーハへの酸化膜形成は、水素及び酸素混合ガス雰囲気下で熱処理を行うことが好適である。なお、いずれか一方のウェーハのみに酸化膜を形成し、他方のウェーハには酸化膜を形成しない場合、スリップの発生を低減することができず、また、貼合せ界面にある汚染が活性層に拡散していく不具合を生じる。
続いて、全面に酸化膜を形成した2枚のウェーハ11a,12をSC−1洗浄、純水リンス及びフッ酸有機酸洗浄をこの順に行い、各ウェーハ表面を水素終端させる。その後に、表面を水素終端させた2枚のウェーハ11a,12を重ねて重石を乗せて加圧することによって2枚のウェーハ11a,12を酸化膜11b,12aを介して接着する。
次に、貼合せ熱処理することにより、水素結合によって接着されていた重ね合せウェーハ13の接着強度を高める。貼合せ熱処理は、水素及び酸素混合ガス雰囲気中、1200℃の温度で60〜180分間保持することにより行われる。なお、重ね合せた2枚のウェーハ11a,12の間に介在する酸化膜11b,12aはBOX層15になる。
次に、貼合せ熱処理を施した重ね合せウェーハ14の活性層用ウェーハ側をその厚さが0.3〜250μmのSOI層とになるように減肉化処理を施す。減肉化処理は平面研削、鏡面研磨により行われる。これにより、支持用ウェーハ12の上にBOX層15を介してSOI層16が形成される。
更に、BOX層15及びSOI層16の周端にテラス研磨を施すことにより、裏面に酸化膜12aが形成された支持用ウェーハ12の上にBOX層15を介してSOI層16が形成された貼合せSOIウェーハ17が得られる。
本発明の貼合せSOIウェーハは、支持用ウェーハ12の裏面に形成された酸化膜12aの厚さが0.45〜6μmの範囲内にあって、BOX層15の厚さと支持用ウェーハ12の裏面に形成された酸化膜12aの厚さとの厚み差が1μm以下であり、SOI層にスリップ転位が存在しないことを特徴とする。また、BOX層15の厚さが0.5〜7μmであり、かつウェーハに生じる反りが100μm以下である。貼合せ界面の結晶欠陥が低減されているため、耐圧特性の低下を解決することができ、また、反りが100μm以下にまで低減されているため、半導体製造工程における露光不良や吸着不良を低減できる。
なお、ウェーハの厚みは静電容量測定により測定し、BOX層、酸化膜の厚さは反射率分光法により測定し、スリップ転位は貼合せ界面にレーザー光を照射しその散乱光の解析により測定し、また、ウェーハに生じる反りは非接触式の静電容量測定により測定する。
次に本発明の実施例を比較例とともに詳しく説明する。
<実施例1>
先ず、活性層用ウェーハ及び支持用ウェーハとして、ともに厚さが725μm、直径が200mmの鏡面加工されたウェーハを用意した。次いで、予備的減肉化処理として、活性層用ウェーハに対し、砥石を用いて研削加工を行い、ウェーハ厚さを650μmになるまで薄くし、続いて、研削加工後のウェーハに対し、研摩布を用いて鏡面仕上げ加工を行い、ウェーハ厚さを640μmにまで厚さ調整した。そして、薄く加工した活性層用ウェーハと支持用ウェーハをSC−1洗浄、純水リンス及びフッ酸有機酸洗浄をこの順に行い、ウェーハ表面を清浄化させた。次に、2枚のウェーハを水素及び酸素混合ガス雰囲気下で熱処理を行い、活性層用ウェーハには厚さ1μmの酸化膜を、支持用ウェーハには厚さ5μmの酸化膜をそれぞれ形成した。そして、2枚のウェーハをSC−1洗浄、純水リンス及びフッ酸有機酸洗浄をこの順に行い、表面を水素終端させた後に、2枚のウェーハを重ね合せて接着した。次に、水素及び酸素混合ガス雰囲気中、1200℃の温度で重ね合せウェーハに貼合せ熱処理を施した。貼合せ熱処理を施した重ね合せウェーハの活性層用ウェーハ側を平面研削によって活性層用ウェーハの厚さが15μmのSOI層となるように減肉化処理を施し、更に、テラス研磨を施し、貼合せSOIウェーハを得た。
<実施例2>
予備的減肉化処理で厚さ調整して活性層用ウェーハ厚さを700μmとした以外は実施例1と同様にして貼合せSOIウェーハを得た。
<実施例3>
活性層用ウェーハ及び支持用ウェーハとして、ともに厚さが325μm、直径が200mmの鏡面加工されたウェーハを用意し、予備的減肉化処理で厚さ調整して活性層用ウェーハ厚さを300μmとし、支持用ウェーハに厚さ4μmの酸化膜を形成した以外は実施例1と同様にして貼合せSOIウェーハを得た。
<比較例1>
活性層用ウェーハに予備的減肉化処理を施さない以外は実施例1と同様にして貼合せSOIウェーハを得た。
<比較例2>
活性層用ウェーハに予備的減肉化処理を施さず、活性層用ウェーハ及び支持用ウェーハにそれぞれ厚さ3μmの酸化膜を形成した以外は実施例1と同様にして貼合せSOIウェーハを得た。
<比較例3>
活性層用ウェーハに予備的減肉化処理を施さず、活性層用ウェーハに厚さ2μmの酸化膜を、支持用ウェーハに厚さ4μmの酸化膜を形成した以外は実施例1と同様にして貼合せSOIウェーハを得た。
<比較例4>
活性層用ウェーハ及び支持用ウェーハにそれぞれ厚さ3μmの酸化膜を形成した以外は実施例1と同様にして貼合せSOIウェーハを得た。
<比較例5>
支持用ウェーハとして、厚さが640μm、直径が200mmの鏡面加工されたウェーハを用意し、活性層用ウェーハに予備的減肉化処理を施さず、活性層用ウェーハ及び支持用ウェーハにそれぞれ厚さ3μmの酸化膜を形成した以外は実施例1と同様にして貼合せSOIウェーハを得た。
<比較例6>
支持用ウェーハのみに厚さ6μmの酸化膜を形成した以外は実施例1と同様にして貼合せSOIウェーハを得た。
<比較例7>
活性層用ウェーハのみに厚さ3μmの酸化膜を形成した以外は実施例1と同様にして貼合せSOIウェーハを得た。
<比較例8>
活性層用ウェーハに厚さ2μmの酸化膜を、支持用ウェーハに厚さ1μmの酸化膜を形成した以外は実施例1と同様にして貼合せSOIウェーハを得た。
<比較例9>
支持用ウェーハとして、厚さが640μm、直径が200mmの鏡面加工されたウェーハを用意し、予備的減肉化処理で厚さ調整して活性層用ウェーハ厚さを700μmとし、活性層用ウェーハに厚さ2μmの酸化膜を、支持用ウェーハに厚さ4μmの酸化膜を形成した以外は実施例1と同様にして貼合せSOIウェーハを得た。
<比較試験及び評価1>
実施例1〜3及び比較例1〜9で貼合せ熱処理を終えた後の重ね合せウェーハを用意し、この重ね合せウェーハをBOX層のところで剥離し、フッ酸洗浄で酸化膜を除去した活性層用ウェーハの貼合せ界面を表面検査装置(SP1)にてスリップ観察した。スリップ発生の有無を次の表1に示した。なお、スリップが発生したものについては、そのスリップ発生長さの合計長さの値を表内に示した。
また、図5に比較例1の予備的減肉化処理を施していない活性層用ウェーハの貼合せ界面におけるSP1画像を、図6に実施例1の予備的減肉化処理を施して厚さ640μmにまで加工した活性層用ウェーハの貼合せ界面におけるSP1画像をそれぞれ示す。
<比較試験及び評価2>
実施例1〜3及び比較例1〜9でそれぞれ得られた貼合せSOIウェーハについて、平坦度測定装置(ADE9500)にて反りを示すwarpを測定した。その結果を次の表1にそれぞれ示す。
図5の予備的減肉化処理を施していない比較例1の活性層用ウェーハでは、結晶方位に沿ったスリップが確認されたのに対して、図6の予備的減肉化処理を施した実施例1の活性層用ウェーハではスリップが全く発生していないことが確認された。この結果から、予備的減肉化処理によって活性層用ウェーハの厚さを支持用ウェーハの厚さより小さくなるように加工し、貼合せ熱処理時におけるウェーハの厚み方向の温度差を少なくすることで、熱応力が低下するため、貼合せ界面の結晶欠陥が低減されることが判る。
また、表1より明らかなように、BOX層厚さと支持用ウェーハ裏面酸化膜厚さとの厚み差が大きくなる比較例2〜5及び7〜9では得られるSOIウェーハに生じる反りが増大していた。更に、一方のウェーハにしか酸化膜が形成されていない比較例6及び7でも貼合せ界面にスリップが発生していた。一方、実施例1〜3では、貼合せ界面にスリップがなく、得られるSOIウェーハに生じる反りも100μm以下と低減されていた。
なお、各実施例及び各比較例とも、貼合せ熱処理後の活性層用ウェーハ側を減肉化処理(平面研削)して所定厚みのSOI層を形成した後に、テラス研磨を施した例を例示したが、貼合せ熱処理後の活性層用ウェーハにテラス研磨を施した後に、活性層用ウェーハ側を減肉化処理(平面研削)して所定厚みのSOI層を形成するようにしてもよい。
11 活性層用ウェーハ
11a 厚み調整した活性層用ウェーハ
11b 酸化膜
12 支持用ウェーハ
12a 酸化膜
13 重ね合せウェーハ
14 熱処理後の重ね合せウェーハ
15 埋込み酸化膜層
16 SOI層
17 SOIウェーハ

Claims (6)

  1. 支持用ウェーハの上に埋込み酸化膜層を介してSOI層が形成された貼合せSOIウェーハにおいて、
    前記支持用ウェーハの裏面に形成された酸化膜の厚さが0.45〜6μmの範囲内にあって、前記埋込み酸化膜層の厚さと前記支持用ウェーハ裏面酸化膜の厚さとの厚み差が1μm以下であり、前記SOI層にスリップ転位が存在しない貼合せSOIウェーハ。
  2. 活性層用ウェーハの全面に酸化膜を形成し、このウェーハを支持するための支持用ウェーハの全面に酸化膜を形成し、前記活性層用ウェーハを前記支持用ウェーハに前記酸化膜を介して重ね合せ、前記2枚の重ね合せウェーハを熱処理して貼合せ、これにより2枚の重ね合せたウェーハの間に介在する酸化膜を埋込み酸化膜層にし、その後、前記活性層用ウェーハに減肉化処理を施すことにより、前記支持用ウェーハの上に前記埋込み酸化膜層を介してSOI層を形成した貼合せSOIウェーハを製造する方法であって、
    前記貼合せ熱処理前において、前記活性層用ウェーハの厚さが前記支持用ウェーハの厚さより小さく、かつ前記活性層用ウェーハの全面に形成する酸化膜の厚さが前記支持用ウェーハの全面に形成する酸化膜の厚さより小さい
    ことを特徴とする貼合せSOIウェーハの製造方法。
  3. 支持用ウェーハの裏面に形成された酸化膜の厚さが0.45〜6μmの範囲内にあって、埋込み酸化膜層の厚さと前記支持用ウェーハ裏面酸化膜の厚さとの厚み差が1μm以下である請求項2記載の貼合せSOIウェーハの製造方法。
  4. 支持用ウェーハの厚さが325〜725μmの範囲内にあるとき、活性層用ウェーハの厚さが前記支持用ウェーハの厚さより小さい300〜700μmの範囲内である請求項2又は3記載の貼合せSOIウェーハの製造方法。
  5. 埋込み酸化膜層の厚さが0.5〜7μmである請求項2記載の貼合せSOIウェーハの製造方法。
  6. 埋込み酸化膜層の厚さが0.5〜7μmであり、かつウェーハに生じる反りが100μm以下である請求項1記載の貼合せSOIウェーハ。
JP2009219039A 2009-09-24 2009-09-24 貼合せsoiウェーハ及びその製造方法 Pending JP2011071193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009219039A JP2011071193A (ja) 2009-09-24 2009-09-24 貼合せsoiウェーハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009219039A JP2011071193A (ja) 2009-09-24 2009-09-24 貼合せsoiウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011071193A true JP2011071193A (ja) 2011-04-07
JP2011071193A5 JP2011071193A5 (ja) 2012-10-11

Family

ID=44016214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009219039A Pending JP2011071193A (ja) 2009-09-24 2009-09-24 貼合せsoiウェーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2011071193A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013175705A1 (ja) * 2012-05-24 2013-11-28 信越半導体株式会社 Soiウェーハの製造方法
WO2014034019A1 (ja) * 2012-09-03 2014-03-06 信越半導体株式会社 Soiウェーハの製造方法
JP2015050210A (ja) * 2013-08-30 2015-03-16 株式会社Sumco Soiウェーハの製造方法
FR3024280A1 (fr) * 2014-07-25 2016-01-29 Soitec Silicon On Insulator Procede de detachement d'une couche utile
FR3076393A1 (fr) * 2017-12-28 2019-07-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile
CN115799273A (zh) * 2022-12-21 2023-03-14 中环领先半导体材料有限公司 一种绝缘体上硅晶圆及制备方法、半导体装置
US11738993B2 (en) 2019-01-16 2023-08-29 Murata Manufacturing Co., Ltd. Silicon substrate having cavity and cavity SOI substrate including the silicon substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109678A (ja) * 1991-10-18 1993-04-30 Sony Corp Soi基板の製造方法
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JP2001094079A (ja) * 1999-09-20 2001-04-06 Komatsu Electronic Metals Co Ltd 貼り合せsoiウェーハの製造方法
JP2001093788A (ja) * 1999-09-21 2001-04-06 Komatsu Electronic Metals Co Ltd 貼り合せsoiウェーハの製造方法
JP2008244019A (ja) * 2007-03-26 2008-10-09 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109678A (ja) * 1991-10-18 1993-04-30 Sony Corp Soi基板の製造方法
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JP2001094079A (ja) * 1999-09-20 2001-04-06 Komatsu Electronic Metals Co Ltd 貼り合せsoiウェーハの製造方法
JP2001093788A (ja) * 1999-09-21 2001-04-06 Komatsu Electronic Metals Co Ltd 貼り合せsoiウェーハの製造方法
JP2008244019A (ja) * 2007-03-26 2008-10-09 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029240B2 (en) 2012-05-24 2015-05-12 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
JP2013247204A (ja) * 2012-05-24 2013-12-09 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
KR101914755B1 (ko) 2012-05-24 2018-11-05 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조방법
WO2013175705A1 (ja) * 2012-05-24 2013-11-28 信越半導体株式会社 Soiウェーハの製造方法
CN104364880A (zh) * 2012-05-24 2015-02-18 信越半导体股份有限公司 Soi晶片的制造方法
US9673085B2 (en) 2012-09-03 2017-06-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
JP2014049699A (ja) * 2012-09-03 2014-03-17 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
WO2014034019A1 (ja) * 2012-09-03 2014-03-06 信越半導体株式会社 Soiウェーハの製造方法
JP2015050210A (ja) * 2013-08-30 2015-03-16 株式会社Sumco Soiウェーハの製造方法
FR3024280A1 (fr) * 2014-07-25 2016-01-29 Soitec Silicon On Insulator Procede de detachement d'une couche utile
FR3076393A1 (fr) * 2017-12-28 2019-07-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile
US11738993B2 (en) 2019-01-16 2023-08-29 Murata Manufacturing Co., Ltd. Silicon substrate having cavity and cavity SOI substrate including the silicon substrate
CN115799273A (zh) * 2022-12-21 2023-03-14 中环领先半导体材料有限公司 一种绝缘体上硅晶圆及制备方法、半导体装置
CN115799273B (zh) * 2022-12-21 2024-02-09 中环领先半导体科技股份有限公司 一种绝缘体上硅晶圆及制备方法、半导体装置
JP2025504365A (ja) * 2022-12-21 2025-02-12 中▲環▼▲領▼先半▲導▼体科技股▲分▼有限公司 シリコン・オン・インシュレータ・ウェーハ及びその製造方法、半導体装置
JP7678942B2 (ja) 2022-12-21 2025-05-16 中▲環▼▲領▼先半▲導▼体科技股▲分▼有限公司 シリコン・オン・インシュレータ・ウェーハ及びその製造方法、半導体装置

Similar Documents

Publication Publication Date Title
JP4407127B2 (ja) Soiウエーハの製造方法
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
JP2011071193A (ja) 貼合せsoiウェーハ及びその製造方法
US9496130B2 (en) Reclaiming processing method for delaminated wafer
CN101331585A (zh) 贴合基板的制造方法
WO2013102968A1 (ja) 貼り合わせsoiウェーハの製造方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
WO2013111242A1 (ja) 貼り合わせsoiウェーハの製造方法
KR100882380B1 (ko) 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체
EP2211380B1 (en) Method of Manufacturing Laminated Wafer by High Temperature Laminating Method
EP1571693A1 (en) Method for manufacturing soi wafer
KR101238679B1 (ko) 저압에서의 분자 접착 접합 방법
JP2011103409A (ja) ウェーハ貼り合わせ方法
TWI313483B (ja)
KR101486779B1 (ko) Soi 기판의 제조 방법 및 soi기판
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
TWI716627B (zh) 貼合式soi晶圓的製造方法
JP2011071193A5 (ja) 貼合せsoiウェーハの製造方法
JP5190669B2 (ja) 貼り合わせウェーハの製造方法
JP2010153488A (ja) Soiウエハの製造方法およびsoiウエハ
JP2011054704A (ja) 貼り合わせウェーハの製造方法
JP2012204439A (ja) 貼合せsoiウェーハの製造方法
JP2008235776A (ja) 貼り合わせウェーハの製造方法
JP5364345B2 (ja) Soi基板の作製方法
EP3370249B1 (en) Bonded soi wafer manufacturing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140908

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140916

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141114