[go: up one dir, main page]

JP3395661B2 - Ｓｏｉウエーハの製造方法 - Google Patents

Ｓｏｉウエーハの製造方法

Info

Publication number
JP3395661B2
JP3395661B2 JP20871198A JP20871198A JP3395661B2 JP 3395661 B2 JP3395661 B2 JP 3395661B2 JP 20871198 A JP20871198 A JP 20871198A JP 20871198 A JP20871198 A JP 20871198A JP 3395661 B2 JP3395661 B2 JP 3395661B2
Authority
JP
Japan
Prior art keywords
oxide film
wafer
thickness
variation
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20871198A
Other languages
English (en)
Other versions
JP2000030996A (ja
Inventor
清 三谷
功 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP20871198A priority Critical patent/JP3395661B2/ja
Priority to DE69931221T priority patent/DE69931221T2/de
Priority to KR1019990026312A priority patent/KR100614120B1/ko
Priority to US09/346,576 priority patent/US6245645B1/en
Priority to EP99305214A priority patent/EP0977255B1/en
Publication of JP2000030996A publication Critical patent/JP2000030996A/ja
Priority to US09/834,435 priority patent/US6306730B2/en
Application granted granted Critical
Publication of JP3395661B2 publication Critical patent/JP3395661B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、イオン注入したウ
エーハを結合及び分離してＳＯＩウエーハを製造する方
法（スマートカット法とも呼ばれている）で得られたＳ
ＯＩ（Silicon OnInsulator）構造ウエーハに関し、活
性ＳＯＩ層の膜厚均一性に優れたＳＯＩウエーハの製造
方法及び活性ＳＯＩ層の膜厚均一性に優れたＳＯＩウエ
ーハに関する。
【０００２】
【従来の技術】最近、ＳＯＩウエーハの製造方法とし
て、イオン注入したウエーハを結合及び分離してＳＯＩ
ウエーハを製造する方法（以後、イオン注入分離法と呼
ぶことがある）が新たに注目されている。この方法は、
例えば図３（ａ）〜（ｈ）に示すように、ＳＯＩ層を形
成するボンドウエーハ２と支持基板となるベースウエー
ハ１の二枚のシリコンウエーハのうち（図３（ａ））、
少なくとも一方に酸化膜を形成すると共に（図３
（ｂ））、ボンドウエーハ２に水素イオンまたは希ガス
イオンを注入し、該ボンドウエーハ内部に微小気泡層
（封入層）４を形成させた後（図３（ｃ））、該イオン
を注入した方の面を酸化膜を介してベースウエーハ１と
密着させ（図３（ｄ））、その後熱処理を加えて微小気
泡層を劈開面（剥離面）としてボンドウエーハ２を薄膜
状に分離し（図３（ｅ））、さらに熱処理を加えて強固
に結合して（図３（ｆ））、鏡面研磨を施し（図３
（ｇ））、ＳＯＩウエーハとする技術（特開平５−２１
１１２８号参照）である（図３（ｈ））。
【０００３】上記方法でＳＯＩウエーハを製造する方法
としては、ボンドウエーハとベースウエーハのうちどち
らに酸化膜を形成するかによって、図３（Ａ）に示すよ
うなべースウエーハ１に酸化膜を形成するＡ法と、図３
（Ｂ）に示すようなボンドウエーハ２に酸化膜を形成す
るＢ法とに大別されるが、予めボンドウエーハに酸化膜
を形成しておくＢ法が主流である。
【０００４】その理由として１つは、イオンを注入する
ボンドウエーハに酸化膜が形成されていないと、チャネ
リング効果によりイオンの注入深さのバラツキが大きく
なり、その結果、ＳＯＩ層の膜厚均一性が低下してしま
うからである。ここで、チャネリング効果とは、結晶性
の物質の結晶軸に平行にイオンを入射すると、結晶原子
の隙間を蛇行しながらイオンが通り抜けていく現象をい
い、非平行の入射に比べて、イオンの注入深さのバラツ
キが大きくなる。シリコンウエーハの場合は、その表面
は特定の方位（例えば〈１００〉など）に加工されてい
るので、この現象が発生しやすく、酸化膜を形成するこ
とによりこのチャネリング効果を抑えることが好まし
い。
【０００５】ボンドウエーハに酸化膜を形成するもう１
つの理由は、ボンドウエーハに酸化膜を予め形成してお
けば、その結合界面に取り込まれた不純物（雰囲気中の
ボロンやイオン注入による金属汚染物）が活性層（ＳＯ
Ｉ層）に拡散するのを抑制することができ、ＳＯＩ層の
結晶性や電気特性の劣化を防止できるからである。
【０００６】
【発明が解決しようとする課題】ところで、イオン注入
分離法を行う場合のイオン注入深さのバラツキ（標準偏
差）は、前述のチャネリング効果が発生しなければ、バ
ラツキσ＝０．４ｎｍを得ることができる。すなわち、
３σ＝１．２ｎｍであり、目標注入深さ±１．２ｎｍ以
内にほとんど全てのイオンが注入されることになるの
で、イオン注入分離法によればＳＯＩ層の目標膜厚±
１．５ｎｍ以下の優れた膜厚均一性を有する超薄膜ＳＯ
Ｉウエーハが得られるはずである。
【０００７】しかし、前述の理由によりイオンを注入す
るボンドウエーハに酸化膜を形成すると、形成される酸
化膜もその膜厚にバラツキを有しているため、この酸化
膜を通してシリコン中に注入されるイオンもその注入深
さに影響を受ける。
【０００８】例えば、ＳＯＩウエーハの埋め込み酸化膜
の厚さとして４００ｎｍが必要な場合、この酸化膜を通
常の量産レベルでの酸化条件を用いて形成すると、酸化
膜厚のバラツキ（標準偏差）は、σ＝２．０ｎｍ程度し
か得られない。また、生産性を無視して酸化条件を厳密
にコントロールしてもσ＝１．０ｎｍ前後が限界であ
る。したがって、従来は、ボンドウエーハに酸化膜を形
成して製造されたＳＯＩウエーハのＳＯＩ層の膜厚均一
性としては、目標膜厚±３ｎｍ程度が限界であった。
【０００９】本発明は、このような問題点に鑑みなされ
たもので、ＳＯＩウエーハにおけるボンドウエーハの酸
化膜の膜厚のバラツキが、ＳＯＩ層の膜厚均一性に与え
る影響を最小限に抑え、ＳＯＩ層の膜厚均一性が著しく
改善されたＳＯＩウエーハの製造方法及びＳＯＩウエー
ハを提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項１に記載した発明は、ＳＯＩ層を形
成するボンドウエーハと支持基板となるベースウエーハ
のうち、少なくともボンドウエーハに酸化膜を形成し、
該酸化膜を通して水素イオンまたは希ガスイオンを注入
し、ボンドウエーハ内部に微小気泡層（封入層）を形成
させた後、該イオン注入した方の面を前記ベースウエー
ハと密着させ、その後熱処理を加えて微小気泡層を劈開
面（剥離面）としてボンドウエーハを薄膜状に分離する
ＳＯＩウエーハの製造方法であって、前記ボンドウエー
ハに形成する酸化膜の厚さのバラツキが、前記イオン注
入による注入深さのバラツキよりも小さくなるようにす
ることを特徴とするＳＯＩウエーハの製造方法である。
【００１１】このように、ボンドウエーハに予め酸化膜
を形成するＳＯＩウエーハの製造方法において、ボンド
ウエーハに形成する酸化膜の厚さのバラツキが、イオン
注入深さのバラツキよりも小さくなるようにすれば、酸
化膜の厚さのバラツキがＳＯＩ層の膜厚均一性に与える
影響を最小限に抑えることができ、ＳＯＩ層の膜厚均一
性が改善されたＳＯＩウエーハを製造することができ
る。なお、ここでいうバラツキとは、標準偏差のことを
示す。
【００１２】上記課題を解決するため、本発明の請求項
２に記載した発明は、ＳＯＩ層を形成するボンドウエー
ハと支持基板となるベースウエーハのうち、少なくとも
ボンドウエーハに酸化膜を形成し、該酸化膜を通して水
素イオンまたは希ガスイオンを注入し、ボンドウエーハ
内部に微小気泡層（封入層）を形成させた後、該イオン
注入した方の面を前記ベースウエーハと密着させ、その
後熱処理を加えて微小気泡層を劈開面（剥離面）として
ボンドウエーハを薄膜状に分離するＳＯＩウエーハの製
造方法であって、前記ボンドウエーハに形成する酸化膜
の厚さのバラツキが、前記イオン注入による注入深さの
バラツキよりも小さくなるように、前記ボンドウエーハ
に形成する酸化膜の厚さを設定することを特徴とするＳ
ＯＩウエーハの製造方法である。
【００１３】このように、ボンドウエーハに予め酸化膜
を形成するＳＯＩウエーハの製造方法において、ボンド
ウエーハに形成する酸化膜の厚さのバラツキが、イオン
注入深さのバラツキよりも小さくなるように、ボンドウ
エーハに形成する酸化膜の厚さを設定すれば、酸化膜の
厚さのバラツキが、イオン注入深さのバラツキに与える
影響を最小限に抑えることができ、ＳＯＩ層の膜厚均一
性が改善されたＳＯＩウエーハを製造することができ
る。
【００１４】この場合、請求項３に示したように、ボン
ドウエーハと密着させるベースウエーハに予め酸化膜を
形成し、該ベースウエーハに形成する酸化膜の厚さは、
ボンドウエーハに形成させた酸化膜と合わせて、ＳＯＩ
ウエーハの所望とされる厚さの埋め込み酸化膜を形成す
るようにすることが好ましい。
【００１５】このように、ベースウエーハにも予め酸化
膜を形成しておき、ベースウエーハに形成した酸化膜の
厚さとボンドウエーハに形成した酸化膜の厚さとを合わ
せて、ＳＯＩウエーハの所望とされる厚さの埋め込み酸
化膜を形成するようにすれば、容易に所望とされる厚さ
の埋め込み酸化膜を得ることができ、酸化膜厚が不足す
るようなことがないし、ボンドウエーハの酸化膜厚のバ
ラツキがＳＯＩ層の膜厚均一性に与える影響を最小限に
抑えることができる。
【００１６】この場合、請求項４に記載したように、前
記ボンドウエーハに形成する酸化膜の厚さを１０〜１０
０ｎｍとすることが好ましい。
【００１７】これは、酸化膜厚のバラツキとイオン注入
深さのバラツキは、使用する装置やイオンの注入条件、
酸化膜形成時の酸化条件により異なるものではあるが、
現在の量産レベルで用いられる装置では、酸化膜厚のバ
ラツキをイオン注入深さのバラツキより小さくするため
には、ボンドウエーハに形成する酸化膜厚を１００ｎｍ
以下とすることが好ましいからである。また、酸化膜に
より、前述のチャネリング効果を防止するためには、少
なくとも１０ｎｍの膜厚が必要とされるので、酸化膜厚
は１０ｎｍ以上であることが好ましい。
【００１８】そして、前記に記載の製造方法で製造され
たＳＯＩウエーハは、埋め込み酸化膜の厚さが厚いもの
であってもＳＯＩ層の膜厚均一性が高いＳＯＩウエーハ
である。
【００１９】また、埋め込み酸化膜内または埋め込み酸
化膜とベースウエーハとの境界に貼り合わせ面を有し、
ＳＯＩ層の膜厚均一性が±１．５ｎｍ以下であることを
特徴とする貼り合わせＳＯＩウエーハは、イオン注入分
離法によって２枚のウエーハを貼り合わせて製造された
ＳＯＩウエーハにおいて、ＳＯＩ層の膜厚均一性が±
１．５ｎｍ以下という高い膜厚均一性を有するため、作
製されるデバイス特性を向上できるとともにデバイス設
計上の自由度も広がる。
【００２０】以下、本発明についてさらに詳述するが、
本発明はこれらに限定されるものではない。ＳＯＩウエ
ーハを製造するにあたり、ＳＯＩウエーハに必要な厚さ
の埋め込み酸化膜を得ようとすると、通常の量産レベル
での酸化条件では、ウエーハに形成される酸化膜の厚さ
のバラツキは、イオン注入深さのバラツキに比べて極め
て大きなものとなり、ＳＯＩ層の膜厚均一性に大きな影
響を与える。
【００２１】通常酸化膜厚のバラツキは、酸化膜厚が大
きいほど大きくなる。そこで、本発明の発明者は、イオ
ン注入による注入深さのバラツキよりも、酸化膜厚のバ
ラツキが小さくなるように、ボンドウエーハに形成する
酸化膜の厚さを薄くすることにし、ＳＯＩウエーハに必
要な埋め込み酸化膜厚の残りはベースウエーハ側に形成
し、ボンドウエーハとベースウエーハの酸化膜を合わせ
て所望の厚さの埋め込み酸化膜を得ることを着想した。
【００２２】例えば、ＳＯＩウエーハ製造に使用してい
るイオン注入装置の注入深さのバラツキが０．４ｎｍで
あり、ボンドウエーハに形成する酸化膜の厚さのバラツ
キが０．４ｎｍ以下となる酸化膜厚の境界が１００ｎｍ
の場合、ボンドウエーハに形成する酸化膜厚として１０
０ｎｍ以下の酸化膜厚を選択すればよい。この場合、仮
にボンドウエーハ酸化膜厚を４０ｎｍとし、ＳＯＩウエ
ーハとして必要な埋め込み酸化膜の厚さが４００ｎｍで
あるとすると、４０ｎｍをボンドウエーハに形成した後
にイオンを注入し、残りの３６０ｎｍをベースウエーハ
に形成した後、両ウエーハを結合すればよい。
【００２３】本発明では、酸化膜厚のバラツキとイオン
注入深さのバラツキとの関係が重要となる。そこで、本
発明の発明者は、酸化膜厚のバラツキとイオン注入深さ
のバラツキについて調査を行った。
【００２４】酸化膜の膜厚のバラツキは、通常の量産レ
ベルの酸化条件により、実際にウエーハに数種類の膜厚
の酸化膜を形成し、それぞれ膜厚の面内分布から標準偏
差を求めた。その結果、図２のライン（ａ）に示すよう
な酸化膜厚と酸化膜厚のバラツキの関係を得ることがで
きた。
【００２５】イオン注入深さのバラツキは、酸化膜の影
響を排除するために酸化膜のないウエーハに、通常用い
られる装置によりイオン注入を行い、チャネリング現象
を避けるために注入角を数度傾けてイオン注入をした
後、酸化膜を形成したウエーハと結合し、５００℃程度
で剥離熱処理してＳＯＩウエーハを製造し、そのＳＯＩ
層の膜厚の面内分布を測定することにより求めた。そし
て、異なる注入エネルギーでイオンを注入することによ
り複数のＳＯＩウエーハを製造して同様の測定を行い、
図２のライン（ｂ）に示すようなイオン注入深さとその
バラツキの関係を得ることができた。
【００２６】これらの酸化膜厚のバラツキとイオン注入
深さのバラツキの変化の様子を図２において比較してみ
ると、黒丸のプロットで示した図２のライン（ａ）よ
り、酸化膜厚のバラツキは、ウエーハに形成される酸化
膜厚に比例して増大することが判る。一方、白丸のプロ
ットで示した図２のライン（ｂ）より、イオン注入深さ
のバラツキは、イオン注入深さが深くなってもさほど変
化せず、０．４〜０．６ｎｍ程度の値であることが判
る。
【００２７】これらの関係より、ボンドウエーハに形成
すべき適切な酸化膜厚を決定することができる。すなわ
ち、図２の関係は、現在の量産レベルで用いられる装置
や条件での関係を示したものであるが、イオン注入深さ
のバラツキよりも酸化膜厚のバラツキを小さくするため
には、ボンドウエーハに形成する酸化膜の厚さは１００
ｎｍ以下が適切であることが判る。
【００２８】ボンドウエーハの酸化膜の厚さが薄くなれ
ばなるほど酸化膜厚のバラツキは小さなものとなり、酸
化膜厚のバラツキがイオン注入深さに与える影響は小さ
なものとなるが、ボンドウエーハに酸化膜を設ける理由
の一つであるチャネリング効果の発生防止のためには、
少なくとも１０ｎｍの酸化膜厚が必要となるため、実際
にＳＯＩウエーハを製造する場合には、ボンドウエーハ
に形成する酸化膜厚は１０〜１００ｎｍが好ましい。
【００２９】この場合、イオン注入装置あるいは酸化膜
形成条件その他の条件の違いにより酸化膜の厚さのバラ
ツキ、イオン注入深さのバラツキが変ったとしても、上
記と同様にして、両者のバラツキを求めて、酸化膜の厚
さのバラツキをイオン注入深さのバラツキより小さくす
るようにすればよい。
【００３０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図１は本発明のＳＯＩウエー
ハを製造する方法によるＳＯＩウエーハの製造工程の一
例を示すフロー図である。
【００３１】まず、図１のイオン注入分離法において、
工程（ａ）では、２枚の鏡面ウエーハを準備するもので
あり、デバイスの仕様に合った基台となるベースウエー
ハ１とＳＯＩ層８となるボンドウエーハ２を準備する。
【００３２】次に工程（ｂ）では、そのうちのボンドウ
エーハ２を熱酸化し、その表面に１０〜１００ｎｍの厚
さの酸化膜３を形成する。前述のように、この酸化膜厚
がこの範囲の値であれば、イオン注入深さのバラツキよ
りも小さくすることができ、後にＳＯＩ層８の厚さを均
一化することが可能となる。
【００３３】一方、工程（ｃ）では、ベースウエーハ１
を熱酸化し、その表面に酸化膜５を形成し、このベース
ウエーハに形成する酸化膜５の厚さは、ボンドウエーハ
に形成させた酸化膜３と合わせて、ＳＯＩウエーハの所
望とされる厚さの埋め込み酸化膜９を形成するようにす
る。この場合、もしボンドウエーハに形成した酸化膜３
の厚さのみで、ＳＯＩウエーハの埋め込み酸化膜の所望
とされる厚さが得られるのであれば、ベースウエーハに
酸化膜を形成する必要はなく、この工程（ｃ）は省略さ
れる。
【００３４】工程（ｄ）では、表面に酸化膜を形成した
ボンドウエーハ２の片面に対して水素イオンまたは希ガ
スイオンを注入し、イオンの平均進入深さにおいて表面
に平行な微小気泡層（封入層）４を形成させるもので、
この進入温度は２５〜４５０℃が好ましい。
【００３５】工程（ｅ）は、水素イオンまたは希ガスイ
オンを注入したボンドウエーハ２のイオン注入面に、ベ
ースウエーハ１を酸化膜３あるいは酸化膜３及び酸化膜
５を介して重ね合せて密着させる工程であり、常温の清
浄な雰囲気下で２枚のウエーハの表面同士を接触させる
ことにより、接着剤等を用いることなくウエーハ同士が
接着する。
【００３６】次に、工程（ｆ）は、封入層４を境界とし
て剥離することによって、剥離ウエーハ６とＳＯＩウエ
ーハ７（ＳＯＩ層８＋埋め込み酸化膜９＋ベースウエー
ハ１）に分離する剥離熱処理工程で、例えば不活性ガス
雰囲気下約５００℃以上の温度で熱処理を加えれば、結
晶の再配列と気泡の凝集とによって剥離ウエーハ６とＳ
ＯＩウエーハ７とに分離される。
【００３７】そして、工程（ｇ）では、前記工程（ｅ）
（ｆ）の密着工程および剥離熱処理工程で密着させたウ
エーハ同士の結合力では、そのままデバイス工程で使用
するには弱いので、結合熱処理としてＳＯＩウエーハ７
に高温の熱処理を施し結合強度を十分なものとする。こ
の熱処理は例えば不活性ガス雰囲気下、１０５０℃〜１
２００℃で３０分から２時間の範囲で行うことが好まし
い。なお、工程（ｆ）の剥離熱処理と工程（ｇ）の結合
熱処理を連続的に行ったり、また、工程（ｆ）の剥離熱
処理と工程（ｇ）の結合熱処理を同時に兼ねるものとし
て行ってもよい。
【００３８】次に、工程（ｈ）は、タッチポリッシュと
呼ばれる研磨代の極めて少ない鏡面研磨の工程であり、
ＳＯＩ層８の表面である劈開面（剥離面）に存在する結
晶欠陥層の除去と表面粗さを除去する工程である。
【００３９】以上の工程を経て、所望の厚さの埋め込み
酸化膜９を有し、膜厚均一性の高いＳＯＩ層８を有する
高品質のＳＯＩウエーハ７を製造することができる（工
程（ｉ））。
【００４０】
【実施例】以下、本発明の実施例および比較例を挙げて
具体的に説明するが、本発明はこれらに限定されるもの
ではない。 （実施例１）導電型がｐ型で抵抗率が２０Ω・ｃｍ、直
径が１５０ｍｍのシリコン鏡面ウエーハを２枚準備し
た。図１（ａ）〜（ｆ）にしたがい、ボンドウエーハを
剥離して、ＳＯＩウエーハを得た。主な条件は以下の通
りである。 １）ベースウエーハの酸化膜厚：３５０ｎｍ ２）ボンドウエーハの酸化膜厚：５０ｎｍ ３）ボンドウエーハの酸化膜厚のバラツキ：σ＝０．２
５ｎｍ ４）イオン注入条件：Ｈ+ イオン、注入エネルギー ８
０ｋｅＶ 注入線量 ８×１０16／ｃｍ2 ５）イオン注入深さ：７００ｎｍ（ＳＯＩ層膜厚＋ボン
ドウエーハ酸化膜厚） ６）イオン注入深さのバラツキ：σ＝０．４ｎｍ
【００４１】本実施例１では、イオン注入深さのバラツ
キσ＝０．４ｎｍに比べて、ボンドウエーハの酸化膜厚
のバラツキはσ＝０．２５ｎｍと小さいものとなってい
る。尚、ボンドウエーハの酸化膜厚は、反射分光法によ
り面内を２ｍｍピッチで数千点測定した。そして、埋め
込み酸化膜厚は４００ｎｍとなるように条件を設定し
た。上記の条件により２枚のウエーハを合わせた後（図
１（ｅ））、Ｎ2 ガス雰囲気下、５００℃×３０分の剥
離熱処理（図１（ｆ））を行った。
【００４２】この剥離工程後のＳＯＩウエーハのＳＯＩ
層の膜厚のバラツキを測定し、膜厚均一性を求めた。膜
厚測定は、反射分光法で行い、ＳＯＩウエーハの面内を
２ｍｍピッチで数千点測定した。
【００４３】測定の結果、バラツキσの測定値は、σ＝
０．４７ｎｍであり、３σ＝１．４１ｎｍより、ＳＯＩ
層膜厚はおよそ６５０ｎｍ±１．４１ｎｍであり、従来
のＳＯＩウエーハの目標膜厚±３ｎｍに比べて、ＳＯＩ
層の膜厚均一性は格段に向上したものとなった。
【００４４】（実施例２）導電型がｐ型で抵抗率が２０
Ω・ｃｍ、直径が１５０ｍｍのシリコン鏡面ウエーハを
２枚準備した。図１（ａ）〜（ｆ）にしたがい、ボンド
ウエーハを剥離して、ＳＯＩウエーハを得た。主な条件
は以下の通りである。 １）ベースウエーハの酸化膜厚：３６０ｎｍ ２）ボンドウエーハの酸化膜厚：４０ｎｍ ３）ボンドウエーハの酸化膜厚のバラツキ：σ＝０．２
０ｎｍ ４）イオン注入条件：Ｈ+ イオン、注入エネルギー ３
９ｋｅＶ 注入線量 ８×１０16／ｃｍ2 ５）イオン注入深さ：３４０ｎｍ（ＳＯＩ層膜厚＋ボン
ドウエーハ酸化膜厚） ６）イオン注入深さのバラツキ：σ＝０．４ｎｍ
【００４５】本実施例２では、イオン注入深さのバラツ
キσ＝０．４ｎｍに比べて、ボンドウエーハの酸化膜厚
のバラツキはσ＝０．２０ｎｍと小さいものとなってい
る。ボンドウエーハの酸化膜厚測定は実施例１と同様に
行った。そして、埋め込み酸化膜厚は４００ｎｍとなる
ように条件を設定した。上記の条件により２枚のウエー
ハを合わせた後（図１（ｅ））、Ｎ2 ガス雰囲気下、５
００℃×３０分の剥離熱処理（図１（ｆ））を行った。
【００４６】この剥離工程後のＳＯＩウエーハのＳＯＩ
層膜厚のバラツキを実施例１と同様に測定した。測定の
結果、バラツキσの測定値は、σ＝０．４５ｎｍであ
り、３σ＝１．３５ｎｍより、ＳＯＩ層膜厚はおよそ３
００ｎｍ±１．３５ｎｍであり、従来のＳＯＩウエーハ
の目標膜厚±３ｎｍに比べて、ＳＯＩ層の膜厚均一性は
格段に向上したものとなった。
【００４７】（実施例３）導電型がｐ型で抵抗率が２０
Ω・ｃｍ、直径が１５０ｍｍのシリコン鏡面ウエーハを
２枚準備した。図１（ａ）〜（ｆ）にしたがい（ただ
し、（ｃ）を除く）、ボンドウエーハを剥離して、ＳＯ
Ｉウエーハを得た。主な条件は以下の通りである。 １）ベースウエーハの酸化膜厚：酸化膜なし ２）ボンドウエーハの酸化膜厚：５０ｎｍ ３）ボンドウエーハの酸化膜厚のバラツキ：σ＝０．２
５ｎｍ ４）イオン注入条件：Ｈ+ イオン、注入エネルギー ２
０ｋｅＶ 注入線量 ８×１０16／ｃｍ2 ５）イオン注入深さ：１８０ｎｍ（ＳＯＩ層膜厚＋ボン
ドウエーハ酸化膜厚） ６）イオン注入深さのバラツキ：σ＝０．４ｎｍ
【００４８】本実施例３では、イオン注入深さのバラツ
キσ＝０．４ｎｍに比べて、ボンドウエーハの酸化膜厚
のバラツキはσ＝０．２５ｎｍと小さいものとなってい
る。そして、埋め込み酸化膜厚は５０ｎｍとなるように
条件を設定したため、ベースウエーハには酸化膜を形成
しなかった。酸化膜厚測定は実施例１と同様に行った。
上記の条件により２枚のウエーハを合わせた後（図１
（ｅ））、Ｎ2 ガス雰囲気下、５００℃×３０分の剥離
熱処理（図１（ｆ））を行った。
【００４９】この剥離工程後のＳＯＩウエーハのＳＯＩ
層膜厚のバラツキを実施例１と同様に測定した。測定の
結果、バラツキσの測定値は、σ＝０．４７ｎｍであ
り、３σ＝１．４１ｎｍより、ＳＯＩ層膜厚はおよそ１
３０ｎｍ±１．４１ｎｍであり、従来のＳＯＩウエーハ
の目標膜厚±３ｎｍに比べて、ＳＯＩ層の膜厚均一性は
格段に向上したものとなった。
【００５０】（比較例）導電型がｐ型で抵抗率が２０Ω
・ｃｍ、直径が１５０ｍｍのシリコン鏡面ウエーハを２
枚準備した。従来の製造方法である図３（Ｂ）にしたが
い、ボンドウエーハを剥離して、ＳＯＩウエーハを得
た。主な条件は以下の通りである。 １）ベースウエーハの酸化膜厚：酸化膜なし ２）ボンドウエーハの酸化膜厚：４００ｎｍ ３）ボンドウエーハの酸化膜厚のバラツキ：σ＝２．０
ｎｍ ４）イオン注入条件：Ｈ+ イオン、注入エネルギー ８
０ｋｅＶ 注入線量 ８×１０16／ｃｍ2 ５）イオン注入深さ：７００ｎｍ（ＳＯＩ層膜厚＋ボン
ドウエーハ酸化膜厚） ６）イオン注入深さのバラツキ：σ＝０．４ｎｍ
【００５１】本比較例では、イオン注入深さのバラツキ
σ＝０．４ｎｍに比べて、ボンドウエーハの酸化膜厚の
バラツキはσ＝２．０ｎｍと大きなものとなっている。
そして、埋め込み酸化膜厚は４００ｎｍとなるように
し、すべての酸化膜をボンドウエーハに形成し、ベース
ウエーハには酸化膜を形成しなかった。酸化膜厚は実施
例１と同様に測定した。上記の条件により２枚のウエー
ハを合わせた後（図３（ｄ））、Ｎ2 ガス雰囲気下、５
００℃×３０分の剥離熱処理（図３（ｅ））を行った。
【００５２】この剥離工程後のＳＯＩウエーハのＳＯＩ
層膜厚のバラツキを実施例１と同様に測定した。測定の
結果、バラツキσの測定値は、σ＝２．０４ｎｍであ
り、３σ＝６．１２ｎｍより、ＳＯＩ層膜厚はおよそ３
００ｎｍ±６．１２ｎｍであり、イオン注入深さのバラ
ツキσ＝０．４ｎｍから期待されるＳＯＩウエーハの目
標膜厚±１．５ｎｍに比べて、ＳＯＩ層の膜厚均一性は
劣悪なものとなった。
【００５３】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【００５４】例えば、本発明のＳＯＩウエーハの製造工
程は、図１に示したものに限定されるものではなく、こ
の工程には、洗浄、熱処理等の他の工程が付加されるこ
ともあるし、あるいは一部工程順の入れ替え、省略等が
目的に応じて適宜行うことができるものである。
【００５５】また、上記説明では、ボンドウエーハに形
成する酸化膜の厚さのバラツキをイオン注入深さのバラ
ツキより小さくする方法として、ボンドウエーハに形成
する酸化膜の厚さを薄くする場合を中心に説明したが、
本発明はこれに限定されず、ボンドウエーハに形成する
酸化膜の厚さのバラツキをイオン注入深さのバラツキよ
り小さくするようにすれば、酸化膜の厚さ以外の他の条
件を変更することにより行ってもよい。例えば、酸化膜
の厚さ以外の酸化膜形成条件を変更することにより、ボ
ンドウエーハに形成する酸化膜の厚さのバラツキをイオ
ン注入深さのバラツキより小さくすることができるので
あれば、その方法で行ってもよい。
【００５６】
【発明の効果】以上説明したように、本発明では、厚い
埋め込み酸化膜が必要なＳＯＩウエーハであっても、ボ
ンドウエーハの酸化膜厚のバラツキが、活性ＳＯＩ層の
バラツキに与える影響が少なくなるため、ＳＯＩ層の膜
厚均一性が極めて良好なＳＯＩウエーハを製造すること
ができる。そして、ＳＯＩ層の膜厚のバラツキの低減に
よりデバイス特性が向上するとともにデバイス設計上の
自由度が広がる。
【図面の簡単な説明】
【図１】（ａ）〜（ｉ）は、本発明のＳＯＩウエーハの
製造方法によるＳＯＩウエーハの製造工程の一例を示す
フロー図である。
【図２】酸化膜厚のバラツキとイオン注入深さのバラツ
キの変化の様子を重ねて示した図であり、ライン（ａ）
は酸化膜厚とそのバラツキの関係を示したものであり、
ライン（ｂ）はイオン注入深さとそのバラツキの関係を
示したものである。
【図３】（ａ）〜（ｈ）は、イオン注入分離法によるＳ
ＯＩウエーハの製造工程の例を示すフロー図であり、
（Ａ）はベースウエーハに酸化膜が形成される場合であ
り、（Ｂ）はボンドウエーハに酸化膜が形成される場合
を示している。
【符号の説明】
１…ベースウエーハ、 ２…ボンドウエーハ、 ３…酸
化膜、４…微小気泡層（封入層）、 ５…酸化膜、 ６
…剥離ウエーハ、７…ＳＯＩウエーハ、 ８…ＳＯＩ
層、 ９…埋め込み酸化膜。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＳＯＩ層を形成するボンドウエーハと支
    持基板となるベースウエーハのうち、少なくともボンド
    ウエーハに酸化膜を形成し、該酸化膜を通して水素イオ
    ンまたは希ガスイオンを注入し、ボンドウエーハ内部に
    微小気泡層（封入層）を形成させた後、該イオン注入し
    た方の面を前記ベースウエーハと密着させ、その後熱処
    理を加えて微小気泡層を劈開面としてボンドウエーハを
    薄膜状に分離するＳＯＩウエーハの製造方法であって、 前記ボンドウエーハに形成する酸化膜の厚さのバラツキ
    が、前記イオン注入による注入深さのバラツキよりも小
    さくなるようにすることを特徴とするＳＯＩウエーハの
    製造方法。
  2. 【請求項２】 ＳＯＩ層を形成するボンドウエーハと支
    持基板となるベースウエーハのうち、少なくともボンド
    ウエーハに酸化膜を形成し、該酸化膜を通して水素イオ
    ンまたは希ガスイオンを注入し、ボンドウエーハ内部に
    微小気泡層（封入層）を形成させた後、該イオン注入し
    た方の面を前記ベースウエーハと密着させ、その後熱処
    理を加えて微小気泡層を劈開面としてボンドウエーハを
    薄膜状に分離するＳＯＩウエーハの製造方法であって、 前記ボンドウエーハに形成する酸化膜の厚さのバラツキ
    が、前記イオン注入による注入深さのバラツキよりも小
    さくなるように、前記ボンドウエーハに形成する酸化膜
    の厚さを設定することを特徴とするＳＯＩウエーハの製
    造方法。
  3. 【請求項３】 前記ボンドウエーハと密着させるベース
    ウエーハに予め酸化膜を形成し、該ベースウエーハに形
    成する酸化膜の厚さは、ボンドウエーハに形成させた酸
    化膜と合わせて、ＳＯＩウエーハの所望とされる厚さの
    埋め込み酸化膜を形成するようにすることを特徴とする
    請求項１または請求項２に記載のＳＯＩウエーハの製造
    方法。
  4. 【請求項４】 前記ボンドウエーハに形成する酸化膜の
    厚さを１０〜１００ｎｍとすることを特徴とする請求項
    １ないし請求項３のいずれか１項に記載のＳＯＩウエー
    ハの製造方法。
JP20871198A 1998-07-07 1998-07-07 Ｓｏｉウエーハの製造方法 Expired - Fee Related JP3395661B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP20871198A JP3395661B2 (ja) 1998-07-07 1998-07-07 Ｓｏｉウエーハの製造方法
DE69931221T DE69931221T2 (de) 1998-07-07 1999-07-01 SOI-Substrat und Herstellungsverfahren dafür
KR1019990026312A KR100614120B1 (ko) 1998-07-07 1999-07-01 Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
US09/346,576 US6245645B1 (en) 1998-07-07 1999-07-01 Method of fabricating an SOI wafer
EP99305214A EP0977255B1 (en) 1998-07-07 1999-07-01 A method of fabricating an SOI wafer and SOI wafer fabricated by the method
US09/834,435 US6306730B2 (en) 1998-07-07 2001-04-13 Method of fabricating an SOI wafer and SOI wafer fabricated by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20871198A JP3395661B2 (ja) 1998-07-07 1998-07-07 Ｓｏｉウエーハの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002304946A Division JP3864886B2 (ja) 2002-10-18 2002-10-18 Ｓｏｉウエーハ

Publications (2)

Publication Number Publication Date
JP2000030996A JP2000030996A (ja) 2000-01-28
JP3395661B2 true JP3395661B2 (ja) 2003-04-14

Family

ID=16560826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20871198A Expired - Fee Related JP3395661B2 (ja) 1998-07-07 1998-07-07 Ｓｏｉウエーハの製造方法

Country Status (5)

Country Link
US (2) US6245645B1 (ja)
EP (1) EP0977255B1 (ja)
JP (1) JP3395661B2 (ja)
KR (1) KR100614120B1 (ja)
DE (1) DE69931221T2 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
EP2259299A1 (en) * 1999-10-14 2010-12-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer, and SOI wafer
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
US6900501B2 (en) * 2001-11-02 2005-05-31 Cree Microwave, Inc. Silicon on insulator device with improved heat removal
KR20050044643A (ko) * 2001-12-04 2005-05-12 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼 및 접합 웨이퍼의 제조방법
EP1879224A3 (en) * 2002-04-10 2008-10-29 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
KR100465630B1 (ko) * 2002-05-03 2005-01-13 주식회사 하이닉스반도체 웨이퍼의 제조방법
US6794227B2 (en) 2002-06-28 2004-09-21 Seh America, Inc. Method of producing an SOI wafer
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US20040062753A1 (en) * 2002-09-27 2004-04-01 Alireza Rezania Composite scaffolds seeded with mammalian cells
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
RU2217842C1 (ru) * 2003-01-14 2003-11-27 Институт физики полупроводников - Объединенного института физики полупроводников СО РАН Способ изготовления структуры кремний-на-изоляторе
JP4442560B2 (ja) 2003-02-19 2010-03-31 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US20040187769A1 (en) * 2003-03-27 2004-09-30 Yoshirou Aoki Method of producing SOI wafer
US7625808B2 (en) * 2003-09-01 2009-12-01 Sumco Corporation Method for manufacturing bonded wafer
US8048251B2 (en) 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
CN100583193C (zh) 2003-11-28 2010-01-20 株式会社半导体能源研究所 制造显示设备的方法
JP5358159B2 (ja) * 2004-02-03 2013-12-04 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US7358586B2 (en) * 2004-09-28 2008-04-15 International Business Machines Corporation Silicon-on-insulator wafer having reentrant shape dielectric trenches
DE102004054566B4 (de) * 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
JP2006173568A (ja) * 2004-12-14 2006-06-29 Korea Electronics Telecommun Ｓｏｉ基板の製造方法
US7276430B2 (en) * 2004-12-14 2007-10-02 Electronics And Telecommunications Research Institute Manufacturing method of silicon on insulator wafer
US7211474B2 (en) * 2005-01-18 2007-05-01 International Business Machines Corporation SOI device with body contact self-aligned to gate
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
JP5249511B2 (ja) * 2006-11-22 2013-07-31 信越化学工業株式会社 Ｓｏｑ基板およびｓｏｑ基板の製造方法
JP5194508B2 (ja) * 2007-03-26 2013-05-08 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US9059247B2 (en) * 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
US7875532B2 (en) * 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
JP5522917B2 (ja) * 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
US7855128B2 (en) * 2008-05-28 2010-12-21 Sarnoff Corporation Back-illuminated imager using ultra-thin silicon on insulator substrates
US8058170B2 (en) * 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178061A1 (en) * 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
KR101870476B1 (ko) * 2011-03-16 2018-06-22 썬에디슨, 인크. 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5780234B2 (ja) * 2012-12-14 2015-09-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN105340074B (zh) * 2014-01-22 2019-07-19 华为技术有限公司 Soi衬底制备方法和soi衬底
CN106601615B (zh) * 2016-12-27 2020-05-15 上海新傲科技股份有限公司 提高键合强度的退火方法
FR3132383A1 (fr) * 2022-01-31 2023-08-04 Soitec Procédé de fabrication d’une structure de type double semi-conducteur sur isolant
FR3146019A1 (fr) * 2023-02-16 2024-08-23 Soitec Procédé de formation d’une zone de fragisilation dans un substrat semi-conducteur

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
SG63832A1 (en) * 1997-03-26 1999-03-30 Canon Kk Substrate and production method thereof
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
JP3412449B2 (ja) * 1997-05-29 2003-06-03 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP3324469B2 (ja) 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ

Also Published As

Publication number Publication date
KR20000011407A (ko) 2000-02-25
US6306730B2 (en) 2001-10-23
JP2000030996A (ja) 2000-01-28
EP0977255A3 (en) 2001-02-07
DE69931221D1 (de) 2006-06-14
US20010016401A1 (en) 2001-08-23
EP0977255A2 (en) 2000-02-02
KR100614120B1 (ko) 2006-08-22
US6245645B1 (en) 2001-06-12
DE69931221T2 (de) 2007-03-01
EP0977255B1 (en) 2006-05-10

Similar Documents

Publication Publication Date Title
JP3395661B2 (ja) Ｓｏｉウエーハの製造方法
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
US7521334B2 (en) Method for producing direct bonded wafer and direct bonded wafer
TWI310962B (ja)
JP5706391B2 (ja) Ｓｏｉウエーハの製造方法
EP0917193A1 (en) Laminated SOI substrate and producing method thereof
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
JPH0719839B2 (ja) 半導体基板の製造方法
KR20070055382A (ko) 접합웨이퍼의 제조방법
JP5183958B2 (ja) Ｓｏｉウエーハの製造方法
US10600677B2 (en) Method for manufacturing bonded SOI wafer
JP2003224247A (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
JPH10321548A (ja) 半導体基板の製造方法
JP3921823B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JPH09260620A (ja) 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JPH11191617A (ja) Ｓｏｉ基板の製造方法
JP3864886B2 (ja) Ｓｏｉウエーハ
JPH10335616A (ja) Ｓｏｉ基板の製造方法
JP3484961B2 (ja) Ｓｏｉ基板の製造方法
JPH05275300A (ja) 半導体ウェーハの貼合わせ方法
JP3452122B2 (ja) Ｓｏｉ基板の製造方法
JP2000124091A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JPH09213916A (ja) Ｓｏｉ基板の製造方法
JPH10321549A (ja) 半導体基板の製造方法
JPH02228061A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080207

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080207

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120207

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120207

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130207

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140207

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees