JP4364358B2

JP4364358B2 - 半導体装置の製造方法

Info

Publication number: JP4364358B2
Application number: JP28910299A
Authority: JP
Inventors: 昌久池谷
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 1999-10-12
Filing date: 1999-10-12
Publication date: 2009-11-18
Anticipated expiration: 2019-10-12
Also published as: US6440846B1; JP2001110897A

Description

【０００１】
【発明の属する技術分野】
本発明は、バイアホール内の埋め込み材料として、仮接着材料として開発された光硬化樹脂を使用することにより、安定した品質と、大幅な処理時間短縮を実現することを特徴とする半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
従来の表面バイアホール内への埋め込み方法をＧａＡｓＩＣの製造工程を例に挙げて説明する。
図３はかかる従来の表面バイアホール内への埋め込み工程図である。
まず、図３（ａ）に示すように、ＧａＡｓ基板１を用意する。
【０００３】
次に、図３（ｂ）に示すように、ＧａＡｓ基板１に第１のホトレジスト２を塗布し、ホトレジスト開口部３を所定の場所にホトリソグラフィー法で形成する。
次に、図３（ｃ）に示すように、ホトレジスト開口部３を有する第１のホトレジスト２をエッチングマスクとして、ドライエッチング法により、約７０μｍ深さのバイアホール４を形成する。
【０００４】
次に、図３（ｄ）に示すように、第１のホトレジスト２を除去後、第２のホトレジスト５を塗布し、ホトレジスト開口部６を所定の場所にホトリソグラフィー法で形成する。
次に、図３（ｅ）に示すように、ホトレジスト開口部６を有する第２のホトレジスト５をマスクにして、無電解めっき法によりめっきＡｕ層７を形成する。なお、この図では、第２のホトレジスト５は除去している。
【０００５】
次に、図３（ｆ）に示すように、ポリイミド（粘度３５ｃｐ）８を塗布する。スピンコート条件は１０００ｒｐｍで、バイアホール４内が完全に埋め込まれることと、ウエハ表面の厚さは約１０μｍ程度の条件とする。ここで、ポリイミド８を硬化するため、約３５０℃で１時間ベーク処理する。この熱処理により、バイアホール４内のポリイミド８とめっきＡｕ層７との密着性が向上するとともに、ポリイミド８の硬度が上昇し、補強材料として研磨加工時の衝撃に耐え得るようになる。
【０００６】
次に、図３（ｇ）に示すように、ドライエッチング法により、ウエハ表面のポリイミド８をエッチバックする。この時バイアホール４内には約６０μｍ厚さの硬化後のポリイミド９が残存し、バイアホール４内の穴埋めが形成される。
次に、図３（ｈ）に示すように、ガラス基板１０の支持体にバイアホール４のパターン側をワックスにて張り合わせ、その逆側を機械研磨法にて約５０μｍ厚さまで研磨する。この時、バイアホール４内のめっきＡｕ層７はポリイミド９により補強されるため、ＧａＡｓ基板１より剥がれることはない。また、機械研磨法によりＧａＡｓ基板１とともにポリイミド９も研磨される。なお、１１は研磨裏面である。
【０００７】
次に、図３（ｉ）に示すように、真空蒸着法にて研磨裏面１１に裏面電極１２となるＡｕを形成してバイアホール４内のめっき層７と電気的に接続することにより表面バイアホールフローが終了する。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記した従来の半導体素子の製造方法では、埋め込み材料として、ポリイミドを使用しているため、以下のような問題点があった。
（１）ポリイミドをコーティング後に、３５０℃×１時間のベークが必要なため、ＦＥＴのショットキー特性等が劣化することがあり、歩留まりが低下する。
（２）ドライエッチングによる平坦化が必要であり、ＴＡＴ（ＴｕｒｎＡｒｏｕｎｄＴｉｍｅ：納期）が長くなるとともに、ウエハ表面にポリイミドが残膜するというトラブルが発生し、外観歩留まりが低下する。
（３）研磨後にバイアホール内のポリイミドが硬化しているため、有機溶剤等の処理により除去できないので、最終製品の出荷時にバイアホール内のポリイミドも存在してしまい、組み立て工程時にダイスボンド時のボンディング強度が低下し、品質トラブルの原因になっていた。
【０００９】
本発明は、上記問題点を除去し、半導体装置の特性を損なうことがなく、納期の短縮化とボンディングの確実化を図り得る信頼性の高い半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体装置の製造方法において、（ａ）基板の上面の側からバイアホールを形成する工程と、（ｂ）前記バイアホールの内壁に金属層を形成する工程と、（ｃ）前記バイアホール内に光硬化樹脂を埋め込む工程と、（ｄ）前記光硬化樹脂を硬化させる工程と、（ｅ）前記バイアホールが前記基板を貫通するように前記基板の下面を研磨する工程と、（ｆ）前記バイアホール内の前記光硬化樹脂を除去する工程とを有し、（ｇ）前記（ａ）〜（ｆ）の各工程を順次施すことを特徴とする。
【００１１】
〔２〕上記〔１〕記載の半導体装置の製造方法において、前記金属層は、Ａｕ層であることを特徴とする。
〔３〕上記〔１〕記載の半導体装置の製造方法において、前記金属層は、めっきにより形成することを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照しながら詳細に説明する。
以下、本発明の構成を、ＧａＡｓ基板の表面にバイアホールを形成する例を挙げて説明する。
本発明は、表面より形成されたバイアホール内部に、超低粘度（４ＣＰＳ）であり、紫外線により硬化する光硬化樹脂をウエハ研磨時に仮埋め込みし、研磨終了後、裏面電極形成後に有機溶剤等により除去することを特徴とする。
【００１３】
なお、本発明の製造方法で使用した光硬化樹脂としては、スリーボンド（株）製のスリーボンド３０４６を使用した。
以下、本発明の実施例の半導体装置の製造方法について説明する。
図１は本発明の実施例を示す半導体装置の製造工程断面図である。
（１）まず、図１（ａ）に示すように、ＧａＡｓ基板１０１を用意する。
【００１４】
（２）次に、図１（ｂ）に示すように、ＧａＡｓ基板１０１上に第１のホトレジスト１０２を塗布し、ホトレジスト開口部１０３を所定の場所にホトリソグラフィー法で形成する。
（３）次に、図１（ｃ）に示すように、ホトレジスト開口部１０３を有する第１のホトレジスト１０２をエッチングマスクとして、ドライエッチング法により、約７０μｍ厚さのバイアホール１０４を形成する。
【００１５】
（４）次に、図１（ｄ）に示すように、第１のホトレジスト１０２を除去後、第２のホトレジスト１０５を塗布し、ホトレジスト開口部１０６を所定の場所にホトリソグラフィー法で形成する。
（５）次に、図１（ｅ）に示すように、ホトレジスト開口部１０６を有する第２のホトレジスト１０５をマスクにして、無電解めっき法によりめっきＡｕ層１０７を形成する。
【００１６】
（６）次に、図１（ｆ）に示すように、光硬化樹脂１０８〔スリーボンド（株）社製のスリーボンド３０４６〕を塗布する。コート条件としては２０００ｒｐｍでスピンコートを行う。この時、この光硬化樹脂１０８の粘度が４ＣＰＳの超低粘度であるため、２０００ｒｐｍで回転することにより、ウエハ表面の樹脂は吹き飛ばされ、表面には残らず、バイアホール１０４内のみに約５０μｍ程度のみの光硬化樹脂１０８が残存する。
【００１７】
（７）次に、図１（ｇ）に示すように、紫外線１０９を約１８０ｍｗ／ｃｍ²で１０ｓｅｃ以上照射することにより、光硬化樹脂１０８が硬化する。この紫外線照射によりバイアホール１０４内の光硬化樹脂１０８とめっきＡｕ層１０７との密着性が向上するとともに、光硬化樹脂１０８の硬度が上昇し、補強材料として研磨加工時の衝撃に耐え得るようになる。
【００１８】
（８）次いで、図１（ｈ）に示すように、ガラス基板１１０の支持体にバイアホール１０４のパターン側をワックスにて張り合わせる。次に、ＧａＡｓ基板１０１の裏面側を機械研磨法にて約５０μｍ厚さまで研磨し、研磨裏面１１１とする。この時、バイアホール１０４内に光硬化樹脂１０８が埋め込まれているため、バイアホール１０４内のめっきＡｕ層１０７は光硬化樹脂１０８で補強され、ＧａＡｓ基板１０１より剥がれることはない。また、機械研磨法により、ＧａＡｓ基板１０１とともに、光硬化樹脂１０８も研磨される。
【００１９】
（１０）次に、図１（ｉ）に示すように、真空蒸着法にて研磨裏面１１１に裏面電極１１２となるＡｕを形成してバイアホール１０４内のめっきＡｕ層１０７と電気的に接続する。
（１１）次に、図１（ｊ）に示すように、バイアホール１０４内の光硬化樹脂１０８を有機溶剤にて除去することにより、本発明の表面バイアホール製造プロセスが終了する。
【００２０】
このように、この実施例によれば、埋め込み材料として光硬化樹脂を使用することにより、
（１）光硬化樹脂をコーティング後に、紫外線により硬化するようにしたので、従来のような３５０℃で１時間を要するベークが不要になり、ＦＥＴのショットキー特性等、半導体装置の電気特性が劣化することがなくなり、歩留まりが向上する。
（２）ドライエッチングによる平坦化が不要であり、ＴＡＴが短縮できるとともに、ウエハ表面に光硬化樹脂が残膜することがないため、外観歩留まりが向上する。
（３）研磨後にバイアホール内の光硬化樹脂を有機溶剤等により簡便に除去できるため、最終製品の出荷時にバイアホール内に異物が無くなり、組み立て工程時のダイスボンディング強度が上昇し、歩留まりが向上する。
【００２１】
次に、本発明の参考例について説明する。
この参考例では、ＧａＡｓ表面バイアホール及び、エアーブリッジ配線の製造方法を例に説明する。この参考例は、表面より形成されたバイアホール内部に、超低粘度（４ＣＰＳ）で紫外線により硬化する樹脂を仮に埋め込み、平坦化後、それをエアーブリッジのまくらレジストとして、下層膜として使用し、エアーブリッジ形成後、有機溶剤等により除去するようにしたものである。この実施例では光硬化樹脂は、スリーボンド（株）製のスリーボンド３０４６を使用した。
【００２２】
以下、本発明の参考例の半導体装置の製造方法について説明する。
図２は本発明の参考例を示す半導体装置の製造工程断面図である。
（１）まず、図２（ａ）に示すように、ＧａＡｓ基板２０１を用意する。
（２）次に、図２（ｂ）に示すように、第１のホトレジスト２０２を塗布し、ホトレジスト開口部２０３を所定の場所にホトリソグラフィー法で形成する。
【００２３】
（３）次に、図２（ｃ）に示すように、ホトレジスト開口部２０３を有する第１のホトレジスト２０２をエッチングマスクとして、ドライエッチング法により、約７０μｍ厚さのバイアホール２０４を形成する。
（４）次に、図２（ｄ）に示すように、第１のホトレジスト２０２を除去後、光硬化樹脂２０５を塗布する。コート条件としては２０００ｒｐｍでスピンコートを行う。この時、光硬化樹脂２０５の粘度が４ＣＰＳの超低粘度であるため、２０００ｒｐｍで回転することによりＧａＡｓ基板２０１表面の樹脂は吹き飛ばされ、表面には残らず、バイアホール２０４内のみに約５０μｍ程度のみ光硬化樹脂２０５が残存する。
【００２４】
（５）次に、図２（ｅ）に示すように、紫外線２０６を約１８０ｍｗ／ｃｍ²で１０秒以上照射することにより光硬化樹脂２０５が硬化する。この紫外線照射によりバイアホール２０４内の光硬化樹脂２０５とＧａＡｓ基板１０１との密着性が向上するとともに、光硬化樹脂２０５の硬度が上昇し、平坦化材料として次工程のホトリソグラフィー、蒸着工程の熱処理等に耐え得るようになる。
【００２５】
（６）次に、図２（ｆ）に示すように、第２のホトレジスト２０７を塗布し、ホトレジスト開口部２０８を所定の場所にホトリソグラフィー法で形成する。
（７）次に、図２（ｇ）に示すように、真空蒸着法にて約７０００ÅのＡｕ層２０９を全面に蒸着形成する。
（８）次に、図２（ｈ）に示すように、有機溶剤を使用したリフトオフ法によりＡｕ層２０９が蒸着された第２のホトレジスト２０７を基板２０１から剥離すると同時に、バイアホール２０４内に埋め込まれた光硬化樹脂２０５を除去することにより、Ａｕ層２０９のエアーブリッジ配線２１０が形成され、製造プロセスが終了する。
【００２６】
このように、参考例によれば、バイアホール内部への平坦化及び、エアーブリッジ配線の下部層材料として、光硬化樹脂を使用することにより、
（１）バイアホール内部への平坦化と、下部層の形成が同一材料で形成でき、且つ、スピンコートという非常に簡便な方法により、エアーブリッジ配線が形成できるため、工程のＴＡＴが短縮できる。
（２）エアーブリッジ形成時のリフトオフと同時に、光硬化樹脂を有機溶剤等により簡便に除去できるため、ＴＡＴの短縮になるとともに、最終製品の出荷時にバイアホール内に異物が無いため、組み立て工程時のダイスボンディング強度が上昇し、歩留まりが向上した。
【００２７】
なお、上記実施例では、ＧａＡｓ基板を例に説明したが、化合物半導体全般及びＳｉ等の元素半導体にも適用可能である。
また、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００２８】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
（Ａ）半導体装置の電気特性が劣化することがなくなり、歩留まりの向上を図ることができる。
【００２９】
（Ｂ）ドライエッチングによる平坦化が不要であり、ＴＡＴが短縮できるとともに、ウエハ表面に光硬化樹脂が残膜することが無くなり、外観歩留まりの向上を図ることができる。
（Ｃ）研磨後にバイアホール内の光硬化樹脂を有機溶剤等により簡便に除去できるため、最終製品の出荷時にバイアホール内に異物が無いため、組み立て工程時のダイスボンディング強度が向上する。
【図面の簡単な説明】
【図１】本発明の実施例を示す半導体装置の製造工程断面図である。
【図２】本発明の参考例を示す半導体装置の製造工程断面図である。
【図３】従来の表面バイアホール内への埋め込み工程図である。
【符号の説明】
１０１，２０１ＧａＡｓ基板
１０２，２０２第１のホトレジスト
１０３，１０６，２０３，２０８ホトレジスト開口部
１０４，２０４バイアホール
１０５，２０７第２のホトレジスト
１０７めっきＡｕ層
１０８，２０５光硬化樹脂
１０９，２０６紫外線
１１０ガラス基板
１１１研磨裏面
１１２裏面電極（Ａｕ）
２０９Ａｕ層（真空蒸着膜）
２１０エアーブリッジ配線

Claims

（ａ）基板の上面の側からバイアホールを形成する工程と、
（ｂ）前記バイアホールの内壁に金属層を形成する工程と、
（ｃ）前記バイアホール内に光硬化樹脂を埋め込む工程と、
（ｄ）前記光硬化樹脂を硬化させる工程と、
（ｅ）前記バイアホールが前記基板を貫通するように前記基板の下面を研磨する工程と、
（ｆ）前記バイアホール内の前記光硬化樹脂を除去する工程とを有し、
（ｇ）前記（ａ）〜（ｆ）の各工程を順次施すことを特徴とする半導体装置の製造方法。
前記金属層は、Ａｕ層であることを特徴とする請求項１記載の半導体装置の製造方法。
前記金属層は、めっきにより形成することを特徴とする請求項１記載の半導体装置の製造方法。