[go: up one dir, main page]

CN119132986A - 一种可重构的芯片到晶圆的键合方法及器件芯片 - Google Patents

一种可重构的芯片到晶圆的键合方法及器件芯片 Download PDF

Info

Publication number
CN119132986A
CN119132986A CN202411222025.6A CN202411222025A CN119132986A CN 119132986 A CN119132986 A CN 119132986A CN 202411222025 A CN202411222025 A CN 202411222025A CN 119132986 A CN119132986 A CN 119132986A
Authority
CN
China
Prior art keywords
chip
substrate wafer
bonding
wafer
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202411222025.6A
Other languages
English (en)
Inventor
王晨星
陆原
杨云春
张拴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Celex International Technology Co ltd
Original Assignee
Beijing Celex International Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Celex International Technology Co ltd filed Critical Beijing Celex International Technology Co ltd
Priority to CN202411222025.6A priority Critical patent/CN119132986A/zh
Publication of CN119132986A publication Critical patent/CN119132986A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开一种可重构的芯片到晶圆的键合方法及器件芯片，先在衬底晶圆的表面旋涂钝化层，所述衬底晶圆为带有凸点的晶圆；然后在所述钝化层上敷设光刻胶，所述光刻胶上的图形化区域与所述衬底晶圆的键合区域对应；对所述钝化层进行刻蚀处理，并去除所述钝化层上的光刻胶，所述钝化层形成多个用于芯片键合的键合区域；之后将每个芯片分别放置在所述键合区域，以旋转所述衬底晶圆的方式，将所述芯片的pad点与所述键合区域的凸点对准并键合；最后在所述衬底晶圆上分两次涂敷不同粘度的隔离层，对所述芯片进行固化处理。如此，可大大提高封装效率，且无需机台复杂的机械动作，通过物理吸附、旋转离心力分离的方式即可使多个芯片完成对准等过程。

Description

一种可重构的芯片到晶圆的键合方法及器件芯片
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种可重构的芯片到晶圆的键合方法及器件芯片。
背景技术
芯片到晶圆键合(Die to wafer，D2W)，是指通过化学、物理作用将已经抛光的芯片与晶圆紧密结合起来。这种技术使芯片与晶圆以共价键、分子间作用力等结合为一个整体，从而达到一定的强度，实现集成。常用的方法有焊接键合、金丝键合、球限位置键合等工艺手段。
焊接键合是最常见的芯片到晶圆键合方式之一，它是通过熔融锡球将芯片与晶圆之间的金属线进行连接，该工艺简单、成本低，但焊接过程对温度要求较高，可能导致热应力或键合丝断裂。金线键合一般是使用金属线(常见金或铝)进行连接，其为较传统的方法，也是目前业界大部分芯片的封装手段，但由于封装效率低，以及集成度差，已经不满足高集成度、高性能芯片的封装。球限位键合是通过微小的球限位来实现芯片和晶圆之间的连接，该方法连接可靠性高，集成度较高，但需要高精度的植球设备和工艺，成本较高。
但无论是焊接键合、金丝键合、球限位置键合，都无一例外的是单个芯片到晶圆的键合的方式，虽然这些键合方式有着一定的优点，但生产效率低，而且生产成本高。例如植球工艺，首先需要植球设备进行高密度的植球，这种BGA(Ball Grid Array)的方式，虽然较引线键合大大提高了键合的可靠性以及能够提供更多的I/O接口，但依旧停留在分立芯片的集成，而且植球设备昂贵，拾取芯片的机械动作很多，这必然降低生产效率，提高生产成本，焊接键合更是传统的键合方式，只适用于传统芯片的键合，生产效率低且集成度低，不适合高性能芯片的封装。
发明内容
鉴于上述问题，本发明提供一种可重构的芯片到晶圆的键合方法及器件芯片，封装效率高，且不需要机台复杂的机械动作，通过物理吸附、旋转离心力分离的方式即可使多个芯片完成对准等过程。
依据本发明的第一个方面，提供了一种可重构的芯片到晶圆的键合方法，包括：
在衬底晶圆的表面旋涂钝化层，所述衬底晶圆为带有凸点的晶圆；
在所述钝化层上敷设光刻胶，所述光刻胶上的图形化区域与所述衬底晶圆的键合区域对应；
对所述钝化层进行刻蚀处理，并去除所述钝化层上的光刻胶，所述钝化层形成多个用于芯片键合的键合区域；
将每个芯片分别放置在所述键合区域，以旋转所述衬底晶圆的方式，将所述芯片的pad点与所述键合区域的凸点对准并键合；
在所述衬底晶圆上分两次涂敷不同粘度的隔离层，对所述芯片进行固化处理。
可选的，所述在所述衬底晶圆上分两次涂敷不同粘度的隔离层，对所述芯片进行固化处理，包括：
在所述衬底晶圆上涂敷第一基体材料，作为第一隔离层，且所述第一基体材料用于对所述芯片与所述钝化层之间的缝隙进行填充；
在所述衬底晶圆的第一隔离层上涂敷第二基体材料，作为第二隔离层，其中，所述第一基体材料的粘度小于所述第二基体材料，所述第二隔离层的厚度大于所述第一隔离层的厚度。
可选的，所述方法还包括：
对所述钝化层、所述芯片以及所述隔离层进行减薄处理。
可选的，所述芯片采用倒装芯片方式与所述衬底晶圆键合。
可选的，在所述在衬底晶圆的表面旋涂钝化层之前，所述方法还包括：
将衬底晶圆进行表面活化处理，所述表面活化处理为物理活化处理或化学活化处理。
可选的，在所述将每个芯片分别放置在所述键合区域，以旋转所述衬底晶圆的方式，将所述芯片的pad点与所述键合区域的凸点对准并键合之前，所述方法还包括：
对所述钝化层进行清洁及等离子体表面活化处理。
可选的，在所述将每个芯片分别放置在所述键合区域，以旋转所述衬底晶圆的方式，将所述芯片的pad点与所述键合区域的凸点对准并键合之前，所述方法还包括：
对芯片进行等离子体表面活化处理。
依据本发明的第二个方面，提供一种器件晶圆，所述器件晶圆包括衬底晶圆以及多个芯片，所述多个芯片通过前述可重构的芯片到晶圆的键合方法键合在所述衬底晶圆上。
依据本发明的第三个方面，提供一种器件晶圆，所述器件晶圆包括衬底晶圆以及多组不同尺寸的芯片，针对每组芯片，该组芯片通过前述可重构的芯片到晶圆的键合方法键合在所述衬底晶圆上。
本说明书实施例中的上述一个或多个技术方案，至少具有如下技术效果：
本说明书实施例提供的一种可重构的芯片到晶圆的键合方法及器件芯片，先在衬底晶圆的表面旋涂钝化层，所述衬底晶圆为带有凸点的晶圆；然后在所述钝化层上敷设光刻胶，所述光刻胶上的图形化区域与所述衬底晶圆的键合区域对应；对所述钝化层进行刻蚀处理，并去除所述钝化层上的光刻胶，所述钝化层形成多个用于芯片键合的键合区域；之后将每个芯片分别放置在所述键合区域，以旋转所述衬底晶圆的方式，将所述芯片的pad点与所述键合区域的凸点对准并键合；最后在所述衬底晶圆上分两次涂敷不同粘度的隔离层，对所述芯片进行固化处理。如此，可大大提高封装效率，且无需机台复杂的机械动作，通过物理吸附、旋转离心力分离的方式即可使多个芯片完成对准等过程。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：
图1示出了本发明实施例中的一种可重构的芯片到晶圆的键合方法的流程图。
图2示出了本发明实施例中的在衬底晶圆上涂敷第一隔离层的示意图。
图3示出了本发明实施例中的在衬底晶圆上涂敷第二隔离层的示意图。
图4示出了本发明实施例中的一种器件晶圆的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
结合图1所示，本发明提供一种可重构的芯片到晶圆的键合方法，该可重构的芯片到晶圆的键合方法包括步骤101至步骤105：
步骤101：在衬底晶圆的表面旋涂钝化层，所述衬底晶圆为带有凸点的晶圆；
在本实施例中，衬底晶圆是指将要与至少一个芯片实现键合的的晶圆，该晶圆上规划了多个键合区域，键合区域的尺寸、位置精细设计，为芯片提供定位信息。
其中，衬底晶圆可以进行多次芯片到晶圆的键合，每一次包括至少一个芯片键合到衬底晶圆上。需要说明的是，针对每一次键合过程，同一键合过程所使用的芯片尺寸相同。
衬底晶圆在表面旋涂钝化层之前，需要将衬底晶圆进行表面活化处理，以增加表面的吸附性。所述表面活化处理为物理活化处理或化学活化处理。
由于半导体器件的稳定性、可靠性与半导体表面性质有很密切的关系，为了避免因环境和其他外界因素对器件的影响，需要在晶圆表面覆盖一层保护膜。也就是说需要在衬底晶圆的表面旋涂钝化层。用作钝化层的材料可以是SOG(Spi n on G l ass，玻璃旋涂材料)、BCB(Benzocyc l obutene，苯并环丁烯树脂)、SU8(U-8Negat ive Epoxy Res ists)、PI胶(Po lyimide，聚酰亚胺)等。
步骤102：在所述钝化层上敷设光刻胶，所述光刻胶上的图形化区域与所述衬底晶圆的键合区域对应；
在本实施例中，光刻胶又称光致抗蚀剂，是指通过紫外光、电子束、离子束、X射线等的照射或辐射，其溶解度发生变化的耐蚀剂刻薄膜材料。
滴入一定剂量的光刻胶，衬底晶圆按照一定速度旋转，钝化层表面形成一层理想厚度的光刻胶。涂完光刻胶之后，对衬底晶圆进行烘焙，将光刻胶中的溶剂烘焙出来，使光刻胶和钝化层之间的粘附力更好，更牢固，不易脱落。之后将掩膜版对准衬底晶圆进行曝光，然后进行显影。显影后，光刻胶被腐蚀掉的区域形成图形化区域，其中，图形化区域与衬底晶圆设计的键合区域对应。
步骤103：对所述钝化层进行刻蚀处理，并去除所述钝化层上的光刻胶，所述钝化层形成多个用于芯片键合的键合区域；
在本实施例中，从光刻胶的图形化区域中暴露出的钝化层会被刻蚀处理，刻蚀停止在衬底晶圆，从而实现在钝化层上开窗，需要说明的是，窗口面积略大于芯片面积。窗口对应于衬底晶圆的键合区域。芯片会放置在这些区域中。
刻蚀完之后，会去除钝化层上的光刻胶。在去胶之后，会对钝化层进行清洁及等离子体表面活化处理，以增加钝化层表面的吸附力。
需要说明的是，光刻与刻蚀工艺过程只中，在钝化层开口位置计算中加有偏移补偿。
步骤104：将每个芯片分别放置在所述键合区域，以旋转所述衬底晶圆的方式，将所述芯片的pad点与所述键合区域的凸点对准并键合；
在本实施例中，待键合的芯片有多个，每个芯片在衬底晶圆上均有对应的键合区域。
在芯片放置键合区域之前，会对芯片进行预处理，即通过药液对芯片进行等离子体表面活化处理，以提高芯片的pad点与衬底晶圆的吸附能力，pad点是指芯片上的引脚焊盘。所采取的药液主要以提高芯片与衬底键合区域亲和力为主，例如，选择性吸附剂，杜邦罗门哈斯I RC747。
在对芯片预处理之后，芯片采取FC(F l i p-Ch i p，倒装片技术)的方式与衬底晶圆进行键合。也就是将每个芯片分别放置在相应的键合区域，以旋转衬底晶圆的方式，靠离心力增加机械运动，通过芯片与衬底晶圆之间的物理吸附作用实现倒装芯片pad点与衬底晶圆凸点的接触，对准后施以压力、热作用来实现芯片到衬底晶圆的键合。本实施例通过采取旋转、物理吸附预处理的方式实现大规模高效的芯片到晶圆键合。
步骤105：在所述衬底晶圆上分两次涂敷不同粘度的隔离层，对所述芯片进行固化处理。
在本实施例中，本实施例并未直接旋涂隔离层，主要是考虑到隔离层材料与衬底晶圆的润湿，一般粘度大的材料难以浸入到纳米级别的缝隙中。故本实施例采取了稀释处理的方式，先进行预填充，然后固化处理，来实现一定的结构强度，同时固定芯片的位置。然后再次涂敷粘度较大的第二基体材料，进行固化。固化之后，再对钝化层、芯片以及隔离层进行减薄处理。
具体地说，结合图2、图3所示，在所述衬底晶圆上先涂敷第一基体材料，作为第一隔离层，第一基体材料用于对钝化层表面进行涂敷，还用于对芯片与钝化层之间的缝隙进行填充。第一基体材料粘度小，流动性好，填充能力强，用于初步固定芯片位置。
然后在所述衬底晶圆的第一隔离层上涂敷第二基体材料，作为第二隔离层。需要说明的是，第一基体材料的粘度小于所述第二基体材料，第二隔离层的厚度大于第一隔离层的厚度。
其中，第一基体材料与第二基体材料可以是同一种材料，第二基体材料可以增加稀释剂来得到第一基体材料，例如，用丙酮稀释P I胶得到第一基体材料。
综上所所述，本说明书实施例提供的一种可重构的芯片到晶圆的键合方法及器件芯片，先在衬底晶圆的表面旋涂钝化层，所述衬底晶圆为带有凸点的晶圆；然后在所述钝化层上敷设光刻胶，所述光刻胶上的图形化区域与所述衬底晶圆的键合区域对应；对所述钝化层进行刻蚀处理，并去除所述钝化层上的光刻胶，所述钝化层形成多个用于芯片键合的键合区域；之后将每个芯片分别放置在所述键合区域，以旋转所述衬底晶圆的方式，将所述芯片的pad点与所述键合区域的凸点对准并键合；最后在所述衬底晶圆上分两次涂敷不同粘度的隔离层，对所述芯片进行固化处理。如此，可大大提高封装效率，且无需机台复杂的机械动作，通过物理吸附、旋转离心力分离的方式即可使多个芯片完成对准等过程。本发明适合异质异构集成领域，大规模芯片到晶圆的集成，能够生产效率提高，降低机台成本。
基于同一发明构思，本发明实施例还提供一种器件晶圆，所述器件晶圆包括衬底晶圆以及多个芯片，所述多个芯片通过前述可重构的芯片到晶圆的键合方法键合在所述衬底晶圆上。需要说明的是，上述芯片为相同尺寸的芯片。
综上所所述，本说明书实施例提供的一种器件芯片，先在衬底晶圆的表面旋涂钝化层，所述衬底晶圆为带有凸点的晶圆；然后在所述钝化层上敷设光刻胶，所述光刻胶上的图形化区域与所述衬底晶圆的键合区域对应；对所述钝化层进行刻蚀处理，并去除所述钝化层上的光刻胶，所述钝化层形成多个用于芯片键合的键合区域；之后将每个芯片分别放置在所述键合区域，以旋转所述衬底晶圆的方式，将所述芯片的pad点与所述键合区域的凸点对准并键合；最后在所述衬底晶圆上分两次涂敷不同粘度的隔离层，对所述芯片进行固化处理。如此，可大大提高封装效率，且无需机台复杂的机械动作，通过物理吸附、旋转离心力分离的方式即可使多个芯片完成对准等过程。
所属领域的技术人员可以清楚地了解到，由于为描述的方便和简洁，上述描述的器件晶圆的具体键合方法，可以参考前述方法中的对应过程，在此不再过多赘述。
基于同一发明构思，结合图4所示，本发明实施例还提供一种器件晶圆，所述器件晶圆包括衬底晶圆以及多组不同尺寸的芯片(例如，图中的3组芯片，每组芯片分别为芯片A、芯片B及芯片C，芯片A、芯片B及芯片C的尺寸不同)，针对每组芯片，该组芯片通过前述可重构的芯片到晶圆的键合方法，按照预设工艺顺序，键合在所述衬底晶圆上。
需要说明的是，每组芯片的芯片尺寸相同。而不同组之间，芯片尺寸可能不同。在键合不同组芯片到衬底晶圆上时，按照预设的工艺顺序，重复按照前述方法，将每组芯片键合到衬底晶圆上即可。
综上所所述，本说明书实施例提供的一种器件芯片，先在衬底晶圆的表面旋涂钝化层，所述衬底晶圆为带有凸点的晶圆；然后在所述钝化层上敷设光刻胶，所述光刻胶上的图形化区域与所述衬底晶圆的键合区域对应；对所述钝化层进行刻蚀处理，并去除所述钝化层上的光刻胶，所述钝化层形成多个用于芯片键合的键合区域；之后将每个芯片分别放置在所述键合区域，以旋转所述衬底晶圆的方式，将所述芯片的pad点与所述键合区域的凸点对准并键合；最后在所述衬底晶圆上分两次涂敷不同粘度的隔离层，对所述芯片进行固化处理。如此，可大大提高封装效率，且无需机台复杂的机械动作，通过物理吸附、旋转离心力分离的方式即可使多个芯片完成对准等过程。
所属领域的技术人员可以清楚地了解到，由于为描述的方便和简洁，上述描述的器件晶圆的具体键合方法，可以参考前述方法中的对应过程，在此不再过多赘述。
以上，仅为本发明的各种实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种可重构的芯片到晶圆的键合方法，其特征在于，包括：
在衬底晶圆的表面旋涂钝化层，所述衬底晶圆为带有凸点的晶圆；
在所述钝化层上敷设光刻胶，所述光刻胶上的图形化区域与所述衬底晶圆的键合区域对应；
对所述钝化层进行刻蚀处理，并去除所述钝化层上的光刻胶，所述钝化层形成多个用于芯片键合的键合区域；
将每个芯片分别放置在所述键合区域，以旋转所述衬底晶圆的方式，将所述芯片的pad点与所述键合区域的凸点对准并键合；
在所述衬底晶圆上分两次涂敷不同粘度的隔离层，对所述芯片进行固化处理。
2.根据权利要求1所述的方法，其特征在于，所述在所述衬底晶圆上分两次涂敷不同粘度的隔离层，对所述芯片进行固化处理，包括：
在所述衬底晶圆上涂敷第一基体材料，作为第一隔离层，且所述第一基体材料用于对所述芯片与所述钝化层之间的缝隙进行填充；
在所述衬底晶圆的第一隔离层上涂敷第二基体材料，作为第二隔离层，其中，所述第一基体材料的粘度小于所述第二基体材料，所述第二隔离层的厚度大于所述第一隔离层的厚度。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
对所述钝化层、所述芯片以及所述隔离层进行减薄处理。
4.根据权利要求1所述的方法，其特征在于，所述芯片采用倒装芯片方式与所述衬底晶圆键合。
5.根据权利要求1所述的方法，其特征在于，在所述在衬底晶圆的表面旋涂钝化层之前，所述方法还包括：
将衬底晶圆进行表面活化处理，所述表面活化处理为物理活化处理或化学活化处理。
6.根据权利要求1所述的方法，其特征在于，在所述对所述钝化层进行刻蚀处理，并去除所述钝化层上的光刻胶之后，包括：
对所述钝化层进行清洁及等离子体表面活化处理。
7.根据权利要求1所述的方法，其特征在于，在所述将每个芯片分别放置在所述键合区域，以旋转所述衬底晶圆的方式，将所述芯片的pad点与所述键合区域的凸点对准并键合之前，所述方法还包括：
对芯片进行等离子体表面活化处理。
8.根据权利要求1所述的方法，其特征在于，所述钝化层的材料为SOG或BCB或SU8或PI胶。
9.一种器件晶圆，其特征在于，所述器件晶圆包括衬底晶圆以及多个芯片，所述多个芯片通过权利要求1-7任意一项所述可重构的芯片到晶圆的键合方法键合在所述衬底晶圆上。
10.一种器件晶圆，其特征在于，所述器件晶圆包括衬底晶圆以及多组不同尺寸的芯片，针对每组芯片，该组芯片通过权利要求1-7任意一项所述可重构的芯片到晶圆的键合方法，按照预设工艺顺序，键合在所述衬底晶圆上。
CN202411222025.6A 2024-09-02 2024-09-02 一种可重构的芯片到晶圆的键合方法及器件芯片 Pending CN119132986A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202411222025.6A CN119132986A (zh) 2024-09-02 2024-09-02 一种可重构的芯片到晶圆的键合方法及器件芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202411222025.6A CN119132986A (zh) 2024-09-02 2024-09-02 一种可重构的芯片到晶圆的键合方法及器件芯片

Publications (1)

Publication Number Publication Date
CN119132986A true CN119132986A (zh) 2024-12-13

Family

ID=93767993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202411222025.6A Pending CN119132986A (zh) 2024-09-02 2024-09-02 一种可重构的芯片到晶圆的键合方法及器件芯片

Country Status (1)

Country Link
CN (1) CN119132986A (zh)

Similar Documents

Publication Publication Date Title
JP7116380B2 (ja) チップを相互接続する構造を含む基板、電子デバイス、およびその製作する方法
US7459774B2 (en) Stacked chip package using photosensitive polymer and manufacturing method thereof
KR101746269B1 (ko) 반도체 디바이스 및 그 제조방법
KR20180030391A (ko) 더미 커넥터를 구비한 반도체 패키지와 이를 형성하는 방법
CN110707075A (zh) 超高密度多芯片模组的三维扇出型封装结构与制备方法
CN105789062A (zh) 封装件结构及其形成方法
US20130252383A1 (en) Fabrication method of wafer level semiconductor package and fabrication method of wafer level packaging substrate
JP2001168265A (ja) 電子デバイス集合体と電子デバイスの接続方法
KR102386542B1 (ko) 반도체 장치 및 제조 방법
CN110970381B (zh) 半导体器件和形成半导体器件的方法
CN110299294A (zh) 一种三维系统级集成硅基扇出型封装方法及结构
US8642390B2 (en) Tape residue-free bump area after wafer back grinding
JP2010016332A (ja) チップ・レベルのアンダーフィル・プロセスおよびその構造
CN117652020A (zh) 通过桥芯片实现芯片之间的互连
JP6116476B2 (ja) チップスタックを製造するための方法及びその方法を実施するためのキャリア
JP2021197431A (ja) 半導体装置の製造方法
CN106024727B (zh) 具有ubm的封装件及其形成方法
US11735564B2 (en) Three-dimensional chip packaging structure and method thereof
US20100159644A1 (en) Low-cost flip-chip interconnect with an integrated wafer-applied photo-sensitive adhesive and metal-loaded epoxy paste system
CN119132986A (zh) 一种可重构的芯片到晶圆的键合方法及器件芯片
Nimura et al. Study on hybrid Au–underfill resin bonding method with lock-and-key structure for 3-D integration
US20200035510A1 (en) Semiconductor Bonding Structures and Methods
US20220293559A1 (en) Fan-out wafer-level packaging structure and method packaging the same
CN112542449B (zh) 半导体器件及其制造方法
TW201842632A (zh) 穿透封膠層形成導電路徑之封裝方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination