[go: up one dir, main page]

KR101746269B1 - 반도체 디바이스 및 그 제조방법 - Google Patents

반도체 디바이스 및 그 제조방법 Download PDF

Info

Publication number
KR101746269B1
KR101746269B1 KR1020140186990A KR20140186990A KR101746269B1 KR 101746269 B1 KR101746269 B1 KR 101746269B1 KR 1020140186990 A KR1020140186990 A KR 1020140186990A KR 20140186990 A KR20140186990 A KR 20140186990A KR 101746269 B1 KR101746269 B1 KR 101746269B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
link device
layer
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140186990A
Other languages
English (en)
Other versions
KR20150145165A (ko
Inventor
차오양 예
밍춘 린
하우 타오
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20150145165A publication Critical patent/KR20150145165A/ko
Application granted granted Critical
Publication of KR101746269B1 publication Critical patent/KR101746269B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

고밀도 라우팅을 이용하는 링크 디바이스는 고밀도 상호 접속 경로를 제공하여 반도체 디바이스들을 상호 접속하기 위해서 패키지에 부착된다. 실시예에서, 패키지는 통합형 팬아웃 패키지이다. 링크 디바이스는 패키지의 양 측면들 중 하나에 본딩될 수 있고, 패키지는 선택적으로 패키지 관통 비아를 포함할 수 있다. 링크 디바이스는 또한 저항, 인덕터, 및 커패시터 컴포넌트를 포함하는 통합된 수동 디바이스일 수 있다.

Description

반도체 디바이스 및 그 제조방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 출원은 발명의 명칭이 "Semiconductor Device and Method"이고 2014년 6월 18일자에 출원된 미국 가특허 출원 일련번호 제62/014,002호의 우선권을 주장하고, 이 출원은 참조에 의해 본 명세서에 통합된다.
집적 회로(IC)의 발명 이래로, 반도체 산업은 다양한 전자 컴포넌트(즉, 트랜지스터, 다이오드, 저항, 커패시터 등)의 집적 밀도의 계속되는 개선으로 인해 급속한 성장을 이루었다. 대부분의 경우, 집적 밀도의 이러한 개선은 더욱 많은 컴포넌트들이 주어진 영역 내에 통합될 수 있도록 하는 최소 피처 크기(feature size)의 반복적인 축소에 기인하다.
이러한 통합 개선은, 통합된 컴포넌트들에 의해 점유되는 볼륨이 본질적으로 반도체 웨이퍼의 표면 상에 있다는 점에서, 본질적으로 사실상 2 차원적(2D)이다. 리소그래피에서의 극적인 개선이 2D IC 형성에 상당한 개선을 야기하였지만, 2 차원에서 달성될 수 있는 밀도에 대한 물리적 한계가 있다. 이러한 한계들 중 하나는 이러한 컴포넌트들을 만들기 위해 필요한 최소 크기이다. 또한, 더욱 많은 디바이스들이 하나의 칩에 담겨지는 경우, 더욱 복잡한 설계가 이용된다.
회로 밀도를 더욱 증가시키기 위하여, 3 차원 (3D) IC가 연구되었다. 3D IC의 통상적인 형성 공정에서, 2개의 다이들이 함께 본딩되고, 전기 커넥션이 기판 상의 콘택 패드와 각각의 다이 사이에 형성된다. 예를 들어, 한 가지 시도로서 2개의 다이들을 상부에서 서로 본딩하는 것을 포함한다. 그런 다음, 적층된 다이들이 캐리어 기판 상에 본딩되고, 와이어 본딩은 각각의 다이 상의 콘택 패드를 캐리어 기판 상의 콘택 패드에 전기적으로 결합시킨다.
본 발명의 목적은 반도체 디바이스 및 방법을 제공하는 것이다.
실시예에 따라, 제 1 반도체 다이 및 제 2 반도체 다이를 포함하는 디바이스가 제공된다. 봉합재는 제 1 반도체 다이 및 제 2 반도체 다이를 캡슐화하고, 제 1 링크 디바이스는 제 1 반도체 다이 및 제 2 반도체 다이를 전기적으로 접속하며, 제 1 링크 디바이스는 제 1 반도체 다이, 제 2 반도체 다이, 및 봉합재 위에서 연장된다.
다른 실시예에 따라, 제 1 링크 디바이스 및 제 1 링크 디바이스에 전기적으로 접속된 제 1 반도체 디이를 포함하는 디바이스가 제공된다. 제 2 반도체 다이는 제 1 링크 디바이스에 전기적으로 접속되고, 제 1 링크 디바이스는 제 1 반도체 다이를 제 2 반도체 다이에 전기적으로 접속시키며, 제 2 반도체 다이는 제 1 반도체 다이로부터 측방향으로 분리된다. 봉합재는 제 1 반도체 다이 및 제 2 반도체 다이를 캡슐화한다.
또 다른 실시예에 따라, 반도체 디바이스를 제조하는 방법으로서, 봉합재로 제 1 반도체 다이 및 제 2 반도체 다이를 캡슐화하는 단계를 포함한다. 제 1 링크 디바이스는 제 1 반도체 다이, 제 2 반도체 다이, 및 봉합재의 적어도 일부분 위에 배치되고, 상기 제 1 링크 디바이스는 제 1 반도체 다이 및 제 2 반도체 다이 양자 모두에 전기적으로 접속된다.
본 발명에 따르면, 반도체 디바이스 및 방법을 제공할 수 있다.
본 발명개시의 양태들은 첨부 도면들과 함께 아래의 상세한 설명을 읽음으로써 가장 잘 이해된다. 본 산업계에서의 표준적인 실시에 따라, 다양한 피처들은 실척도로 도시되지 않았음을 유념한다. 사실, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 일부 실시예들에 따라 통합형 팬아웃 패키지를 나타낸다.
도 2는 일부 실시예들에 따라 통합형 팬아웃 패키지에 본딩된 제 1 링크 디바이스를 나타낸다.
도 3은 일부 실시예들에 따라 지지 구조물을 이용하는 실시예를 나타낸다.
도 4는 일부 실시예들에 따라 통합형 팬아웃 패키지에 본딩된 제 2 링크 디바이스를 나타낸다.
도 5는 일부 실시예들에 따라 패키지 관통 비아가 없는 실시예를 나타낸다.
도 6은 일부 실시예들에 따라 제 1 상호 접속층 내에 임베딩된 제 1 링크 디바이스를 나타낸다.
다음의 발명개시는 제공된 주제의 상이한 피처들을 구현하는 다수의 상이한 실시예들, 또는 예들을 제공한다. 컴포넌트 및 배열의 특정한 예들은 본 발명개시를 단순화하기 위해 이하에 설명된다. 물론, 이러한 설명은 단지 예일 뿐 제한하기 위한 것이 아니다. 예를 들어, 이어지는 설명에서 제 2 피처 위에 또는 제 2 피처 상에 제 1 피처의 형성은, 제 1 피처 및 제 2 피처가 직접 접촉하여 형성되는 실시예들을 포함할 수 있고, 제 1 피처 및 제 2 피처가 직접 접촉하지 않도록 제 1 피처와 제 2 피처 사이에 부가적인 피처들이 형성되는 실시예들을 또한 포함할 수 있다. 게다가, 본 발명개시는 다양한 예들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순함과 명료함을 위한 것으로, 그 자체가 논의된 다양한 실시예들 및/또는 구성들 사이의 관계를 지시하지 않는다.
이제 도면들을 보면, 통합형 팬아웃(integrated fan-out; InFO) 패키지에 고밀도 상호 접속 구조물을 제공하기 위해 이용되는 실시예들이 예시된다. 그러나, 실시예들은 다른 패키지들에도 물론 이용될 수 있다.
도 1은, 예컨대, 통합형 팬아웃(InFO) 패키지와 같은, 제 1 패키지(100)를 형성하는 공정의 중간 결과물을 나타낸다. 도 1에 도시된 바와 같이, 중간 구조물은 캐리어 기판(101), 접착층(102), 폴리머층(103), 시드층(107), 비아(109), 제 1 반도체 디바이스(111), 제 2 반도체 디바이스(113), 제 1 봉합재(115), 제 1 상호 접속층(117), 제 1 콘택 패드(119), 및 제 1 패시베이션층(121) 및 UBM(124)을 포함한다. 캐리어 기판(101)은, 예를 들어, 유리 또는 실리콘 산화물과 같은 실리콘 기반 물질, 또는 알루미늄 산화물과 같은 다른 물질, 또는 이러한 물질들의 임의의 조합 등을 포함한다. 캐리어 기판(101)은 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)와 같은 반도체 디바이스들의 부착을 수용하기 위해서 평면이다.
접착층(102)은 위에 있는 구조물들[예컨대, 폴리머층(103)]의 접착을 돕기 위해서 캐리어 기판(101) 상에 배치된다. 실시예에서, 접착층(102)은 자외선 글루를 포함할 수 있고, 이는 자외선 광에 노출되는 경우 그 접착성을 잃는다. 그러나, 감압 접착제, 방사선 경화성 접착제, 에폭시, 이들의 조합 등과 같은 다른 유형의 접착제들이 또한 이용될 수 있다. 접착층(102)은 반액체 형태 또는 젤 형태로 캐리어 기판(101) 상에 배치될 수 있고, 이는 압력 하에서 용이하게 변형 가능하다.
폴리머층(103)은 접착층(102) 위에 배치되고, 예컨대, 일단 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)가 부착되고 나면, 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)를 보호하기 위해서 이용된다. 실시예에서, 폴리머층(103)은 폴리벤족사졸(polybenzoxazole; PBO)일 수 있지만, 폴리이미드 또는 변성 폴리이미드와 같은 임의의 적합한 물질이 대안적으로 이용될 수 있다. 폴리머층(103)은 대략 5 ㎛와 같은, 대략 2 ㎛와 대략 15 ㎛ 사이의 두께로, 예컨대, 스핀 코팅 공정을 이용하여 배치될 수 있지만, 임의의 적합한 방법 및 두께가 대안적으로 이용될 수 있다.
시드층(107)은 후속하는 처리 단계들 동안 두꺼운 층의 형성을 돕는 얇은 전도성 물질층이다. 시드층(107)은 대략 1,000 Å 두께의 티타늄층에 이어 대략 5,000 Å 두께의 구리층을 포함할 수 있다. 시드층(107)은 원하는 물질에 따라, 스퍼터링 공정, 증발 공정, 또는 PECVD 공정과 같은 공정들을 이용하여 생성될 수 있다. 시드층(107)은 대략 0.5 ㎛와 같은, 대략 0.3 ㎛와 대략 1 ㎛ 사이의 두께를 갖도록 형성될 수 있다.
일단 시드층(107)이 형성되면, 제 1 포토레지스트(도 1에 도시되지 않음)이 시드층(107) 위에 배치되어 패턴화될 수 있다. 실시예에서, 제 1 포토레지스트는, 대략 120 ㎛와 같은, 대략 50 ㎛와 대략 250 ㎛ 사이의 높이로, 예컨대, 스핀 코팅 기술을 이용하여, 시드층(107) 상에 배치될 수 있다. 일단 배치되면, 제 1 포토레지스트는 화학 반응을 유도하기 위해서 패턴화된 에너지 소스(예컨대, 패턴화된 광원)에 제 1 포토레지스트를 노출시킴으로써 패턴화되어, 이에 의해 패턴화된 광원에 노출된 제 1 포토레지스트의 부분에 물리적 변화를 유도할 수 있다. 그런 다음, 현상액이 이러한 물리적 변화를 이용하기 위해 노출된 제 1 포토레지스트에 도포되고, 원하는 패턴에 따라, 제 1 포토레지스트의 비노출된 부분 또는 제 1 포토레지스트의 노출된 부분 중 어느 하나를 선택적으로 제거한다.
실시예에서, 제 1 포토레지스트로 형성된 패턴은 비아(109)를 위한 패턴이다. 비아(109)는 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)와 같은 후속적으로 부착된 디바이스들의 상이한 측면들 상에 위치하도록 하는 배치로 형성된다. 그러나, 비아(109)의 패턴을 위한 임의의 적합한 배열이 대안적으로 이용될 수 있다.
일단 제 1 포토레지스트가 패턴화되면, 비아(109)가 제 1 포토레지스트 내에 형성된다. 실시예에서, 비아(109)는 구리, 텅스텐, 다른 전도성 금속 등과 같은 하나 이상의 전도성 물질들을 포함하고, 예를 들어, 전기 도금, 무전해 도금 등에 의해 형성될 수 있다. 실시예에서, 전기 도금 공정이 이용되면, 시드층(107) 및 제 1 포토레지스트는 전기 도금 용액에 침수되거나 담긴다. 시드층(107)이 전기 도금 공정에서 캐소드의 역할을 하도록 시드층(107) 표면은 외부 DC 전력 공급의 음의 측에 전기적으로 접속된다. 구리 애노드와 같은 고체 전도성 애노드가 또한 용액에 담기고, 전력 공급의 양의 측에 부착된다. 애노드로부터의 원자는 용액에 용해되고, 이 용액에서, 캐소드, 예컨대, 시드층(107)은 용해된 원자를 획득하여, 이에 의해, 제 1 포토레지스트의 개구부 내에서 시드층(107)의 노출된 전도성 영역을 도금할 수 있다.
일단 비아(109)가 제 1 포토레지스트 및 시드층(107)을 이용하여 형성되면, 제 1 포토레지스트는 적합한 제거 공정을 이용하여 제거될 수 있다. 실시예에서, 플라즈마 애싱 공정이 제 1 포토레지스트를 제거하는데 이용될 수 있고, 이에 의해, 제 1 포토레지스트의 온도는 제 1 포토레지스트가 열분해를 경험하여 제거될 수 있을 때까지 증가된다. 그러나, 습식 스트립과 같은 임의의 다른 적합한 공정이 대안적으로 이용될 수 있다. 제 1 포토레지스트의 제거는 밑에 있는 시드층(107)의 부분을 노출할 수 있다.
제 1 포토레지스트의 제거가 밑에 있는 시드층(107)을 노출한 이후에, 이러한 부분들은 제거된다. 실시예에서, 시드층(107)의 노출된 부분[예컨대, 비아(109)에 의해 커버되지 않은 부분]은, 예를 들어, 습식 또는 건식 에칭 공정에 의해 제거될 수 있다. 예를 들어, 건식 에칭 공정에서, 반응 물질은 마스크로서 비아(109)를 이용하여, 시드층(107) 쪽으로 향할 수 있다. 대안적으로, 애천트는 시드층(107)의 노출된 부분을 제거하기 위해서, 분사되거나 다른 식으로 시드층(107)과 접촉될 수 있다. 시드층(107)의 노출된 부분이 에칭되어 제거된 이후에, 폴리머층(103)의 일부분이 비아(109) 사이에 노출된다.
비아(109)가 형성된 이후에, 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)가 노출된 폴리머층(103) 상에 배치될 수 있다. 실시예에서, 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)는 개별적으로 로직 다이, 중앙 처리 장치(CPU) 다이, 메모리 다이, 이들의 조합 등과 같은 의도된 목적을 위해 설계된 반도체 디바이스이다. 실시예에서, 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)는 특정 기능을 위해 요구되는 바와 같이, 트랜지스터, 커패시터, 인덕터, 저항, 제 1 금속화층(도시되지 않음) 등과 같은 집적 회로 디바이스들(도시되지 않음)을 그 안에 포함한다. 실시예에서, 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)는 서로 함께 작동하도록 설계 및 제조되거나, 또는 다른 반도체 디바이스들(도 1에 도시되지 않음)과 함께 작동하도록 설계 및 제조된다. 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)는, 예컨대, 접착 물질을 이용하여 폴리머층(103)에 부착될 수 있지만, 임의의 적합한 부착 방법이 대안적으로 이용될 수 있다.
실시예에서, 제 1 반도체 디바이스(111)는 제 2 기판, 제 1 활성 디바이스, 제 1 금속화층(별도로 도시되지 않음), 및 제 2 콘택 패드(123)를 포함한다. 제 2 기판은 도핑 또는 비도핑된 벌크 실리콘, 또는 실리콘 온 인슐레이터(silicon-on-insulator; SOI) 기판의 활성층을 포함할 수 있다. 일반적으로, SOI 기판은 실리콘, 게르마늄, 실리콘 게르마늄, SOI, SGOI(silicon germanium on insulator), 또는 이들의 조합과 같은 반도체 물질층을 포함한다. 이용될 수 있는 다른 기판들은 다중층 기판, 경사 기판, 또는 하이브리드 배향 기판을 포함한다.
제 1 반도체 디바이스(111) 내의 제 1 활성 디바이스는, 제 1 반도체 디바이스(111)를 위한 설계의 원하는 구조적 및 기능적 요구를 생성하는데 이용될 수 있는 커패시터, 저항, 인덕터 등과 같은 다양한 수동 디바이스 및 능동 디바이스를 포함한다. 제 1 반도체 디바이스(111) 내의 제 1 활성 디바이스는 제 2 기판 내에 또는 제 2 기판 상에 임의의 적합한 방법을 이용하여 형성될 수 있다.
제 1 금속화층은 제 1 반도체 디바이스(111) 내의 제 1 활성 디바이스 및 제 2 기판 위에 형성되고, 기능 회로를 형성하기 위해 제 1 반도체 디바이스(111) 내의 다양한 제 1 활성 디바이스들을 접속하도록 설계된다. 실시예에서, 제 1 금속화층은 유전체층과 전도성 물질층을 교대로 하여 형성될 수 있고, 임의의 적합한 공정(예컨대, 퇴적, 다마신, 듀얼 다마신 등)을 통해 형성될 수 있다. 실시예에서, 적어도 하나의 층간 유전체층(ILD)에 의해 제 2 기판으로부터 분리되는 4개의 금속화층들이 있지만, 더욱 정밀한 수의 제 1 금속화층들이 제 1 반도체 디바이스(111)의 설계에 의존한다.
제 2 콘택 패드(123)는 제 1 금속화층 위에 형성되어 전기 접촉할 수 있다. 제 2 콘택 패드(123)는 알루미늄을 포함할 수 있지만, 구리와 같은 다른 물질들이 대안적으로 이용될 수 있다. 제 2 콘택 패드(123)는 물질층(도시되지 않음)을 형성하기 위해 스퍼터링과 같은 퇴적 공정을 이용하여 형성될 수 있고, 그런 다음 물질층의 일부분은 제 2 콘택 패드(123)를 형성하기 위해 적합한 공정(예컨대, 포토리소그래픽 마스킹 및 에칭)을 통해 제거될 수 있다. 그러나, 임의의 다른 적합한 공정이 제 2 콘택 패드(123)를 형성하기 위해 이용될 수 있다. 제 2 콘택 패드(123)는 대략 1.45 ㎛와 같은, 대략 0.5 ㎛와 대략 4 ㎛ 사이의 두께를 갖도록 형성될 수 있다.
제 2 반도체 디바이스(113)는 제 1 반도체 디바이스(111)와 유사할 수 있다. 예를 들어, 제 2 반도체 디바이스(113)는 각각 제 2 기판, 제 1 활성 디바이스, 제 1 금속화층, 및 제 2 콘택 패드(123)와 유사한 제 3 기판, 제 2 활성 디바이스, 제 2 금속화층 및 제 3 콘택 패드(125)를 포함할 수 있다. 그러나, 제 2 반도체 디바이스(113)는 대안적으로 제 1 반도체 디바이스(111)와 상이한 디바이스 및 구조물을 가질 수 있다.
일단 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)가 비아(109) 사이에 배치되면, 제 1 반도체 디바이스(111), 제 2 반도체 디바이스(113), 및 비아(109)는 제 1 봉합재(115)로 캡슐화될 수 있다. 캡슐화는 몰딩 디바이스(도 1에 개별적으로 도시되지 않음)에서 수행될 수 있다. 예를 들어, 제 1 반도체 디바이스(111) 및 비아(109)는 몰딩 디바이스의 캐비티 내에 배치될 수 있고, 캐비티는 허메티컬리 실드(hermetically seal)된다. 제 1 봉합재(115)는 캐비티가 허메티컬리 실드되기 전에 캐비티 내에 배치되거나, 또는 주입 포트를 통해 캐비티에 주입될 수 있다. 실시예에서, 제 1 봉합재(115)는 폴리이미드, PPS, PEEK, PES, 내열 크리스탈 수지, 이들의 조합 등과 같은 몰딩 컴파운드 수지일 수 있다.
일단, 제 1 봉합재가(115)가 캐리어 기판(101), 비아(109), 제 1 반도체 디바이스(111), 및 제 2 반도체 디바이스(113)를 캡슐화하도록 제 1 봉합재(115)가 몰딩 캐비티에 배치되면, 제 1 봉합재(115)는 최적의 보호를 위해 제 1 봉합재(115)를 굳히기 위해 경화될 수 있다. 정확한 경화 공정은 제 1 봉합재(115)를 위해 선택된 특정 물질에 적어도 일부 의존하지만, 몰딩 컴파운드가 제 1 봉합재(115)로서 선택된 실시예에서, 경화는 대략 600 초와 같은 대략 60 초 내지 대략 3000 초 동안, 대략 125 ℃와 같은, 대략 100 ℃와 대략 130 ℃ 사이로, 제 1 봉합재(115)를 가열하는 것과 같은 공정을 통해 발생할 수 있다. 부가적으로, 반응 개시제 및/또는 촉매제가 경화 공정을 더욱 양호하게 제어하기 위해서 제 1 봉합재(115) 내에 포함될 수 있다.
그러나, 당업자라면 상기 기술된 경화 공정이 오직 예시적인 공정으로 현재 실시예들을 제한하도록 의도된 것이 아님을 인식할 것이다. 방사 또는 심지어 제 1 봉합재(115)가 주위 온도에서 굳어지도록 허용하는 다른 경화 공정들이 대안적으로 이용될 수 있다. 임의의 적합한 경화 공정이 이용될 수 있고, 이와 같은 모든 공정들이 완전히 본 명세서에 논의되는 실시예들의 범위 내에 포함되도록 의도된다.
일단 제 1 봉합재(115)가 배치되면, 제 1 봉합재(115)는 추가의 처리를 위해 비아(109), 제 2 콘택 패드(123)[제 1 반도체 디바이스(111) 내에 있음], 및 제 3 콘택 패드(125)[제 2 반도체 디바이스(113) 내에 있음]를 노출하기 위해서 시닝(thinning)된다. 이러한 시닝은, 예컨대, 기계적 그라인딩 공정 또는 화학적-기계적 연마(chemical mechanical polishing; CMP) 공정을 이용하여 수행될 수 있어, 이에 의해, 비아(109), 제 2 콘택 패드(123), 및 제 3 콘택 패드(125)가 노출될 때까지, 화학적 에천트 및 연마재가 제 1 봉합재(115)와 반응 및 연마되도록 이용된다. 따라서, 제 1 반도체 디바이스(111), 제 2 반도체 디바이스(113), 및 비아(109)는 평면 표면을 가질 수 있고, 이는 또한 제 1 봉합재(115)의 평면이다.
그러나, 상기 기술된 CMP 공정은 하나의 예시적인 실시예로서 제시되었고, 이것은 실시예들을 제한하도록 의도되지 않는다. 임의의 적합한 제거 공정이 대안적으로 이용되어, 제 1 봉합재(115)를 시닝하고, 비아(109), 제 2 콘택 패드(123), 및 제 3 콘택 패드(125)를 노출한다. 예를 들어, 일련의 화학적 에칭이 대안적으로 이용될 수 있다. 이러한 공정 및 임의의 다른 적합한 공정이 제 1 봉합재(115)를 시닝하고 비아(109), 제 2 콘택 패드(123), 및 제 3 콘택 패드(125)를 노출하기 위해 대안적으로 이용될 수 있고, 이와 같은 모든 공정들은 완전히 실시예들의 범위 내에 포함되도록 의도된다.
제 1 상호 접속층(117)이 제 1 반도체 디바이스(111), 제 2 반도체 디바이스(113), 비아(109), 및 외부 디바이스들을 상호 접속하기 위해 이용된다. 실시예에서, 제 1 상호 접속층(117)은 제 1 반도체 디바이스(111), 제 2 반도체 디바이스(113), 비아(109), 및 제 1 봉합재(115) 위에 형성된 하나 이상의 금속화층들 또는 하나 이상의 재배선층들일 수 있다. 제 1 상호 접속층(117)이 하나 이상의 금속화층들인 실시예에서, 제 1 상호 접속층(117)은 유전체층과 전도성 물질층을 교대로 하여 형성될 수 있고, 임의의 적합한 공정(예컨대, 퇴적, 다마신, 듀얼 다마신 등)을 통해 형성될 수 있다. 실시예에서, 2개의 금속화층들이 있을 수 있지만, 더욱 정밀한 수의 제 2 금속화층들이 제 1 패키지(110)의 설계에 의존한다.
대안적으로, 제 1 상호 접속층(117)은 하나 이상의 재배선층들일 수 있다. 이 실시예에서, 제 1 상호 접속층(117)은, 예컨대, CVD 또는 스퍼터링과 같은 적합한 형성 공정를 통해 티타늄 구리 합금의 시드층(별도로 도시되지 않음)을 초기에 형성함으로써 형성된다. 그런 다음, 이 시드층을 커버하기 위해 제 2 포토레지스트(도시되지 않음)가 형성될 수 있고, 그런 다음, 제 2 포토레지스트는 패턴화되어 제 1 상호 접속층(117)이 위치하도록 요구되는 곳에 위치해 있는 시드층의 부분들을 노출시킬 수 있다.
일단 제 2 포토레지스트가 형성되고 패턴화되면, 구리와 같은 전도성 물질이 도금과 같은 퇴적 공정을 통해 시드층 상에 형성될 수 있다. 전도성 물질은 대략 5 ㎛와 같은, 대략 1 ㎛와 대략 10 ㎛ 사이의 두께, 및 대략 5 ㎛와 같은 대략 5 ㎛와 대략 300 ㎛ 사이의 폭을 갖도록 형성될 수 있다. 하지만, 상술한 방법들 및 물질들이 전도성 물질을 형성하는데 적합하지만, 이러한 물질들은 단지 예시에 불과하다. AlCu 또는 Au와 같은 임의의 다른 적합한 물질들과, 패턴화 공정 다음의 CVD 또는 PVD와 같은 임의의 다른 적합한 공정들이 제 1 상호 접속층(117)을 형성하는데 대안적으로 이용될 수 있다.
일단 전도성 물질이 형성되면, 제 2 포토레지스트는 애싱과 같은 적합한 제거 공정을 통해 제거될 수 있다. 추가적으로, 제 2 포토레지스트의 제거 이후, 제 2 포토레지스트에 의해 커버되었던 시드층의 부분들은, 예를 들어, 마스크로서 전도성 물질을 이용하는 적합한 에칭 공정을 통해 제거될 수 있다.
그런 다음, 전도성 물질은 전도성 물질을 보호하기 위해서, 유전체 물질(도 1에 별도로 도시되지 않음)에 의해 커버될 수 있다. 실시예에서, 유전체 물질은 실리콘 산화물 또는 화학적 기상 증착과 같은 적합한 방법을 통해 형성되는 다른 유전체 물질일 수 있다. 일단 커버되면, 제 1 상호 접속층(117)에 추가적인 재배선층들을 형성하기 위해 원하는 갯수의 층에 도달할 때까지 이러한 공정은 반복될 수 있다.
일단 제 1 상호 접속층(117)이 형성되면, 예컨대, 외부 디바이스들에 제 1 상호 접속층(117)을 전기적으로 접속하기 위해서 제 1 콘택 패드(119)가 형성된다. 실시예에서, 제 1 콘택 패드(119)는 제 1 상호 접속층(117) 위에 형성되어 전기 접촉할 수 있다. 제 1 콘택 패드(119)는 알루미늄을 포함할 수 있지만, 구리와 같은 다른 물질들이 대안적으로 이용될 수 있다. 제 1 콘택 패드(119)는 물질층(도시되지 않음)을 형성하기 위해 스퍼터링과 같은 퇴적 공정을 이용하여 형성될 수 있고, 그런 다음 물질층의 일부분은 제 1 콘택 패드(119)를 형성하기 위해 적합한 공정(예컨대, 포토리소그래픽 마스킹 및 에칭)을 통해 제거될 수 있다. 그러나, 임의의 다른 적합한 공정이 제 1 콘택 패드(119)를 형성하기 위해 이용될 수 있다. 제 1 콘택 패드(119)는 대략 1.45 ㎛와 같은, 대략 0.5 ㎛와 대략 4 ㎛ 사이의 두께를 갖도록 형성될 수 있다.
실시예에서, 제 1 콘택 패드(119)의 일부분은 제 1 링크 디바이스(201)(도 1에는 도시되지 않지만, 아래의 도 2에 대해서는 도시되고 기술됨)로의 최종적인 접속을 위해 제 1 미세 피치(P1)를 갖도록 형성될 수 있다. 예를 들어,제 1 피치(P1)는 대략 20 ㎛와 대략 80 ㎛ 사이일 수 있다. 그러나, 임의의 적합한 피치가 대안적으로 이용될 수 있다.
제 1 상호 접속층(117) 및 다른 밑에 있는 구조물들에 대해 보호 및 분리를 제공하기 위해서, 제 1 패시베이션층(121)이 제 1 상호 접속층(117) 및 제 1 콘택 패드(119) 위에 형성될 수 있다. 실시예에서, 제 1 패시베이션층(121)은 폴리벤족사졸(polybenzoxazole; PBO)일 수 있지만, 폴리이미드 또는 변성 폴리이미드와 같은 임의의 적합한 물질이 대안적으로 이용될 수 있다. 제 1 패시베이션층(121)은 대략 7 ㎛와 같은, 대략 5 ㎛와 대략 25 ㎛ 사이의 두께로, 예컨대, 스핀 코팅 공정을 이용하여 배치될 수 있지만, 임의의 적합한 방법 및 두께가 대안적으로 이용될 수 있다. 일단 배치되면, 제 1 콘택 패드(119)는 포토리소그래픽 마스킹 및 에칭 또는 화학적 기계적 연마(CMP)와 같은 공정을 통해 제 1 패시베이션층(121)의 일부분을 제거함으로써 제 1 패시베이션층(121)을 통해 노출될 수 있지만, 임의의 적합한 제거 공정들이 대안적으로 이용될 수 있다.
일단 제 1 콘택 패드(119)가 노출되면, UBM(124)이 제 1 콘택 패드(119)와 접촉하도록 형성될 수 있다. 실시예에서, UBM(124)은 티타늄층, 구리층, 및 니켈층과 같은 3개의 전도성 물질층들을 포함할 수 있다. 하지만, 당업자라면, 크롬/크롬-구리 합금/구리/금의 배열, 티타늄 텅스텐/구리/니켈의 배열, 또는 티타늄/구리/니켈/금의 배열과 같은 UBM(124)의 형성에 적합한 다수의 적합한 물질들 및 층들의 배열이 존재한다는 것을 인식할 것이다. UBM(124)을 위해 이용될 수 있는 임의의 적합한 물질 또는 상이한 물질층들의 조합은 완전히 본 출원의 범위 내에 포함되도록 의도된다.
UBM(124)은 제 1 패시베이션층(121) 및 제 1 콘택 패드(119) 위에 각각의 층을 형성함으로써 생성될 수 있다. 각각의 층들의 형성은 전기 화학 도금과 같은 도금 공정을 이용하여 수행될 수 있지만, 스퍼터링, 증발, 또는 PECVD 공정과 같은 다른 형성 공정들이 원하는 물질들에 따라 대안적으로 이용될 수 있다. UBM(124)은 대략 3 ㎛와 같은, 대략 0.7 ㎛와 대략 10 ㎛ 사이의 두께를 갖도록 형성될 수 있다. 일단 원하는 층들이 형성되면, 이러한 층들의 일부분은 원하지 않는 물질을 제거하고 UBM(124)을 원형, 8각형, 정사각형, 또는 직사각형과 같은 원하는 모양으로 남기기 위해 적합한 포토리소그래픽 마스킹 및 에칭 공정을 통해 제거될 수 있지만, 임의의 원하는 모양이 대안적으로 형성될 수 있다.
도 2는 제 1 외부 커넥션(203)과 함께 제 1 링크 디바이스(201)의 배치를 나타낸다. 일 실시예에서 제 1 외부 커넥션은 제 1 전기 커넥션일 수 있다. 실시예에서, 제 1 반도체 디바이스(111)와 제 2 반도체 디바이스(113) 사이에 원하는 라우팅 및 연결성을 제공하기 위해서, 개개의 제 1 콘택 패드(119)를 전기적으로 접속하는 제 1 링크 디바이스(201)는 제 1 상호 접속층(117)에 고밀도 라우팅을 제공하기 위해 이용되는 별도의 디바이스이다. 실시예에서, 제 1 링크 디바이스(201)는 제 4 기판(205), 제 3 금속화층(207), 및 제 4 콘택 패드(210)를 갖는 실리콘 디바이스일 수 있다. 제 4 기판(205)은 도핑 또는 비도핑된 벌크 실리콘, 또는 실리콘 온 인슐레이터(SOI) 기판의 활성층을 포함할 수 있다. 일반적으로, SOI 기판은 실리콘, 게르마늄, 실리콘 게르마늄, SOI, SGOI, 또는 이들의 조합과 같은 반도체 물질층을 포함한다. 이용될 수 있는 다른 기판들은 다중층 기판, 경사 기판, 또는 하이브리드 배향 기판을 포함한다.
제 3 금속화층(207)은 제 4 기판(205) 위에 형성되고, 상이한 제 1 콘택 패드(119)에 접속 루트를 제공하도록 설계된다. 실시예에서, 제 3 금속화층(207)은 유전체층과 전도성 물질층을 교대로 하여 형성될 수 있고, 임의의 적합한 공정(예컨대, 퇴적, 다마신, 듀얼 다마신 등)을 통해 형성될 수 있다. 정밀한 수의 제 2 금속화층들이 제 1 링크 디바이스(201)의 설계에 의존한다. 제 3 금속화층(207)은 높은 접속 라인 적용을 가능하게 하기 위해서 제 1 반도체 디바이스(111)와 제 2 반도체 디바이스(113) 사이에 대략 5000개 접속의 라우팅 밀도 및 좁은 접속 폭/공간을 갖는 것처럼, 높은 라우팅 밀도를 갖도록 형성될 수 있다.
부가적으로, 제 1 링크 디바이스(201)는 원하는 기능을 제공하기 위해 제 1 링크 디바이스(201) 내에 능동 디바이스 및 수동 디바이스를 포함할 수 있다. 실시예에서, 제 1 링크 디바이스(201)는 제 3 금속화층(207)을 통해 제 1 콘택 패드(119)에 접속되고 서로 접속되는 저항, 인덕터, 및/또는 커패시터를 포함하는 통합된 수동 디바이스일 수 있다. 그러나, 제 1 링크 디바이스(201)는 수동 디바이스로 제한되지 않고, 임의의 적합한 디바이스 또는 디바이스들(능동 또는 수동)의 조합이 대안적으로 이용될 수 있기 때문에, 이와 같은 모든 조합은 완전히 실시예들의 범위 내에 포함되도록 의도된다.
제 4 콘택 패드(210)는 제 3 금속화층(207)과 예컨대, 제 1 링크 디바이스 커넥션(204)(아래에 더 기술됨) 간에 연결성을 제공하기 위해 형성될 수 있다. 실시예에서, 제 4 콘택 패드(210)는 제 1 콘택 패드(119)(도 1에 대하여 앞서 기술됨)와 유사한 물질 및 유사한 공정을 이용하여 형성될 수 있다. 그러나, 상이한 물질 및 상이한 공정이 대안적으로 이용될 수 있다.
제 1 링크 디바이스 커넥션(204)은 제 1 링크 디바이스(201)에 접속되도록 의도되는 UBM(124)과 관련되어 형성된다. 실시예에서, 제 1 링크 디바이스 커넥션(204)은 마이크로범프와 같은 콘택 범프일 수 있고, 주석과 같은 물질, 또는 은 또는 구리와 같은 다른 적합한 물질들을 포함할 수 있다. 제 1 링크 디바이스 커넥션(204)이 주석 솔더 범프인 실시예에서, 제 1 링크 디바이스 커넥션(204)은 증발, 전기 도금, 인쇄, 솔더 전이, 볼 배치 등과 같은 임의의 적합한 방법을 통해 주석층을 대략 100 ㎛의 두께로 초기에 형성함으로써 형성될 수 있다. 일단 주석층이 구조물 상에 형성되면, 리플로우(reflow)가 원하는 범프 모양으로 물질을 형상화하기 위해서 수행된다.
일단 이것이 형성되면, 제 1 링크 디바이스(201)는, 예컨대, 개개의 제 4 콘택 패드(210)와 제 1 링크 디바이스 커넥션(204)을 제 1 링크 디바이스(201) 상에 초기에 정렬함으로써, 제 1 패키지(100)에 본딩될 수 있다. 일단 정렬되고 물리적으로 접촉되면, 리플로우가 제 1 링크 디바이스 커넥션(204)의 물질을 리플로우하여 제 1 링크 디바이스(201)를 제 1 패키지(100)에 본딩하기 위해서 수행될 수 있다. 그러나, 임의의 다른 적합한 본딩 방법이 대안적으로 이용될 수 있다.
제 1 외부 커넥션(203)은 UBM(124)와 관련되어 형성된다. 제 1 외부 커넥션(203)은 볼 그리드 어레이 범프, 마이크로범프, 또는 붕괴 제어형 칩 접속(controlled collapse chip connection; C4) 범프와 같은 콘택 범프일 수 있고, 주석과 같은 물질, 또는 은 또는 구리와 같은 다른 적합한 물질을 포함할 수 있다. 제 1 외부 커넥션(203)이 주석 솔더 범프인 실시예에서, 제 1 외부 커넥션(203)은 증발, 전기 도금, 인쇄, 솔더 전이, 볼 배치 등과 같은 임의의 적합한 방법을 통해 주석층을 대략 100 ㎛의 두께로 초기에 형성함으로써 형성될 수 있다. 일단 주석층이 구조물 상에 형성되면, 리플로우가 원하는 범프 모양으로 물질을 형상화하기 위해서 수행된다.
제 1 외부 커넥션(203)은, 제 1 외부 커넥션(203)이 제 1 링크 디바이스(201)보다 제 1 패키지(100)로부터 더 먼 쪽으로 연장되도록 형성된다. 예를 들어, 제 1 링크 디바이스(201)가 대략 200 ㎛의 제 1 두께(T1)를 갖는 실시예에서, 제 1 외부 접속(203)은 대략 300 ㎛과 같은, 제 1 두께(T1) 보다 큰 제 2 두께(T2)를 갖는다. 그러나, 임의의 적합한 두께가 대안적으로 이용될 수 있다.
도 2는 또한, 일단 제 1 외부 커넥션(203)이 형성되면, 제 1 외부 커넥션(203)[및 일반적으로 제 1 패키지(100)]은 지지 기판(209)에 본딩될 수 있다는 것을 나타낸다. 실시예에서, 지지 기판(209)은 BT(bismaleimide triazine), FR-4, ABF 등과 같은 폴리머 물질의 다수의 얇은 층들(또는 라미네이트들)의 스택으로서 형성된 라미네이트 기판과 같은 인쇄 회로 기판일 수 있다. 그러나, 실리콘 인터포저, 실리콘 기판, 유기물 기판, 세라믹 기판 등과 같은 임의의 다른 적합한 기판이 대안적으로 이용될 수 있고, 제 1 패키지(100)에 대한 연결성 및 지지를 제공하는 이와 같은 모든 재분배 기판들은 완전히 본 실시예들의 범위 내에 포함되도록 의도된다.
제 1 패키지(100)는 지지 기판(209) 상에 위치하는 예컨대 제 5 콘택 패드들(212)의 대응하는 하나와 제 1 외부 커넥션(203)을 초기에 정렬함으로써 지지 기판(209) 상에 본딩될 수 있다. 일단 물리적으로 접촉하면, 제 1 외부 커넥션(203)을 리플로우하여 지지 기판(209)과 제 1 외부 커넥션(203)을 본딩하도록 리플로우가 수행될 수 있다. 그러나, 임의의 다른 적합한 본딩이 대안적으로 이용될 수 있다.
도 2는 지지 기판(209)으로부터의 제 1 패키지(100)의 대향 면에 발생할 수 있는 추가의 처리(이러한 처리는 지지 기판(209)에 제 1 패키지(100)를 본딩하기 전에 수행될 수도 있음)를 부가적으로 나타낸다. 실시예에서, 캐리어 기판(101) 및 접착층(102)은 접착층(102)의 접착성을 변경하기 위해, 예컨대, 열 공정을 이용하여, 구조물의 잔여물로부터 디본딩(debond)된다. 특정 실시예에서, 자외선 (UV) 레이저, 이산화탄소 (CO2) 레이저, 또는 적외선 (IR) 레이저와 같은 에너지 소스가 이용되어, 접착층(102)이 그 접착성의 적어도 일부를 잃을 때까지 접착층(102)을 비추어 가열한다. 일단 수행되면, 캐리어 기판(101) 및 접착층(102)은 구조물로부터 물리적으로 분리 및 제거될 수 있다.
부가적으로, 일단 캐리어 기판(101) 및 접착층(102)이 제거되면, 폴리머층(103)은 비아(109)를 노출하고 제 6 콘택 패드(214)를 형성하기 위해서 패턴화될 수 있다. 실시예에서, 폴리머층(103)은 제 3 포토레지스트(도 2에 개별적으로 도시되지 않음)를 폴리머층(103)에 초기에 도포하고, 그런 다음 화학적 반응을 유도하기 위해서 패턴화된 에너지 소스에 제 3 포토레지스트를 노출함으로써 패턴화되어, 이에 의해 패턴화된 광원에 노출된 제 3 포토레지스트의 부분들에 물리적 변화를 유도한다. 그런 다음, 현상액이 노출된 제 3 포토레지스트에 도포되어 물리적 변화를 이용하고, 원하는 패턴에 따라, 제 3 포토레지스트의 비노출된 부분 또는 제 3 포토레지스트의 노출된 부분 중 어느 하나를 선택적으로 제거하고, 폴리머층(103)의 밑에 있는 노출된 부분은 예컨대, 건식 에칭 공정으로 제거된다. 그러나, 폴리머층(103)을 패턴화하기 위한 임의의 다른 적합한 방법이 대안적으로 이용될 수 있다.
일단 비아(109)(시드층(107)을 포함함)가 노출되면, 제 6 콘택 패드(214)는 제 1 패키지(100)의 이 측면을 통해 비아(109)에 전기적 연결성을 제공하기 위해 비아(109)와 전기적 또는 물리적으로 접촉하여 형성될 수 있다. 실시예에서, 제 6 콘택 패드(214)는 알루미늄을 포함할 수 있지만, 구리와 같은 다른 물질들이 대안적으로 이용될 수 있다. 제 6 콘택 패드(214)는 물질층(도시되지 않음)을 형성하기 위해 스퍼터링과 같은 퇴적 공정을 이용하여 형성될 수 있고, 그런 다음 물질층의 일부분은 제 6 콘택 패드(214)를 형성하기 위해 적합한 공정(예컨대, 포토리소그래픽 마스킹 및 에칭 또는 화학적 물리적 연마)을 통해 제거될 수 있다. 그러나, 다마신 공정과 같은 임의의 다른 적합한 공정이 제 6 콘택 패드(214)를 형성하기 위해 이용될 수 있다. 제 6 콘택 패드(214)는 대략 1.45 ㎛와 같은, 대략 0.5 ㎛와 대략 4 ㎛ 사이의 두께를 갖도록 형성될 수 있다.
일단 제 6 콘택 패트(214)가 형성되면, 제 2 외부 커넥션(213)이 제 3 반도체 디바이스(215)와 제 6 콘택 패드(214)를 상호 접속하도록 형성될 수 있다. 실시예에서, 제 3 반도체 디바이스(215)는 메모리 패키지 또는 실리콘 칩(예컨대, 로직 다이)과 같은, 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)과 함께 이용되기 위한 임의의 유형의 반도체 디바이스 설계일 수 있지만, 임의의 적합한 유형의 디바이스들이 이용될 수 있다. 대안적으로, 제 3 반도체 디바이스(215)는 인터포저(능동 디바이스 및 수동 디바이스가 있든 없든) 또는 제 1 패키지(100)에 연결성 및/또는 기능성을 제공하는 다른 적합한 접속 구조물일 수 있다.
제 2 외부 커넥션(213)은 제 3 반도체 디바이스(215)와 제 6 콘택 패드(214)를 상호 접속하도록 형성될 수 있다. 제 2 외부 커넥션(213)은 볼 그리드 어레이 범프, 마이크로범프, 또는 붕괴 제어형 칩 접속(C4) 범프와 같은 콘택 범프일 수 있고, 주석과 같은 물질, 또는 은 또는 구리와 같은 다른 적합한 물질을 포함할 수 있다. 제 2 외부 커넥션(213)이 주석 솔더 범프인 실시예에서, 제 2 외부 커넥션(213)은 증발, 전기 도금, 인쇄, 솔더 전이, 볼 배치 등과 같은 임의의 적합한 방법을 통해 주석층을 대략 100 ㎛의 두께로 초기에 형성함으로써 형성될 수 있다. 일단 주석층이 구조물 상에 형성되면, 리플로우가 원하는 범프 모양으로 물질을 형상화하기 위해서 수행된다.
제 1 패키지(100)는 제 3 반도체 디바이스(215) 상에 위치하는 제 7 콘택 패드(216)과 같은 대응하는 커넥션(도 2에 개별적으로 도시되지 않음)과 제 2 외부 커넥션(213)을 초기에 정렬함으로써 제 3 반도체 디바이스(215)에 본딩될 수 있다. 일단 물리적으로 접촉하면, 제 2 외부 커넥션(213)을 리플로우하여 제 3 반도체 디바이스(215)와 제 1 패키지(100)를 본딩하도록 리플로우가 수행될 수 있다. 그러나, 임의의 다른 적합한 본딩이 대안적으로 이용될 수 있다.
도 3은 지지 구조물(301)이 부가적으로 제 1 링크 디바이스(201)와 지지 기판(209) 사이에 이용될 수 있는 다른 실시예를 나타낸다. 실시예에서, 지지 구조물(301)은 솔더와 같은 지지 물질일 수 있지만, 임의의 다른 물질들이 대안적으로 이용될 수 있다. 지지 구조물(301)이 솔더 범프인 실시예에서, 지지 구조물(301)은 마이크로범프, 볼 그리드 어레이 범프, 또는 붕괴 제어형 칩 접속(C4) 범프와 같은 콘택 범프일 수 있고, 주석과 같은 물질, 또는 은 또는 구리와 같은 다른 적합한 물질을 포함할 수 있다. 지지 구조물(301)이 주석 솔더 범프인 실시예에서, 지지 구조물(301)은 증발, 전기 도금, 인쇄, 솔더 전이, 볼 배치 등과 같은 임의의 적합한 방법을 통해 주석층을 지지를 제공하기에 적합한 두께로 초기에 형성함으로써 형성될 수 있다. 일단 주석층이 구조물 상에 형성되면, 리플로우가 원하는 범프 모양으로 물질을 형상화하기 위해서 수행된다.
일단 형성되면, 지지 구조물(301)은 제 1 패키지(100)를 지지 기판(209)에 본딩하는 본딩 공정 동안에 그리고 본딩 공정 이후에, 기계적 지지를 제공하기 위해 이용될 수 있다. 예를 들어, 리플로우 공정을 이용할 수 있는 본딩 공정 동안에, 본딩 공정이 완료될 때, 지지 구조물(301)이 굳어져서 제 1 패키지(100)와 지지 기판(209) 사이에 지지를 제공할 수 있도록 지지 구조물(301)은 리플로우될 수 있다. 실시예에서, 지지 구조물들(301)의 수는 대략 300개와 같은, 대략 1개와 대략 500개 사이일 수 있지만, 임의의 적합한 수의 지지 구조물들(301)이 이용될 수 있다.
선택적으로, 지지 구조물(301)이 전도성인 실시예에서, 지지 구조물(301)은 또한 제 1 링크 디바이스(201)와 지지 기판(209) 사이에 전도성 커넥션을 제공하기 위해 이용될 수 있다. 이와 같은 실시예에서, 기판 관통 비아(305)가 제 4 기판(205)을 관통하여 연장되고 제 3 금속화층(207)과 관련되어 형성될 수 있다. 부가적으로, 제 8 콘택 패드(307)가 제 4 기판(205)의 후면 상에 형성될 수 있고, 제 1 링크 디바이스(201)와 지지 기판(209) 사이에 전기 연결성을 제공하기 위해서 제 4 기판(205)에 지지 구조물(301)은 본딩될 수 있다.
도 4는 제 1 링크 디바이스(201) 외의, 제 2 상호 접속층(401)의 부분들을 상호 접속하기 위해 제 2 링크 디바이스(403)를 따라, 제 1 패키지(100)의 대향 측 상의 제 2 상호 접속층(401)을 이용하는 또 다른 실시예를 나타낸다. 실시예에서, 제 2 상호 접속층(401)은 하나 이상의 금속화층들 또는 하나 이상의 재배선층들일 수 있고, 도 1에 대하여 앞서 기술된 제 1 상호 접속층(117)과 유사한 방식으로 형성될 수 있고 유사한 물질로 형성될 수 있다.
일단 제 2 상호 접속층(401)이 형성되면, 예컨대, 외부 디바이스들 및 제 2 상호 접속층(401)의 분리된 부분들에 제 2 상호 접속층(401)을 전기적으로 접속하기 위해서 제 9 콘택 패드(405)가 형성된다. 제 9 콘택 패드(405)는 알루미늄을 포함할 수 있지만, 구리와 같은 다른 물질들이 대안적으로 이용될 수 있다. 제 9 콘택 패드(405)는 물질층(도시되지 않음)을 형성하기 위해 스퍼터링과 같은 퇴적 공정을 이용하여 형성될 수 있고, 그런 다음 물질층의 일부분은 제 9 콘택 패드(405)를 형성하기 위해 적합한 공정(예컨대, 포토리소그래픽 마스킹 및 에칭 또는 화학적 물리적 연마)을 통해 제거될 수 있다. 그러나, 임의의 다른 적합한 공정이 제 9 콘택 패드(405)를 형성하기 위해 이용될 수 있다. 제 9 콘택 패드(405)는 대략 1.45 ㎛와 같은, 대략 0.5 ㎛와 대략 4 ㎛ 사이의 두께를 갖도록 형성될 수 있다.
그러나, 이 실시예에서, 제 2 링크 디바이스(403)는 분리된 제 9 콘택 패드(405)를 상호 접속하기 위해서 이용된다. 제 2 링크 디바이스(403)는 제 1 링크 디바이스(201)(도 2에 대하여 앞서 기술됨)와 유사할 수 있다. 예를 들어, 제 2 링크 디바이스(403)는 기판 및 금속화층을 갖는 별도의 실리콘 디바이스일 수 있고, 수동 디바이스 및/또는 능동 디바이스를 선택적으로 포함할 수 있다. 그러나, 제 2 링크 디바이스(403)는 대안적으로 제 1 링크 디바이스(201)와 상이할 수 있다.
부가적으로, 제 2 링크 디바이스(403)는 제 3 반도체 디바이스(215)의 오프셋보다 작은 두께를 가질 수 있다. 따라서, 제 2 링크 디바이스(403)는 제 3 반도체 디바이스(215)와 제 2 상호 접속층(401) 사이에 위치하거나, 또는 제 3 반도체 디바이스(215)에서 측 방향으로 제거되어 위치할 수도 있다. 그러나, 제 2 링크 디바이스(403) 및 제 3 반도체 디바이스(215)의 임의의 적합한 두께 및 배열이 대안적으로 이용될 수 있다.
대안적으로, 캐리어 기판(101) 및 접착층(102)이 디본딩된 이후에 제 2 상호 접속층(401)을 형성하는 대신에, 제 2 상호 접속층(401)은 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)의 배치 전에 형성될 수 있다. 예를 들어, 제 2 상호 접속층(401)은 폴리머층(103)의 배치 이후에 형성될 수 있다. 일단 제 2 상호 접속층(401)이 형성되면, 테이프와 같은 접착층이 제 2 상호 접속층(401) 위에 배치될 수 있고, 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)는 접착층에 부착될 수 있다. 일단 부착되면, 제 1 반도체 디바이스(111), 제 2 반도체 디바이스(113), 및 제 2 상호 접속층(401)은 도 1 에 대하여 앞서 기술된 바와 같이 캡슐화될 수 있다.
캡슐화 이후에, 캐리어 기판(101) 및 접착층(102)은 제거될 수 있고, 제 9 콘택 패드(405)는 제 2 상호 접속층(401)에 전기적 접속하여 형성될 수 있다. 일단 제 9 콘택 패드(405)가 형성되면, 제 2 링크 디바이스(403) 및 제 3 반도체 디바이스(215)는 제 1 패키지(100)에 본딩된다.
실시예에서, 제 2 링크 디바이스(403)는 제 1 패키지(100)의 같은 측 상에서 제 3 반도체 디바이스(215)와 물리적으로 통합될 수 있다. 예를 들어, 제 2 링크 디바이스(403)는 제 3 반도체 디바이스(215)와 제 1 패키지(100) 사이에 위치되거나, 도 4에 도시된 바와 같이, 제 2 링크 디바이스(403)는 제 3 반도체 디바이스(215)로부터 오프셋될 수 있다. 제 2 링크 디바이스(403) 및 제 3 반도체 디바이스(215)의 임의의 적합한 배열이 이용될 수 있다.
도 5는 비아(109)가 제 1 패키지(100) 내에 형성되지 않는 또 다른 실시예를 나타낸다. 이 실시예에서, 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)는 캡슐화되고, 제 1 상호 접속층(117) 및 제 1 콘택 패드(119)는 형성되며, 제 1 링크 디바이스(201)는 제 1 패키지(100)에 본딩된다. 부가적으로, 제 1 외부 커넥션(203)이 형성되고, 지지 기판(209)이 제 1 외부 커넥션(203)에 본딩된다. 그러나, 비아(109)가 형성되지 않아서, 제 1 패키지(100)의 대향 측으로 제 1 봉합재(115)를 통한 어떠한 연결성도 없지만, 제 1 반도체 디바이스(111) 또는 제 2 반도체 디바이스(113)를 통한 일부의 연결성(도 5에 별도로 도시되지 않음)이 있을 수 있다.
도 6은 제 1 링크 디바이스(201)가 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)에 직접 부착되는 또 다른 실시예를 나타내고, 제 1 링크 디바이스(201)는 제 1 상호 접속층(117) 내에 임베딩된다. 이 실시예에서, 전도성 필러(601)가 제 2 콘택 패드(123) 및 제 3 콘택 패드(125) 상에 형성된다. 이러한 형성은 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)의 배치 이전에[이러한 형성이 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113) 상에 별도로 형성되는 경우], 또는 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)의 배치 이후에[이러한 형성이 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113) 상에 동시에 수행되는 경우] 중 어느 하나로 수행될 수 있다.
실시예에서, 전도성 필러(601)의 형성은 제 2 콘택 패드(123) 및 제 3 콘택 패드(125) 위에 패시베이션층(602)을 퇴적함으로써 개시될 수 있다. 실시예에서, 패시베이셔층(602)은 폴리이미드와 같은 폴리머로 형성될 수 있거나, 대안적으로, 실리콘 산화물, 실리콘 질화물, 로우-k(low-k) 유전체, 익스트림 로우-k 유전체, 이들의 조합 등과 같은 물질들로 형성될 수 있다. 패시베이션층(602)은 대략 5 ㎛와 같은, 대략 2 ㎛와 대략 15 ㎛ 사이의 두께를 갖도록 형성될 수 있다.
전도성 필러(601)는 패시베이션층(602) 위에 제 4 포토레지스트(도시되지 않음)를 대략 20 ㎛보다 큰 두께, 또는 심지어 대략 60 ㎛보다 큰 두께로 초기에 형성함으로써 형성될 수 있다. 제 4 포토레지스트는 패시베이션층(602)의 일부분을 노출하기 위해서 패턴화될 수 있고, 이 부분을 통해 전도성 필러(601)가 연장될 것이다. 일단 패턴화되면, 제 4 포토레지스트는 패시베이션층(602)의 원하는 부분을 제거하기 위해 마스크로서 이용될 수 있어, 이에 의해 밑에 있는 제 2 콘택 패드(123) 및 제 3 콘택 패드(125)의 일부분을 노출하여, 이 부분에 전도성 필러(601)가 접촉할 것이다.
패시베이션층(602)이 패턴화된 이후에, 전도성 필러(601)는 제 4 포토레지스트는 물론, 패시베이션층(602)의 개구부 내에 형성될 수 있다. 전도성 필러(601)는, 예컨대, 구리와 같은 전도성 물질로 형성될 수 있다. 부가적으로, 전도성 필러(601)는 전기 도금과 같은 공정을 이용하여 형성될 수 있고, 전기 도금에 의해 전류가 제 2 콘택 패드(123) 및 제 3 콘택 패드(125)를 통해 전도성 필러(601)가 형성되기를 원하는 곳까지 흐르며, 제 2 콘택 패드(123) 및 제 3 콘택 패드(125)는 용액에 담긴다. 용액 및 전류는 제 4 포토레지스트 및 패시베이션층(602)의 개구부를 충전 및/또는 과충전하기 위해서 개구부 내에, 예컨대, 구리와 같은 전도성 물질을 퇴적하여, 전도성 필러(601)를 형성한다. 그런 다음, 개구부 밖의 과도한 전도성 물질은, 예를 들어, 화학적 기계적 연마(CMP)를 이용하여 제거될 수 있다.
전도성 필러(601)가 형성된 이후에, 제 4 포토레지스트는 애싱과 같은 공정을 통해 제거될 수 있어, 이에 의해 제 4 포토레지스트의 온도는 제 4 포토레지스트가 분해되어 제거될 수 있을 때가지 증가된다. 제 4 포토레지스트의 제거 이후에, 전도성 필러(601)는 패시베이션층(602)으로부터 연장될 수 있다.
그러나, 당업자는 전도성 필러(601)를 형성하기 위해 상기 기술된 공정은 단지 하나의 설명이고, 이 공정으로 실시예들을 제한하도록 의도되지 않는다는 것을 인식할 것이다. 오히려, 기술된 공정은 단지 예시적인 것으로 의도되고, 전도성 필러(601)를 형성하기 위한 임의의 적합한 공정이 대안적으로 이용될 수 있다. 예를 들어, 패시베이션층(602)을 그 최종 두께보다 큰 두께로 형성하고, 패시베이션층(602)의 개구부 내에 전도성 필러(601)를 형성하며, 전도성 필러(601)가 패시베이션층(602)으로부터 연장하도록 패시베이션층(602)의 상부 부분을 제거하는 공정이 또한 이용될 수 있다. 전도성 필러(601)를 형성하기 위한 모든 적합한 공정들은 완전히 본 실시예들의 범위 내에 포함되도록 의도된다.
일단 전도성 필러(601)가 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113) 상에 형성되면, 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)는 도 1에 대하여 앞서 기술된 바와 같이 캡슐화될 수 있다. 그러나, 이 실시예에서, 예컨대, 도 1에 기술된 CMP 공정을 이용하여 봉합재를 시닝하는 것은 전도성 필러(601)를 노출한다.
일단 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)가 캡슐화되면, 제 1 상호 접속층(117)은 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113) 위에 형성된다. 실시예에서, 제 1 상호 접속층(117)은 전도성 필러(601)를 상호 접속하기 위해 도 1에 대하여 앞서 기술된 바와 같이 형성될 수 있다. 그러나, 이 실시예에서, 제 1 링크 디바이스(201)가 배치되도록 의도되는 제 1 상호 접속층(117)의 제 1 영역은 최종 결과물에서 요구되는 디바이스 및 상호 접속 없다.
일단 제 1 상호 접속층(117)이 형성되면, 제 1 상호 접속층(117)의 제 1 영역은 제거된다. 실시예에서, 이러한 제거는, 예컨대, 포토리소그래픽 마스킹 및 에칭 공정을 이용하여 수행될 수 있고, 이에 의해, 제 5 포토레지스트가 퇴적, 조명, 및 현상되어, 결과 마스크는 밑에 있는 제 1 상호 접속층(117)의 노출된 부분을 제거하기 위해 건식 에칭 공정에 이용된다. 제거 공정은, 개개의 전도성 필러들(601)[제 1 링크 디바이스(201)에 접속되도록 의도됨]이 제 1 상호 접속층(117)을 통해 노출될 때까지 계속된다.
일단 노출되면, 제 1 링크 디바이스(201)는 제거 공정에 의해 노출된 개개의 전도성 필러들(601)과 전기적 및 물리적 접촉하는 제 1 영역에 배치될 수 있다. 실시예에서, 제 1 링크 디바이스(201)는, 예컨대, 열압착 본딩 공정을 이용하여 전도성 필러(601)[따라서, 제 1 반도체 디바이스(111) 및 제 2 반도체 디바이스(113)에]에 본딩될 수 있지만, 임의의 적합한 공정이 대안적으로 이용될 수 있다.
일단 제 1 링크 디바이스(201)가 전도성 필러(601)에 본딩되면, 제 2 캡슐화 공정이 이용되어, 제 2 봉합재(605)로 제 1 상호 접속층(117)과 함께 제 1 링크 디바이스(201)를 캡슐화할 수 있다. 실시예에서, 제 2 캡슐화 공정은 제 1 캡슐화 공정(도 1에 대하여 앞서 기술됨)과 유사하다. 예를 들어, 제 1 링크 디바이스(201) 및 제 1 패키지(100)는 몰딩 챔버(개별적으로 도시되지 않음) 내에 배치되고, 제 2 봉합재(605)는 제 1 링크 디바이스(201) 및 제 1 상호 접속층(117)을 캡슐화하기 위해 몰딩 챔버에 주입 또는 다른 식으로 배치된다. 일단 캡슐화되면, 제 2 봉합재(605)는 경화되고, 그런 다음, 제 1 링크 디바이스(201) 및 제 1 상호 접속층(117)을 노출하기 위해서, 예컨대, 화학적 기계적 연마 공정을 이용하여 시닝된다.
일단 제 1 상호 접속층(117) 및 제 1 링크 디바이스(201)가 본딩되면, 제 3 상호 접속층(603)이 제 1 상호 접속층(117) 및 제 1 링크 디바이스(201) 위에 형성될 수 있다. 실시예에서, 제 3 상호 접속층(603)은 예컨대, 제 1 콘택 패드(119)와 제 1 상호 접속층(117)을 접속하기 위해 형성될 수 있고, 제 1 성호 접속층(117)과 유사한 공정(도 1에 대하여 앞서 기술됨)을 이용하여 형성될 수 있다. 그러나 제 3 상호 접속층(603)은 임의의 적합한 공정을 통해 형성될 수 있다.
일단 제 3 상호 접속층(603)이 형성되면, 제 1 콘택 패드(119), UBM(124)(도 6에 별도로 도시되지 않음), 및 제 1 외부 커넥션(203)이 제 3 상호 접속층(603)과 예컨대 지지 기판(209)(도 6에 도시되지 않음) 사이에 전기 접속성을 제공하기 위해서 제 3 상호 접속층(603)과 전기 접속하여 형성될 수 있다. 그러나, 임의의 적합한 유형의 외부 커넥션이 대안적으로 형성될 수 있다.
본 명세서에 기술된 링크 디바이스를 이용함으로써, 일반적인 재배선층 라인 폭의 제한 및 공간 제한(RDL 폭/공간은 2 ㎛/2 ㎛이고, 120 line/mm의 다이 대 다이 접속 능력을 위해 1 ㎛/1 ㎛로 제한됨)을 피할 수 있다. 부가적으로, 제 1 링크 디바이스(201) 및 제 2 링크 디바이스(403)를 형성하기 위해 반도체 처리 방법을 이용함으로써, 기존의 실리콘 제조 기술과 능력은 추가적인 도구에 대한 큰 투자 없이 영향력을 미칠 수 있다. 이와 같은 접속은, 실리콘 브리지와 유사하고 CoWoS(chip on wafer on substrate)보다 낮지만, 제 1 링크 디바이스(201) 또는 제 2 링크 디바이스(403)가 없는 통합형 팬아웃 패키지보다 훨씬 큰 비용으로, 높은 라우팅 밀도[CoWoS 및 실리콘 브리지와 유사하고, 제 1 링크 디바이스(201) 또는 제 2 링크 디바이스(403)가 없는 통합형 팬아웃 패키지보다 높음], 및 높은 전력 전달 품질[CoWoS, 및 제 1 링크 디바이스(201) 또는 제 2 링크 디바이스(403)가 없는 통합형 팬아웃 패키지와 유사하고, 실리콘 브리지보다 높음]을 달성할 수 있다.
실시예에 따라, 제 1 반도체 다이 및 제 2 반도체 다이를 포함하는 디바이스가 제공된다. 봉합재는 제 1 반도체 다이 및 제 2 반도체 다이를 캡슐화하고, 제 1 링크 디바이스는 제 1 반도체 다이 및 제 2 반도체 다이를 전기적으로 접속하며, 제 1 링크 디바이스는 제 1 반도체 다이, 제 2 반도체 다이, 및 봉합재 위에서 연장된다.
다른 실시예에 따라, 제 1 링크 디바이스 및 제 1 링크 디바이스에 전기적으로 접속된 제 1 반도체 디이를 포함하는 디바이스가 제공된다. 제 2 반도체 다이는 제 1 링크 디바이스에 전기적으로 접속되고, 제 1 링크 디바이스는 제 1 반도체 다이를 제 2 반도체 다이에 전기적으로 접속시키며, 제 2 반도체 다이는 제 1 반도체 다이로부터 측방향으로 분리된다. 봉합재는 제 1 반도체 다이 및 제 2 반도체 다이를 캡슐화한다.
또 다른 실시예에 따라, 반도체 디바이스를 제조하는 방법으로서, 봉합재로 제 1 반도체 다이 및 제 2 반도체 다이를 캡슐화하는 단계를 포함한다. 제 1 링크 디바이스는 제 1 반도체 다이, 제 2 반도체 다이, 및 봉합재의 적어도 일부분 위에 배치되고, 상기 제 1 링크 디바이스는 제 1 반도체 다이 및 제 2 반도체 다이 양자 모두에 전기적으로 접속된다.
당업자가 본 발명개시의 양태들을 더욱 잘 이해할 수 있도록 앞서 말한 것은 여러 실시예들의 특징들을 설명하였다. 당업자는 본 명세서에 도입된 실시예들의 동일한 이점들을 달성 및/또는 동일한 목적을 수행하는 구조 및 다른 공정을 설계 또는 수정하기 위한 기본으로서 본 발명개시를 용이하게 이용할 수 있음을 이해해야 한다. 당업자는 또한, 등가 구조물이 본 발명개시의 사상과 범위로부터 벗어나지 않도록 실현해야 하며, 본 발명개시의 사상과 범위로부터 벗어나지 않고 여기에서 다양한 변경, 대체 및 변화를 행할 수 있다.

Claims (10)

  1. 반도체 디바이스에 있어서,
    제 1 반도체 다이 및 제 2 반도체 다이;
    상기 제 1 반도체 다이 및 상기 제 2 반도체 다이를 캡슐화하는 봉합재;
    상기 제 1 반도체 다이 및 상기 제 2 반도체 다이를 전기적으로 접속시키는 제 1 링크 디바이스 - 상기 제 1 링크 디바이스는 상기 제 1 반도체 다이, 상기 제 2 반도체 다이, 및 상기 봉합재 위에서 연장됨 - ;
    상기 제 1 링크 디바이스 외의 상기 봉합재의 대향 측면 상에 위치하는 제 2 상호 접속층; 및
    상기 제 2 상호 접속층의 제 1 부분을 상기 제 2 상호 접속층의 제 2 부분과 전기적으로 접속시키는 제 2 링크 디바이스
    를 포함하는 것인, 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 봉합재를 관통하여 연장되고, 상기 제 1 반도체 다이 및 상기 제 2 반도체 다이로부터 측방향으로 제거된 관통 비아
    를 더 포함하는 반도체 디바이스.
  3. 제 1 항에 있어서,
    상기 제 1 반도체 다이, 상기 제 2 반도체 다이, 및 상기 봉합재 위에서 연장된 제 1 상호 접속층을 더 포함하고, 상기 제 1 상호 접속층은 상기 제 1 반도체 다이 및 상기 제 2 반도체 다이와 상기 제 1 링크 디바이스를 전기적으로 접속시키는 것인, 반도체 디바이스.
  4. 제 3 항에 있어서,
    상기 제 1 링크 디바이스로부터 측방향으로 제거되고, 상기 제 1 상호 접속층과 전기적으로 접속하는 제 1 전기 커넥션 - 상기 제 1 전기 커넥션은 상기 제 1 링크 디바이스보다 상기 제 1 상호 접속층으로부터 더 먼 쪽으로 연장됨 - ; 및
    상기 제 1 전기 커넥션에 본딩되는 지지 기판
    을 더 포함하는 반도체 디바이스.
  5. 제 4 항에 있어서,
    상기 제 1 링크 디바이스와 상기 지지 기판 사이의 지지물
    을 더 포함하는 반도체 디바이스.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제 2 상호 접속층에 본딩된 제 3 반도체 다이
    를 더 포함하는 반도체 디바이스.
  8. 반도체 디바이스에 있어서,
    제 1 링크 디바이스;
    상기 제 1 링크 디바이스에 전기적으로 접속된 제 1 반도체 다이;
    상기 제 1 링크 디바이스에 전기적으로 접속된 제 2 반도체 다이 - 상기 제 1 링크 디바이스는 상기 제 1 반도체 다이를 상기 제 2 반도체 다이에 전기적으로 접속시키고, 상기 제 2 반도체 다이는 상기 제 1 반도체 다이로부터 측방향으로 분리됨 - ;
    상기 제 1 반도체 다이 및 상기 제 2 반도체 다이를 캡슐화하는 봉합재;
    제 1 상호 접속층에 본딩되는 제 1 외부 커넥션 - 상기 제 1 외부 커넥션은 상기 제 1 링크 디바이스보다 큰 두께를 가짐 - ; 및
    상기 제 1 링크 디바이스 위에 위치하고, 상기 제 1 외부 커넥션에 본딩되는 지지 기판을 포함하는 반도체 디바이스.
  9. 제 8 항에 있어서,
    상기 봉합재를 관통하여 연장되고, 상기 제 1 반도체 다이 및 상기 제 2 반도체 다이로부터 분리되는 관통 비아
    를 더 포함하는 반도체 디바이스.
  10. 반도체 디바이스를 제조하는 방법에 있어서,
    봉합재로 제 1 반도체 다이 및 제 2 반도체 다이를 캡슐화하는 단계;
    상기 제 1 반도체 다이, 상기 제 2 반도체 다이, 및 상기 봉합재의 적어도 일부분 위에 제 1 링크 디바이스 - 상기 제 1 링크 디바이스는 상기 제 1 반도체 다이 및 상기 제 2 반도체 다이 양자 모두에 전기적으로 접속됨 - 를 배치하는 단계; 및
    제 1 외부 커넥션들로 제 1 상호 접속층을 지지 기판 - 상기 지지 기판은 상기 제 1 상호 접속층 외의 상기 제 1 링크 디바이스의 대향 측면 상에 위치함 - 에 본딩하는 단계
    를 포함하는 것인, 반도체 디바이스를 제조하는 방법.
KR1020140186990A 2014-06-18 2014-12-23 반도체 디바이스 및 그 제조방법 Active KR101746269B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462014002P 2014-06-18 2014-06-18
US62/014,002 2014-06-18
US14/463,288 US9385110B2 (en) 2014-06-18 2014-08-19 Semiconductor device and method
US14/463,288 2014-08-19

Publications (2)

Publication Number Publication Date
KR20150145165A KR20150145165A (ko) 2015-12-29
KR101746269B1 true KR101746269B1 (ko) 2017-06-12

Family

ID=54768034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140186990A Active KR101746269B1 (ko) 2014-06-18 2014-12-23 반도체 디바이스 및 그 제조방법

Country Status (5)

Country Link
US (6) US9385110B2 (ko)
KR (1) KR101746269B1 (ko)
CN (1) CN105304613B (ko)
DE (1) DE102015105952B4 (ko)
TW (1) TWI575656B (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9701534B2 (en) * 2015-01-28 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming MEMS package
DE112015007068T5 (de) 2015-10-29 2018-09-13 Intel Corporation Alternative oberflächen für leitende kontaktinselschichten von siliziumbrücken für halbleitergehäuse
US10373884B2 (en) 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
KR20170112907A (ko) * 2016-03-31 2017-10-12 삼성전기주식회사 팬-아웃 반도체 패키지
US20170287838A1 (en) 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US9871009B2 (en) 2016-06-15 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9991219B2 (en) 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
KR102005349B1 (ko) * 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US9761535B1 (en) * 2016-06-27 2017-09-12 Nanya Technology Corporation Interposer, semiconductor package with the same and method for preparing a semiconductor package with the same
US9793230B1 (en) 2016-07-08 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming
KR102632563B1 (ko) * 2016-08-05 2024-02-02 삼성전자주식회사 반도체 패키지
KR102666151B1 (ko) * 2016-12-16 2024-05-17 삼성전자주식회사 반도체 패키지
CN114038809A (zh) * 2016-12-29 2022-02-11 英特尔公司 用于系统级封装设备的与铜柱连接的裸管芯智能桥
US12341096B2 (en) 2016-12-29 2025-06-24 Intel Corporation Bare-die smart bridge connected with copper pillars for system-in-package apparatus
CN108666278A (zh) * 2017-03-29 2018-10-16 佳邦科技股份有限公司 半导体封装件
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017124104B4 (de) 2017-04-07 2025-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Packages mit si-substrat-freiem interposer und verfahren zum bilden derselben
US10522449B2 (en) * 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
CN107104096A (zh) * 2017-05-19 2017-08-29 华为技术有限公司 芯片封装结构及电路结构
US10943869B2 (en) 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
JP6892360B2 (ja) * 2017-09-19 2021-06-23 キオクシア株式会社 半導体装置
US10504784B2 (en) * 2017-10-25 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Inductor structure for integrated circuit
KR101922884B1 (ko) 2017-10-26 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US11562935B2 (en) * 2017-11-07 2023-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure
DE102018124695A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
US10535636B2 (en) * 2017-11-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating passive devices in package structures
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US20190244943A1 (en) * 2018-02-08 2019-08-08 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US10742217B2 (en) 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
US20190326257A1 (en) * 2018-04-24 2019-10-24 Rahul Agarwal High density fan-out packaging
US11276676B2 (en) * 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US10755979B2 (en) * 2018-10-31 2020-08-25 Ningbo Semiconductor International Corporation Wafer-level packaging methods using a photolithographic bonding material
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
WO2020101572A1 (en) * 2018-11-12 2020-05-22 Agency For Science, Technology And Research Multi-chip system and method of forming the same
US11088100B2 (en) 2019-02-21 2021-08-10 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
KR102620867B1 (ko) * 2019-03-15 2024-01-04 에스케이하이닉스 주식회사 브리지 다이를 포함한 반도체 패키지
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11569172B2 (en) 2019-08-08 2023-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US11309243B2 (en) * 2019-08-28 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package having different metal densities in different regions and manufacturing method thereof
US11094637B2 (en) 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
JP7652360B2 (ja) * 2019-12-11 2025-03-27 インテル・コーポレーション 集積回路パッケージのためのコンポジットブリッジダイツーダイ相互接続
CN111029263A (zh) * 2019-12-31 2020-04-17 中芯长电半导体（江阴）有限公司 晶圆级sip模组结构及其制备方法
US11114409B2 (en) * 2020-01-30 2021-09-07 Hewlett Packard Enterprise Development Lp Chip on wafer on substrate optoelectronic assembly and methods of assembly thereof
US11309246B2 (en) 2020-02-05 2022-04-19 Apple Inc. High density 3D interconnect configuration
US12272650B2 (en) * 2020-02-28 2025-04-08 Intel Corporation Microelectronic package with substrate cavity for bridge-attach
CN113725095B (zh) * 2020-03-27 2024-05-24 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN111554676B (zh) * 2020-05-19 2022-03-29 上海先方半导体有限公司 一种局部带宽增强的转接板封装结构及制作方法
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
CN111769098B (zh) * 2020-07-09 2022-04-08 中国科学院微电子研究所 一种实现多个芯片集成的封装结构及封装方法
CN111769099B (zh) * 2020-07-09 2022-03-04 中国科学院微电子研究所 一种基于多转接板实现多芯片集成的封装结构及封装方法
US11482497B2 (en) * 2021-01-14 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure including a first die and a second die and a bridge die and method of forming the package structure
US12136613B2 (en) * 2022-02-10 2024-11-05 Xilinx, Inc. Chip package with near-die integrated passive device
CN117457650B (zh) * 2023-12-21 2024-04-05 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255816A1 (en) 2002-07-23 2006-11-16 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US20140103488A1 (en) * 2012-10-11 2014-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. POP Structures and Methods of Forming the Same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
US7993972B2 (en) * 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
US8102663B2 (en) * 2007-09-28 2012-01-24 Oracle America, Inc. Proximity communication package for processor, cache and memory
US20090170241A1 (en) * 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
JP5635247B2 (ja) 2009-08-20 2014-12-03 富士通株式会社 マルチチップモジュール
US9024431B2 (en) * 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
JP2011146519A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 半導体装置及びその製造方法
US8357564B2 (en) * 2010-05-17 2013-01-22 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated multi-die leadframe for electrical interconnect of stacked semiconductor die
JP5646948B2 (ja) * 2010-10-19 2014-12-24 ローム株式会社 半導体装置
TWI453872B (zh) * 2011-06-23 2014-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9059179B2 (en) * 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US9111949B2 (en) * 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
KR20130124858A (ko) 2012-05-07 2013-11-15 삼성전자주식회사 반도체 패키지
US9224664B2 (en) * 2012-06-06 2015-12-29 The Charles Stark Draper Laboratory, Inc. Bio-implantable hermetic integrated ultra high density device
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9123780B2 (en) * 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
GB201300632D0 (en) * 2013-01-14 2013-02-27 Renesas Mobile Corp Discovery
US9673131B2 (en) * 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
CN103258806B (zh) * 2013-05-08 2016-01-27 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
US9349703B2 (en) * 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9111870B2 (en) * 2013-10-17 2015-08-18 Freescale Semiconductor Inc. Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9234940B2 (en) * 2014-01-10 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out wafer architecture and test method
US9466554B2 (en) * 2014-02-13 2016-10-11 Qualcomm Incorporated Integrated device comprising via with side barrier layer traversing encapsulation layer
US9196591B2 (en) * 2014-02-17 2015-11-24 International Business Machines Corporation Chip with shelf life
US9318429B2 (en) * 2014-03-31 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated structure in wafer level package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255816A1 (en) 2002-07-23 2006-11-16 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US20140103488A1 (en) * 2012-10-11 2014-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. POP Structures and Methods of Forming the Same

Also Published As

Publication number Publication date
US10535638B2 (en) 2020-01-14
TW201601248A (zh) 2016-01-01
US20170221863A1 (en) 2017-08-03
US20160315066A1 (en) 2016-10-27
US9385110B2 (en) 2016-07-05
CN105304613A (zh) 2016-02-03
US20190237435A1 (en) 2019-08-01
US20180158802A1 (en) 2018-06-07
DE102015105952B4 (de) 2024-07-18
US20200152606A1 (en) 2020-05-14
US10262974B2 (en) 2019-04-16
KR20150145165A (ko) 2015-12-29
CN105304613B (zh) 2018-08-07
US9741688B2 (en) 2017-08-22
TWI575656B (zh) 2017-03-21
US20150371951A1 (en) 2015-12-24
US10002854B2 (en) 2018-06-19
DE102015105952A1 (de) 2015-12-24
US10861830B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
KR101746269B1 (ko) 반도체 디바이스 및 그 제조방법
CN110137151B (zh) 半导体器件和制造方法
US11804475B2 (en) Semiconductor package for thermal dissipation
US10943889B2 (en) Semiconductor device and method of manufacture
TWI616767B (zh) 指紋感測器裝置與方法
KR101515275B1 (ko) ３ｄｉｃ 적층 디바이스 및 제조 방법
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
US9293442B2 (en) Semiconductor package and method
CN107393865A (zh) 半导体器件
TWI871403B (zh) 半導體器件及其製造方法
CN106206529A (zh) 半导体器件和制造方法
CN109786274B (zh) 半导体器件及其制造方法
KR102379087B1 (ko) 반도체 디바이스 및 제조 방법
CN112542449B (zh) 半导体器件及其制造方法
CN113053758A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141223

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160401

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20161118

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160401

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20161118

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160901

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20170310

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20170216

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20161118

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20160901

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170605

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170605

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200529

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210526

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220523

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230523

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20250521

Start annual number: 9

End annual number: 9