[go: up one dir, main page]

JPH0918118A - 導電体層形成方法 - Google Patents

導電体層形成方法

Info

Publication number
JPH0918118A
JPH0918118A JP8048034A JP4803496A JPH0918118A JP H0918118 A JPH0918118 A JP H0918118A JP 8048034 A JP8048034 A JP 8048034A JP 4803496 A JP4803496 A JP 4803496A JP H0918118 A JPH0918118 A JP H0918118A
Authority
JP
Japan
Prior art keywords
layer
forming
seed layer
conductor
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8048034A
Other languages
English (en)
Inventor
Chae-Ur No
載遇 盧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daiu Denshi Kk
WiniaDaewoo Co Ltd
Original Assignee
Daiu Denshi Kk
Daewoo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daiu Denshi Kk, Daewoo Electronics Co Ltd filed Critical Daiu Denshi Kk
Publication of JPH0918118A publication Critical patent/JPH0918118A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Magnetic Heads (AREA)

Abstract

(57)【要約】 【課題】 ポリイミド層を用いて、基板上に導電体層
を形成するための改善された方法を提供する。 【解決手段】 基板１００の上面上にシード層１１０
を形成し、シード層１１０を予め定められた形状にパタ
ーニングし、基板の、パターニングされたシード層１２
０によりカバーされない部分の上、及びパターニングさ
れたシード層１２０上にポリイミド層１３０を形成し、
ポリイミド層１３０の、パターニングされたシード層１
２０上の部分に光ビームを照射し、その部分を現像する
ことによってパターニングされたシード層１２０を露出
させる。更に、ポリイミド層１３０の残りの部分を適切
な条件下で硬化させることによって絶縁体に変化させ、
その上で、露出され、パターニングされたシード層１２
０上に導電体層１４０を電気めっきする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は基板上に導電体層を
形成するための方法に関し、特に、ポリイミド層を用い
て、該基板上に導電体層を形成する改善された方法に関
する。
【０００２】
【従来の技術】図１Ａ〜図１Ｆには、電気めっきを用い
て基板上に導電体層を形成するための従来の方法を示す
概略的な断面図が示されている。周知のように、導電体
層１６を形成するための過程は、図１Ａに示されている
ように、初めに上面を有する基板１０を用意し、その上
に金属からなるシード層（ｓｅｅｄ ｌａｙｅｒ）１２
をスパッタリング等の技法を用いて形成する。フォトレ
ジスト層１４は、スピンコーティング法によりシード層
１２の上に形成された後、その一部が予め定められた形
状にパターニングされる。その後、フォトレジスト層の
パターニングされた部分が現像液により除去されること
によって、その部分の下のシード層１２の上面が露出さ
れる。
【０００３】その後、図１Ｂに示されているように、導
電体層１６は露出されたシード層１２の上面に形成さ
れ、図１Ｃに示すように、フォトレジスト１４の残りの
部分は適切な溶液により除去される。導電体層１６によ
り被覆されないシード層１２の残りの部分は、適切なエ
ッチング液により、図１Ｄに示すように除去される。
【０００４】図１Ｅに示すように、導電体層１６を絶縁
するために、例えば、二酸化シリコン（ＳｉＯ2）また
は酸化アルミニウム（Ａｌ2Ｏ3）のような絶縁物質から
なる誘電体層１８を、基板１０のパターニングされたシ
ード層で被覆されない部分の上及び導電体層１６の上部
に、蒸着法またはスパッタリング法により形成する。
【０００５】しかし、図１Ｄに示すように、導電体層１
６の側面により形成されるくさび形状部分及び基板１０
の上面によって、誘電体層１８を均一に蒸着することが
困難となり、くさび形状部分において誘電体層が不均一
に形成されることになる。また、図１Ｄに示すように、
導電体層１６が基板１０の上面に比べて相対的に高く、
また寸法も大きいため、図１Ｅに示すように、導電体層
１６の上部に大きな誘電体層１８の突出部が形成される
が、このような突出部は、次のフォトリソグラフィー過
程での光学的分解能を向上させるために、図１Ｆに示す
ように、必ず平坦化されなければならない。
【０００６】前述した電気めっきによる方法は、図１Ａ
〜図１Ｆに示すように、フォトレジスト層１４を除去
し、誘電体層１８を形成し、この誘電体層１８を予め定
められた形状にパターニングすると共に、その上面を平
坦化する過程を有する。このような過程は複雑であるた
め、必要な信頼性及び歩留まりを得るのが困難である。
【０００７】
【発明が解決しようとする課題】従って、本発明の主な
目的は、ポリイミド層を用いて基板上に導電体層を形成
する改善された方法を提供することである。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、上面を有する基板上に導電体層
を形成するための方法であって、前記基板の前記上面上
にシード層を形成する第１過程と、前記シード層を予め
定められた形状にパターニングする第２過程と、前記基
板の、前記パターニングされたシード層によりカバーさ
れない部分の上、及び前記パターニングされたシード層
上にポリイミド層を形成する第３過程と、前記ポリイミ
ド層の、前記パターニングされたシード層上に形成され
た部分に光ビームを照射する第４過程と、前記ポリイミ
ド層のシード層上の部分を現像することによって、前記
パターニングされたシード層を露出させる第５過程と、
前記ポリイミド層の残りの部分を適切な条件下で硬化さ
せることによって、絶縁体に変える第６過程と、前記露
出された前記パターニングされたシード層上に前記導電
体層を電気めっきする第７過程とを含むことを特徴とす
る導電体層形成方法が提供される。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施例につ
いて図面を参照しながら詳細に説明する。
【００１０】図２Ａ〜図２Ｅには、本発明の基板上に導
電体層を形成する方法の、各過程を概略的に示す断面図
が示されている。
【００１１】３〜５μｍの厚さを有する導電体層の形成
は、図２Ａに示すように、初めに上面を有する基板を用
意し、その上に１００〜２００Åの厚さを有するシード
層１１０を蒸着法またはスパッタリング法を用いて形成
する。シード層１１０は、それぞれ５０〜１００Åの厚
さを有する上層及び下層を有し、上層は金（Ａｕ）のよ
うな導電性物質からなり、下層はチタニウム（Ｔｉ）の
ような物質からなる。
【００１２】その後、図２Ｂに示すように、シード層１
１０はフォトリソグラフィー法により予め定められた形
状にパターニングされ、パターニングされたシード層１
２０が得られる。
【００１３】その後、図２Ｃに示すように、例えば、基
板１００のパターニングされたシード層１２０によりカ
バーされない部分の上、及びパターニングされたシード
層１２０の上部に、感光性のポリイミド層１３０がスピ
ンコーティングされる。このポリイミド層１３０の厚さ
は、導電体層の厚さにより決定される。
【００１４】その後、図２Ｄに示されたように、パター
ニングされたシード層１２０の上部に形成されたポリイ
ミド層１３０は光ビームにさらされ、その部分はＫＯＨ
またはＮａＯＨのような適切な現像液により現像される
ことによって、パターニングされたシード層１２０が露
出される。その後、ポリイミド層１３０の残りの部分を
硬化し、形成される導電体層を絶縁するための誘電体層
としての役目を果たさしめるべく、ポリイミド層１３０
の残りの部分は、適切な条件下で、例えば、４００℃で
約６０分間加熱される。
【００１５】その後、図２Ｅに示されているように、導
電体層１４０がパターニングされたシード層１２０上に
電気めっきを用いて形成され、導電体層１４０の上面が
ポリイミド層１３０の上面と同じ高さとなるようにされ
る。
【００１６】本発明によれば、導電体層１４０とパター
ニングされたシード層１２０の上層との間の接着力を向
上させるために、両者は同じ種類の材料からなる。パタ
ーニングされたシード層１２０の上層が例えば、Ｎｉ−
Ｆｅ合金またはＮｉ−Ｆｅ−Ｃｏ合金のような磁性材料
からなる場合、導電体層１４０も同一の材料からなるこ
とが好ましい。
【００１７】上記において、本発明の特定の実施例につ
いて説明したが、本明細書に記載した特許請求の範囲を
逸脱することなく、当業者は種々の変更を加え得ること
は勿論である。
【００１８】
【発明の効果】従って、本発明によれば、従来の方法に
比べて、フォトレジスト層の形成及び除去、導電体層の
平坦化工程のような複雑な製造工程を減らすことによっ
て、全体的な製造工程の単純化を図り、高い信頼性と高
い歩留りを得ることができる。
【図面の簡単な説明】
【図１】Ａ〜Ｆからなり、シード層上に導電体層を形成
するための従来の方法の各過程を示した概略的な断面図
である。
【図２】Ａ〜Ｅからなり、基板上に導電体層を形成する
ための本発明の方法の各過程を示した概略的な断面図で
ある。
【符号の説明】
１０ 基板 １２ シード層 １４ フォトレジスト層 １６ 導電体層 １８ 誘電体層 １００ 基板 １１０ シード層 １２０ パターニングされたシード層 １３０ ポリイミド層 １４０ 導電体層

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 上面を有する基板上に導電体層を形成
    するための方法であって、 前記基板の前記上面上にシード層を形成する第１過程
    と、 前記シード層を予め定められた形状にパターニングする
    第２過程と、 前記基板の、前記パターニングされたシード層によりカ
    バーされない部分の上、及び前記パターニングされたシ
    ード層上にポリイミド層を形成する第３過程と、 前記ポリイミド層の、前記パターニングされたシード層
    上に形成された部分に光ビームを照射する第４過程と、 前記ポリイミド層のシード層上の部分を現像することに
    よって、前記パターニングされたシード層を露出させる
    第５過程と、 前記ポリイミド層の残りの部分を適切な条件下で硬化さ
    せることによって、絶縁体に変える第６過程と、 前記露出された前記パターニングされたシード層上に前
    記導電体層を電気めっきする第７過程とを含むことを特
    徴とする導電体層形成方法。
  2. 【請求項２】 前記導電体層が、３〜５μｍの厚さを
    有することを特徴とする請求項１に記載の導電体層形成
    方法。
  3. 【請求項３】 前記導電体層の上面が、前記ポリイミ
    ド層の上面と同じ高さであることを特徴とする請求項１
    に記載の導電体層形成方法。
  4. 【請求項４】 前記シード層が、上層及び下層を有す
    ることを特徴とする請求項１に記載の導電体層形成方
    法。
  5. 【請求項５】 前記上層が、導電性物質からなること
    を特徴とする請求項４に記載の導電体層形成方法。
  6. 【請求項６】 前記シード層の前記上層及び下層が、
    ５０〜１００Åの厚さを有することを特徴とする請求項
    ４に記載の導電体層形成方法。
  7. 【請求項７】 前記導電体層が、前記シード層の前記
    上層と同じ物質からなることを特徴とする請求項５に記
    載の導電体層形成方法。
JP8048034A 1995-06-30 1996-02-09 導電体層形成方法 Pending JPH0918118A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR199518639 1995-06-30
KR1019950018639A KR0147976B1 (ko) 1995-06-30 1995-06-30 박막 헤드의 패턴 평탄화 방법

Publications (1)

Publication Number Publication Date
JPH0918118A true JPH0918118A (ja) 1997-01-17

Family

ID=19419083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8048034A Pending JPH0918118A (ja) 1995-06-30 1996-02-09 導電体層形成方法

Country Status (4)

Country Link
US (1) US5776663A (ja)
JP (1) JPH0918118A (ja)
KR (1) KR0147976B1 (ja)
CN (1) CN1139709A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6616966B2 (en) 1998-12-02 2003-09-09 Formfactor, Inc. Method of making lithographic contact springs
JP2004186670A (ja) * 1998-12-02 2004-07-02 Formfactor Inc リソグラフィ接触要素
US6791176B2 (en) 1998-12-02 2004-09-14 Formfactor, Inc. Lithographic contact elements
KR100530737B1 (ko) * 2000-01-27 2005-11-28 한국전자통신연구원 멀티 칩 모듈 기판 제조공정에서 전기 도금에 의한 금속배선 제조 방법
US7041595B2 (en) 1999-08-27 2006-05-09 Micron Technology, Inc. Method of forming a barrier seed layer with graded nitrogen composition
US8796158B2 (en) 2003-06-12 2014-08-05 Samsung Electronics Co., Ltd. Methods for forming circuit pattern forming region in an insulating substrate
JP2015065376A (ja) * 2013-09-26 2015-04-09 日本写真印刷株式会社 透明導電性支持体、タッチセンサ、およびその製造方法
JP2017199718A (ja) * 2016-04-25 2017-11-02 Tdk株式会社 電子部品およびその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003742B1 (ko) * 1986-09-09 1991-06-10 세미콘덕터 에너지 라보라터리 캄파니 리미티드 Cvd장치
FR2834300B1 (fr) * 2002-01-03 2004-02-27 Cit Alcatel Procede de galvanisation locale d'une piece
KR100861293B1 (ko) * 2002-12-09 2008-10-01 주식회사 하이닉스반도체 감광막 패턴 제조 방법
KR102040605B1 (ko) 2015-07-15 2019-12-05 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR20190071672A (ko) * 2016-10-21 2019-06-24 제이에스알 가부시끼가이샤 경화막의 형성 방법, 감방사선 수지 조성물, 경화막을 구비하는 표시 소자 및 센서
KR102172639B1 (ko) * 2019-07-24 2020-11-03 삼성전기주식회사 코일 전자 부품
WO2024151915A1 (en) * 2023-01-12 2024-07-18 Atlas Magentics Method for increasing skin depth and reducing eddy currents in hybrid magnetic cores and composite metals using electroless plating techniques and resulting apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5209817A (en) * 1991-08-22 1993-05-11 International Business Machines Corporation Selective plating method for forming integral via and wiring layers
US5529863A (en) * 1994-08-01 1996-06-25 Motorola, Inc. Method for fabricating LCD substrates having solderable die attach pads

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6616966B2 (en) 1998-12-02 2003-09-09 Formfactor, Inc. Method of making lithographic contact springs
JP2004186670A (ja) * 1998-12-02 2004-07-02 Formfactor Inc リソグラフィ接触要素
US6791176B2 (en) 1998-12-02 2004-09-14 Formfactor, Inc. Lithographic contact elements
US7287322B2 (en) 1998-12-02 2007-10-30 Formfactor, Inc. Lithographic contact elements
KR100841127B1 (ko) * 1998-12-02 2008-06-24 폼팩터, 인크. 리소그래피 접촉 소자
US7555836B2 (en) 1998-12-02 2009-07-07 Formfactor, Inc. Method of making lithographic contact elements
US7041595B2 (en) 1999-08-27 2006-05-09 Micron Technology, Inc. Method of forming a barrier seed layer with graded nitrogen composition
KR100530737B1 (ko) * 2000-01-27 2005-11-28 한국전자통신연구원 멀티 칩 모듈 기판 제조공정에서 전기 도금에 의한 금속배선 제조 방법
US8796158B2 (en) 2003-06-12 2014-08-05 Samsung Electronics Co., Ltd. Methods for forming circuit pattern forming region in an insulating substrate
JP2015065376A (ja) * 2013-09-26 2015-04-09 日本写真印刷株式会社 透明導電性支持体、タッチセンサ、およびその製造方法
JP2017199718A (ja) * 2016-04-25 2017-11-02 Tdk株式会社 電子部品およびその製造方法

Also Published As

Publication number Publication date
KR0147976B1 (ko) 1998-10-15
CN1139709A (zh) 1997-01-08
KR970002880A (ko) 1997-01-28
US5776663A (en) 1998-07-07

Similar Documents

Publication Publication Date Title
EP0046525B1 (en) Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure
JPH0918118A (ja) 導電体層形成方法
JP3630777B2 (ja) マルチチップ・モジュールの製造方法
EP0450381B1 (en) Multilayer interconnection structure
FR2637762A1 (fr) Enroulement pour puce electronique et son procede de fabrication
US5759914A (en) Method for forming interconnection in semiconductor device
JPH09139386A (ja) 非平面層の平坦化方法
JPH07226434A (ja) 半導体素子のブァイアフラグの形成方法
JPH0918117A (ja) 導電体層形成方法
JP2938341B2 (ja) 同軸構造の配線の形成方法
JPH06326055A (ja) 半導体装置の製造方法
JPH07130568A (ja) 薄膜コイルの製造方法
JPH087222A (ja) 薄膜磁気ヘッド及びその製造方法
JPH06176318A (ja) 薄膜磁気ヘッドのコイル形成方法
JPH02142162A (ja) 半導体装置およびその製造方法
JPH0330992B2 (ja)
JPH0536846A (ja) 半導体装置の製造方法
JPH05243217A (ja) 半導体装置の製造方法
JPH07118849A (ja) 導体薄膜パターンの形成方法
JPS61120315A (ja) 薄膜磁気ヘツドの製造方法
JP3166912B2 (ja) 半導体装置の製造方法
JPS61136244A (ja) 半導体装置の配線方法
JPH09198624A (ja) 複合型磁気ヘッドおよびその製造方法
JPS62118539A (ja) 多層配線の形成方法
JPS60246013A (ja) 薄膜磁気ヘツドの製造方法