[go: up one dir, main page]

JP4339657B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4339657B2
JP4339657B2 JP2003340404A JP2003340404A JP4339657B2 JP 4339657 B2 JP4339657 B2 JP 4339657B2 JP 2003340404 A JP2003340404 A JP 2003340404A JP 2003340404 A JP2003340404 A JP 2003340404A JP 4339657 B2 JP4339657 B2 JP 4339657B2
Authority
JP
Japan
Prior art keywords
sic substrate
thermal conductor
film
sic
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003340404A
Other languages
English (en)
Other versions
JP2005109133A (ja
Inventor
瑞久 二瓶
雅弘 堀部
祐二 粟野
和清 常信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003340404A priority Critical patent/JP4339657B2/ja
Priority to US10/796,146 priority patent/US7786487B2/en
Publication of JP2005109133A publication Critical patent/JP2005109133A/ja
Application granted granted Critical
Publication of JP4339657B2 publication Critical patent/JP4339657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、より詳細には、基板からの放熱効果を高めることができる半導体装置及びその製造方法に関する。
近年、低雑音の増幅素子として、HEMT(High Electron Mobility Transistor)が広く普及している。そのHEMTは、チャネル層、スペーサ層、電子供給層をこの順に半導体基板上に形成してなり、チャネル層とスペーサ層との界面に形成される２次元電子ガス(2DEG: 2 Dimensional Electron Gas)の流れをゲート電極からの電界により制御することにより、ソース・ドレイン間の電流量が制御される。
HEMTは、それを構成する各半導体層の組成によりいくつかのタイプがあるが、なかでも、GaNチャネル層とAlGaNスペーサ層を有するAlGaN/GaNヘテロ接合HEMTは、高パワー動作に好適である。但し、非特許文献１の図７に示されるように、AlGaN/GaNヘテロ接合HEMTは、高パワー動作を行うと、素子の発熱によって電流量が減少して、十分な素子特性が得られないという不都合が発生するので、この発熱問題に対して有効な解決策を施すことが必須となる。
なお、本発明に関連する技術が、特許文献１、特許文献２、非特許文献２、及び非特許文献３にも開示される。
特開平１０−２６５２０８号公報 特開２０００−３１４６２号公報 P.P. Runden, et al,. MRS Internet J. Nitride Semicond. Res. 4S1, G6.35 (1999) P. Kim, et al., Phys. Rev Lett. 87 (2001) 215502 M. Kusunoki, et al., Appl. Phys. Lett., 77 (2000) 531.
上記の発熱問題は、AlGaN/GaNヘテロ接合HEMTのような化合物半導体に限らず、シリコン系の半導体デバイスでも見られ、半導体デバイス全般にわたってその解決策を見出す必要がある。
本発明は、素子で発生する熱を効果的に放熱することができる半導体装置及びその製造方法を提供することを目的とする。
本発明の第１の観点によれば、SiC基板と、前記SiC基板の一方の面の孔内に形成され、炭素元素の線状構造体により構成される熱伝導体と、前記熱伝導体を覆う保護膜と、前記保護膜の上に形成された膜と、前記SiC基板の一方の面上と前記熱伝導体の一方の面側の端面上を覆うように形成された接地電極と、前記SiC基板の他方の面上に形成され、前記熱伝導体の上の前記膜及び前記保護膜に形成されたホールを介して前記熱伝導体に接続された電極を有する半導体素子とを有することを特徴とする半導体装置が提供される。
本発明の第２の観点によれば、SiC基板と、前記SiC基板の一方の面の第１孔内に形成され、炭素元素の線状構造体により構成される第１熱伝導体と、 前記第１孔から間隔をおいて前記SiC基板の一方の面に形成された第２孔内に形成され、炭素元素の線状構造体により構成される第２熱伝導体と、前記第１熱伝導体及び第２熱伝導体を覆う保護膜と、前記保護膜の上に形成された膜と、前記SiC基板の一方の面上と前記第１及び第２熱伝導体の一方の面側の端面上を覆うように形成された接地電極と、前記SiC基板の他方の面上に形成され、前記第１熱伝導体の上の前記膜及び前記保護膜に形成されたホールを介して前記第１熱伝導体に接続された電極を有する半導体素子とを有することを特徴とする半導体装置が提供される。
本発明の第３の観点によれば、SiC基板と、前記SiC基板の一方の面の孔内に形成され、炭素元素の線状構造体により構成される第１熱伝導体と、前記SiC基板の一方の面を覆うようにかつ前記第１熱伝導体と接続して形成され、炭素元素の線状構造体により構成される第２熱伝導体と、前記第２熱伝導体上を覆うように形成された接地電極と、前記SiC基板の他方の面上に形成され、前記第１熱伝導体に接続された電極を有する半導体素子とを有することを特徴とする半導体装置が提供される。
本発明の第４の観点によれば、窓を備えたマスク膜をSiC基板の一方の面上に形成する工程と、前記SiC基板に対してSiC表面分解法を用いた熱処理を行うことにより、前記窓から露出するSiC基板内に炭素元素の線状構造体を選択的に成長させて熱伝導体にする工程と、前記SiC基板の他方の面上に半導体素子を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明の第５の観点によれば、第１窓を備えた第１マスク膜をSiC基板の一方の面上に形成する工程と、前記SiC基板に対してSiC表面分解法を用いた第１熱処理をすることにより、前記第１窓から露出する該SiC基板に炭素の線状構造体を選択的に成長させて第１熱伝導体にする工程と、前記第１マスク膜が除去されたSiC基板の一方の面上と前記第１熱伝導体上とに、該第１熱伝導体から離れた部分に第２窓を備えた第２マスク膜を形成する工程と、前記SiC基板に対してSiC表面分解法を用いた第２熱処理をすることにより、前記第２窓から露出する該SiC基板に炭素元素の線状構造体を選択的に成長させて第２熱伝導体にする工程と、前記SiC基板の他方の面上に半導体素子を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明の第６の観点によれば、窓を備えたマスク膜をSiC基板の一方の面上に形成する工程と、前記SiC基板に対してSiC表面分解法を用いた第１の熱処理を行うことにより、前記窓から露出するSiC基板に炭素元素の線状構造体を選択的に成長させて第１熱伝導体にする工程と、前記マスク膜が除去されたSiC基板に対してSiC表面分解法を用いた第２の熱処理を行うことにより、該SiC基板の一方の面に炭素の線状構造体を成長させて第２熱伝導体にする工程と、前記SiC基板の他方の面上に半導体素子を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明の第７の観点によれば、窓を備えたマスク膜をSiC基板の一方の面上に形成する工程と、前記SiC基板に対してSiC表面分解法を用いた熱処理を行うことにより、前記窓から露出する該SiC基板に炭素元素の線状構造体を途中の深さまで選択的に成長させて熱伝導体とする工程と、前記SiC基板を他方の面側から研磨して前記熱伝導体の表面を露出させる工程と、前記SiC基板の他方の面上に半導体素子を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
上記した本発明の第１の観点によれば、シリコン基板よりも熱伝導性に優れたSiC基板を使用し、且つ、熱伝導率の極めて高いカーボンナノチューブ（炭素元素の線状構造体）で熱伝導体を構成するので、SiC基板上の素子で発生した熱がSiC基板や熱伝導体から速やかに放熱され、素子の温度上昇を防止することができ、素子の特性を十分に引き出すことが可能となる。
この場合、SiC基板の上に膜を形成し、熱伝導体の上のこの膜にホールを形成して、熱伝導体と直接接続された電極をそのホール内に設けると、素子で発生した熱が電極を通って熱伝導体に逃げ易くなり、素子の温度上昇を一層防ぎ易くなる。
更に、その電極の最下層として、カーボンナノチューブとの接触抵抗が小さいチタン層を採用することにより、熱伝導体と電極との界面での電力の消費量を低減することができる。
しかも、上記の膜とは反対側のSiC基板の全面に、上記の熱伝導体と電気的に接続された導電膜を形成することにより、熱伝導体を通ってきた熱をSiC基板の全面から逃がし易くなる。
また、上記の膜とSiC基板との間の保護膜を形成することにより、熱伝導体からその膜に不純物が混入したり、その膜を形成する際に熱伝導体が劣化するのを防ぐことができ、高品位な半導体装置を提供することができる。
特に、この保護膜として、格子定数がSiC基板と上記膜の間の値である膜を形成することにより、膜と保護膜の格子定数のミスマッチが小さくなって、膜に格子欠陥が入り難くなる。
そして、本発明の第２の観点によれば、第１熱伝導体と第２伝導体をSiC基板に設けるので、熱伝導体が一つしか無い場合と比較して、放熱効果を高めることができる。
更に、SiC基板の他方の面から第２熱伝導体の上面までの距離を、SiC基板の他方の面から第１熱伝導体の上面までの距離よりも長くすることにより、素子と第２熱伝導体との間のリーク電流を低減できる。
特に、素子としてHEMTを形成する場合は、SiC基板の上から見た場合に、少なくとも第２熱伝導体の一部が、電界が集中して発熱量が多くなるHEMTのゲート電極とドレイン電極との間に位置するようにすると、HEMTで発生した熱を第２熱伝導体によって効率よく拾うことができ、放熱効果を高めることができる。
一方、本発明の第３の観点によれば、SiC基板の一方の面の全面に第２熱伝導体が形成されるので、素子で発生した熱をSiC基板の全面から放熱することができ、放熱効果が一層高まる。
そして、本発明の第４の観点によれば、SiC基板を熱処理することにより、マスク膜から露出するSiC基板の一方の面側からカーボンナノチューブを選択的に成長させて熱伝導体にするので、エッチングが困難なSiC基板に熱伝導体を埋め込むための孔を予め形成する必要が無く、工程煩雑化を招くこと無しに、熱伝導体を容易に形成することができる。
この場合、SiC基板を貫通するまでカーボンナノチューブを成長させるのではなく、その成長をSiC基板の途中の深さで停止させた後に、SiC基板の他方の面上に膜を形成するのが好ましい。このようにすると、SiC基板の他方の面に、SiCとは異種の材料のカーボンナノチューブが露出しないので、形成される膜に格子欠陥が入り難くなる。
更に、SiC基板の上に素子を形成する前に、カーボンナノチューブを成長させるための熱処理を行うので、その熱処理によって素子がダメージを受けるのを防止することができる。
一方、本発明の第５の観点によれば、第１の熱処理と第２の熱処理を別々に行うことにより、第１熱伝導体と第２熱伝導体をSiC基板に形成するので、これらの熱伝導体によって放熱効果が高められた半導体基板を提供することができる。
また、本発明の第６の観点によれば、第２の熱処理により、SiC基板の一方の面の全面から基板の深さ方向にカーボンナノチューブが成長するので、最終的なSiC基板の厚さが熱処理前よりも薄くなり、SiC基板内に熱が溜まり難くなって、素子の素子特性を十分に引き出すことが可能となる。
そして、本発明の第７の観点によれば、カーボンナノチューブで構成される熱伝導体を、熱処理によりSiC基板の一方の面から基板の途中の深さまで形成した後、SiC基板を他方の面側から研磨して熱伝導体の表面を露出させる。このようにすると、研磨によってSiC基板の厚さが薄くなるので、SiC基板内に熱がこもり難くすることができる。
更に、SiC基板の一方の面側に露出する熱伝導体上に保護膜を形成し、この保護膜の上に別の膜を形成してもよい。その場合、保護膜上に形成される膜を、横方向成長モードのMOCVD法で行うことにより、膜に格子欠陥が入り難くなる。
以下に、本発明を実施するための最良の形態について、添付図面を参照しながら詳細に説明する。
（第１実施形態）
図１〜図３は、本発明の第１実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
本実施形態では、半導体素子の一例として、AlGaN/GaNヘテロ接合HEMTを作製する。
最初に、図１（ａ）に示す断面構造を得るまでの工程について説明する。
まず、厚さが１００μm程度に薄くされたSiC基板１の一方の面１ａと他方の面１ｂに、プラズマCVD法等によりシリコン窒化膜を厚さ５００nm程度に形成し、それをマスク膜２とする。その後、このマスク膜２上にレジストパターン（不図示）を形成し、このレジストパターンをマスクとして使用しながら、SF6等のフッ素系のエッチングガスを用いるドライエッチングにより、SiC基板１の面１ａ側のマスク膜２をエッチングし、窓２ａを形成する。この後に、レジストパターンは除去される。
次いで、図１（ｂ）に示すように、酸素雰囲気中、又は１０-4〜１０-10Torr程度の圧力の真空中にSiC基板を置き、１２００〜２０００℃、好ましくは１５００〜１７００℃の基板温度でSiC基板１の熱処理を開始する。これにより、窓２ａ内に露出するSiC基板１からシリコン元素が除去され、残った炭素元素がSiC基板１の深さ方向に配向してカーボンナノチューブの束（炭素の線状構造体）３となる。このカーボンナノチューブの束３は、直径が約１nmの円筒状のカーボンナノチューブが数百から数千本寄り集まってなり、SiC基板１の中に向かって窓２ａと自己整合的に形成される。特に、面１ａがα-SiC(000-1)C面となるSiC基板１を採用すると、SiC基板１の深さ方向に向かって各カーボンナノチューブが成長し易くなるので、高品位なカーボンナノチューブの束３を得ることができる。
なお、マスク膜２で覆われていない面１ｂ上にはカーボンナノチューブは成長しない。また、この熱処理の際、マスク膜２も分解され、その膜厚が次第に減少する。このようなカーボンナノチューブの成長方法は、SiC表面分解法とも呼ばれる。
そして、図１（ｃ）に示すように、カーボンナノチューブの束３がSiC基板１を貫通する前に上記の熱処理を止めてカーボンナノチューブの成長を停止し、得られたカーボンナノチューブの束３を熱伝導体４とする。このとき、熱処理の停止と同時にマスク膜２が消失するのが好ましいが、マスク膜２がSiC基板１上に残存しても弗酸溶液等により除去することができる。また、マスク膜２が形成されていた部分のSiC基板１上には、アモルファスカーボン等が付着するが、そのアモルファスシリコンも弗酸溶液等を使用する酸処理により除去することができる。
ここまでの工程により、カーボンナノチューブで構成される熱伝導体４がSiC基板１の孔１ｄに埋め込まれた構造が得られるが、熱伝導体４は、SiC基板１のシリコンが抜けて形成されたものであるため、その端面４ａは、SiC基板１の面１ａと同じ高さになる。
次に、図２（ａ）に示す断面構造を得るまでの工程について説明する。
まず、SiC基板１の面１ａ上と熱伝導体４の端面４ａ上に、厚さ１０nmのTi（チタン）層と厚さ５００nmのAu（金）層をスパッタ法によりこの順に形成し、これらの導電膜で構成される接地電極８を形成する。この接地電極８は、SiC基板１の面１ａの全面に形成され、熱伝導体４と電気的に接続される。
その後に、接地電極８とは反対側のSiC基板１の面１ｂ上に、チャネル層５として厚さ約３μm程度のi型GaN膜をMOCVD(Metal Organic CVD)法により形成する。そのMOCVD法では、TMGa（トリメチルガリウム）とNH3がそれぞれGaソース、Nソースとして使用されると共に、成長圧力２０Torr、基板温度１０００℃の成長条件が採用される。
次いで、TMGa、NH3、及びTMAl（トリメチルアルミニウム）を反応ガスとして使用するMOCVD法を用いて、成長圧力２０Torr、基板温度１０００℃の条件下で、チャネル層５の上にi型AlGaNを厚さ約１０nm程度に形成し、それをスペーサ層６とする。
更に、スペーサ層６を形成した際に使用した反応ガスにn型不純物のソースとしてSiを添加したガスを使用し、成長圧力２０Torr、基板温度１０００℃の成長条件を採用するMOCVD法によりn型AlGaNを厚さ約１０nm程度に形成し、それを電子供給層７とする。
なお、各層５〜７を、MBE(Molecular Beam Epitaxy)法により形成してもよい。
続いて、図２（ｂ）に示すように、ホール形状の窓を備えたレジストパターン（不図示）を電子供給層７上に形成し、このレジストパターンをエッチングマスクに使用しながら、BCl3等の塩素系ガスをエッチングガスとするプラズマエッチングにより、電子供給層７からSiC基板１までをエッチングし、熱伝導体４に至る深さのホール９を形成する。この後に、レジストパターンは除去される。
次に、図３（ａ）に示す断面構造を得るまでの工程について説明する。
まず、ソース電極形状の窓とドレイン電極形状の窓を備えたレジストパターン（不図示）を電子供給層７上に形成する。そして、このレジストパターンの上面と窓の中に、厚さ１０nmのTi層と厚さ３００nmのAu層を蒸着法により形成する。この金属積層膜は、レジストパターンのソース電極形状の窓を通じ、ホール９内にも形成される。その後、レジストパターンを除去することにより、これらの金属積層膜をリフトオフ法でパターニングし、電子供給層７上にソース電極１０及びドレイン電極１１として残す。そのソース電極１０は、ホール９の底部において熱伝導体４と直接接続され、その熱伝導体４を介してグランド電極８と電気的に接続されることになる。
その後、図３（ｂ）に示すように、厚さ１０nmのPt（プラチナ）層と厚さ３００nmのAu層とをこの順に形成してなるゲート電極１２を、蒸着法とリフトオフ法により形成する。
ここまでの工程を終了後の平面図は図４のようになり、先の図３（ｂ）は、図４のI-I線に沿う断面図に相当する。
図４に示される平面レイアウトでは、一つの活性領域に二つのソース電極１０が形成され、一つのドレイン電極１１が各ソース電極１０に対して共通となる。
以上により、本実施形態に係るHEMTの基本構造が完成する。
上記した本実施形態によれば、熱伝導体４を構成する材料としてカーボンナノチューブを採用したが、非特許文献２に記載されるようにカーボンナノチューブの熱伝導率は３０W/(cm・K)以上であり、この値はSiC結晶の熱伝導率（約４．９W/(cm・K)）よりもはるかに大きい。そのため、HEMTで発生した熱が熱伝導体４を通ってSiC基板１の面１ａ側に速やかに放熱され、高パワー動作に伴うHEMTの温度上昇を低減することができるので、温度上昇による電流量の減少を防ぐことができ、HEMTの素子特性を十分に引き出すことが可能となる。
しかも、シリコン基板よりも熱伝導率が３倍程度大きいSiC基板１を使用するので、シリコン基板上にHEMTを作製する場合と比較して、HEMTで発生する熱をSiC基板１の裏面１ａ側に効率的に放熱することができる。
更に、熱伝導体４を構成するカーボンナノチューブは、マスク膜２の窓２ａ（図１（ｂ）参照）を通じてSiC基板１の表面を分解して形成されるので、エッチングが困難なSiC基板１に熱伝導体４を形成するための孔を予め形成すること無しに、熱伝導体４をSiC基板１に容易に形成することができ、工程の簡略化を図ることができる。
そのカーボンナノチューブは、SiC基板１の途中の深さでその成長が停止されるので、SiCとは異種の材料よりなる熱伝導体４がSiC基板１の他方の面１ｂに露出しない。その結果、他方の面１ｂの全面には、SiCのみが現れ、異種の材料が現れないので、異種の材料間の格子定数の違いに起因する格子欠陥が面１ｂ上に形成されるチャネル層５に入り難くなる。
そして、HEMT等の半導体素子をSiC基板１上に作製する前にその熱伝導体４を形成するので、カーボンナノチューブを成長させる熱処理によってHEMTがダメージを受けるのを防止できる。
また、ホール９の中にソース電極１０を形成し、そのソース電極１０をホール９の底部で熱伝導体４と直接接続したので、HEMTで発生した熱が、金属よりなる熱伝導率の高いソース電極１０を通って熱伝導体４に逃げ易くなり、HEMTの温度上昇を一層防ぎ易くなる。
その熱は、SiC基板１の一方の面１ａの全面に形成された接地電極８により、更に効果的に逃がされる。
しかも、カーボンナノチューブとの接触抵抗が小さいTi層をソース電極１０の最下層として採用したので、熱伝導体４とソース電極１０との界面で電力が無駄に消費されるのを防ぐことができる。
なお、上記では、半導体素子としてHEMTを形成したが、本発明はこれに限定されず、GaN系LED等の半導体素子を形成してもよい。これについては、後述の各実施形態でも同様である。
（第２実施形態）
図５〜図６は、本発明の第２実施形態に係る半導体装置の製造方法を工程順に示す断面図である。これらの図において、第１実施形態で説明した部材には第１実施形態と同じ符号を付し、以下ではその説明を省略する。
最初に、図５（ａ）に示す断面構造を得るまでの工程について説明する。
まず、第１実施形態で説明したマスク膜２の成膜方法を採用し、SiC基板１の各面１ａ、１ｂ上に、第１マスク膜１３としてシリコン窒化膜をCVD法により厚さ約５００nmに形成した後、SiC基板１の面１ａ上の第１マスク膜１３に第１窓１３ａを形成する。
その後に、酸素雰囲気中、又は１０-4〜１０-10Torr程度の圧力の真空中で基板温度を１２００〜２０００℃、好ましくは１５００〜１７００℃に保持する第１の熱処理を行う。これにより、カーボンナノチューブで構成される第１熱伝導体１４が、SiC基板１の表面からその中に第１窓１３ａと自己整合的に形成されると共に、第１マスク膜１３が消失する。
次に、図５（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、プラズマCVD法により、第１熱伝導体１４の端面１４ａを含むSiC基板１の各面１ａ、１ｂ上にシリコン窒化膜を厚さ５００nmに形成し、それを第２マスク膜１５とする。その後、面１ａ側の第２マスク１５上にレジストパターン（不図示）を形成し、そのレジストパターンをエッチングマスクとして使用しながら、SF6等のフッ素系のエッチングガスを用いるドライエッチングにより第２マスク膜１５をエッチングし、第１熱伝導体１４から間隔をおいて第２窓１５ａを形成する。この後に、レジストパターンは除去される。
続いて、図５（ｃ）に示すように、酸素雰囲気中、又は１０-4〜１０-10Torr程度の圧力の真空中において、１２００〜２０００℃、好ましくは１５００〜１７００℃の基板温度を採用する第２の熱処理をSiC基板１に対して行い、SiCの表面分解を開始する。その結果、SiC基板１には、第２窓１５ａと自己整合的にカーボンナノチューブが成長する。そして、そのカーボンナノチューブが第１熱伝導体１４よりも長く成長する前に第２の熱処理を終了し、得られたカーボンナノチューブを第２熱伝導体１６とする。これにより、SiC基板１の孔１ｅ内に第２熱伝導体１６が形成された構造が得られる。
なお、第２マスク膜１５は、カーボンナノチューブの成長と共に分解され、第２の熱処理が終了した時点では消失する。
この後は、第１実施形態で説明した図２（ａ）〜図３（ｂ）の工程を行うことにより、図６に示されるHEMTの基本構造を完成させる。この構造によれば、第１実施形態と同様に、SiC基板１の孔１ｄに第１熱伝導体１４が埋め込まれ、ホール９内のソース電極１０がその第１熱伝導体１４と電気的に接続される。
この工程を終了後の平面図は図７のようになり、先の図６は図７のII-II線に沿う断面図に相当する。
図７に示されるように、第２熱伝導体１６は、少なくともその一部がゲート電極１２とドレイン電極１１との間に位置するように形成される。
上記した本実施形態によれば、図６に示したように、第１熱伝導体１４の他に、第２熱伝導体１６も形成したので、HEMTで発生した熱が、第１熱伝導体１４と第２熱伝導体１６の両方を通ってSiC基板１の面１ａ側に放熱され、第１実施形態と比較して効果的に放熱を行うことができる。
更に、電界が集中して発熱量が大きくなるゲート電極１２とドレイン電極１１の間に、第２熱伝導体１６の少なくとも一部を配することにより、発生した熱を第２熱伝導体１６によって効率よく拾うことができ、放熱効果を高めることができる。
しかも、SiC基板１の面１ｂから第２熱伝導体１６の上面１６ａまでの距離ｄ２を、面１ｂから第１熱伝導体１４の上面１４ｂまでの距離ｄ１よりも長くしたので、チャネル層５内の二次元電子ガスが第２熱伝導体１６に流れ込み難くなる。その結果、二次元電子ガスと第２熱導電体１６との間のリーク電流が低減された高品位なHEMTを提供することができる。
なお、本実施形態の平面レイアウトは図７に限定されず、図８に示すように、ソース電極１０、ゲート電極１２、及びドレイン電極１１を共通にまたぐような矩形状の孔の中に第２熱伝導体１６を形成してもよい。
（第３実施形態）
図９は、本発明の第３実施形態に係る半導体装置の製造方法について示す断面図である。これらの図において、第１、第２実施形態で既に説明した部材に対してはこれらの実施形態と同じ符号を付し、以下ではその説明を省略する。
まず、図９（ａ）に示すように、第２実施形態で説明した第１の熱処理をSiC基板１に対して行うことにより、カーボンナノチューブで構成される第１熱伝導体１７ａをSiC基板１の一方の面１ａ側に形成する。その後に、SiC基板１の他方の面１ｂの上のみに、プラズマCVD法等によりシリコン窒化膜を厚さ５００nmに形成し、それを第２マスク膜１５とする。
次に、図９（ｂ）に示すように、第２実施形態で説明した第２の熱処理をSiC基板１に対して行い、SiCの表面分解により、第２マスク膜１５で覆われていないSiC基板１の面１ａの全面にカーボンナノチューブを成長させ、それを第２熱伝導体１７ｂとする。この第２の熱処理により、第２マスク膜１５は分解されて最終的には消失する。
この後は、第１実施形態で説明した図２（ａ）〜図３（ｂ）の工程を行うことにより、図９（ｃ）に示されるHEMTの基本構造を完成させる。上記のプロセスによれば、第１熱伝導体１７ａが、SiC基板１の孔１ｄ内に形成され、ホール９内のソース電極１０に直接接続される構造が得られる。
上記した本実施形態によれば、SiCの表面分解により、SiC基板１の一方の面１ａの全面にカーボンナノチューブを成長させ、それを第２熱伝導体１７ｂとしたので、HEMTで発生した熱をSiC基板１の面１ａの全面から放熱することができ、第１、第２実施形態よりも放熱効果が一段と良くなる。
更に、第２熱伝導体１７ｂは、カーボンナノチューブをSiC基板１の面１ａから基板の深さ方向に成長してなるので、最終的なSiC基板１の厚さが第１、第２実施形態よりも薄くなり、SiC基板１内に熱が溜まり難くなって、HEMTの素子特性を十分に引き出すことが可能となる。
（第４実施形態）
次に、本発明の第４実施形態に係る半導体装置の製造方法について説明する。
図１０〜図１３は、本実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
最初に、図１０（ａ）に示す断面構造を得るまでの工程について説明する。
まず、厚さが４００μm程度のSiC基板２０の一方の面２０ａと他方の面２０ｂ上に、プラズマCVD法等によりシリコン窒化膜を厚さ５００nm程度に形成して、それをマスク膜２１とする。その後、このマスク膜２１上にレジストパターン（不図示）を形成し、このレジストパターンをマスクとして使用しながら、SF6等のフッ素系のエッチングガスを用いるドライエッチングによりマスク膜２１をエッチングし、面２０ｂ上のマスク膜２１に窓２１ａを形成する。この後に、レジストパターンは除去される。
続いて、図１０（ｂ）に示すように、酸素雰囲気中、又は１０-4〜１０-10Torr程度の圧力の真空中にSiC基板を置き、１２００〜２０００℃、好ましくは１５００〜１７００℃の基板温度でSiC基板２０の熱処理を開始する。この熱処理により、窓２１ａから露出するSiC基板２０には、SiCの表面分解によりカーボンナノチューブが成長する。そして、このカーボンナノチューブがSiC基板２０の表面から約５０μmの深さまで達したところで上記の熱処理を終了し、上記のカーボンナノチューブを熱伝導体２２とする。本実施形態では、この熱処理の時間を数時間、例えば１０時間とする。
なお、SiC基板２０の深さ方向にカーボンナノチューブを配向させ易くするために、面２０ｂがα-SiC(000-1)C面となるSiC基板２０を採用するのが好ましい。
また、シリコン窒化膜よりなるマスク膜２１は、この熱処理により分解し、熱処理を終了する際には消失する。
次に、図１０（ｃ）に示す断面構造を得るまでの工程について説明する。
まず、熱伝導体２２とSiC基板２０のそれぞれの上面に、TMAlとNH3とを反応ガスとして使用するMOCVD法によりAlN膜を厚さ約１０nmに形成する。次いで、熱伝導体２２を覆う平面形状のレジストパターン（不図示）をこのAlN膜上に形成し、このレジストパターンをエッチングマスクにしてAlN膜をエッチングし、これにより残ったAlN膜を保護膜２３とする。AlN膜のエッチングには、BCl3等の塩素系のエッチングガスを使用するドライエッチングが採用される。
続いて、図１１（ａ）に示すように、TMGaとNH3をそれぞれGaソース、Nソースとする横方向成長モード(Enhanced Lateral Overgrowth)のMOCVD法により、保護膜２３上とSiC基板２０上にGaN膜を厚さ約１００nmに形成し、それをバッファ層２４とする。横方向成長モードのMOCVD法では、SiC基板２０の上方に不図示のマスクを設け、マスクの下方のSiC基板にバッファ層２４を横方向にエピタキシャルに成長させて、バッファ層２４に格子欠陥が発生し難くする。
次に、図１１（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、バッファ層２４の上に、チャネル層２５として厚さ約３μm程度のi型GaN膜をMOCVD法により形成する。そのMOCVD法では、TMGaとNH3がそれぞれGaソース、Nソースとして使用されると共に、成長圧力２０Torr、基板温度１０００℃の成長条件が採用される。
次いで、TMGa、NH3、及びTMAlを反応ガスとして使用するMOCVD法を用いて、成長圧力２０Torr、基板温度１０００℃の条件下で、チャネル層２５の上にi型AlGaNを厚さ約１０nm程度に形成し、それをスペーサ層２６とする。
更に、スペーサ層２６を形成した際に使用した反応ガスにn型不純物のソースとしてSiを添加したガスを使用し、成長圧力２０Torr、基板温度１０００℃の成長条件を採用するMOCVD法によりn型AlGaNを厚さ約１０nm程度に形成し、それを電子供給層２７とする。
続いて、図１２（ａ）に示すように、ホール形状の窓を備えたレジストパターン（不図示）を電子供給層２７上に形成し、このレジストパターンをエッチングマスクに使用しながら、BCl3等の塩素系ガスをエッチングガスとするプラズマエッチングにより、電子供給層２７から保護膜２３までをエッチングし、熱伝導体２２に至る深さのホール２８を形成する。この後に、レジストパターンは除去される。
次に、図１２（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、ホール２８の上にソース電極形状の窓を有し、且つソース電極から離れたところにドレイン形状の窓を有するレジストパターンを電子供給層２７の上に形成する。そして、このレジストパターン上面と窓の中に、スパッタ法により厚さ１０nmのTi層と厚さ３００nmのAu層を順に形成する。その後に、レジストパターンを除去することにより、これらの金属積層膜をリフトオフ法でパターニングし、電子供給層２７上にソース電極２９及びドレイン電極３０として残す。そのソース電極２９は、ホール２８の底部において熱伝導体２２と直接接続される。
続いて、蒸着法とリフトオフ法により、厚さ１０nmのPt層と厚さ３００nmのAu層とをこの順に形成してなるゲート電極３１を形成する。
次いで、図１３（ａ）に示すように、直径が約３０μmのダイヤモンド粒よりなるスラリを使用して、SiC基板２０の一方の面２０ａ側からCMP(Chemical Mechanical Polishing)を行うことにより、SiC基板２０の厚さを約３０〜２００μm程度に薄くすると共に、SiC基板２０の裏面に熱伝導体２２の表面を露出させる。この工程により、SiC基板２０の孔２０ｃ内に熱伝導体２２が形成された構造が得られることになる。
そして最後に、図１３（ｂ）に示すように、SiC基板２０の裏面と熱伝導体２２の表面に、厚さ１０nmのTi層と厚さ５００nmのAu層をスパッタ法によりこの順に形成し、これらの導電膜で構成される接地電極３２を形成する。この接地電極３２は、SiC基板２０の裏面の全面に形成され、熱伝導体２２と電気的に接続される。
以上により、本実施形態に係るHEMTの基本構造が完成する。
上記した本実施形態によれば、第１実施形態と同様に、カーボンナノチューブよりなる熱伝導体２２をSiCの表面分解により形成するので、SiC基板１の孔を予め形成しておく必要が無い。そのため、孔を予め形成してその中に後で熱伝導体２２を形成する場合と比較して、工程の簡略化が図れると共に、熱伝導体２２を容易に形成することができる。
更に、図１３（ａ）の工程においてCMPにより熱伝導体２２を露出させる際、SiC基板２０の厚さが薄くなるので、接地電極３２とソース電極２９との接続距離を短くすることができる。その結果、SiC基板２０を薄くしない場合と比較して、より高い周波数領域まで伝送損失を低減することができ、高品位なHEMTを提供することができる。
また、SiC基板２０を薄くしたことで、HEMTで発生した熱がSiC基板２０内にこもり難くなり、放熱効果を高めることができる。そして、チップ・オン・チップ（CoC）等のようにチップを積み重ねて三次元実装を行う場合でも、SiC基板２０の厚さが薄いので、実装後の装置の厚さが高くならず、電子機器の小型化に寄与することができる。
しかも、熱伝導体２２の上に保護膜２３を形成したので、バッファ層２４等の半導体層を形成する際に、熱伝導体２２を構成するカーボンナノチューブが劣化するのを防いだり、カーボンナノチューブからバッファ層２４に不純物が混入するのを防ぐことができる。
その保護膜２３としてAlN層を形成したが、AlNの格子定数は３．１１０Åであり、SiC基板１の格子定数（３．０８６Å）とバッファ層２４を構成するGaNの格子定数（３．１８９Å）の間の値なので、バッファ層２４と保護膜２３の格子定数のミスマッチが小さくなる。従って、保護膜２３上のバッファ層２４に格子欠陥が発生し難くなり、信頼性の高いHEMTを提供することができる。
更に、図１１（ａ）に示したように、横方向成長モードでバッファ層２４を成膜するので、異なる格子定数を有するSiC基板２０と保護膜２３の上に、格子欠陥が低減された高品位なバッファ層２４を形成することができる。
（第５実施形態）
次に、本発明の第５実施形態に係る半導体装置の製造方法について説明する。
図１４〜図１７は、本実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
最初に、図１４（ａ）に示すように、シリコン基板４０の上にフォトレジストを塗布し、それを露光、現像することにより、窓４１ａを備えたレジストパターン４１とする。なお、シリコン基板４０に代えて、GaAs基板やサファイア基板を使用してもよい。
次に、図１４（ｂ）に示すように、誘導結合型プラズマエッチング（ICP: Inductively Coupled Plasma）のエッチングチャンバ（不図示）内にシリコン基板４０を容れ、レジストパターン４１をエッチングマスクとして使用しながら、SF6をエッチングガスとして使用する高密度プラズマエッチングによりシリコン基板４０をエッチングし、深さが５０μm以上の孔４０ａを形成する。
なお、ウエットエッチングにより孔４０ａを形成してもよい。
続いて、図１４（ｃ）に示すように、孔４０ａの底面とレジストパターン４１上とにスパッタ法によりNi（ニッケル）膜を厚さ約１０nmに形成し、それを触媒層４２とする。なお、スパッタ法に代えて、蒸着法、レーザアブレーション法、めっき法等により触媒層４２を形成してもよい。更に、金属微粒子を溶媒中に分散させてなる溶液を全面に塗布して触媒層４２としてもよい。また、触媒層４２を構成する金属もNiに限定されず、Fe（鉄）、Co（コバルト）、又はこれらの合金を用いても良い。
次いで、図１５（ａ）に示すように、レジストパターン４１を除去し、孔４０ａの底部にのみ触媒層４２を残す。
次に、図１５（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、不図示の真空チャンバ内にシリコン基板４０を容れ、熱CVD法の反応ガスとしてアセチレンと水素の混合ガスをそれぞれ８０sccm、２０sccmの流量で真空チャンバ内に導入し、真空チャンバ内の圧力を２００Pa、基板温度を９００℃に維持する。このようにすると、シリコン基板４０の深さ方向に配向したカーボンナノチューブの束４３が触媒層４２の上にのみ選択的に成長する。そして、カーボンナノチューブの束４３の先端がシリコン基板４０の表面よりも高く成長したところで反応ガスの導入を停止し、真空チャンバからシリコン基板４０を取り出す。
なお、カーボンナノチューブの束４３の成長方法はこれに限定されない。例えば、熱フィラメントによりガス解離を行う熱フィラメントCVD法でカーボンナノチューブを成長してもよい。その場合、例えば、反応ガスとしてアセチレンと水素との混合ガスをそれぞれ８０sccm、２０sccmの流量で真空チャンバ内に導入し、圧力１０００Pa、基板温度６００℃、熱フィラメント温度１８００℃とする。また、直流（DC）プラズマと熱フィラメントとを組み合わせたDCプラズマ熱フィラメントCVD法を用いてもよい。この場合は、例えば、反応ガスとしてアセチレンと水素との混合ガスをそれぞれ８０sccm、２０sccmの流量で真空チャンバ内に導入し、圧力１０００Pa、基板温度６００℃、熱フィラメント温度１８００℃とする。
続いて、図１５（ｃ）に示すように、シリコン基板４０の表面よりも上に出たカーボンナノチューブの束４３をCMP法により研磨し、それを孔４０ａ内にのみ残して熱伝導体４４とする。このCMPでは、例えば、直径が約３０μmのダイヤモンド粒よりなるスラリが使用される。
なお、このようにCMPを行うのではなく、カーボンナノチューブの束４３をその先端がシリコン基板４０の表面に一致するように成長させることも考えられるが、カーボンナノチューブの束４３の成長をこのように精度良くコントロールするのは困難なので、CMPによる平坦化でカーボンナノチューブの束４３をシリコン基板４０の表面に揃えるのが好ましい。
また、CMPに代えて、シリコン基板４０の表面に対してArイオンを斜めに入射するアルゴンイオンミリング法を採用して、カーボンナノチューブ４３の先端を除去してもよい。
次に、図１６（ａ）に示す断面構造を得るまでの工程について説明する。
まず、熱伝導体４４とシリコン基板４０のそれぞれの上面に、TMAlとNH3とを反応ガスとして使用するMOCVD法によりAlN膜を厚さ約１０nmに形成する。次いで、熱伝導体４４を覆う平面形状のレジストパターン（不図示）をこのAlN膜上に形成し、このレジストパターンをエッチングマスクにしてAlN膜をエッチングし、これにより残ったAlN膜を保護膜２３とする。AlN膜のエッチングには、BCl3等の塩素系のエッチングガスを使用するドライエッチングが採用される。
次いで、図１６（ｂ）に示すように、TMGaとNH3をそれぞれGaソース、Nソースとする横方向成長モードのMOCVD法により、保護膜２３上とシリコン基板４０上にGaN膜を厚さ約１００nmに形成し、それをバッファ層２４とする。
この後は、第４実施形態で説明した図１１（ｂ）〜図１２（ｂ）の工程を行うことにより、図１６（ｃ）に示す断面構造を得る。
次に、図１７（ａ）に示すように、直径が約３０μmのダイヤモンドよりなるスラリを使用して、シリコン基板４０の一方の面４０ａ側からCMPを行うことにより、シリコン基板４０の厚さを約３０〜２００μm、例えば５０μm程度に薄くすると共に、シリコン基板４０の裏面に熱伝導体４４の表面を露出させる。なお、シリコン基板４０に代えてGaAs基板やサファイア基板を使用する場合は、このCMPにより基板の厚さを３０μm程度にまで薄くするのが好ましい。
この工程により、シリコン基板４０の孔４０ｂ内に熱伝導体４４が形成された構造が得られることになる。
そして最後に、図１７（ｂ）に示すように、シリコン基板４０の裏面と熱伝導体４４の露出面に、厚さ１０nmのTi層と厚さ５００nmのAu層をスパッタ法によりこの順に形成して接地電極３２とする。この接地電極３２は、シリコン基板４０の裏面の全面に形成されて熱伝導体４４と電気的に接続される。
以上により、本実施形態に係るHEMTの基本構造が完成する。
上記した本実施形態によれば、図１７（ａ）の工程のCMPにより、シリコン基板４０の厚さを３０〜２００mμ程度に薄くしているので、第４実施形態と同様の理由により、シリコン基板４０を薄くしない場合と比較してより高い周波数領域まで伝送損失を低減することができ、高品位なHEMTを提供することができる。
更に、シリコン基板４０の厚さを薄くしたことにより、HEMTで発生した熱がシリコン基板４０内にこもり難くなって放熱効果を高めることができたり、三次元実装を行う場合に装置の厚さが高くならず、電子機器の小型化に寄与することができるといった利点が得られる。
そして、シリコン基板４０の上にHEMTを形成する前に、カーボンナノチューブで構成される熱伝導体４４をCVD法により形成しているので、そのCVDにおける熱によってHEMTを構成する各半導体層２５〜２７がダメージを受けず、HEMTの信頼性を高めることができる。
また、第４実施形態と同様に、保護膜２３として、シリコン基板４０の格子定数（５．４３Å）とGaNよりなるバッファ層２４の格子定数（３．１８９Å）の間の値の格子定数（３．１１０Å）を有するAlNを採用したので、格子定数のミスマッチによる格子欠陥がバッファ層２４に発生し難くなる。更に、保護膜２３を構成するAlNの格子定数（３．１１０Å）が、バッファ層２４を構成するGaNの格子定数（３．１８９Å）に非常に近いので、格子欠陥がバッファ層２４により一層入り難くなる。
しかも、HEMT等の半導体素子をシリコン基板４０上に作製する前に熱伝導体４４を形成するので、CVD法でカーボンナノチューブを成長させる際の熱によってHEMTがダメージを受けるのを防止できる。
（その他の実施形態）
上記した各実施形態において、放熱効果を更に高めるために、ヒートシンク（放熱板）を設けてもよい。図１８に示すように、そのヒートシンク５０は、例えば断面が凹凸状のアルミニウムよりなり、第１〜第３実施形態では、不図示の接着材等により接地電極８上に設けられる。また、第４、第５実施形態では、接地電極３２上にそのヒートシンクを設ければよい。
以下に、本発明の特徴を付記する。
（付記１） SiC基板と、
前記SiC基板中の孔内に形成され、炭素元素の線状構造体により構成される熱伝導体と
を有することを特徴とする半導体装置。
（付記２） 前記SiC基板の上に形成された膜と、
前記熱伝導体の上の前記膜に形成されたホールと、
前記ホール内に形成され、前記熱伝導体と直接接続された電極とを有することを特徴とする付記１に記載の半導体装置。
（付記３） 前記電極は、最下層にチタン層を有する金属積層膜よりなることを特徴とする付記２に記載の半導体装置。
（付記４） 前記膜とは反対側の前記SiC基板の全面に、前記電極と電気的に接続された導電膜が形成されたことを特徴とする付記２に記載の半導体装置。
（付記５） 前記SiC基板と前記膜との間に保護膜が形成されたことを特徴とする付記２に記載の半導体装置。
（付記６） 前記保護膜の格子定数は、前記SiC基板と前記膜のそれぞれの格子定数の間の値であることを特徴とする付記５に記載の半導体装置。
（付記７） SiC基板と、
前記SiC基板の一方の面の第１孔内に形成され、炭素元素の線状構造体により構成される第１熱伝導体と、
前記第１孔から間隔をおいて前記SiC基板の一方の面に形成された第２孔内に形成され、炭素元素の線状構造体により構成される第２熱伝導体と、
前記SiC基板の他方の面上に形成された素子と
を有することを特徴とする半導体装置。
（付記８） 前記SiC基板の他方の面から前記第２熱伝導体の上面までの距離は、前記SiC基板の他方の面から前記第１熱伝導体の上面までの距離よりも長いことを特徴とする付記７に記載の半導体装置。
（付記９） 前記素子はHEMTであり、前記SiC基板の上から見た場合に、少なくとも前記第２熱伝導体の一部が、前記HEMTのゲート電極とドレイン電極との間に位置することを特徴とする付記７に記載の半導体装置。
（付記１０） SiC基板と、
前記SiC基板中の孔内に形成され、炭素元素の線状構造体により構成される第１熱伝導体と、
前記SiC基板の一方の面の全面を覆うように形成され、炭素元素の線状構造体により構成される第２熱伝導体と、
前記SiC基板の他方の面上に形成された素子と
を有することを特徴とする半導体装置。
（付記１１） ３０μm以上２００μm以下の厚さの半導体基板と、
前記半導体基板中の孔内に形成され、炭素元素の線状構造体により構成される熱伝導体と
を有することを特徴とする半導体装置。
（付記１２） 前記半導体基板は、シリコン基板、ガリウム砒素基板、及びサファイア基板のいずれかであることを特徴とする付記１１に記載の半導体装置。
（付記１３） 窓を備えたマスク膜をSiC基板の一方の面上に形成する工程と、
前記SiC基板を熱処理することにより、前記窓から露出するSiC基板に炭素元素の線状構造体を選択的に成長させて熱伝導体にする工程と
を有することを特徴とする半導体装置の製造方法。
（付記１４） 前記熱処理は、酸素雰囲気内又は減圧雰囲気において、１２００℃以上２０００℃以下の基板温度で行われることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５） 前記熱処理により前記マスク膜が分解されて膜厚が減少することを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１６） 前記マスク膜としてシリコン窒化膜を形成することを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７） 前記線状構造体の成長を前記SiC基板の途中の深さで停止させた後、前記SiC基板の他方の面上に膜を形成することを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１８） 前記膜として半導体膜を形成することを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９） 前記熱伝導体に至る深さのホールを前記膜と前記SiC基板とに形成する工程と、
前記熱伝導体と電気的に接続される電極を前記ホールの中に形成する工程とを有することを特徴とする付記１７に記載の半導体装置の製造方法。
（付記２０） 前記熱処理は、前記SiC基板の上に素子を形成する前に行われることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記２１） 第１窓を備えた第１マスク膜をSiC基板の一方の面上に形成する工程と、
前記SiC基板に対して第１の熱処理をすることにより、前記第１窓から露出する該SiC基板に炭素の線状構造体を選択的に成長させて第１熱伝導体にする工程と、
前記第１マスク膜が除去されたSiC基板の一方の面上と前記第１熱伝導体上とに、該第１熱伝導体から離れた部分に第２窓を備えた第２マスク膜を形成する工程と、
前記SiC基板に対して第２の熱処理をすることにより、前記第２窓から露出する該SiC基板に炭素元素の線状構造体を選択的に成長させて第２熱伝導体にする工程と
を有することを特徴とする半導体装置の製造方法。
（付記２２） 窓を備えたマスク膜をSiC基板の一方の面上に形成する工程と、
前記SiC基板に対して第１の熱処理を行うことにより、前記窓から露出する該SiC基板に炭素元素の線状構造体を選択的に成長させて第１熱伝導体にする工程と、
前記マスク膜が除去されたSiC基板に対して第２の熱処理を行うことにより、該SiC基板の一方の面の全面に炭素の線状構造体を成長させて第２熱伝導体にする工程と
を有することを特徴とする半導体装置の製造方法。
（付記２３） 窓を備えたマスク膜をSiC基板の一方の面上に形成する工程と、
前記SiC基板を熱処理することにより、前記窓から露出する該SiC基板に炭素元素の線状構造体を途中の深さまで選択的に成長させて熱伝導体とする工程と、
前記SiC基板を他方の面側から研磨して前記熱伝導体の表面を露出させる工程と
を有することを特徴とする半導体装置の製造方法。
（付記２４） 前記SiC基板の一方の面側に露出する熱伝導体上に保護膜を形成する工程と、
前記保護膜の上に膜を形成する工程とを有することを特徴とする付記２３に記載の半導体装置の製造方法。
（付記２５） 横方向成長モードのMOCVD法により前記膜を形成することを特徴とする付記２４に記載の半導体装置。
（付記２６） 前記保護膜として、格子定数が前記SiC基板と前記膜の間の値を有する膜を形成することを特徴とする付記２４に記載の半導体装置。
（付記２７） 前記熱伝導体に至る深さのホールを前記膜と前記保護膜とに形成する工程と、
前記熱伝導体と電気的に接続される電極を前記ホール内に形成する工程とを有することを特徴とする付記２４に記載の半導体装置の製造方法。
（付記２８） 半導体基板の一方の面に孔を形成する工程と、
前記孔の中に炭素の線状構造物を選択的に成長させて熱伝導体にする工程と、
前記半導体基板を他方の面側から研磨して前記熱伝導体の表面を露出させる工程と
を有することを特徴とする半導体装置の製造方法。
（付記２９） 前記炭素の線状構造物は化学的気相成長法により成長されることを特徴とする付記２８に記載の半導体装置の製造方法。
図１（ａ）〜（ｃ）は、本発明の第１実施形態に係る半導体装置の製造方法を工程順に示す断面図（その１）である。 図２（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置の製造方法を工程順に示す断面図（その２）である。 図３（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置の製造方法を工程順に示す断面図（その３）である。 図４は、本発明の第１実施形態に係る半導体装置の製造方法について示す平面図である。 図５（ａ）〜（ｃ）は、本発明の第２実施形態に係る半導体装置の製造方法を工程順に示す断面図（その１）である。 図６は、本発明の第２実施形態に係る半導体装置の製造方法を工程順に示す断面図（その２）である。 図７は、本発明の第２実施形態に係る半導体装置の製造方法について示す平面図である。 図８は、本発明の第２実施形態に係る半導体装置の別の例について示す平面図である。 図９（ａ）〜（ｃ）は、本発明の第３実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 図１０（ａ）〜（ｃ）は、本発明の第４実施形態に係る半導体装置の製造方法を工程順に示す断面図（その１）である。 図１１（ａ）、（ｂ）は、本発明の第４実施形態に係る半導体装置の製造方法を工程順に示す断面図（その２）である。 図１２（ａ）、（ｂ）は、本発明の第４実施形態に係る半導体装置の製造方法を工程順に示す断面図（その３）である。 図１３（ａ）、（ｂ）は、本発明の第４実施形態に係る半導体装置の製造方法を工程順に示す断面図（その４）である。 図１４（ａ）〜（ｃ）は、本発明の第５実施形態に係る半導体装置の製造方法を工程順に示す断面図（その１）である。 図１５（ａ）〜（ｃ）は、本発明の第５実施形態に係る半導体装置の製造方法を工程順に示す断面図（その２）である。 図１６（ａ）〜（ｃ）は、本発明の第５実施形態に係る半導体装置の製造方法を工程順に示す断面図（その３）である。 図１７（ａ）、（ｂ）は、本発明の第５実施形態に係る半導体装置の製造方法を工程順に示す断面図（その４）である。 図１８は、本発明のその他の実施形態に係る半導体装置の断面図である。
符号の説明
１…SiC基板、１ａ…一方の面、１ｂ…他方の面、１ｅ、４０ａ、１ｄ…孔、２、２１…マスク膜、２ａ、２１ａ…窓、３、４３…カーボンナノチューブ、４、１７、２２、４４…熱伝導体、５、２５…チャネル層、６、２６…スペーサ層、７、２７…電子供給層、８、３２…接地電極、９、２８…ホール、１０、２９…ソース電極、１１、３０…ドレイン電極、１２、３１…ゲート電極、１３…第１マスク膜、１３ａ…第１窓、１４…第１熱伝導体、１５…第２マスク膜、１５ａ…第２窓、１６…第２熱導電体、１７ａ…第１熱伝導体、１７ｂ…第２熱伝導体、２３…保護膜、２４…バッファ層、４０…シリコン基板、４１…レジストパターン、４１ａ…窓、４２…触媒層、５０…ヒートシンク。

Claims (8)

  1. SiC基板と、
    前記SiC基板の一方の面の孔内に形成され、炭素元素の線状構造体により構成される熱伝導体と、
    前記熱伝導体を覆う保護膜と、
    前記保護膜の上に形成された膜と、
    前記SiC基板の一方の面上と前記熱伝導体の一方の面側の端面上を覆うように形成された接地電極と、
    前記SiC基板の他方の面上に形成され、前記熱伝導体の上の前記膜及び前記保護膜に形成されたホールを介して前記熱伝導体に接続された電極を有する半導体素子と
    を有することを特徴とする半導体装置。
  2. SiC基板と、
    前記SiC基板の一方の面の第１孔内に形成され、炭素元素の線状構造体により構成される第１熱伝導体と、
    前記第１孔から間隔をおいて前記SiC基板の一方の面に形成された第２孔内に形成され、炭素元素の線状構造体により構成される第２熱伝導体と、
    前記第１熱伝導体及び前記第２熱伝導体を覆う保護膜と、
    前記保護膜の上に形成された膜と、
    前記SiC基板の一方の面上と前記第１及び前記第２熱伝導体の一方の面側の端面上を覆うように形成された接地電極と、
    前記SiC基板の他方の面上に形成され、前記第１熱伝導体の上の前記膜及び前記保護膜に形成されたホールを介して前記第１熱伝導体に接続された電極を有する半導体素子と
    を有することを特徴とする半導体装置。
  3. 前記素子はHEMTであり、前記SiC基板の上から見た場合に、少なくとも前記第２熱伝導体の一部が、前記HEMTのゲート電極とドレイン電極との間に位置することを特徴とする請求項２に記載の半導体装置。
  4. SiC基板と、
    前記SiC基板の一方の面の孔内に形成され、炭素元素の線状構造体により構成される第１熱伝導体と、
    前記SiC基板の一方の面を覆うようにかつ前記第１熱伝導体と接続して形成され、炭素元素の線状構造体により構成される第２熱伝導体と、
    前記第２熱伝導体上を覆うように形成された接地電極と、
    前記SiC基板の他方の面上に形成され、前記第１熱伝導体に接続された電極を有する半導体素子と
    を有することを特徴とする半導体装置。
  5. 窓を備えたマスク膜をSiC基板の一方の面上に形成する工程と、
    前記SiC基板に対してSiC表面分解法を用いた熱処理を行うことにより、前記窓から露出するSiC基板内に炭素元素の線状構造体を選択的に成長させて熱伝導体にする工程と、
    前記SiC基板の他方の面上に半導体素子を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  6. 第１窓を備えた第１マスク膜をSiC基板の一方の面上に形成する工程と、
    前記SiC基板に対してSiC表面分解法を用いた第１の熱処理をすることにより、前記第１窓から露出する該SiC基板に炭素の線状構造体を選択的に成長させて第１熱伝導体にする工程と、
    前記第１マスク膜が除去されたSiC基板の一方の面上と前記第１熱伝導体上とに、該第１熱伝導体から離れた部分に第２窓を備えた第２マスク膜を形成する工程と、
    前記SiC基板に対してSiC表面分解法を用いた第２の熱処理をすることにより、前記第２窓から露出する該SiC基板に炭素元素の線状構造体を選択的に成長させて第２熱伝導体にする工程と、
    前記SiC基板の他方の面上に半導体素子を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  7. 窓を備えたマスク膜をSiC基板の一方の面上に形成する工程と、
    前記SiC基板に対してSiC表面分解法を用いた第１の熱処理を行うことにより、前記窓から露出するSiC基板に炭素元素の線状構造体を選択的に成長させて第１熱伝導体にする工程と、
    前記マスク膜が除去されたSiC基板に対してSiC表面分解法を用いた第２の熱処理を行うことにより、該SiC基板の一方の面に炭素の線状構造体を成長させて第２熱伝導体にする工程と、
    前記SiC基板の他方の面上に半導体素子を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  8. 窓を備えたマスク膜をSiC基板の一方の面上に形成する工程と、
    前記SiC基板に対してSiC表面分解法を用いた熱処理を行うことにより、前記窓から露出する該SiC基板に炭素元素の線状構造体を途中の深さまで選択的に成長させて熱伝導体とする工程と、
    前記SiC基板を他方の面側から研磨して前記熱伝導体の表面を露出させる工程と、
    前記SiC基板の他方の面上に半導体素子を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
JP2003340404A 2003-09-30 2003-09-30 半導体装置及びその製造方法 Expired - Fee Related JP4339657B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003340404A JP4339657B2 (ja) 2003-09-30 2003-09-30 半導体装置及びその製造方法
US10/796,146 US7786487B2 (en) 2003-09-30 2004-03-10 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003340404A JP4339657B2 (ja) 2003-09-30 2003-09-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005109133A JP2005109133A (ja) 2005-04-21
JP4339657B2 true JP4339657B2 (ja) 2009-10-07

Family

ID=34373400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003340404A Expired - Fee Related JP4339657B2 (ja) 2003-09-30 2003-09-30 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7786487B2 (ja)
JP (1) JP4339657B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656027B2 (en) * 2003-01-24 2010-02-02 Nanoconduction, Inc. In-chip structures and methods for removing heat from integrated circuits
US7273095B2 (en) * 2003-03-11 2007-09-25 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Nanoengineered thermal materials based on carbon nanotube array composites
US7109581B2 (en) * 2003-08-25 2006-09-19 Nanoconduction, Inc. System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler
US7477527B2 (en) * 2005-03-21 2009-01-13 Nanoconduction, Inc. Apparatus for attaching a cooling structure to an integrated circuit
US8048688B2 (en) * 2006-10-24 2011-11-01 Samsung Electronics Co., Ltd. Method and apparatus for evaluation and improvement of mechanical and thermal properties of CNT/CNF arrays
US7538422B2 (en) 2003-08-25 2009-05-26 Nanoconduction Inc. Integrated circuit micro-cooler having multi-layers of tubes of a CNT array
US7732918B2 (en) * 2003-08-25 2010-06-08 Nanoconduction, Inc. Vapor chamber heat sink having a carbon nanotube fluid interface
US20060219758A1 (en) * 2005-03-29 2006-10-05 Siemens Westinghouse Power Corporation Welding of gamma'-strengthened superalloys
JP2007036135A (ja) * 2005-07-29 2007-02-08 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP5025108B2 (ja) * 2005-08-24 2012-09-12 株式会社東芝 窒化物半導体素子
US20070227700A1 (en) * 2006-03-29 2007-10-04 Dimitrakopoulos Christos D VLSI chip hot-spot minimization using nanotubes
JP5091445B2 (ja) * 2006-09-15 2012-12-05 株式会社東芝 半導体装置およびその製造方法
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
US7566657B2 (en) * 2007-01-17 2009-07-28 Hewlett-Packard Development Company, L.P. Methods of forming through-substrate interconnects
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
JP2009124001A (ja) * 2007-11-16 2009-06-04 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置
JP5401788B2 (ja) * 2007-12-28 2014-01-29 富士通株式会社 窒化物半導体装置及びその製造方法
JP5057233B2 (ja) * 2008-03-28 2012-10-24 住友電気工業株式会社 リアクトル
JP2010192491A (ja) * 2009-02-16 2010-09-02 Mitsubishi Electric Corp ＳｉＣ半導体装置及びその製造方法
JP5577665B2 (ja) * 2009-10-07 2014-08-27 富士通セミコンダクター株式会社 半導体装置の製造方法
CN102237339B (zh) * 2010-04-28 2013-07-03 中国科学院微电子研究所 一种芯片背面金属起镀层结构及其制备方法
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
JP6201322B2 (ja) * 2013-01-18 2017-09-27 富士通株式会社 電子デバイス及びその製造方法、並びに基板構造及びその製造方法
JP6064628B2 (ja) * 2013-01-29 2017-01-25 富士通株式会社 半導体装置
JP6175931B2 (ja) * 2013-06-21 2017-08-09 富士通株式会社 導電構造及びその製造方法、電子装置及びその製造方法
JP2015056557A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置
JP2014060427A (ja) * 2013-11-11 2014-04-03 Fujitsu Ltd 半導体装置及びその製造方法
CN104134689B (zh) * 2014-06-11 2018-02-09 华为技术有限公司 一种hemt器件及制备方法
US20190304705A1 (en) * 2016-06-07 2019-10-03 King Abdullah University Of Science And Technology Composite perovskite materials, methods of making, and methods of use
CN112018198A (zh) * 2019-05-31 2020-12-01 东泰高科装备科技有限公司 一种太阳能电池衬底结构及其太阳能电池和制备方法
CN111901643B (zh) * 2020-06-20 2022-04-22 河北广电无线传媒有限公司 一种高可靠性iptv机顶盒
WO2022163196A1 (ja) * 2021-02-01 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体モジュールおよび電子機器
CN113394281A (zh) * 2021-06-01 2021-09-14 上海新微半导体有限公司 基于衬底导电孔的GaN基HEMT器件及其制备方法
CN114709182A (zh) * 2022-03-30 2022-07-05 北京无线电测量研究所 一种GaN HEMT器件的散热结构及其制备方法
CN117316896A (zh) * 2022-06-24 2023-12-29 华为技术有限公司 芯片及其制备方法、电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529357A (ja) 1991-07-18 1993-02-05 Nikko Kyodo Co Ltd 電界効果トランジスタ
JPH06310547A (ja) 1993-02-25 1994-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2629600B2 (ja) 1994-05-19 1997-07-09 日本電気株式会社 半導体装置およびその製造方法
US6445006B1 (en) * 1995-12-20 2002-09-03 Advanced Technology Materials, Inc. Microelectronic and microelectromechanical devices comprising carbon nanotube components, and methods of making same
JP3183845B2 (ja) * 1997-03-21 2001-07-09 財団法人ファインセラミックスセンター カーボンナノチューブ及びカーボンナノチューブ膜の製造方法
JP3740295B2 (ja) * 1997-10-30 2006-02-01 キヤノン株式会社 カーボンナノチューブデバイス、その製造方法及び電子放出素子
JP3902883B2 (ja) * 1998-03-27 2007-04-11 キヤノン株式会社 ナノ構造体及びその製造方法
US6191478B1 (en) * 1999-06-07 2001-02-20 Agilent Technologies Inc. Demountable heat spreader and high reliability flip chip package assembly
JP2001267589A (ja) 2000-03-17 2001-09-28 Toshiba Corp ＳｉＣ半導体素子
JP4212258B2 (ja) 2001-05-02 2009-01-21 富士通株式会社 集積回路装置及び集積回路装置製造方法
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP2003100658A (ja) 2001-09-26 2003-04-04 Toshiba Corp 電子装置及びその製造方法
JP2006511098A (ja) * 2002-10-11 2006-03-30 チエン−ミン・ソン 炭素質熱スプレッダー及び関連する方法
US6864571B2 (en) * 2003-07-07 2005-03-08 Gelcore Llc Electronic devices and methods for making same using nanotube regions to assist in thermal heat-sinking

Also Published As

Publication number Publication date
US7786487B2 (en) 2010-08-31
US20050067693A1 (en) 2005-03-31
JP2005109133A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
JP4339657B2 (ja) 半導体装置及びその製造方法
JP5406452B2 (ja) 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び／又は不活性層並びにそれらの製造方法
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
CN101689561B (zh) 高压GaN基异质结晶体管的终止结构和接触结构
JP4693547B2 (ja) 半導体基板、半導体素子、及び半導体発光素子
JP5567553B2 (ja) 窒化ガリウム材料加工及びその関連するデバイス構造体
US8551821B2 (en) Enhancement normally off nitride semiconductor device manufacturing the same
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP4457564B2 (ja) 半導体装置の製造方法
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
JP4776162B2 (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
CN113314590A (zh) 一种氮化物高电子迁移率晶体管及其制作方法
JP5520432B2 (ja) 半導体トランジスタの製造方法
JP2011204980A (ja) 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ
JP2005235935A (ja) 高電子移動度トランジスタ
JP4889203B2 (ja) 窒化物半導体装置及びその製造方法
JP5412093B2 (ja) 半導体ウェハ製造方法及び半導体装置製造方法
US11049943B2 (en) Method for forming III-nitride semiconductor device and the III-nitride semiconductor device
JP2015050434A (ja) 窒化物半導体装置
JP4748501B2 (ja) 高電子移動度トランジスタ
JP5509544B2 (ja) 半導体装置及びその製造方法
JP2009272441A (ja) 半導体装置および半導体装置の製造方法
JP2007207820A (ja) 電界効果トランジスタおよびその製造方法
CN106910770B (zh) 氮化镓基反相器芯片及其形成方法
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090702

R150 Certificate of patent or registration of utility model

Ref document number: 4339657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees